CN117881237A - 显示装置 - Google Patents

Abstract

提供了显示装置。显示装置包括：像素电路，在衬底上并且包括晶体管；第一像素电极，在像素电路上并且电连接到像素电路；堤，在第一像素电极上并且包括第一开口部分、第二开口部分、第三开口部分和第四开口部分；第一接触电极，在堤以及第一开口部分和第二开口部分上，并且通过第一开口部分与第一像素电极接触；第二像素电极，与第二开口部分和第三开口部分重叠，第二像素电极和第一像素电极形成为同一层；第二接触电极，在堤以及第三开口部分和第四开口部分上，并且通过第三开口部分与第二像素电极接触；以及公共像素电极，与第四开口部分重叠，公共像素电极和第二像素电极形成为同一层。

Description

显示装置

技术领域

实施方式涉及显示装置。

背景技术

随着信息社会发展，对显示图像的显示装置的需求已增加并且多样化。例如，显示装置已应用于诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视的各种电子装置。显示装置可为诸如液晶显示装置、场发射显示装置或有机发光显示装置的平板显示装置。在这样的平板显示装置之中，发光显示装置可在没有向显示面板提供光的背光单元的情况下显示图像，这是因为显示面板的像素中的每个包括发射光的发光元件。发光元件可为由作为荧光材料的有机材料形成的有机发光二极管和由作为荧光材料的无机材料形成的无机发光二极管。

发明内容

实施方式提供了能够通过增加发光效率和减小驱动电流的大小来减少功耗的显示装置。

然而，本公开的实施方式不限于本文中阐述的那些。通过参照以下给出的本公开的详细描述，以上和其它实施方式将对本公开所属的领域的普通技术人员变得更显而易见。

根据实施方式，显示装置可包括像素电路、第一像素电极、堤、第一接触电极、第二像素电极、第二接触电极和公共像素电极，像素电路设置在衬底上并且包括至少一个晶体管，第一像素电极设置在像素电路上并且电连接到像素电路，堤设置在第一像素电极上并且包括第一开口部分、第二开口部分、第三开口部分和第四开口部分，第一接触电极设置在堤以及第一开口部分和第二开口部分上并且通过第一开口部分与第一像素电极接触，第二像素电极与第二开口部分和第三开口部分重叠，第二像素电极和第一像素电极形成为同一层，第二接触电极设置在堤以及第三开口部分和第四开口部分上并且通过第三开口部分与第二像素电极接触，公共像素电极与第四开口部分重叠，公共像素电极和第二像素电极形成为同一层。

显示装置还可包括第一发光元件和第二发光元件，第一发光元件包括与第一接触电极对应的第一电极和与第二像素电极对应的第二电极，第二发光元件包括与第二接触电极对应的第一电极和与公共像素电极对应的第二电极。

第一发光元件还可包括设置在第二像素电极上的电子传输层、设置在电子传输层上的发光层以及设置在发光层与第一接触电极之间的空穴传输层。

第二发光元件还可包括设置在公共像素电极上的电子传输层、设置在电子传输层上的发光层以及设置在发光层与第二接触电极之间的空穴传输层。

显示装置还可包括设置在堤上并且将第一接触电极和第二接触电极彼此分离的分离部分。

显示装置还可包括供给高电位电压的第一电压线、供给数据电压的数据线和供给初始化电压的初始化电压线。像素电路可包括基于第一节点的电压将第一电压线和第一像素电极彼此电连接的第一晶体管、基于第一栅极信号将数据线和第一晶体管的栅电极彼此电连接的第二晶体管以及基于与第一栅极信号不同的第二栅极信号将初始化电压线和第一像素电极彼此电连接的第三晶体管。

显示装置还可包括供给低电位电压的竖直电压线。公共像素电极可电连接到竖直电压线。

根据实施方式，显示装置可包括像素电路、第一像素电极、堤、接触电极、第二像素电极、公共阴极和公共像素电极，像素电路设置在衬底上并且包括至少一个晶体管，第一像素电极设置在像素电路上并且电连接到像素电路，堤设置在第一像素电极上并且包括第一开口部分、第二开口部分和第三开口部分以及电力开口部分，接触电极设置在堤以及第一开口部分和第二开口部分上，第二像素电极与第二开口部分和第三开口部分重叠，并且通过第二开口部分与接触电极接触，第二像素电极和第一像素电极形成为同一层，公共阴极设置在堤、第三开口部分和电力开口部分上，公共像素电极与电力开口部分重叠并且通过电力开口部分与公共阴极接触，公共像素电极和第二像素电极形成为同一层。

显示装置还可包括第一发光元件和第二发光元件，第一发光元件包括与第一像素电极对应的第一电极和与接触电极对应的第二电极，第二发光元件包括与第二像素电极对应的第一电极和与公共阴极对应的第二电极。

第一发光元件还可包括设置在第一像素电极上的空穴传输层、设置在空穴传输层上的发光层以及设置在发光层与接触电极之间的电子传输层。

第二发光元件还可包括设置在第二像素电极上的空穴传输层、设置在空穴传输层上的发光层以及设置在发光层与公共阴极之间的电子传输层。

显示装置还可包括设置在堤上并且将接触电极和公共阴极彼此分离的分离部分。

显示装置还可包括供给低电位电压的竖直电压线。公共像素电极可电连接到竖直电压线。

根据实施方式，显示装置可包括像素电路、驱动电压线、堤、第一接触电极、第一像素电极、第二接触电极和第二像素电极，像素电路设置在衬底上并且包括至少一个晶体管，驱动电压线设置在像素电路上并且供给高电位电压，堤设置在驱动电压线上并且包括第一开口部分、第二开口部分、第三开口部分和第四开口部分，第一接触电极设置在堤以及第一开口部分和第二开口部分上，并且通过第一开口部分与驱动电压线接触，第一像素电极与第二开口部分和第三开口部分重叠，第一像素电极和驱动电压线形成为同一层，第二接触电极设置在堤以及第三开口部分和第四开口部分上，并且通过第三开口部分与第一像素电极接触，第二像素电极与第四开口部分重叠，第二像素电极和第一像素电极形成为同一层。

显示装置还可包括第一发光元件和第二发光元件，第一发光元件包括与第一接触电极对应的第一电极和与第一像素电极对应的第二电极，第二发光元件包括与第二接触电极对应的第一电极和与第二像素电极对应的第二电极。

第一发光元件还可包括设置在第一像素电极上的电子传输层、设置在电子传输层上的发光层以及设置在发光层与第一接触电极之间的空穴传输层。

第二发光元件还可包括设置在第二像素电极上的电子传输层、设置在电子传输层上的发光层以及设置在发光层与第二接触电极之间的空穴传输层。

显示装置还可包括设置在堤上并且将第一接触电极和第二接触电极彼此分离的分离部分。

显示装置还可包括供给数据电压的数据线、供给初始化电压的初始化电压线和供给低电位电压的低电位线。像素电路可包括基于第一节点的电压来控制驱动电流的第一晶体管、基于栅极信号将数据线和第一晶体管的栅电极彼此电连接的第二晶体管、基于栅极信号将初始化电压线和第一晶体管的源电极彼此电连接的第三晶体管、基于栅极信号将驱动电压线和第一晶体管的漏电极彼此电连接的第四晶体管、基于发射控制信号将第二发光元件的第二电极和第一晶体管的漏电极彼此电连接的第五晶体管以及基于发射控制信号将第一晶体管的源电极和低电位线彼此电连接的第六晶体管。

第二像素电极可电连接到第五晶体管的漏电极。

在根据实施方式的显示装置的情况下，通过将像素电路的驱动电流供给到形成为同一层并且彼此串联连接的第一发光元件和第二发光元件，与包括一个发光元件的情况相比，增加发光效率并且减小驱动电流的大小是可能的，并且因此，减少功耗是可能的。

本公开的效果不限于前述效果，并且各种其它效果包括在说明书中。

附图说明

通过参照附图详细描述本公开的实施方式，本公开的以上和其它的方面和特征将变得更显而易见，在附图中：

图1是示出根据实施方式的显示装置的示意性平面视图；

图2是示出根据实施方式的显示装置的像素和线的示意性视图；

图3是示出根据实施方式的显示装置的像素的等效电路的示意图；

图4是示出图3的显示装置的薄膜晶体管层的示意性平面视图；

图5是沿图4的线I-I'截取的示意性剖视图；

图6是示出根据实施方式的显示装置的发光元件层的示意性平面视图；

图7是沿图6的线II-II'截取的示意性剖视图；

图8是沿图6的线III-III'截取的示意性剖视图；

图9是沿图6的线IV-IV'截取的示意性剖视图；

图10是示出根据实施方式的显示装置中的发光元件的布置的实例的示意性平面视图；

图11是示出根据实施方式的显示装置中的发光元件的布置的另一实例的示意性平面视图；

图12是示出根据实施方式的显示装置中的发光元件的布置的又一实例的示意性平面视图；

图13是示出根据实施方式的显示装置中的发光元件的布置的又一实例的示意性平面视图；

图14是示出根据另一实施方式的显示装置的发光元件层的示意性平面视图；

图15是沿图14的线V-V'截取的示意性剖视图；

图16是示出根据又一实施方式的显示装置的像素的等效电路的示意图；

图17是示出图16的显示装置的薄膜晶体管层的示意性平面视图；

图18是示出图17的第一像素的示意性平面视图；

图19是沿图18的线VI-VI'截取的示意性剖视图；

图20是示出根据又一实施方式的显示装置的发光元件层的示意性平面视图；以及

图21是沿图20的线VII-VII'截取的示意性剖视图。

具体实施方式

在下面的描述中，出于解释的目的，阐述了许多具体细节以便提供对本发明的各种实施方式或实现方式的透彻理解。如本文中所使用的“实施方式”和“实现方式”为可互换的词，它们为本文中公开的装置或方法的非限制性实例。然而，显而易见的是，各种实施方式可在没有这些具体细节的情况下或者在一个或多个等同布置的情况下实践。这里，各种实施方式不必为排他的，也不必限制本公开。例如，实施方式的具体形状、配置和特性可在另一实施方式中使用或实现。

除非另有说明，否则所示的实施方式将被理解为提供本发明的特征。因此，除非另有说明，否则各种实施方式的特征、部件、模块、层、膜、面板、区和/或方面等(在下文中被单独称为或统称为“元件”)可在不背离本发明的情况下以其它方式组合、分离、互换和/或重新布置。

交叉影线和/或阴影在附图中的使用通常被提供为阐明相邻元件之间的边界。由此，除非说明，否则无论交叉影线或阴影存在与否都不传达或指示对特定材料、材料性能、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性能等的任何偏好或要求。另外，在附图中，出于清楚和/或描述性目的，元件的大小和相对大小可能被夸大。当实施方式可不同地实现时，具体工艺顺序可与描述的顺序不同地执行。例如，两个连续描述的工艺可基本上同时执行或者以与描述的顺序相反的顺序执行。而且，类似的附图标记表示类似的元件。

当诸如层的元件被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，其可直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可存在居间元件或居间层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则不存在居间元件或居间层。例如，术语“连接”可是指在具有或不具有居间元件的情况下的物理、电和/或流体连接。另外，X轴、Y轴和Z轴不限于直角坐标系的诸如x轴、y轴和z轴的三个轴，并且可被解释为更广泛的意义。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。为了本公开的目的，“A和B中的至少一个”可被解释为理解为意味着仅A、仅B、或者A和B的任何组合。而且，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的集群中的至少一个”可被解释为仅X、仅Y、仅Z、或者X、Y和Z中的两个或更多个的任何组合，诸如以XYZ、XYY、YZ、ZZ或类似情形为例。如本文中所使用的，术语“和/或”包括相关联所列项目中的一个或多个的任何和所有组合。

虽然术语“第一”、“第二”等可在本文中用于描述各种类型的元件，但这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，以下讨论的第一元件能够被称作第二元件。

空间相对术语(诸如“之下(beneath)”、“下方(below)”、“下面(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“上面(over)”、“更高(higher)”、“侧(side)”(例如，如在“侧壁(sidewall)”中)和类似词)可在本文中出于描述性目的使用，并且从而描述如附图中所示的一个元件与另一元件的关系。除了附图中描绘的取向以外，空间相对术语还旨在涵盖设备在使用、操作和/或制造中的不同取向。例如，如果附图中的设备被翻转，则描述为在其它元件或特征“下方”或“之下”的元件将随后被取向在其它元件或特征“上方”。因此，术语“下方”能够涵盖上方和下方的取向两者。此外，设备可以其它方式取向(例如，旋转90度或以其它取向)，并且由此，本文中所使用的空间相对描述词被相应地解释。

本文中所使用的专业用语出于描述特定实施方式的目的，并且不旨在进行限制。除非上下文另有清楚指示，否则如本文中所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。此外，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”，当在本说明书中使用时，说明所陈述的特征、整数、步骤、操作、元件、部件和/或其集群的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其集群的存在或添加。也注意的是，如本文中所使用的，术语“基本上(substantially)”、“约(about)”以及其它相似术语用作近似的术语并且不用作程度的术语，并且由此，被利用以考虑本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。

本文中参照为实施方式和/或中间结构的示意性图示的剖面图示和/或分解图示对各种实施方式进行描述。由此，由例如制造技术和/或公差而导致的图示的形状的变化将被预料。因此，本文中所公开的实施方式不应必须被解释为限于特定所示的区的形状，而是将包括由例如制造而导致的形状的偏差。以这种方式，附图中所示的区本质上可为示意性的，并且这些区的形状可不反映装置的区的实际形状，并且由此不必须旨在限制。

如本领域中的惯例，在功能块、单元、部分和/或模块方面，在附图中描述并且示出了一些实施方式。本领域技术人员将领会的是，这些块、单元、部分和/或模块通过电子(或光学)电路(诸如可使用基于半导体的制备技术或其它制造技术形成的逻辑电路、分立部件、微处理器、硬连线电路、存储器元件、布线连接件和类似物)物理地实现。在由微处理器或其它相似硬件实现的块、单元、部分和/或模块的情况下，可使用软件(例如，微代码)对它们进行编程和控制，以执行本文中所讨论的各种功能，并且可选择性由固件和/或软件来驱动。也预期到的是，每个块、单元、部分和/或模块可由专用硬件实现，或者实现为执行一些功能的专用硬件与执行其它功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。而且，在不背离本发明的范围的情况下，一些实施方式的每个块、单元、部分和/或模块可物理地分离成两个或更多个交互和分立的块、单元、部分和/或模块。此外，在不背离本发明的范围的情况下，一些实施方式的块、单元、部分和/或模块可物理地组合成更复杂的块、单元、部分和/或模块。

在下文中，参照附图描述本公开的详细实施方式。

图1是示出根据实施方式的显示装置的平面视图。

如本文中所使用的术语“上方”、“顶部”和“上表面”是指相对于显示装置的向上方向(即，Z轴方向)。如本文中所使用的术语“下方”、“底部”和“下表面”是指相对于显示装置的向下方向(即，与Z轴方向相反的方向)。此外，“左侧”、“右侧”、“上侧”和“下侧”是指当从上方观察显示装置时的方向。例如，“左侧”是指与X轴方向相反的方向，“右侧”是指X轴方向，“上侧”是指Y轴方向，并且“下侧”是指与Y轴方向相反的方向。

参照图1，显示装置10可为显示运动图像或静止图像的装置并且可用作诸如电视、膝上型计算机、监视器、广告牌和基于物联网(IoT)的装置的各种产品以及诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子管理器、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC)的便携式电子装置的显示屏。

显示装置10可包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240、电源单元250和栅极驱动器260。

显示面板100在平面视图中可具有矩形形状。例如，显示面板100在平面视图中可具有带有在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边的矩形形状。在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边相交的拐角可为直角或可为具有某一曲率的倒圆角。显示面板100在平面视图中的形状不限于矩形形状，并且可为其它多边形形状、圆形形状或椭圆形形状。作为实例，显示面板100可形成为平坦的，但实施方式不限于此。作为另一实例，显示面板100可形成为以某一曲率弯曲。

显示面板100可包括显示区域DA和非显示区域NDA。

显示区域DA可为显示图像的区域，并且可限定为显示面板100的中心区域。显示区域DA可包括像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、水平电压线HVDL、竖直电压线VVSL和第二电压线VSL。像素SP可形成在由数据线DL和栅极线GL交叉的像素区域中的每个中。像素SP可包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每个可连接到栅极线GL和数据线DL。第一像素SP1、第二像素SP2和第三像素SP3中的每个可限定为发射光的最小单位的区域。

第一像素SP1、第二像素SP2和第三像素SP3中的每个可包括包含有有机发光层的有机发光二极管、包括量子点发光层的量子点发光二极管、微发光二极管或包括无机半导体的无机发光二极管。

第一像素SP1可发射第一颜色的光或红色光，第二像素SP2可发射第二颜色的光或绿色光，并且第三像素SP3可发射第三颜色的光或蓝色光。第二像素SP2的像素电路、第一像素SP1的像素电路和第三像素SP3的像素电路可在与第二方向(例如，Y轴方向)相反的方向上布置，但像素电路的顺序不限于此。

栅极线GL可包括第一栅极线GL1和第二栅极线GL2。第一栅极线GL1可在第一方向(例如，X轴方向)上延伸，并且可在第二方向(例如，Y轴方向)彼此间隔开。第一栅极线GL1可从栅极驱动器260接收第一栅极信号，并且将第一栅极信号供给到第一辅助栅极线BGL1。第一辅助栅极线BGL1可从第一栅极线GL1延伸，并且将第一栅极信号供给到第一像素SP1、第二像素SP2和第三像素SP3。

第二栅极线GL2可在第一方向(例如，X轴方向)上延伸，并且可在第二方向(例如，Y轴方向)彼此间隔开。第二栅极线GL2可从栅极驱动器260接收第二栅极信号，并且将第二栅极信号供给到第二辅助栅极线BGL2。第二辅助栅极线BGL2可从第二栅极线GL2延伸，并且将第二栅极信号供给到第一像素SP1、第二像素SP2和第三像素SP3。

数据线DL可在第二方向(例如，Y轴方向)上延伸，并且可在第一方向(例如，X轴方向)彼此间隔开。数据线DL可包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1、第二数据线DL2和第三数据线DL3中的每个可将数据电压供给到第一像素SP1、第二像素SP2和第三像素SP3中的对应的一个。

初始化电压线VIL可在第二方向(例如，Y轴方向)上延伸，并且可在第一方向(例如，X轴方向)彼此间隔开。初始化电压线VIL可将从显示驱动器220接收的初始化电压供给到第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路。初始化电压线VIL可从第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路接收感测信号，并且将感测信号供给到显示驱动器220。

第一电压线VDL可在第二方向(例如，Y轴方向)上延伸，并且可在第一方向(例如，X轴方向)彼此间隔开。第一电压线VDL可将从电源单元250接收的驱动电压或高电位电压供给到第一像素SP1、第二像素SP2和第三像素SP3。

水平电压线HVDL可在第一方向(例如，X轴方向)上延伸，并且可在第二方向(例如，Y轴方向)彼此间隔开。水平电压线HVDL可连接到第一电压线VDL。水平电压线HVDL可从第一电压线VDL接收驱动电压或高电位电压。

竖直电压线VVSL可在第二方向(例如，Y轴方向)上延伸，并且可在第一方向(例如，X轴方向)彼此间隔开。竖直电压线VVSL可连接到第二电压线VSL。竖直电压线VVSL可将从电源单元250接收的低电位电压供给到第二电压线VSL。

第二电压线VSL可在第一方向(例如，X轴方向)上延伸，并且可在第二方向(例如，Y轴方向)彼此间隔开。第二电压线VSL(或竖直电压线VVSL)可将低电位电压供给到第一像素SP1、第二像素SP2和第三像素SP3。

像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL和第二电压线VSL之间的连接结构/关系可根据像素SP的数量和布置来设计和改变。

非显示区域NDA可限定为显示面板100中的除了显示区域DA之外的区域。例如，非显示区域NDA可包括将数据线DL、初始化电压线VIL、第一电压线VDL和竖直电压线VVSL连接到显示驱动器220、栅极驱动器260以及与柔性膜210连接的焊盘部分的扇出线。

柔性膜210可连接到设置在非显示区域NDA的下侧上的焊盘部分。提供在柔性膜210的一侧上的输入端子可通过膜附接工艺附接到电路板230，并且提供在柔性膜210的另一侧上的输出端子可通过膜附接工艺附接到焊盘部分。例如，柔性膜210可像带载封装或膜上芯片那样弯曲。柔性膜210可弯曲至显示面板100下方，以减小显示装置10的边框区域。

显示驱动器220可安装在柔性膜210上。例如，显示驱动器220可实现为集成电路(IC)。显示驱动器220可从时序控制器240接收数字视频数据和数据控制信号，根据数据控制信号将数字视频数据转换为模拟数据电压，并且通过扇出线将模拟数据电压供给到数据线DL。

电路板230可支承时序控制器240和电源单元250，并且将信号和电力供给到显示驱动器220。例如，电路板230可将从时序控制器240供给的信号和从电源单元250供给的源电压供给到柔性膜210和显示驱动器220，以便在每个像素SP中显示图像。例如，在电路板230上可提供有信号线和电力线。

时序控制器240可安装在电路板230上，并且可通过在电路板230上提供的用户连接器接收从显示驱动系统或图形装置供给的图像数据和时序同步信号。时序控制器240可通过基于时序同步信号将图像数据对准为适合于像素布置结构来生成数字视频数据，并且可将生成的数字视频数据供给到显示驱动器220。时序控制器240可基于时序同步信号生成数据控制信号和栅极控制信号。时序控制器240可基于数据控制信号控制显示驱动器220的数据电压的供给时序，并且可基于栅极控制信号来控制栅极驱动器260的栅极信号的供给时序。

电源单元250可设置在电路板230上，并且可将源电压供给到柔性膜210和显示驱动器220。例如，电源单元250可生成驱动电压或高电位电压并且将驱动电压或高电位电压供给到第一电压线VDL，可生成低电位电压并且将低电位电压供给到竖直电压线VVSL，并且可生成初始化电压并且将初始化电压供给到初始化电压线VIL。

栅极驱动器260可设置在非显示区域NDA的左侧和右侧上。栅极驱动器260可基于从时序控制器240供给的栅极控制信号来生成栅极信号。栅极控制信号可包括起始信号、时钟信号和源电压，但实施方式不限于此。栅极驱动器260可根据设定顺序将栅极信号供给到栅极线GL。

图2是示出根据实施方式的显示装置的像素和线的示意性视图。

参照图2，像素SP(参照图1)可包括第一像素SP1、第二像素SP2和第三像素SP3。第二像素SP2的像素电路、第一像素SP1的像素电路和第三像素SP3的像素电路可在与第二方向(例如，Y轴方向)相反的方向上布置，但像素电路的顺序不限于此。

第一像素SP1、第二像素SP2和第三像素SP3中的每个可连接到第一电压线VDL、初始化电压线VIL、栅极线GL(参照图1)和数据线DL。

第一电压线VDL可在第二方向(例如，Y轴方向)上延伸。第一电压线VDL可设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第一电压线VDL可将驱动电压或高电位电压供给到第一像素SP1、第二像素SP2和第三像素SP3中的每个的晶体管。

水平电压线HVDL可在第一方向(例如，X轴方向)上延伸。水平电压线HVDL可设置在于第k行ROWk(这里，k为正整数)中设置的第一栅极线GL1的上侧上。水平电压线HVDL可连接到第一电压线VDL。水平电压线HVDL可从第一电压线VDL接收驱动电压或高电位电压。

初始化电压线VIL可在第二方向(例如，Y轴方向)上延伸。初始化电压线VIL可设置在第二辅助栅极线BGL2的左侧上。初始化电压线VIL可设置在竖直电压线VVSL与第二辅助栅极线BGL2之间。初始化电压线VIL可将初始化电压供给到第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路。初始化电压线VIL可从第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路接收感测信号，并且将感测信号供给到显示驱动器220。

竖直电压线VVSL可在第二方向(例如，Y轴方向)上延伸。竖直电压线VVSL可设置在初始化电压线VIL的左侧上。竖直电压线VVSL可连接在电源单元250与第二电压线VSL之间。竖直电压线VVSL可将从电源单元250供给的低电位电压供给到第二电压线VSL。

第二电压线VSL可在第一方向(例如，X轴方向)上延伸。第二电压线VSL可设置在于第(k+1)行ROWk+1中设置的第一栅极线GL1的上侧上。第二电压线VSL可将从竖直电压线VVSL接收的低电位电压供给到第一像素SP1、第二像素SP2和第三像素SP3的发光元件层。

第一栅极线GL1可在第一方向(例如，X轴方向)上延伸。第一栅极线GL1可设置在第二像素SP2的像素电路的上侧上。第一栅极线GL1可将从栅极驱动器260接收的第一栅极信号供给到第一辅助栅极线BGL1。第一辅助栅极线BGL1可在与第二方向(例如，Y轴方向)相反的方向上从第一栅极线GL1延伸。第一辅助栅极线BGL1可设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。第一辅助栅极线BGL1可将从第一栅极线GL1接收的第一栅极信号供给到第一像素SP1、第二像素SP2和第三像素SP3的像素电路。

第二栅极线GL2可在第一方向(例如，X轴方向)上延伸。第二栅极线GL2可设置在第三像素SP3的像素电路的下侧上。第二栅极线GL2可将从栅极驱动器260接收的第二栅极信号供给到第二辅助栅极线BGL2。第二辅助栅极线BGL2可在第二方向(例如，Y轴方向)上从第二栅极线GL2延伸。第二辅助栅极线BGL2可设置在第一电压线VDL的左侧上。第二辅助栅极线BGL2可将从第二栅极线GL2接收的第二栅极信号供给到第一像素SP1、第二像素SP2和第三像素SP3的像素电路。

数据线DL可在第二方向(例如，Y轴方向)上延伸。数据线DL可将数据电压供给到像素SP。数据线DL可包括第一数据线DL1、第二数据线DL2和第三数据线DL3。

第一数据线DL1可在第二方向(例如，Y轴方向)上延伸。第一数据线DL1可设置在第一辅助栅极线BGL1的右侧上。第一数据线DL1可将从显示驱动器220接收的数据电压供给到第一像素SP1的像素电路。

第二数据线DL2可在第二方向(例如，Y轴方向)上延伸。第二数据线DL2可设置在第一数据线DL1的右侧上。第二数据线DL2可将从显示驱动器220接收的数据电压供给到第二像素SP2的像素电路。

第三数据线DL3可在第二方向(例如，Y轴方向)上延伸。第三数据线DL3可设置在第二数据线DL2的右侧上。第三数据线DL3可将从显示驱动器220接收的数据电压供给到第三像素SP3的像素电路。

图3是示出根据实施方式的显示装置的像素的等效电路的示意图。

参照图3，像素SP中的每个可连接到第一电压线VDL、数据线DL、初始化电压线VIL、第一栅极线GL1、第二栅极线GL2和竖直电压线VVSL。

第一像素SP1、第二像素SP2和第三像素SP3中的每个可包括像素电路和多个发光元件ED。第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路可包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3以及第一电容器C1。

第一晶体管ST1可包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可连接到第一节点N1，第一晶体管ST1的漏电极可连接到第一电压线VDL，并且第一晶体管ST1的源电极可连接到第二节点N2。第一晶体管ST1可基于施加到栅电极的数据电压来控制漏-源电流(或驱动电流)。

发光元件ED可包括第一发光元件ED1和第二发光元件ED2。第一发光元件ED1和第二发光元件ED2可彼此串联连接。第一发光元件ED1和第二发光元件ED2可接收驱动电流以发射光。发光元件ED的光发射量或亮度可与驱动电流的大小成比例。发光元件ED可为包括有机发光层的有机发光二极管、包括量子点发光层的量子点发光二极管、微发光二极管或包括无机半导体的无机发光二极管。

第一发光元件ED1的第一电极可连接到第二节点N2，并且第一发光元件ED1的第二电极可连接到第三节点N3。第一发光元件ED1的第一电极可通过第二节点N2连接到第一晶体管ST1的源电极、第三晶体管ST3的漏电极和第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可通过第三节点N3连接到第二发光元件ED2的第一电极。

第二发光元件ED2的第一电极可连接到第三节点N3，并且第二发光元件ED2的第二电极可连接到竖直电压线VVSL。

第二晶体管ST2可通过第一栅极线GL1的第一栅极信号导通，以将数据线DL和为第一晶体管ST1的栅电极的第一节点N1彼此电连接。第二晶体管ST2可基于第一栅极信号导通，以将数据电压供给到第一节点N1。第二晶体管ST2的栅电极可连接到第一栅极线GL1，第二晶体管ST2的漏电极可连接到数据线DL，并且第二晶体管ST2的源电极可连接到第一节点N1。第二晶体管ST2的源电极可通过第一节点N1连接到第一晶体管ST1的栅电极和第一电容器C1的第一电容器电极。

第三晶体管ST3可通过第二栅极线GL2的第二栅极信号导通，以将初始化电压线VIL和为第一晶体管ST1的源电极的第二节点N2彼此电连接。第三晶体管ST3可基于第二栅极信号导通，以将初始化电压供给到第二节点N2。第三晶体管ST3可基于第二栅极信号导通，以将感测信号供给到初始化电压线VIL。第三晶体管ST3的栅电极可连接到第二栅极线GL2，第三晶体管ST3的漏电极可连接到第二节点N2，并且第三晶体管ST3的源电极可连接到初始化电压线VIL。第三晶体管ST3的漏电极可通过第二节点N2连接到第一晶体管ST1的源电极、第一电容器C1的第二电容器电极和第一发光元件ED1的第一电极。

图4是示出图3的显示装置的薄膜晶体管层的示意性平面视图，并且图5是沿图4的线I-I'截取的示意性剖视图。

参照图4和图5，显示区域DA(参照图1)可包括第一像素SP1、第二像素SP2和第三像素SP3、第一电压线VDL、水平电压线HVDL、初始化电压线VIL、第一栅极线GL1和第二栅极线GL2、第一辅助栅极线BGL1和第二辅助栅极线BGL2、数据线DL、第二电压线VSL和竖直电压线VVSL。

像素SP可包括第一像素SP1、第二像素SP2和第三像素SP3。第二像素SP2的像素电路、第一像素SP1的像素电路和第三像素SP3的像素电路可在与第二方向(例如，Y轴方向)相反的方向上布置，但像素电路的顺序不限于此。

第一电压线VDL可在衬底SUB上设置在第一金属层MTL1处(或形成为第一金属层MTL1)。第一电压线VDL可设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第一电压线VDL可与第二金属层MTL2的第一辅助电极AUE1和第三金属层MTL3的第二辅助电极AUE2重叠。第二金属层MTL2可设置在覆盖有源层ACTL的栅极绝缘层GI上，并且第三金属层MTL3可设置在覆盖第二金属层MTL2的层间绝缘层ILD上。钝化层PV可覆盖第三金属层MTL3。第一辅助电极AUE1可连接到第一电压线VDL。第二辅助电极AUE2可连接到第一辅助电极AUE1。第一电压线VDL可连接到第一辅助电极AUE1和第二辅助电极AUE2以减小线电阻。

第二辅助电极AUE2可连接到第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一晶体管ST1的漏电极DE1。因此，第一电压线VDL可通过第二辅助电极AUE2将驱动电压供给到第一像素SP1、第二像素SP2和第三像素SP3。

水平电压线HVDL可设置在第三金属层MTL3处(或形成为第三金属层MTL3)。水平电压线HVDL可设置在第一栅极线GL1的上侧上。水平电压线HVDL可连接到第一电压线VDL以接收驱动电压。

初始化电压线VIL可设置在第一金属层MTL1处(或形成为第一金属层MTL1)。初始化电压线VIL可设置在第一电压线VDL的左侧上。初始化电压线VIL可与第三金属层MTL3的第五辅助电极AUE5重叠，并且可连接到第五辅助电极AUE5。初始化电压线VIL可连接到第五辅助电极AUE5以减小线电阻。

第五辅助电极AUE5可连接到第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三晶体管ST3的源电极SE3。因此，初始化电压线VIL可将初始化电压供给到第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三晶体管ST3，并且通过第五辅助电极AUE5从第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三晶体管ST3接收感测信号。

竖直电压线VVSL可设置在第一金属层MTL1处(或形成为第一金属层MTL1)。竖直电压线VVSL可设置在初始化电压线VIL的左侧上。竖直电压线VVSL可与第二金属层MTL2的第三辅助电极AUE3和第三金属层MTL3的第四辅助电极AUE4重叠。第三辅助电极AUE3可连接到竖直电压线VVSL，并且第四辅助电极AUE4可连接到第三辅助电极AUE3。竖直电压线VVSL可连接到第三辅助电极AUE3和第四辅助电极AUE4以减小线电阻。竖直电压线VVSL可连接到第二电压线VSL以将低电位电压供给到第二电压线VSL。

第二电压线VSL可设置在第三金属层MTL3处(或形成为第三金属层MTL3)。第二电压线VSL可设置在第二栅极线GL2的下侧上。第二电压线VSL可从竖直电压线VVSL接收低电位电压。

第一栅极线GL1可设置在第三金属层MTL3处(或形成为第三金属层MTL3)。第一栅极线GL1可设置在第二像素SP2的像素电路的上侧上。第一栅极线GL1可连接到第一辅助栅极线BGL1，并且可将从栅极驱动器260接收的第一栅极信号供给到第一辅助栅极线BGL1。

第一辅助栅极线BGL1可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第一辅助栅极线BGL1可在与第二方向(例如，Y轴方向)相反的方向上从第一栅极线GL1突出。第一辅助栅极线BGL1可设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。第一辅助栅极线BGL1可将从第一栅极线GL1接收的第一栅极信号供给到第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二晶体管ST2。

第二栅极线GL2可设置在第三金属层MTL3处(或形成为第三金属层MTL3)。第二栅极线GL2可设置在第三像素SP3的像素电路的下侧上。第二栅极线GL2可连接到第二辅助栅极线BGL2，并且可将从栅极驱动器260接收的第二栅极信号供给到第二辅助栅极线BGL2。

第二辅助栅极线BGL2可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第二辅助栅极线BGL2可在第二方向(例如，Y轴方向)上从第二栅极线GL2突出。第二辅助栅极线BGL2可设置在初始化电压线VIL与第一电压线VDL之间。第二辅助栅极线BGL2可将从第二栅极线GL2接收的第二栅极信号供给到第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三晶体管ST3。

第一数据线DL1可设置在第一金属层MTL1处(或形成为第一金属层MTL1)。第一数据线DL1可设置在第一辅助栅极线BGL1的右侧上。第三金属层MTL3的第二连接电极CE2可将第一数据线DL1和第一像素SP1的第二晶体管ST2的漏电极DE2彼此电连接。因此，第一数据线DL1可通过第二连接电极CE2将数据电压供给到第一像素SP1的第二晶体管ST2。

第二数据线DL2可设置在第一金属层MTL1处(或形成为第一金属层MTL1)。第二数据线DL2可设置在第一数据线DL1的右侧上。第三金属层MTL3的第五连接电极CE5可将第二数据线DL2和第二像素SP2的第二晶体管ST2的漏电极DE2彼此电连接。因此，第二数据线DL2可通过第五连接电极CE5将数据电压供给到第二像素SP2的第二晶体管ST2。

第三数据线DL3可设置在第一金属层MTL1处(或形成为第一金属层MTL1)。第三数据线DL3可设置在第二数据线DL2的右侧上。第三金属层MTL3的第八连接电极CE8可将第三数据线DL3和第三像素SP3的第二晶体管ST2的漏电极DE2彼此电连接。因此，第三数据线DL3可通过第八连接电极CE8将数据电压供给到第三像素SP3的第二晶体管ST2。

第一像素SP1的像素电路可包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第一像素SP1的第一晶体管ST1可包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可设置在有源层ACTL处(或形成为有源层ACTL)，并且可与第一晶体管ST1的栅电极GE1重叠。有源层ACTL可设置在覆盖第一金属层MTL1的缓冲层BF上。

第一晶体管ST1的栅电极GE1可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第一晶体管ST1的栅电极GE1可为第一电容器C1的第一电容器电极CPE1的一部分。

通过对有源层ACTL进行热处理，可使第一晶体管ST1的漏电极DE1和源电极SE1导电。漏电极DE1和源电极SE1可制成导电为N型半导体，但实施方式不限于此。第一晶体管ST1的漏电极DE1可通过第二辅助电极AUE2电连接到第一电压线VDL。第一晶体管ST1的漏电极DE1可从第一电压线VDL接收驱动电压。

第一晶体管ST1的源电极SE1可连接到第三金属层MTL3的第一连接电极CE1。第一连接电极CE1可连接到第一金属层MTL1的第二电容器电极CPE2。因此，第一电容器C1可双重地形成在第一电容器电极CPE1与第二电容器电极CPE2之间以及第一电容器电极CPE1与第一连接电极CE1之间。

第一连接电极CE1可电连接到第一像素SP1的发光元件ED。因此，第一连接电极CE1可将从第一像素SP1的像素电路接收的驱动电流供给到发光元件ED。

第一像素SP1的第二晶体管ST2可包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可设置在有源层ACTL处(或形成为有源层ACTL)，并且可与第二晶体管ST2的栅电极GE2重叠。

第二晶体管ST2的栅电极GE2可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第二晶体管ST2的栅电极GE2可为第一辅助栅极线BGL1的一部分。

通过对有源层ACTL进行热处理，可使第二晶体管ST2的漏电极DE2和源电极SE2导电。第二晶体管ST2的漏电极DE2可通过第二连接电极CE2电连接到第一数据线DL1。因此，第一数据线DL1可通过第二连接电极CE2将数据电压供给到第一像素SP1的第二晶体管ST2。第二晶体管ST2的源电极SE2可通过第三金属层MTL3的第三连接电极CE3电连接到第一电容器C1的第一电容器电极CPE1。

第一像素SP1的第三晶体管ST3可包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可设置在有源层ACTL处(或形成为有源层ACTL)，并且可与第三晶体管ST3的栅电极GE3重叠。

第三晶体管ST3的栅电极GE3可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第三晶体管ST3的栅电极GE3可为第二辅助栅极线BGL2的一部分。

通过对有源层ACTL进行热处理，可使第三晶体管ST3的漏电极DE3和源电极SE3导电。第三晶体管ST3的漏电极DE3可连接到第一连接电极CE1的延伸部分。第三晶体管ST3的漏电极DE3可通过第一连接电极CE1电连接到第一晶体管ST1的源电极SE1和第一电容器C1的第二电容器电极CPE2。

第三晶体管ST3的源电极SE3可通过第五辅助电极AUE5电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可将感测信号供给到初始化电压线VIL。

第二像素SP2的像素电路可包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第二像素SP2的第一晶体管ST1可包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可设置在有源层ACTL处(或形成为有源层ACTL)，并且可与第一晶体管ST1的栅电极GE1重叠。

第一晶体管ST1的栅电极GE1可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第一晶体管ST1的栅电极GE1可为第一电容器C1的第一电容器电极CPE1的一部分。

通过对有源层ACTL进行热处理，可使第一晶体管ST1的漏电极DE1和源电极SE1导电。漏电极DE1和源电极SE1可制成导电为N型半导体，但实施方式不限于此。第一晶体管ST1的漏电极DE1可通过第二辅助电极AUE2电连接到第一电压线VDL。第一晶体管ST1的漏电极DE1可从第一电压线VDL接收驱动电压。

第一晶体管ST1的源电极SE1可连接到第三金属层MTL3的第四连接电极CE4。第四连接电极CE4可连接到第一金属层MTL1的第二电容器电极CPE2。因此，第一电容器C1可双重地形成在第一电容器电极CPE1与第二电容器电极CPE2之间以及第一电容器电极CPE1与第四连接电极CE4之间。

第四连接电极CE4可电连接到第二像素SP2的发光元件ED。因此，第四连接电极CE4可将从第二像素SP2的像素电路接收的驱动电流供给到发光元件ED。

第二像素SP2的第二晶体管ST2可包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可设置在有源层ACTL处(或形成为有源层ACTL)，并且可与第二晶体管ST2的栅电极GE2重叠。

第二晶体管ST2的栅电极GE2可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第二晶体管ST2的栅电极GE2可为第一辅助栅极线BGL1的一部分。

通过对有源层ACTL进行热处理，可使第二晶体管ST2的漏电极DE2和源电极SE2导电。第二晶体管ST2的漏电极DE2可通过第五连接电极CE5电连接到第二数据线DL2。因此，第二数据线DL2可通过第五连接电极CE5将数据电压供给到第二像素SP2的第二晶体管ST2。第二晶体管ST2的源电极SE2可通过第三金属层MTL3的第六连接电极CE6电连接到第一电容器C1的第一电容器电极CPE1。

第二像素SP2的第三晶体管ST3可包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可设置在有源层ACTL处(或形成为有源层ACTL)，并且可与第三晶体管ST3的栅电极GE3重叠。

第三晶体管ST3的栅电极GE3可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第三晶体管ST3的栅电极GE3可为第二辅助栅极线BGL2的一部分。

通过对有源层ACTL进行热处理，可使第三晶体管ST3的漏电极DE3和源电极SE3导电。第三晶体管ST3的漏电极DE3可连接到第四连接电极CE4的延伸部分。第三晶体管ST3的漏电极DE3可通过第四连接电极CE4电连接到第一晶体管ST1的源电极SE1和第一电容器C1的第二电容器电极CPE2。

第三晶体管ST3的源电极SE3可通过第五辅助电极AUE5电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可将感测信号供给到初始化电压线VIL。

第三像素SP3的像素电路可包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第三像素SP3的第一晶体管ST1可包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1可设置在有源层ACTL处(或形成为有源层ACTL)，并且可与第一晶体管ST1的栅电极GE1重叠。

第一晶体管ST1的栅电极GE1可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第一晶体管ST1的栅电极GE1可为第一电容器C1的第一电容器电极CPE1的一部分。

通过对有源层ACTL进行热处理，可使第一晶体管ST1的漏电极DE1和源电极SE1导电。漏电极DE1和源电极SE1可制成导电为N型半导体，但实施方式不限于此。第一晶体管ST1的漏电极DE1可通过第二辅助电极AUE2电连接到第一电压线VDL。第一晶体管ST1的漏电极DE1可从第一电压线VDL接收驱动电压。

第一晶体管ST1的源电极SE1可连接到第三金属层MTL3的第七连接电极CE7。第七连接电极CE7可连接到第一金属层MTL1的第二电容器电极CPE2。因此，第一电容器C1可双重地形成在第一电容器电极CPE1与第二电容器电极CPE2之间以及第一电容器电极CPE1与第七连接电极CE7之间。

第七连接电极CE7可电连接到第三像素SP3的发光元件ED。因此，第七连接电极CE7可将从第三像素SP3的像素电路接收的驱动电流供给到发光元件ED。

第三像素SP3的第二晶体管ST2可包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2可设置在有源层ACTL处(或形成为有源层ACTL)，并且可与第二晶体管ST2的栅电极GE2重叠。

第二晶体管ST2的栅电极GE2可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第二晶体管ST2的栅电极GE2可为第一辅助栅极线BGL1的一部分。

通过对有源层ACTL进行热处理，可使第二晶体管ST2的漏电极DE2和源电极SE2导电。第二晶体管ST2的漏电极DE2可通过第八连接电极CE8电连接到第三数据线DL3。因此，第三数据线DL3可通过第八连接电极CE8将数据电压供给到第三像素SP3的第二晶体管ST2。第二晶体管ST2的源电极SE2可通过第三金属层MTL3的第九连接电极CE9电连接到第一电容器C1的第一电容器电极CPE1。

第三像素SP3的第三晶体管ST3可包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3可设置在有源层ACTL处(或形成为有源层ACTL)，并且可与第三晶体管ST3的栅电极GE3重叠。

第三晶体管ST3的栅电极GE3可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第三晶体管ST3的栅电极GE3可为第二辅助栅极线BGL2的一部分。

通过对有源层ACTL进行热处理，可使第三晶体管ST3的漏电极DE3和源电极SE3导电。第三晶体管ST3的漏电极DE3可连接到第七连接电极CE7的第二延伸部分。第三晶体管ST3的漏电极DE3可通过第七连接电极CE7电连接到第一晶体管ST1的源电极SE1和第一电容器C1的第二电容器电极CPE2。

第三晶体管ST3的源电极SE3可通过第五辅助电极AUE5电连接到初始化电压线VIL。第三晶体管ST3的源电极SE3可从初始化电压线VIL接收初始化电压。第三晶体管ST3的源电极SE3可将感测信号供给到初始化电压线VIL。

图6是示出根据实施方式的显示装置的发光元件层的示意性平面视图，并且图7是沿图6的线II-II'截取的示意性剖视图。图8是沿图6的线III-III'截取的示意性剖视图，并且图9是沿图6的线IV-IV'截取的示意性剖视图。在下文中，薄膜晶体管层TFTL的描述与参照图4和图5描述的那些相同，并且因此，为了描述性便利，将简要描述与上述配置相同/相似的配置或者将省略其描述。

参照图6至图9，显示面板100(参照图1)可包括衬底SUB、薄膜晶体管层TFTL和发光元件层EDL。

薄膜晶体管层TFTL可设置在衬底SUB上。薄膜晶体管层TFTL可包括第一金属层MTL1、缓冲层BF、有源层ACTL、栅极绝缘层GI、第二金属层MTL2、层间绝缘层ILD、第三金属层MTL3、钝化层PV和通孔层VIA。

第一金属层MTL1可包括第一电压线VDL和竖直电压线VVSL。

有源层ACTL可包括第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一晶体管ST1的漏电极DE1、有源区ACT1和源电极SE1。

第二金属层MTL2可包括第一晶体管ST1的栅电极GE1、第一辅助电极AUE1和第三辅助电极AUE3。

第三金属层MTL3可包括第一连接电极CE1、第二辅助电极AUE2和第四辅助电极AUE4。

发光元件层EDL可设置在薄膜晶体管层TFTL上。发光元件层EDL可包括第四金属层MTL4、堤BNK、电子传输层ETL、发光层EL、空穴传输层HTL、第一分离部分SEP1和第二分离部分SEP2以及第五金属层MTL5。

第四金属层MTL4可设置在薄膜晶体管层TFTL的通孔层VIA上。第四金属层MTL4可包括第一像素SP1的第一像素电极PXR1和第二像素电极PXR2、第二像素SP2的第一像素电极PXG1和第二像素电极PXG2、第三像素SP3的第一像素电极PXB1和第二像素电极PXB2以及公共像素电极CPX。

堤BNK可设置在薄膜晶体管层TFTL的通孔层VIA和第四金属层MTL4上。堤BNK可使第四金属层MTL4电绝缘。堤BNK可包括多个开口部分。第四金属层MTL4和第五金属层MTL5可通过多个开口部分中的一些彼此接触，并且多个开口部分中的其余可对应于设置有发光元件ED的发射区域。

第一分离部分SEP1和第二分离部分SEP2可设置在堤BNK的上表面上。第五金属层MTL5可通过单个工艺形成在显示区域DA的整个表面上，并且可通过第一分离部分SEP1和第二分离部分SEP2而分离。第一分离部分SEP1可围绕第一像素SP1的第一开口部分OPR1和第二开口部分OPR2。第一分离部分SEP1可围绕第一像素SP1的第三开口部分OPR3和第四开口部分OPR4。第一分离部分SEP1可围绕第三像素SP3的第一开口部分OPB1和第二开口部分OPB2。第一分离部分SEP1可围绕第三像素SP3的第三开口部分OPB3和第四开口部分OPB4。第二分离部分SEP2可围绕第二像素SP2的第一开口部分OPG1和第二开口部分OPG2。第二分离部分SEP2可围绕第二像素SP2的第三开口部分OPG3和第四开口部分OPG4。

例如，第一分离部分SEP1可将第一像素SP1的第一接触电极CTR1和第二接触电极CTR2、第三像素SP3的第一接触电极CTB1和第二接触电极CTB2以及公共阴极CCT彼此分离和绝缘。第二分离部分SEP2可将第二像素SP2的第一接触电极CTG1和第二接触电极CTG2以及公共阴极CCT彼此分离和绝缘。

第五金属层MTL5可设置在第四金属层MTL4、空穴传输层HTL、堤BNK以及第一分离部分SEP1和第二分离部分SEP2上。第五金属层MTL5可包括第一像素SP1的第一接触电极CTR1和第二接触电极CTR2、第二像素SP2的第一接触电极CTG1和第二接触电极CTG2、第三像素SP3的第一接触电极CTB1和第二接触电极CTB2以及公共阴极CCT。

在图6和图7中，第一像素SP1的第一像素电极PXR1可与第一像素SP1中的第一开口部分OPR1重叠。第一像素SP1的第一像素电极PXR1可电连接到第一像素SP1中的像素电路。第一像素SP1的第一像素电极PXR1可通过第一连接电极CE1电连接到第一晶体管ST1的源电极SE1。第一像素SP1的第一像素电极PXR1可通过第一开口部分OPR1连接到第一接触电极CTR1。

第一像素SP1的第一接触电极CTR1可设置在第一像素SP1中的第一开口部分OPR1和第二开口部分OPR2上。第一接触电极CTR1可对应于第一发光元件ED1的第一电极。

第一像素SP1的第一发光元件ED1可设置在第一像素SP1中的第二开口部分OPR2中。第一发光元件ED1可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第一发光元件ED1的第一电极可为第一接触电极CTR1，并且第一发光元件ED1的第二电极可为第二像素电极PXR2。因此，第一接触电极CTR1可为第一发光元件ED1的阳极，并且第二像素电极PXR2可为第一发光元件ED1的阴极。

第一发光元件ED1的电子传输层ETL可设置在第二像素电极PXR2上，并且第一发光元件ED1的发光层EL可设置在电子传输层ETL上。空穴传输层HTL可设置在发光层EL上，并且第一接触电极CTR1可设置在空穴传输层HTL上。例如，发光层EL可为包括有机材料的有机发光层。在第一接触电极CTR1通过第一像素SP1的像素电路接收驱动电流的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

第一像素SP1的第二像素电极PXR2可与第一像素SP1的第二开口部分OPR2和第三开口部分OPR3重叠。第二开口部分OPR2和第三开口部分OPR3可彼此间隔开，第一分离部分SEP1介于第二开口部分OPR2与第三开口部分OPR3之间。第一像素SP1的第二像素电极PXR2可对应于第一发光元件ED1的第二电极，并且可通过第三开口部分OPR3连接到第一像素SP1的第二接触电极CTR2。

第一像素SP1的第二接触电极CTR2可设置在第一像素SP1的第三开口部分OPR3和第四开口部分OPR4上。第二接触电极CTR2可对应于第二发光元件ED2的第一电极。

第一像素SP1的第二发光元件ED2可设置在第一像素SP1的第四开口部分OPR4中。第二发光元件ED2可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第二发光元件ED2的第一电极可为第二接触电极CTR2，并且第二发光元件ED2的第二电极可为公共像素电极CPX。因此，第二接触电极CTR2可为第二发光元件ED2的阳极，并且公共像素电极CPX可为第二发光元件ED2的阴极。

第二发光元件ED2的电子传输层ETL可设置在公共像素电极CPX上，并且第二发光元件ED2的发光层EL可设置在电子传输层ETL上。空穴传输层HTL可设置在发光层EL上，并且第二接触电极CTR2可设置在空穴传输层HTL上。例如，发光层EL可为包括有机材料的有机发光层。在第二接触电极CTR2接收流过第一发光元件ED1的驱动电流的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

公共像素电极CPX可与第一像素SP1的第四开口部分OPR4、第二像素SP2的第四开口部分OPG4、第三像素SP3的第四开口部分OPB4和电力开口部分OPC重叠。第一像素SP1的第四开口部分OPR4和电力开口部分OPC可彼此间隔开，第一分离部分SEP1介于第一像素SP1的第四开口部分OPR4与电力开口部分OPC之间。公共像素电极CPX可通过第三辅助电极AUE3和第四辅助电极AUE4电连接到竖直电压线VVSL。因此，公共像素电极CPX可从竖直电压线VVSL接收低电位电压。

与包括一个发光元件的情况相比，显示装置10可通过将第一像素SP1的驱动电流供给到设置在同一层处/上(或形成为同一层)并且彼此串联连接的第一发光元件ED1和第二发光元件ED2来增加发光效率并且减小驱动电流的大小。因此，显示装置10可减少功耗。

在图6和图8中，第二像素SP2的第一像素电极PXG1可与第二像素SP2的第一开口部分OPG1重叠。第二像素SP2的第一像素电极PXG1可电连接到第二像素SP2的像素电路。第二像素SP2的第一像素电极PXG1可通过第四连接电极CE4电连接到第一晶体管ST1的源电极SE1。第二像素SP2的第一像素电极PXG1可通过第一开口部分OPG1连接到第一接触电极CTG1。

第二像素SP2的第一接触电极CTG1可设置在第二像素SP2的第一开口部分OPG1和第二开口部分OPG2上。第一接触电极CTG1可对应于第一发光元件ED1的第一电极。

第二像素SP2的第一发光元件ED1可设置在第二像素SP2的第二开口部分OPG2中。第一发光元件ED1可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第一发光元件ED1的第一电极可为第一接触电极CTG1，并且第一发光元件ED1的第二电极可为第二像素电极PXG2。因此，第一接触电极CTG1可为第一发光元件ED1的阳极，并且第二像素电极PXG2可为第一发光元件ED1的阴极。

第一发光元件ED1的电子传输层ETL可设置在第二像素电极PXG2上，并且第一发光元件ED1的发光层EL可设置在电子传输层ETL上。空穴传输层HTL可设置在发光层EL上，并且第一接触电极CTG1可设置在空穴传输层HTL上。例如，发光层EL可为包括有机材料的有机发光层。在第一接触电极CTG1通过第二像素SP2的像素电路接收驱动电流的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

第二像素SP2的第二像素电极PXG2可与第二像素SP2的第二开口部分OPG2和第三开口部分OPG3重叠。第二开口部分OPG2和第三开口部分OPG3可彼此间隔开，第二分离部分SEP2介于第二开口部分OPG2与第三开口部分OPG3之间。第二像素SP2的第二像素电极PXG2可对应于第一发光元件ED1的第二电极，并且可通过第三开口部分OPG3连接到第二像素SP2的第二接触电极CTG2。

第二像素SP2的第二接触电极CTG2可设置在第二像素SP2的第三开口部分OPG3和第四开口部分OPG4上。第二接触电极CTG2可对应于第二发光元件ED2的第一电极。

第二像素SP2的第二发光元件ED2可设置在第二像素SP2的第四开口部分OPG4中。第二发光元件ED2可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第二发光元件ED2的第一电极可为第二接触电极CTG2，并且第二发光元件ED2的第二电极可为公共像素电极CPX。因此，第二接触电极CTG2可为第二发光元件ED2的阳极，并且公共像素电极CPX可为第二发光元件ED2的阴极。

第二发光元件ED2的电子传输层ETL可设置在公共像素电极CPX上，并且第二发光元件ED2的发光层EL可设置在电子传输层ETL上。空穴传输层HTL可设置在发光层EL上，并且第二接触电极CTG2可设置在空穴传输层HTL上。例如，发光层EL可为包括有机材料的有机发光层。在第二接触电极CTG2接收流过第一发光元件ED1的驱动电流的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

公共像素电极CPX可与第一像素SP1的第四开口部分OPR4、第二像素SP2的第四开口部分OPG4、第三像素SP3的第四开口部分OPB4和电力开口部分OPC重叠。第二像素SP2的第四开口部分OPG4和电力开口部分OPC可彼此间隔开，第二分离部分SEP2介于第二像素SP2的第四开口部分OPG4与电力开口部分OPC之间。公共像素电极CPX可通过第三辅助电极AUE3和第四辅助电极AUE4电连接到竖直电压线VVSL。因此，公共像素电极CPX可从竖直电压线VVSL接收低电位电压。

与包括一个发光元件的情况相比，显示装置10可通过将第二像素SP2的驱动电流供给到设置在同一层处/上(或形成为同一层)并且彼此串联连接的第一发光元件ED1和第二发光元件ED2来增加发光效率并且减小驱动电流的大小。因此，显示装置10可减少功耗。

在图6和图9中，第三像素SP3的第一像素电极PXB1可与第三像素SP3的第一开口部分OPB1重叠。第三像素SP3的第一像素电极PXB1可电连接到第三像素SP3的像素电路。第三像素SP3的第一像素电极PXB1可通过第七连接电极CE7电连接到第一晶体管ST1的源电极SE1。第三像素SP3的第一像素电极PXB1可通过第一开口部分OPB1连接到第一接触电极CTB1。

第三像素SP3的第一接触电极CTB1可设置在第三像素SP3的第一开口部分OPB1和第二开口部分OPB2上。第一接触电极CTB1可对应于第一发光元件ED1的第一电极。

第三像素SP3的第一发光元件ED1可设置在第三像素SP3的第二开口部分OPB2中。第一发光元件ED1可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第一发光元件ED1的第一电极可为第一接触电极CTB1，并且第一发光元件ED1的第二电极可为第二像素电极PXB2。因此，第一接触电极CTB1可为第一发光元件ED1的阳极，并且第二像素电极PXB2可为第一发光元件ED1的阴极。

第一发光元件ED1的电子传输层ETL可设置在第二像素电极PXB2上，并且第一发光元件ED1的发光层EL可设置在电子传输层ETL上。空穴传输层HTL可设置在发光层EL上，并且第一接触电极CTB1可设置在空穴传输层HTL上。例如，发光层EL可为包括有机材料的有机发光层。在第一接触电极CTB1通过第三像素SP3的像素电路接收驱动电流的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

第三像素SP3的第二像素电极PXB2可与第三像素SP3的第二开口部分OPB2和第三开口部分OPB3重叠。第二开口部分OPB2和第三开口部分OPB3可彼此间隔开，第一分离部分SEP1介于第二开口部分OPB2与第三开口部分OPB3之间。第三像素SP3的第二像素电极PXB2可对应于第一发光元件ED1的第二电极，并且可通过第三开口部分OPB3连接到第三像素SP3的第二接触电极CTB2。

第三像素SP3的第二接触电极CTB2可设置在第三像素SP3的第三开口部分OPB3和第四开口部分OPB4上。第二接触电极CTB2可对应于第二发光元件ED2的第一电极。

第三像素SP3的第二发光元件ED2可设置在第三像素SP3的第四开口部分OPB4中。第二发光元件ED2可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第二发光元件ED2的第一电极可为第二接触电极CTB2，并且第二发光元件ED2的第二电极可为公共像素电极CPX。因此，第二接触电极CTB2可为第二发光元件ED2的阳极，并且公共像素电极CPX可为第二发光元件ED2的阴极。

第二发光元件ED2的电子传输层ETL可设置在公共像素电极CPX上，并且第二发光元件ED2的发光层EL可设置在电子传输层ETL上。空穴传输层HTL可设置在发光层EL上，并且第二接触电极CTB2可设置在空穴传输层HTL上。例如，发光层EL可为包括有机材料的有机发光层。在第二接触电极CTB2接收流过第一发光元件ED1的驱动电流的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

公共像素电极CPX可与第一像素SP1的第四开口部分OPR4、第二像素SP2的第四开口部分OPG4、第三像素SP3的第四开口部分OPB4和电力开口部分OPC重叠。第三像素SP3的第四开口部分OPB4和电力开口部分OPC可彼此间隔开，第一分离部分SEP1介于第三像素SP3的第四开口部分OPB4与电力开口部分OPC之间。公共像素电极CPX可通过第三辅助电极AUE3和第四辅助电极AUE4电连接到竖直电压线VVSL。因此，公共像素电极CPX可从竖直电压线VVSL接收低电位电压。

与包括一个发光元件的情况相比，显示装置10可通过将第三像素SP3的驱动电流供给到设置在同一层处/上(或形成为同一层)并且彼此串联连接的第一发光元件ED1和第二发光元件ED2来增加发光效率并且减小驱动电流的大小。因此，显示装置10可减少功耗。

图10是示出根据实施方式的显示装置中的发光元件的布置的实例的示意性平面视图。图10的发光元件的布置可与图6的发光元件的布置基本上相同。

参照图10，第一像素SP1的第一发光元件ED1可设置在第一像素SP1的第二开口部分OPR2中，并且第一像素SP1的第二发光元件ED2可设置在第四开口部分OPR4中。因此，第一像素SP1的第一发光元件ED1和第二发光元件ED2的布置可根据第二开口部分OPR2和第四开口部分OPR4的形状来确定。

第二像素SP2的第一发光元件ED1可设置在第二像素SP2的第二开口部分OPG2中，并且第二像素SP2的第二发光元件ED2可设置在第二像素SP2的第四开口部分OPG4中。因此，第二像素SP2的第一发光元件ED1和第二发光元件ED2的布置可根据第二开口部分OPG2和第四开口部分OPG4的形状来确定。

第三像素SP3的第一发光元件ED1可设置在第三像素SP3的第二开口部分OPB2中，并且第三像素SP3的第二发光元件ED2可设置在第三像素SP3的第四开口部分OPB4中。因此，第三像素SP3的第一发光元件ED1和第二发光元件ED2的布置可根据第二开口部分OPB2和第四开口部分OPB4的形状来确定。

第一像素SP1的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的短边和在第二方向(例如，Y轴方向)上的长边。第一发光元件ED1可设置在第二发光元件ED2的右侧上。

第二像素SP2的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边。第一发光元件ED1可设置在第二发光元件ED2的下侧上。

第三像素SP3的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的短边和在第二方向(例如，Y轴方向)上的长边。第一发光元件ED1可设置在第二发光元件ED2的左侧上。

图11是示出根据实施方式的显示装置中的发光元件的布置的另一实例的示意性平面视图。

参照图11，第一像素SP1的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的短边和在第二方向(例如，Y轴方向)上的长边。第一发光元件ED1可设置在第二发光元件ED2的右侧上。

第二像素SP2的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的短边和在第二方向(例如，Y轴方向)上的长边。第一发光元件ED1可设置在第二发光元件ED2的右侧上。

第三像素SP3的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的短边和在第二方向(例如，Y轴方向)上的长边。第一发光元件ED1可设置在第二发光元件ED2的左侧上。

图12是示出根据实施方式的显示装置中的发光元件的布置的又一实例的示意性平面视图。

参照图12，第一像素SP1的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边。第一发光元件ED1可设置在第二发光元件ED2的上侧上。

第二像素SP2的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边。第一发光元件ED1可设置在第二发光元件ED2的下侧上。

第三像素SP3的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边。第一发光元件ED1可设置在第二发光元件ED2的下侧上。

图13是示出根据实施方式的显示装置中的发光元件的布置的又一实例的示意性平面视图。

参照图13，第一像素SP1的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边。第一发光元件ED1可设置在第二发光元件ED2的上侧上。

第二像素SP2的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边。第一发光元件ED1可设置在第二发光元件ED2的下侧上。

第三像素SP3的第一发光元件ED1和第二发光元件ED2可包括在第一方向(例如，X轴方向)上的短边和在第二方向(例如，Y轴方向)上的长边。第一发光元件ED1可设置在第二发光元件ED2的左侧上。

图14是示出根据另一实施方式的显示装置的发光元件层的示意性平面视图，并且图15是沿图14的线V-V'截取的示意性剖视图。在下文中，为了描述性便利，将简要描述与上述配置相同/相似的配置或者将省略其描述。

参照图14和图15，显示面板100可包括衬底SUB、薄膜晶体管层TFTL和发光元件层EDL。

发光元件层EDL可设置在薄膜晶体管层TFTL上。发光元件层EDL可包括第四金属层MTL4、堤BNK、空穴传输层HTL、发光层EL、电子传输层ETL、第一分离部分SEP1和第二分离部分SEP2以及第五金属层MTL5。

第四金属层MTL4可设置在薄膜晶体管层TFTL的通孔层VIA上。第四金属层MTL4可包括第一像素SP1的第一像素电极PXR1和第二像素电极PXR2、第二像素SP2的第一像素电极PXG1和第二像素电极PXG2、第三像素SP3的第一像素电极PXB1和第二像素电极PXB2以及公共像素电极CPX。

堤BNK可设置在薄膜晶体管层TFTL的通孔层VIA和第四金属层MTL4上。堤BNK可使第四金属层MTL4电绝缘。堤BNK可包括多个开口部分。第四金属层MTL4和第五金属层MTL5可通过多个开口部分中的一些彼此接触，并且多个开口部分中的其余可对应于设置有发光元件ED的发射区域。

第一分离部分SEP1和第二分离部分SEP2可设置在堤BNK的上表面上。第五金属层MTL5可通过单个工艺形成在显示区域DA(参照图1)的整个表面上，并且可通过第一分离部分SEP1和第二分离部分SEP2而分离。第一分离部分SEP1可围绕第一像素SP1的第一开口部分OPR1和第二开口部分OPR2。第一分离部分SEP1可围绕第三像素SP3的第一开口部分OPB1和第二开口部分OPB2。第二分离部分SEP2可围绕第二像素SP2的第一开口部分OPG1和第二开口部分OPG2。

例如，第一分离部分SEP1可将第一像素SP1的接触电极CTR、第三像素SP3的接触电极和公共阴极CCT彼此分离。第二分离部分SEP2可将第二像素SP2的接触电极和公共阴极CCT彼此分离。

第五金属层MTL5可设置在第四金属层MTL4、电子传输层ETL、堤BNK以及第一分离部分SEP1和第二分离部分SEP2上。第五金属层MTL5可包括第一像素SP1的接触电极CTR、第二像素SP2的接触电极、第三像素SP3的接触电极和公共阴极CCT。

第一像素SP1的第一像素电极PXR1可与第一像素SP1的第一开口部分OPR1重叠。第一像素SP1的第一像素电极PXR1可电连接到第一像素SP1的像素电路。第一像素SP1的第一像素电极PXR1可通过第一连接电极CE1电连接到第一晶体管ST1的源电极SE1。

第一像素SP1的第一发光元件ED1可设置在第一像素SP1中的第一开口部分OPR1中。第一发光元件ED1可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第一发光元件ED1的第一电极可为第一像素电极PXR1，并且第一发光元件ED1的第二电极可为接触电极CTR。因此，第一像素电极PXR1可为第一发光元件ED1的阳极，并且接触电极CTR可为第一发光元件ED1的阴极。

第一发光元件ED1的空穴传输层HTL可设置在第一像素电极PXR1上，并且第一发光元件ED1的发光层EL可设置在空穴传输层HTL上。电子传输层ETL可设置在发光层EL上，并且接触电极CTR可设置在电子传输层ETL上。例如，发光层EL可为包括有机材料的有机发光层。在第一像素电极PXR1通过第一像素SP1的像素电路接收驱动电流的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

第一像素SP1的接触电极CTR可设置在第一像素SP1的第一开口部分OPR1和第二开口部分OPR2上。接触电极CTR可对应于第一发光元件ED1的第二电极，并且可通过第二开口部分OPR2连接到第一像素SP1的第二像素电极PXR2。

第一像素SP1的第二像素电极PXR2可与第一像素SP1的第二开口部分OPR2和第三开口部分OPR3重叠。第二开口部分OPR2和第三开口部分OPR3可彼此间隔开，第一分离部分SEP1介于第二开口部分OPR2与第三开口部分OPR3之间。第一像素SP1的第二像素电极PXR2可对应于第二发光元件ED2的第一电极。

第一像素SP1的第二发光元件ED2可设置在第一像素SP1的第三开口部分OPR3中。第二发光元件ED2可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第二发光元件ED2的第一电极可为第二像素电极PXR2，并且第二发光元件ED2的第二电极可为公共阴极CCT。因此，第二像素电极PXR2可为第二发光元件ED2的阳极，并且公共阴极CCT可为第二发光元件ED2的阴极。

第二发光元件ED2的空穴传输层HTL可设置在第二像素电极PXR2上，并且第二发光元件ED2的发光层EL可设置在空穴传输层HTL上。电子传输层ETL可设置在发光层EL上，并且公共阴极CCT可设置在电子传输层ETL上。例如，发光层EL可为包括有机材料的有机发光层。在第二像素电极PXR2接收流过第一发光元件ED1的驱动电流的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

公共像素电极CPX可与第一像素SP1的第一像素电极PXR1和第二像素电极PXR2、第二像素SP2的第一像素电极PXG1和第二像素电极PXG2以及第三像素SP3的第一像素电极PXB1和第二像素电极PXB2间隔开。公共像素电极CPX可与电力开口部分OPC重叠。公共像素电极CPX可通过电力开口部分OPC连接到公共阴极CCT。

公共像素电极CPX可通过第三辅助电极AUE3和第四辅助电极AUE4电连接到竖直电压线VVSL。因此，公共像素电极CPX可从竖直电压线VVSL接收低电位电压。

与包括一个发光元件的情况相比，显示装置10可通过将第一像素SP1的驱动电流供给到设置在同一层处/上(或形成为同一层)并且彼此串联连接的第一发光元件ED1和第二发光元件ED2来增加发光效率并且减小驱动电流的大小。因此，显示装置10可减少功耗。

第二像素SP2和第三像素SP3中的每个的第一发光元件ED1和第二发光元件ED2可以与图15中所示的第一像素SP1的第一发光元件ED1和第二发光元件ED2相同的方式形成。

图16是示出根据又一实施方式的显示装置的像素的等效电路的示意图。

参照图16，像素SP中的每个可连接到驱动电压线VDDL、数据线DL、初始化电压线VIL、栅极线GL、发射控制线EML和低电位线VSSL。

像素SP可包括像素电路和发光元件ED。像素SP的像素电路可包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及第一电容器C1。

第一晶体管ST1可包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可连接到第一节点N1，第一晶体管ST1的漏电极可连接到第三节点N3，并且第一晶体管ST1的源电极可连接到第二节点N2。第一晶体管ST1可基于施加到栅电极的数据电压来控制漏-源电流(或驱动电流)。

第二晶体管ST2可通过栅极线GL的栅极信号导通，以将数据线DL和为第一晶体管ST1的栅电极的第一节点N1彼此电连接。第二晶体管ST2可基于栅极信号导通，以将数据电压供给到第一节点N1。第二晶体管ST2的栅电极可连接到栅极线GL，第二晶体管ST2的漏电极可连接到数据线DL，并且第二晶体管ST2的源电极可连接到第一节点N1。第二晶体管ST2的源电极可通过第一节点N1连接到第一晶体管ST1的栅电极和第一电容器C1的第一电容器电极。

第三晶体管ST3可通过栅极线GL的栅极信号导通，以将初始化电压线VIL和为第一晶体管ST1的源电极的第二节点N2彼此电连接。第三晶体管ST3可基于栅极信号导通，以将初始化电压供给到第二节点N2。第三晶体管ST3可基于栅极信号导通，以将感测信号供给到初始化电压线VIL。第三晶体管ST3的栅电极可连接到栅极线GL，第三晶体管ST3的漏电极可连接到第二节点N2，并且第三晶体管ST3的源电极可连接到初始化电压线VIL。第三晶体管ST3的漏电极可通过第二节点N2连接到第一晶体管ST1的源电极、第一电容器C1的第二电容器电极和第六晶体管ST6的漏电极。

第四晶体管ST4可通过栅极线GL的栅极信号导通，以将驱动电压线VDDL和为第一晶体管ST1的漏电极的第三节点N3彼此电连接。第四晶体管ST4可基于栅极信号导通，以将驱动电压或高电位电压供给到第三节点N3。第四晶体管ST4的栅电极可连接到栅极线GL，第四晶体管ST4的漏电极可连接到驱动电压线VDDL，并且第四晶体管ST4的源电极可连接到第三节点N3。第四晶体管ST4的源电极可通过第三节点N3连接到第一晶体管ST1的漏电极和第五晶体管ST5的源电极。

第五晶体管ST5可通过发射控制线EML的发射控制信号导通，以将发光元件ED和为第一晶体管ST1的漏电极的第三节点N3彼此电连接。第五晶体管ST5可基于发射控制信号导通，以将流过发光元件ED的驱动电流供给到第一晶体管ST1。第五晶体管ST5的栅电极可连接到发射控制线EML，第五晶体管ST5的漏电极可连接到第二发光元件ED2的第二电极，并且第五晶体管ST5的源电极可连接到第三节点N3。第五晶体管ST5的源电极可通过第三节点N3连接到第一晶体管ST1的漏电极和第四晶体管ST4的源电极。

第六晶体管ST6可通过发射控制线EML的发射控制信号导通，以将为第一晶体管ST1的源电极的第二节点N2和低电位线VSSL彼此电连接。第六晶体管ST6可基于发射控制信号导通，以将第二节点N2的电压放电到低电位电压。第六晶体管ST6的栅电极可连接到发射控制线EML，第六晶体管ST6的漏电极可连接到第二节点N2，并且第六晶体管ST6的源电极可连接到低电位线VSSL。第六晶体管ST6的漏电极可通过第二节点N2连接到第一晶体管ST1的源电极、第一电容器C1的第二电容器电极和第三晶体管ST3的漏电极。

第一电容器C1可连接在第一节点N1与第二节点N2之间。第一电容器C1可保持(或存储)第一节点N1与第二节点N2之间的电位差。第一电容器C1的第一电容器电极可通过第一节点N1连接到第一晶体管ST1的栅电极和第二晶体管ST2的源电极。第一电容器C1的第二电容器电极可通过第二节点N2连接到第一晶体管ST1的源电极、第三晶体管ST3的漏电极和第六晶体管ST6的漏电极。

发光元件ED可包括第一发光元件ED1和第二发光元件ED2。第一发光元件ED1和第二发光元件ED2可彼此串联连接。第一发光元件ED1和第二发光元件ED2可接收驱动电流以发射光。发光元件ED的光发射量或亮度可与驱动电流的大小成比例。发光元件ED可为包括有机发光层的有机发光二极管、包括量子点发光层的量子点发光二极管、微发光二极管或包括无机半导体的无机发光二极管。

第一发光元件ED1的第一电极可连接到驱动电压线VDDL，并且第一发光元件ED1的第二电极可连接到第四节点N4。第一发光元件ED1的第一电极可从驱动电压线VDDL接收驱动电压或高电位电压。第一发光元件ED1的第二电极可通过第四节点N4连接到第二发光元件ED2的第一电极。

第二发光元件ED2的第一电极可连接到第四节点N4，并且第二发光元件ED2的第二电极可连接到第五晶体管ST5的漏电极。

图17是示出图16的显示装置的薄膜晶体管层的示意性平面视图，图18是示出图17的第一像素的示意性平面视图，并且图19是沿图18的线VI-VI'截取的示意性剖视图。第二像素SP2和第三像素SP3的像素电路具有与第一像素SP1的像素电路相同/相似的配置，并且因此为了描述性便利，将省略第二像素SP2和第三像素SP3的像素电路的描述。

参照图17至图19，像素SP可包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每个可包括像素电路和发光元件ED。第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路可包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及第一电容器C1。

驱动电压线VDDL可包括第一驱动电压线VDDL1和第二驱动电压线VDDL2。第一驱动电压线VDDL1可设置在第一金属层MTL1处(或形成为第一金属层MTL1)，并且在第二方向(例如，Y轴方向)上延伸。第一驱动电压线VDDL1可设置在第一像素SP1的像素电路的左侧上。第一驱动电压线VDDL1可将驱动电压或高电位电压供给到第二驱动电压线VDDL2。

第二驱动电压线VDDL2可设置在第三金属层MTL3处(或形成为第三金属层MTL3)，并且在第一方向(例如，X轴方向)上延伸。第二驱动电压线VDDL2可设置在第二初始化电压线VIL2的下侧上。第二驱动电压线VDDL2可连接到第一像素SP1、第二像素SP2和第三像素SP3中的每个的第四晶体管ST4。

低电位线VSSL可包括第一低电位线VSSL1和第二低电位线VSSL2。第一低电位线VSSL1可设置在第一金属层MTL1处(或形成为第一金属层MTL1)，并且在第二方向(例如，Y轴方向)上延伸。第一低电位线VSSL1可设置在第二像素SP2的像素电路的左侧上。第一低电位线VSSL1可将低电位电压供给到第二低电位线VSSL2。

第二低电位线VSSL2可设置在第三金属层MTL3处(或形成为第三金属层MTL3)，并且在第一方向(例如，X轴方向)上延伸。第二低电位线VSSL2可设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的上侧上。第二低电位线VSSL2可连接到第一像素SP1、第二像素SP2和第三像素SP3中的每个的第六晶体管ST6。

初始化电压线VIL可包括第一初始化电压线VIL1和第二初始化电压线VIL2。第一初始化电压线VIL1可设置在第一金属层MTL1处(或形成为第一金属层MTL1)，并且在第二方向(例如，Y轴方向)上延伸。第一初始化电压线VIL1可设置在第三像素SP3的像素电路的左侧上。第一初始化电压线VIL1可将初始化电压供给到第二初始化电压线VIL2。

第二初始化电压线VIL2可设置在第三金属层MTL3处(或形成为第三金属层MTL3)，并且在第一方向(例如，X轴方向)上延伸。第二初始化电压线VIL2可设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的下侧上。第二初始化电压线VIL2可连接到第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三晶体管ST3。

数据线DL可包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1、第二数据线DL2和第三数据线DL3可在第二方向(例如，Y轴方向)上延伸。第一数据线DL1可设置在第一像素SP1的像素电路的右侧上，并且将数据电压供给到第一像素SP1中的像素电路。第二数据线DL2可设置在第二像素SP2的像素电路的右侧上，并且将数据电压供给到第二像素SP2的像素电路。第三数据线DL3可设置在第三像素SP3的像素电路的右侧上，并且将数据电压供给到第三像素SP3的像素电路。第一数据线DL1、第二数据线DL2和第三数据线DL3中的每个可连接到第一像素SP1、第二像素SP2和第三像素SP3中的对应的一个的第二晶体管ST2。

第一晶体管ST1可包括有源区ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区ACT1、漏电极DE1和源电极SE1可设置在有源层ACTL处(或形成为有源层ACTL)，并且第一晶体管ST1的栅电极GE1可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第一晶体管ST1的栅电极GE1可为第二金属层MTL2的第一电容器电极CPE1的一部分，并且可与第一晶体管ST1的有源区ACT1重叠。

第一晶体管ST1的栅电极GE1可通过第三金属层MTL3的第三连接电极CE3电连接到第二晶体管ST2的源电极SE2。第一晶体管ST1的漏电极DE1可连接到第四晶体管ST4的源电极SE4和第五晶体管ST5的源电极SE5。第一晶体管ST1的源电极SE1可连接到第六晶体管ST6的漏电极DE6。第一晶体管ST1的源电极SE1可通过设置在第三金属层MTL3处(或形成为第三金属层MTL3)的第一连接电极CE1电连接到第三晶体管ST3的漏电极DE3。

第一连接电极CE1可连接到设置在第一金属层MTL1处(或形成为第一金属层MTL1)的第二电容器电极CPE2。因此，第一电容器C1可双重地形成在第一电容器电极CPE1与第二电容器电极CPE2之间以及第一电容器电极CPE1与第一连接电极CE1之间。

第二晶体管ST2可包括有源区ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区ACT2、漏电极DE2和源电极SE2可设置在有源层ACTL处(或形成为有源层ACTL)，并且第二晶体管ST2的栅电极GE2可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第二晶体管ST2的栅电极GE2可为第二金属层MTL2的辅助栅极线BGL的一部分，并且可与第二晶体管ST2的有源区ACT2重叠。辅助栅极线BGL可连接到第三金属层MTL3的栅极线GL以接收栅极信号。

第二晶体管ST2的漏电极DE2可通过第三金属层MTL3的第二连接电极CE2电连接到第一金属层MTL1的第一数据线DL1。第二晶体管ST2的漏电极DE2可从第一数据线DL1接收第一像素SP1的数据电压。

第二晶体管ST2的源电极SE2可通过第三连接电极CE3电连接到第一晶体管ST1的栅电极GE1。

第三晶体管ST3可包括有源区ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区ACT3、漏电极DE3和源电极SE3可设置在有源层ACTL处(或形成为有源层ACTL)，并且第三晶体管ST3的栅电极GE3可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第三晶体管ST3的栅电极GE3可为第二金属层MTL2的辅助栅极线BGL的一部分，并且可与第三晶体管ST3的有源区ACT3重叠。

第三晶体管ST3的漏电极DE3可通过第三金属层MTL3的第一连接电极CE1电连接到第一晶体管ST1的源电极SE1。第三晶体管ST3的源电极SE3可连接到第三金属层MTL3的第二初始化电压线VIL2。第三晶体管ST3的源电极SE3可从第二初始化电压线VIL2接收初始化电压。

第四晶体管ST4可包括有源区ACT4、栅电极GE4、漏电极DE4和源电极SE4。第四晶体管ST4的有源区ACT4、漏电极DE4和源电极SE4可设置在有源层ACTL处(或形成为有源层ACTL)，并且第四晶体管ST4的栅电极GE4可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第四晶体管ST4的栅电极GE4可为第二金属层MTL2的辅助栅极线BGL的一部分，并且可与第四晶体管ST4的有源区ACT4重叠。

第四晶体管ST4的漏电极DE4可连接到第三金属层MTL3的第二驱动电压线VDDL2。第四晶体管ST4的源电极SE4可连接到第一晶体管ST1的漏电极DE1和第五晶体管ST5的源电极SE5。

第五晶体管ST5可包括有源区ACT5、栅电极GE5、漏电极DE5和源电极SE5。第五晶体管ST5的有源区ACT5、漏电极DE5和源电极SE5可设置在有源层ACTL处(或形成为有源层ACTL)，并且第五晶体管ST5的栅电极GE5可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第五晶体管ST5的栅电极GE5可为第二金属层MTL2的辅助发射控制线BEL的一部分，并且可与第五晶体管ST5的有源区ACT5重叠。

第五晶体管ST5的漏电极DE5可通过第三金属层MTL3的阴极连接电极CCE电连接到发光元件ED。第五晶体管ST5的漏电极DE5可接收流过发光元件ED的驱动电流。第五晶体管ST5的源电极SE5可连接到第一晶体管ST1的漏电极DE1和第四晶体管ST4的源电极SE4。

第六晶体管ST6可包括有源区ACT6、栅电极GE6、漏电极DE6和源电极SE6。第六晶体管ST6的有源区ACT6、漏电极DE6和源电极SE6可设置在有源层ACTL处(或形成为有源层ACTL)，并且第六晶体管ST6的栅电极GE6可设置在第二金属层MTL2处(或形成为第二金属层MTL2)。第六晶体管ST6的栅电极GE6可为第二金属层MTL2的辅助发射控制线BEL的一部分，并且可与第六晶体管ST6的有源区ACT6重叠。

第六晶体管ST6的漏电极DE6可连接到第一晶体管ST1的源电极SE1。第六晶体管ST6的源电极SE6可连接到第三金属层MTL3的第二低电位线VSSL2。第六晶体管ST6的源电极SE6可从第二低电位线VSSL2接收低电位电压。

图20是示出根据又一实施方式的显示装置的发光元件层的示意性平面视图，并且图21是沿图20的线VII-VII'截取的示意性剖视图。

参照图20和图21，发光元件层EDL可设置在薄膜晶体管层TFTL上。发光元件层EDL可包括第四金属层MTL4、堤BNK、电子传输层ETL、发光层EL、空穴传输层HTL、分离部分SEP和第五金属层MTL5。

第四金属层MTL4可设置在薄膜晶体管层TFTL的通孔层VIA上。第四金属层MTL4可包括第三驱动电压线VDDL3、第一像素SP1的第一像素电极PXR1和第二像素电极PXR2、第二像素SP2的第一像素电极PXG1和第二像素电极PXG2以及第三像素SP3的第一像素电极PXB1和第二像素电极PXB2。

堤BNK可设置在薄膜晶体管层TFTL的通孔层VIA和第四金属层MTL4上。堤BNK可使第四金属层MTL4电绝缘。堤BNK可包括多个开口部分。第四金属层MTL4和第五金属层MTL5可通过多个开口部分中的一些彼此接触，并且多个开口部分中的其余可对应于设置有发光元件ED的发射区域。

分离部分SEP可设置在堤BNK的上表面上。第五金属层MTL5可通过单个工艺形成在显示区域DA(参照图1)的整个表面上，并且可通过分离部分SEP而分离。分离部分SEP可围绕第一像素SP1的第一开口部分OPR1和第二开口部分OPR2。分离部分SEP可围绕第一像素SP1的第三开口部分OPR3和第四开口部分OPR4。分离部分SEP可围绕第二像素SP2的第一开口部分OPG1和第二开口部分OPG2。分离部分SEP可围绕第二像素SP2的第三开口部分OPG3和第四开口部分OPG4。分离部分SEP可围绕第三像素SP3的第一开口部分OPB1和第二开口部分OPB2。分离部分SEP可围绕第三像素SP3的第三开口部分OPB3和第四开口部分OPB4。

例如，分离部分SEP可将第一像素SP1的第一接触电极CTR1和第二接触电极CTR2、第二像素SP2的第一接触电极和第二接触电极以及第三像素SP3的第一接触电极和第二接触电极彼此分离。

第五金属层MTL5可设置在第四金属层MTL4、空穴传输层HTL、堤BNK和分离部分SEP上。第五金属层MTL5可包括第一像素SP1的第一接触电极CTR1和第二接触电极CTR2、第二像素SP2的第一接触电极和第二接触电极以及第三像素SP3的第一接触电极和第二接触电极。

驱动电压线VDDL可包括第一驱动电压线VDDL1、第二驱动电压线VDDL2和第三驱动电压线VDDL3。第三驱动电压线VDDL3可设置在第四金属层MTL4处(或形成为第四金属层MTL4)，并且在第一方向(例如，X轴方向)上延伸。第三驱动电压线VDDL3可与第一像素SP1的第一开口部分OPR1、第二像素SP2的第一开口部分OPG1和第三像素SP3的第一开口部分OPB1重叠。第三驱动电压线VDDL3可从设置在第三金属层MTL3处(或形成为第三金属层MTL3)的第二驱动电压线VDDL2和设置在第一金属层MTL1处(或形成为第一金属层MTL1)的第一驱动电压线VDDL1接收驱动电压或高电位电压。第三驱动电压线VDDL3可通过第一像素SP1的第一开口部分OPR1连接到第一像素SP1的第一接触电极CTR1。

第一像素SP1的第一接触电极CTR1可设置在第一像素SP1的第一开口部分OPR1和第二开口部分OPR2上。第一接触电极CTR1可对应于第一发光元件ED1的第一电极。

第一像素SP1的第一发光元件ED1可设置在第一像素SP1的第二开口部分OPR2中。第一发光元件ED1可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第一发光元件ED1的第一电极可为第一接触电极CTR1，并且第一发光元件ED1的第二电极可为第一像素电极PXR1。因此，第一接触电极CTR1可为第一发光元件ED1的阳极，并且第一像素电极PXR1可为第一发光元件ED1的阴极。

第一发光元件ED1的电子传输层ETL可设置在第一像素电极PXR1上，并且第一发光元件ED1的发光层EL可设置在电子传输层ETL上。空穴传输层HTL可设置在发光层EL上，并且第一接触电极CTR1可设置在空穴传输层HTL上。例如，发光层EL可为包括有机材料的有机发光层。在第一接触电极CTR1通过驱动电压线VDDL接收驱动电压的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

第一像素SP1的第一像素电极PXR1可与第一像素SP1的第二开口部分OPR2和第三开口部分OPR3重叠。第二开口部分OPR2和第三开口部分OPR3可彼此间隔开，分离部分SEP介于第二开口部分OPR2与第三开口部分OPR3之间。第一像素SP1的第一像素电极PXR1可对应于第一发光元件ED1的第二电极，并且可通过第三开口部分OPR3连接到第一像素SP1的第二接触电极CTR2。

第一像素SP1的第二接触电极CTR2可设置在第一像素SP1的第三开口部分OPR3和第四开口部分OPR4上。第二接触电极CTR2可对应于第二发光元件ED2的第一电极。

第一像素SP1的第二发光元件ED2可设置在第一像素SP1的第四开口部分OPR4中。第二发光元件ED2可包括第一电极、空穴传输层HTL、发光层EL、电子传输层ETL和第二电极。第二发光元件ED2的第一电极可为第二接触电极CTR2，并且第二发光元件ED2的第二电极可为第二像素电极PXR2。因此，第二接触电极CTR2可为第二发光元件ED2的阳极，并且第二像素电极PXR2可为第二发光元件ED2的阴极。

第二发光元件ED2的电子传输层ETL可设置在第二像素电极PXR2上，并且第二发光元件ED2的发光层EL可设置在电子传输层ETL上。空穴传输层HTL可设置在发光层EL上，并且第二接触电极CTR2可设置在空穴传输层HTL上。例如，发光层EL可为包括有机材料的有机发光层。在第二接触电极CTR2接收流过第一发光元件ED1的驱动电流的情况下，空穴可通过空穴传输层HTL移动到发光层EL，并且电子可通过电子传输层ETL移动到发光层EL。空穴和电子可在发光层EL中彼此结合以发射光。

第二像素电极PXR2可通过第三金属层MTL3的阴极连接电极CCE电连接到第一像素SP1的像素电路。流过第一发光元件ED1和第二发光元件ED2的驱动电流可通过阴极连接电极CCE供给到第一像素SP1的第五晶体管ST5。在本文中，阴极连接电极CCE可对应于公共阴极CCT。

与包括一个发光元件的情况相比，显示装置10可通过将第一像素SP1的驱动电流供给到设置在同一层处/上(或形成为同一层)并且彼此串联连接的第一发光元件ED1和第二发光元件ED2来增加发光效率并且减小驱动电流的大小。因此，显示装置10可减少功耗。

第二像素SP2和第三像素SP3中的每个的第一发光元件ED1和第二发光元件ED2可以与图21中所示的第一像素SP1的第一发光元件ED1和第二发光元件ED2相同的方式形成。

在结束详细描述时，本领域技术人员将领会的是，在实质上不背离本公开的原理和精神以及范围的情况下，可对实施方式进行许多变化和修改。因此，公开的实施方式仅在一般和描述性意义上使用，并且不出于限制的目的。

Claims (20)

1.一种显示装置，包括：

像素电路，所述像素电路设置在衬底上并且包括至少一个晶体管；

第一像素电极，所述第一像素电极设置在所述像素电路上并且电连接到所述像素电路；

堤，所述堤设置在所述第一像素电极上并且包括第一开口部分、第二开口部分、第三开口部分和第四开口部分；

第一接触电极，所述第一接触电极设置在所述堤以及所述第一开口部分和所述第二开口部分上，所述第一接触电极通过所述第一开口部分与所述第一像素电极接触；

第二像素电极，所述第二像素电极与所述第二开口部分和所述第三开口部分重叠，所述第二像素电极和所述第一像素电极形成为同一层；

第二接触电极，所述第二接触电极设置在所述堤以及所述第三开口部分和所述第四开口部分上，所述第二接触电极通过所述第三开口部分与所述第二像素电极接触；以及

公共像素电极，所述公共像素电极与所述第四开口部分重叠，所述公共像素电极和所述第二像素电极形成为同一层。

2.根据权利要求1所述的显示装置，还包括：

第一发光元件，所述第一发光元件包括：

第一电极，所述第一电极与所述第一接触电极对应；以及

第二电极，所述第二电极与所述第二像素电极对应，并且

第二发光元件，所述第二发光元件包括：

第一电极，所述第一电极与所述第二接触电极对应；以及

第二电极，所述第二电极与所述公共像素电极对应。

3.根据权利要求2所述的显示装置，其中，所述第一发光元件还包括：

电子传输层，所述电子传输层设置在所述第二像素电极上；

发光层，所述发光层设置在所述电子传输层上；以及

空穴传输层，所述空穴传输层设置在所述发光层与所述第一接触电极之间。

4.根据权利要求2所述的显示装置，其中，所述第二发光元件还包括：

电子传输层，所述电子传输层设置在所述公共像素电极上；

发光层，所述发光层设置在所述电子传输层上；以及

空穴传输层，所述空穴传输层设置在所述发光层与所述第二接触电极之间。

5.根据权利要求2所述的显示装置，还包括分离部分，所述分离部分设置在所述堤上并且将所述第一接触电极和所述第二接触电极彼此分离。

6.根据权利要求1所述的显示装置，还包括：

第一电压线，所述第一电压线供给高电位电压；

数据线，所述数据线供给数据电压；以及

初始化电压线，所述初始化电压线供给初始化电压，

其中，所述像素电路包括：

第一晶体管，所述第一晶体管基于第一节点的电压将所述第一电压线和所述第一像素电极彼此电连接；

第二晶体管，所述第二晶体管基于第一栅极信号将所述数据线和所述第一晶体管的栅电极彼此电连接；以及

第三晶体管，所述第三晶体管基于与所述第一栅极信号不同的第二栅极信号将所述初始化电压线和所述第一像素电极彼此电连接。

7.根据权利要求6所述的显示装置，还包括：

竖直电压线，所述竖直电压线供给低电位电压，

其中，所述公共像素电极电连接到所述竖直电压线。

8.一种显示装置，包括：

像素电路，所述像素电路设置在衬底上并且包括至少一个晶体管；

第一像素电极，所述第一像素电极设置在所述像素电路上并且电连接到所述像素电路；

堤，所述堤设置在所述第一像素电极上，并且包括第一开口部分、第二开口部分和第三开口部分以及电力开口部分；

接触电极，所述接触电极设置在所述堤以及所述第一开口部分和所述第二开口部分上；

第二像素电极，所述第二像素电极与所述第二开口部分和所述第三开口部分重叠，并且通过所述第二开口部分与所述接触电极接触，所述第二像素电极和所述第一像素电极形成为同一层；

公共阴极，所述公共阴极设置在所述堤、所述第三开口部分和所述电力开口部分上；以及

公共像素电极，所述公共像素电极与所述电力开口部分重叠并且通过所述电力开口部分与所述公共阴极接触，所述公共像素电极和所述第二像素电极形成为同一层。

9.根据权利要求8所述的显示装置，还包括：

第一发光元件，所述第一发光元件包括：

第一电极，所述第一电极与所述第一像素电极对应；以及

第二电极，所述第二电极与所述接触电极对应，并且

第二发光元件，所述第二发光元件包括：

第一电极，所述第一电极与所述第二像素电极对应；以及

第二电极，所述第二电极与所述公共阴极对应。

10.根据权利要求9所述的显示装置，其中，所述第一发光元件还包括：

空穴传输层，所述空穴传输层设置在所述第一像素电极上；

发光层，所述发光层设置在所述空穴传输层上；以及

电子传输层，所述电子传输层设置在所述发光层与所述接触电极之间。

11.根据权利要求9所述的显示装置，其中，所述第二发光元件还包括：

空穴传输层，所述空穴传输层设置在所述第二像素电极上；

发光层，所述发光层设置在所述空穴传输层上；以及

电子传输层，所述电子传输层设置在所述发光层与所述公共阴极之间。

12.根据权利要求9所述的显示装置，还包括分离部分，所述分离部分设置在所述堤上并且将所述接触电极和所述公共阴极彼此分离。

13.根据权利要求8所述的显示装置，还包括：

竖直电压线，所述竖直电压线供给低电位电压，

其中，所述公共像素电极电连接到所述竖直电压线。

14.一种显示装置，包括：

像素电路，所述像素电路设置在衬底上并且包括至少一个晶体管；

驱动电压线，所述驱动电压线设置在所述像素电路上并且供给高电位电压；

堤，所述堤设置在所述驱动电压线上并且包括第一开口部分、第二开口部分、第三开口部分和第四开口部分；

第一接触电极，所述第一接触电极设置在所述堤以及所述第一开口部分和所述第二开口部分上，所述第一接触电极通过所述第一开口部分与所述驱动电压线接触；

第一像素电极，所述第一像素电极与所述第二开口部分和所述第三开口部分重叠，所述第一像素电极和所述驱动电压线形成为同一层；

第二接触电极，所述第二接触电极设置在所述堤以及所述第三开口部分和所述第四开口部分上，所述第二接触电极通过所述第三开口部分与所述第一像素电极接触；以及

第二像素电极，所述第二像素电极与所述第四开口部分重叠，所述第二像素电极和所述第一像素电极形成为同一层。

15.根据权利要求14所述的显示装置，还包括：

第一发光元件，所述第一发光元件包括：

第一电极，所述第一电极与所述第一接触电极对应；以及

第二电极，所述第二电极与所述第一像素电极对应，并且

第二发光元件，所述第二发光元件包括：

第一电极，所述第一电极与所述第二接触电极对应；以及

第二电极，所述第二电极与所述第二像素电极对应。

16.根据权利要求15所述的显示装置，其中，所述第一发光元件还包括：

电子传输层，所述电子传输层设置在所述第一像素电极上；

发光层，所述发光层设置在所述电子传输层上；以及

空穴传输层，所述空穴传输层设置在所述发光层与所述第一接触电极之间。

17.根据权利要求15所述的显示装置，其中，所述第二发光元件还包括：

电子传输层，所述电子传输层设置在所述第二像素电极上；

发光层，所述发光层设置在所述电子传输层上；以及

空穴传输层，所述空穴传输层设置在所述发光层与所述第二接触电极之间。

18.根据权利要求15所述的显示装置，还包括分离部分，所述分离部分设置在所述堤上并且将所述第一接触电极和所述第二接触电极彼此分离。

19.根据权利要求15所述的显示装置，还包括：

数据线，所述数据线供给数据电压；

初始化电压线，所述初始化电压线供给初始化电压；以及

低电位线，所述低电位线供给低电位电压；

其中，所述像素电路包括：

第一晶体管，所述第一晶体管基于第一节点的电压来控制驱动电流；

第二晶体管，所述第二晶体管基于栅极信号将所述数据线和所述第一晶体管的栅电极彼此电连接；

第三晶体管，所述第三晶体管基于所述栅极信号将所述初始化电压线和所述第一晶体管的源电极彼此电连接；

第四晶体管，所述第四晶体管基于所述栅极信号将所述驱动电压线和所述第一晶体管的漏电极彼此电连接；

第五晶体管，所述第五晶体管基于发射控制信号将所述第二发光元件的所述第二电极和所述第一晶体管的所述漏电极彼此电连接；以及

第六晶体管，所述第六晶体管基于所述发射控制信号将所述第一晶体管的所述源电极和所述低电位线彼此电连接。

20.根据权利要求19所述的显示装置，其中，所述第二像素电极电连接到所述第五晶体管的漏电极。