KR20240051001A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240051001A
KR20240051001A KR1020230032769A KR20230032769A KR20240051001A KR 20240051001 A KR20240051001 A KR 20240051001A KR 1020230032769 A KR1020230032769 A KR 1020230032769A KR 20230032769 A KR20230032769 A KR 20230032769A KR 20240051001 A KR20240051001 A KR 20240051001A
Authority
KR
South Korea
Prior art keywords
electrode
pixel
disposed
light emitting
transistor
Prior art date
Application number
KR1020230032769A
Other languages
English (en)
Inventor
신동희
노상용
손선권
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US18/450,550 priority Critical patent/US20240121993A1/en
Priority to CN202311221713.6A priority patent/CN117881237A/zh
Priority to EP23202758.1A priority patent/EP4355060A1/en
Priority to JP2023175990A priority patent/JP2024056661A/ja
Publication of KR20240051001A publication Critical patent/KR20240051001A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판 상에 배치되어 적어도 하나의 트랜지스터를 포함하는 화소 회로, 상기 화소 회로 상에 배치되어 상기 화소 회로에 전기적으로 연결된 제1 화소 전극, 상기 제1 화소 전극 상에 배치되어 제1 내지 제4 오픈부를 포함하는 뱅크, 상기 뱅크, 상기 제1 및 제2 오픈부 상에 배치되고, 상기 제1 오픈부를 통해 상기 제1 화소 전극에 컨택되는 제1 컨택 전극, 상기 제1 화소 전극과 동일 층에 배치되어 상기 제2 및 제3 오픈부와 중첩하는 제2 화소 전극, 상기 뱅크, 상기 제3 및 제4 오픈부 상에 배치되고, 상기 제3 오픈부를 통해 상기 제2 화소 전극에 컨택되는 제2 컨택 전극, 및 상기 제2 화소 전극과 동일 층에 배치되어 상기 제4 오픈부와 중첩하는 공통 화소 전극을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다. 발광 소자는 유기물을 형광 물질로 이용하는 유기 발광 다이오드 및 무기물을 형광 물질로 이용하는 무기 발광 다이오드일 수 있다.
본 발명이 해결하고자 하는 과제는 발광 효율을 증가시키고 구동 전류의 크기를 감소시켜 소비 전력을 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 기판 상에 배치되어 적어도 하나의 트랜지스터를 포함하는 화소 회로, 상기 화소 회로 상에 배치되어 상기 화소 회로에 전기적으로 연결된 제1 화소 전극, 상기 제1 화소 전극 상에 배치되어 제1 내지 제4 오픈부를 포함하는 뱅크, 상기 뱅크, 상기 제1 및 제2 오픈부 상에 배치되고, 상기 제1 오픈부를 통해 상기 제1 화소 전극에 컨택되는 제1 컨택 전극, 상기 제1 화소 전극과 동일 층에 배치되어 상기 제2 및 제3 오픈부와 중첩하는 제2 화소 전극, 상기 뱅크, 상기 제3 및 제4 오픈부 상에 배치되고, 상기 제3 오픈부를 통해 상기 제2 화소 전극에 컨택되는 제2 컨택 전극, 및 상기 제2 화소 전극과 동일 층에 배치되어 상기 제4 오픈부와 중첩하는 공통 화소 전극을 포함한다.
상기 표시 장치는 상기 제1 컨택 전극에 해당하는 제1 전극, 및 상기 제2 화소 전극에 해당하는 제2 전극을 포함하는 제1 발광 소자, 및 상기 제2 컨택 전극에 해당하는 제1 전극, 및 상기 공통 화소 전극에 해당하는 제2 전극을 포함하는 제2 발광 소자를 더 포함할 수 있다.
상기 제1 발광 소자는 상기 제2 화소 전극 상에 배치된 전자 수송층, 상기 전자 수송층 상에 배치된 발광층, 상기 발광층 및 상기 제1 컨택 전극 사이에 배치된 정공 수송층을 더 포함할 수 있다.
상기 제2 발광 소자는 상기 공통 화소 전극 상에 배치된 전자 수송층, 상기 전자 수송층 상에 배치된 발광층, 및 상기 발광층 및 상기 제2 컨택 전극 사이에 배치된 정공 수송층을 더 포함할 수 있다.
상기 표시 장치는 상기 뱅크 상에 배치되어 상기 제1 및 제2 컨택 전극을 분리시키는 분리부를 더 포함할 수 있다.
상기 표시 장치는 고전위 전압을 공급하는 제1 전압 라인, 데이터 전압을 공급하는 데이터 라인, 및 초기화 전압을 공급하는 초기화 전압 라인을 더 포함하고, 상기 화소 회로는 제1 노드의 전압을 기초로 상기 제1 전압 라인 및 상기 제1 화소 전극을 전기적으로 연결하는 제1 트랜지스터, 제1 게이트 신호를 기초로 상기 데이터 라인 및 상기 제1 트랜지스터의 게이트 전극을 전기적으로 연결하는 제2 트랜지스터, 및 상기 제1 게이트 신호와 다른 제2 게이트 신호를 기초로 상기 초기화 전압 라인 및 상기 제1 화소 전극을 전기적으로 연결하는 제3 트랜지스터를 포함할 수 있다.
상기 표시 장치는 저전위 전압을 공급하는 수직 전압 라인을 더 포함하고, 상기 공통 화소 전극은 상기 수직 전압 라인에 전기적으로 연결될 수 있다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 기판 상에 배치되어 적어도 하나의 트랜지스터를 포함하는 화소 회로, 상기 화소 회로 상에 배치되어 상기 화소 회로에 전기적으로 연결된 제1 화소 전극, 상기 제1 화소 전극 상에 배치되어 제1 내지 제3 오픈부 및 전원 오픈부를 포함하는 뱅크, 상기 뱅크, 상기 제1 및 제2 오픈부 상에 배치된 컨택 전극, 상기 제1 화소 전극과 동일 층에 배치되어 상기 제2 및 제3 오픈부와 중첩하고, 상기 제2 오픈부를 통해 상기 컨택 전극에 컨택되는 제2 화소 전극, 상기 뱅크, 상기 제3 오픈부, 및 상기 전원 오픈부 상에 배치된 공통 캐소드 전극, 및 상기 제2 화소 전극과 동일 층에 배치되어 상기 전원 오픈부와 중첩하고, 상기 전원 오픈부를 통해 상기 공통 캐소드 전극에 컨택되는 공통 화소 전극을 포함한다.
상기 표시 장치는 상기 제1 화소 전극에 해당하는 제1 전극, 및 상기 컨택 전극에 해당하는 제2 전극을 포함하는 제1 발광 소자, 및 상기 제2 화소 전극에 해당하는 제1 전극, 및 상기 공통 캐소드 전극에 해당하는 제2 전극을 포함하는 제2 발광 소자를 더 포함할 수 있다.
상기 제1 발광 소자는 상기 제1 화소 전극 상에 배치된 정공 수송층, 상기 정공 수송층 상에 배치된 발광층, 및 상기 발광층 및 상기 컨택 전극 사이에 배치된 전자 수송층을 더 포함할 수 있다.
상기 제2 발광 소자는 상기 제2 화소 전극 상에 배치된 정공 수송층, 상기 정공 수송층 상에 배치된 발광층, 및 상기 발광층 및 상기 공통 캐소드 전극 사이에 배치된 전자 수송층을 더 포함할 수 있다.
상기 표시 장치는 상기 뱅크 상에 배치되어 상기 컨택 전극 및 상기 공통 캐소드 전극을 분리시키는 분리부를 더 포함할 수 있다.
상기 표시 장치는 저전위 전압을 공급하는 수직 전압 라인을 더 포함하고, 상기 공통 화소 전극은 상기 수직 전압 라인에 전기적으로 연결될 수 있다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 기판 상에 배치되어 적어도 하나의 트랜지스터를 포함하는 화소 회로, 상기 화소 회로 상에 배치되어 고전위 전압을 공급하는 구동 전압 라인, 상기 구동 전압 라인 상에 배치되어 제1 내지 제4 오픈부를 포함하는 뱅크, 상기 뱅크, 상기 제1 및 제2 오픈부 상에 배치되고, 상기 제1 오픈부를 통해 상기 구동 전압 라인에 컨택되는 제1 컨택 전극, 상기 구동 전압 라인과 동일 층에 배치되어 상기 제2 및 제3 오픈부와 중첩하는 제1 화소 전극, 상기 뱅크, 상기 제3 및 제4 오픈부 상에 배치되고, 상기 제3 오픈부를 통해 상기 제1 화소 전극에 컨택되는 제2 컨택 전극, 및 상기 제1 화소 전극과 동일 층에 배치되어 상기 제4 오픈부와 중첩하는 제2 화소 전극을 포함한다.
상기 표시 장치는 상기 제1 컨택 전극에 해당하는 제1 전극, 및 상기 제1 화소 전극에 해당하는 제2 전극을 포함하는 제1 발광 소자, 및 상기 제2 컨택 전극에 해당하는 제1 전극, 및 상기 제2 화소 전극에 해당하는 제2 전극을 포함하는 제2 발광 소자를 더 포함할 수 있다.
상기 제1 발광 소자는 상기 제1 화소 전극 상에 배치된 전자 수송층, 상기 전자 수송층 상에 배치된 발광층, 및 상기 발광층 및 상기 제1 컨택 전극 사이에 배치된 정공 수송층을 더 포함할 수 있다.
상기 제2 발광 소자는 상기 제2 화소 전극 상에 배치된 전자 수송층, 상기 전자 수송층 상에 배치된 발광층, 상기 발광층 및 상기 제2 컨택 전극 사이에 배치된 정공 수송층을 더 포함할 수 있다.
상기 뱅크 상에 배치되어 상기 제1 및 제2 컨택 전극을 분리시키는 분리부를 더 포함할 수 있다.
상기 표시 장치는 데이터 전압을 공급하는 데이터 라인, 초기화 전압을 공급하는 초기화 전압 라인, 및 저전위 전압을 공급하는 저전위 라인을 더 포함하고, 상기 화소 회로는 제1 노드의 전압을 기초로 구동 전류를 제어하는 제1 트랜지스터, 게이트 신호를 기초로 상기 데이터 라인 및 상기 제1 트랜지스터의 게이트 전극을 전기적으로 연결하는 제2 트랜지스터, 상기 게이트 신호를 기초로 상기 초기화 전압 라인 및 상기 제1 트랜지스터의 소스 전극을 전기적으로 연결하는 제3 트랜지스터, 상기 게이트 신호를 기초로 상기 구동 전압 라인 및 상기 제1 트랜지스터의 드레인 전극을 전기적으로 연결하는 제4 트랜지스터, 발광 제어 신호를 기초로 상기 제2 발광 소자의 제2 전극 및 상기 제1 트랜지스터의 드레인 전극을 전기적으로 연결하는 제5 트랜지스터, 및 상기 발광 제어 신호를 기초로 상기 제1 트랜지스터의 소스 전극 및 상기 저전위 라인을 전기적으로 연결하는 제6 트랜지스터를 포함할 수 있다.
상기 제2 화소 전극은 상기 제5 트랜지스터의 드레인 전극에 전기적으로 연결될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 화소 회로의 구동 전류를 동일 층에 배치되고 직렬 연결된 제1 및 제2 발광 소자에 공급함으로써, 하나의 발광 소자를 포함하는 경우보다 발광 효율을 증가시키고 구동 전류의 크기를 감소시켜 소비 전력을 감소시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 화소 및 라인들을 나타내는 도면이다.
도 3은 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 4는 도 3의 표시 장치의 박막 트랜지스터층을 나타내는 평면도이다.
도 5는 도 4의 선 I-I'을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 발광 소자층을 나타내는 평면도이다.
도 7은 도 6의 선 II-II'을 따라 자른 단면도이다.
도 8은 도 6의 선 III-III'을 따라 자른 단면도이다.
도 9는 도 6의 선 IV-IV'을 따라 자른 단면도이다.
도 10은 일 실시예에 따른 표시 장치에서, 발광 소자의 배열의 일 예를 나타내는 평면도이다.
도 11은 일 실시예에 따른 표시 장치에서, 발광 소자의 배열의 다른 예를 나타내는 평면도이다.
도 12는 일 실시예에 따른 표시 장치에서, 발광 소자의 배열의 또 다른 예를 나타내는 평면도이다.
도 13은 일 실시예에 따른 표시 장치에서, 발광 소자의 배열의 또 다른 예를 나타내는 평면도이다.
도 14는 다른 실시예에 따른 표시 장치의 발광 소자층을 나타내는 평면도이다.
도 15는 도 14의 선 V-V'을 따라 자른 단면도이다.
도 16은 또 다른 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 17은 도 16의 표시 장치의 박막 트랜지스터층을 나타내는 평면도이다.
도 18은 도 17의 제1 화소를 나타내는 평면도이다.
도 19는 도 18의 선 VI-VI'을 따라 자른 단면도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 발광 소자층을 나타내는 평면도이다.
도 21은 도 20의 선 VII-VII'을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되지 않는다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
본 명세서에서, “상부”, “탑”, “상면”은 표시 장치를 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 장치를 기준으로 하부 방향, 즉 Z축의 반대 방향을 가리킨다. 또한, “좌측”, “우측”, “상측”, “하측”은 표시 장치를 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌측”은 X축의 반대 방향, “우측”은 X축 방향, “상측”은 Y축 방향, “하측”은 Y축의 반대 방향을 가리킨다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 PC(Tablet PC), 스마트 워치(Smart Watch), 워치 폰(Watch Phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 및 UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 및 사물 인터넷(Internet of Things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 표시 패널(100), 연성 필름(210), 표시 구동부(220), 회로 보드(230), 타이밍 제어부(240), 전원 공급부(250), 및 게이트 구동부(260)를 포함할 수 있다.
표시 패널(100)은 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 패널(100)은 제1 방향(X축 방향)의 장변과 제2 방향(Y축 방향)의 단변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 장변과 제2 방향(Y축 방향)의 단변이 만나는 모서리는 직각으로 형성되거나 소정의 곡률을 갖도록 둥글게 형성될 수 있다. 표시 패널(100)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 예를 들어, 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 표시 패널(100)은 소정의 곡률로 구부러지도록 형성될 수 있다.
표시 패널(100)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 영상을 표시하는 영역으로서, 표시 패널(100)의 중앙 영역으로 정의될 수 있다. 표시 영역(DA)은 화소(SP), 게이트 라인(GL), 데이터 라인(DL), 초기화 전압 라인(VIL), 제1 전압 라인(VDL), 수평 전압 라인(HVDL), 수직 전압 라인(VVSL), 및 제2 전압 라인(VSL)을 포함할 수 있다. 화소들(SP)은 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 교차되는 화소 영역마다 형성될 수 있다. 화소(SP)는 제1 내지 제3 화소(SP1, SP2, SP3)를 포함할 수 있다. 제1 내지 제3 화소(SP1, SP2, SP3) 각각은 게이트 라인(GL) 및 데이터 라인(DL)에 접속될 수 있다. 제1 내지 제3 화소(SP1, SP2, SP3) 각각은 광을 출력하는 최소 단위의 영역으로 정의될 수 있다.
제1 내지 제3 화소(SP1, SP2, SP3) 각각은 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode), 양자점 발광층을 포함하는 양자점 발광 소자(Quantum Dot LED), 초소형 발광 다이오드(Micro LED), 또는 무기 반도체를 포함하는 무기 발광 다이오드(Inorganic LED)를 포함할 수 있다.
제1 화소(SP1)는 제1 색의 광 또는 적색 광을 방출할 수 있고, 제2 화소(SP2)는 제2 색의 광 또는 녹색 광을 방출할 수 있으며, 제3 화소(SP3)는 제3 색의 광 또는 청색 광을 방출할 수 있다. 제2 화소(SP2)의 화소 회로, 제1 화소(SP1)의 화소 회로, 및 제3 화소(SP3)의 화소 회로는 제2 방향(Y축 방향)의 반대 방향으로 배열될 수 있으나, 화소 회로의 순서는 이에 한정되지 않는다.
게이트 라인(GL)은 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)을 포함할 수 있다. 제1 게이트 라인들(GL1)은 제1 방향(X축 방향)으로 연장되고 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 제1 게이트 라인(GL1)은 게이트 구동부(260)로부터 제1 게이트 신호를 수신하여 제1 보조 게이트 라인(BGL1)에 제1 게이트 신호를 공급할 수 있다. 제1 보조 게이트 라인(BGL1)은 제1 게이트 라인(GL1)으로부터 연장되어 제1 내지 제3 화소(SP1, SP2, SP3)에 제1 게이트 신호를 공급할 수 있다.
제2 게이트 라인들(GL2)은 제1 방향(X축 방향)으로 연장되고 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 제2 게이트 라인(GL2)은 게이트 구동부(260)로부터 제2 게이트 신호를 수신하여 제2 보조 게이트 라인(BGL2)에 제2 게이트 신호를 공급할 수 있다. 제2 보조 게이트 라인(BGL2)은 제2 게이트 라인(GL2)으로부터 연장되어 제1 내지 제3 화소(SP1, SP2, SP3)에 제2 게이트 신호를 공급할 수 있다.
데이터 라인들(DL)은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 서로 이격될 수 있다. 데이터 라인들(DL)은 제1 내지 제3 데이터 라인(DL1, DL2, DL3)을 포함할 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 각각은 제1 내지 제3 화소(SP1, SP2, SP3) 각각에 데이터 전압을 공급할 수 있다.
초기화 전압 라인들(VIL)은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 서로 이격될 수 있다. 초기화 전압 라인(VIL)은 표시 구동부(220)로부터 수신된 초기화 전압을 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 화소 회로에 공급할 수 있다. 초기화 전압 라인(VIL)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 화소 회로로부터 센싱 신호를 수신하여 표시 구동부(220)에 공급할 수 있다.
제1 전압 라인들(VDL)은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제1 전압 라인(VDL)은 전원 공급부(250)로부터 수신된 구동 전압 또는 고전위 전압을 제1 내지 제3 화소(SP1, SP2, SP3)에 공급할 수 있다.
수평 전압 라인들(HVDL)은 제1 방향(X축 방향)으로 연장되고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 수평 전압 라인(HVDL)은 제1 전압 라인(VDL)에 접속될 수 있다. 수평 전압 라인(HVDL)은 제1 전압 라인(VDL)으로부터 구동 전압 또는 고전위 전압을 수신할 수 있다.
수직 전압 라인들(VVSL)은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 서로 이격될 수 있다. 수직 전압 라인(VVSL)은 제2 전압 라인(VSL)에 접속될 수 있다. 수직 전압 라인(VVSL)은 전원 공급부(250)로부터 수신된 저전위 전압을 제2 전압 라인(VSL)에 공급할 수 있다.
제2 전압 라인들(VSL)은 제1 방향(X축 방향)으로 연장되고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 제2 전압 라인(VSL)은 제1 내지 제3 화소(SP1, SP2, SP3)에 저전위 전압을 공급할 수 있다.
화소(SP), 게이트 라인(GL), 데이터 라인(DL), 초기화 전압 라인(VIL), 제1 전압 라인(VDL), 및 제2 전압 라인(VSL)의 접속 관계는 화소(SP)의 개수 및 배열에 따라 설계 변경될 수 있다.
비표시 영역(NDA)은 표시 패널(100)에서 표시 영역(DA)을 제외한 나머지 영역으로 정의될 수 있다. 예를 들어, 비표시 영역(NDA)은 데이터 라인(DL), 초기화 전압 라인(VIL), 제1 전압 라인(VDL), 및 수직 전압 라인(VVSL)과 표시 구동부(220)를 연결하는 팬 아웃 라인들, 게이트 구동부(260), 및 연성 필름(210)과 접속되는 패드부(미도시)를 포함할 수 있다.
연성 필름(210)은 비표시 영역(NDA)의 하측에 배치된 패드부에 접속될 수 있다. 연성 필름(210)의 일측에 마련된 입력 단자들은 필름 부착 공정에 의해 회로 보드(230)에 부착될 수 있고, 연성 필름(210)의 타측에 마련된 출력 단자들은 필름 부착 공정에 의해 패드부에 부착될 수 있다. 예를 들어, 연성 필름(210)은 테이프 캐리어 패키지(Tape Carrier Package) 또는 칩 온 필름(Chip on Film)과 같이 구부러질 수 있다. 연성 필름(210)은 표시 장치(10)의 베젤 영역을 감소시키기 위하여 표시 패널(100)의 하부로 벤딩될 수 있다.
표시 구동부(220)는 연성 필름(210) 상에 실장될 수 있다. 예를 들어, 표시 구동부(220)는 집적 회로(IC)로 구현될 수 있다. 표시 구동부(220)는 타이밍 제어부(240)로부터 디지털 비디오 데이터 및 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 팬 아웃 라인들을 통해 데이터 라인들(DL)에 공급할 수 있다.
회로 보드(230)는 타이밍 제어부(240) 및 전원 공급부(250)를 지지하고, 신호 및 전원을 표시 구동부(220)에 공급할 수 있다. 예를 들어, 회로 보드(230)는 각 화소에 영상을 표시하기 위해 타이밍 제어부(240)로부터 공급되는 신호와 전원 공급부(250)로부터 공급되는 전원 전압을 연성 필름(210) 및 표시 구동부(220)에 공급할 수 있다. 이를 위해, 신호 라인과 전원 라인이 회로 보드(230) 상에 마련될 수 있다.
타이밍 제어부(240)는 회로 보드(230) 상에 실장되고, 회로 보드(230) 상에 마련된 유저 커넥터를 통해 표시 구동 시스템 또는 그래픽 장치로부터 공급되는 영상 데이터와 타이밍 동기 신호를 수신할 수 있다. 타이밍 제어부(240)는 타이밍 동기 신호를 기초로 영상 데이터를 화소 배치 구조에 알맞도록 정렬하여 디지털 비디오 데이터를 생성할 수 있고, 생성된 디지털 비디오 데이터를 표시 구동부(220)에 공급할 수 있다. 타이밍 제어부(240)는 타이밍 동기 신호를 기초로 데이터 제어 신호와 게이트 제어 신호를 생성할 수 있다. 타이밍 제어부(240)는 데이터 제어 신호를 기초로 표시 구동부(220)의 데이터 전압의 공급 타이밍을 제어할 수 있고, 게이트 제어 신호를 기초로 게이트 구동부(260)의 게이트 신호의 공급 타이밍을 제어할 수 있다.
전원 공급부(250)는 회로 보드(230) 상에 배치되어 연성 필름(210) 및 표시 구동부(220)에 전원 전압을 공급할 수 있다. 예를 들어, 전원 공급부(250)는 구동 전압 또는 고전위 전압을 생성하여 제1 전압 라인(VDL)에 공급할 수 있고, 저전위 전압을 생성하여 수직 전압 라인(VVSL)에 공급할 수 있으며, 초기화 전압을 생성하여 초기화 전압 라인(VIL)에 공급할 수 있다.
게이트 구동부(260)는 비표시 영역(NDA)의 좌측 및 우측에 배치될 수 있다. 게이트 구동부(260)는 타이밍 제어부(240)로부터 공급되는 게이트 제어 신호를 기초로 게이트 신호를 생성할 수 있다. 게이트 제어 신호는 스타트 신호, 클럭 신호, 및 전원 전압을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 구동부(260)는 설정된 순서에 따라 게이트 신호를 게이트 라인(GL)에 공급할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 화소 및 라인들을 나타내는 도면이다.
도 2를 참조하면, 화소(SP)는 제1 내지 제3 화소(SP1, SP2, SP3)를 포함할 수 있다. 제2 화소(SP2)의 화소 회로, 제1 화소(SP1)의 화소 회로, 및 제3 화소(SP3)의 화소 회로는 제2 방향(Y축 방향)의 반대 방향으로 배열될 수 있으나, 화소 회로의 순서는 이에 한정되지 않는다.
제1 내지 제3 화소(SP1, SP2, SP3) 각각은 제1 전압 라인(VDL), 초기화 전압 라인(VIL), 게이트 라인(GL), 및 데이터 라인(DL)에 접속될 수 있다.
제1 전압 라인(VDL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 전압 라인(VDL)은 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로의 좌측에 배치될 수 있다. 제1 전압 라인(VDL)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 트랜지스터에 구동 전압 또는 고전위 전압을 공급할 수 있다.
수평 전압 라인(HVDL)은 제1 방향(X축 방향)으로 연장될 수 있다. 수평 전압 라인(HVDL)은 제k 행(ROWk, k는 양의 정수)에 배치된 제1 게이트 라인(GL1)의 상측에 배치될 수 있다. 수평 전압 라인(HVDL)은 제1 전압 라인(VDL)에 접속될 수 있다. 수평 전압 라인(HVDL)은 제1 전압 라인(VDL)으로부터 구동 전압 또는 고전위 전압을 수신할 수 있다.
초기화 전압 라인(VIL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 초기화 전압 라인(VIL)은 제2 보조 게이트 라인(BGL2)의 좌측에 배치될 수 있다. 초기화 전압 라인(VIL)은 수직 전압 라인(VVSL) 및 제2 보조 게이트 라인(BGL2) 사이에 배치될 수 있다. 초기화 전압 라인(VIL)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 화소 회로에 초기화 전압을 공급할 수 있다. 초기화 전압 라인(VIL)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 화소 회로로부터 센싱 신호를 수신하여 표시 구동부(220)에 공급할 수 있다.
수직 전압 라인(VVSL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 수직 전압 라인(VVSL)은 초기화 전압 라인(VIL)의 좌측에 배치될 수 있다. 수직 전압 라인(VVSL)은 전원 공급부(250)와 제2 전압 라인(VSL) 사이에 접속될 수 있다. 수직 전압 라인(VVSL)은 전원 공급부(250)로부터 공급된 저전위 전압을 제2 전압 라인(VSL)에 공급할 수 있다.
제2 전압 라인(VSL)은 제1 방향(X축 방향)으로 연장될 수 있다. 제2 전압 라인(VSL)은 제k+1 행(ROWk+1)에 배치된 제1 게이트 라인(GL1)의 상측에 배치될 수 있다. 제2 전압 라인(VSL)은 수직 전압 라인(VVSL)으로부터 수신된 저전위 전압을 제1 내지 제3 화소(SP1, SP2, SP3)의 발광 소자층에 공급할 수 있다.
제1 게이트 라인(GL1)은 제1 방향(X축 방향)으로 연장될 수 있다. 제1 게이트 라인(GL1)은 제2 화소(SP2)의 화소 회로의 상측에 배치될 수 있다. 제1 게이트 라인(GL1)은 게이트 구동부(260)로부터 수신된 제1 게이트 신호를 제1 보조 게이트 라인(BGL1)에 공급할 수 있다. 제1 보조 게이트 라인(BGL1)은 제1 게이트 라인(GL1)으로부터 제2 방향(Y축 방향)의 반대 방향으로 연장될 수 있다. 제1 보조 게이트 라인(BGL1)은 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로의 우측에 배치될 수 있다. 제1 보조 게이트 라인(BGL1)은 제1 게이트 라인(GL1)으로부터 수신된 제1 게이트 신호를 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로에 공급할 수 있다.
제2 게이트 라인(GL2)은 제1 방향(X축 방향)으로 연장될 수 있다. 제2 게이트 라인(GL2)은 제3 화소(SP3)의 화소 회로의 하측에 배치될 수 있다. 제2 게이트 라인(GL2)은 게이트 구동부(260)로부터 수신된 제2 게이트 신호를 제2 보조 게이트 라인(BGL2)에 공급할 수 있다. 제2 보조 게이트 라인(BGL2)은 제2 게이트 라인(GL2)으로부터 제2 방향(Y축 방향)으로 연장될 수 있다. 제2 보조 게이트 라인(BGL2)은 제1 전압 라인(VDL)의 좌측에 배치될 수 있다. 제2 보조 게이트 라인(BGL2)은 제2 게이트 라인(GL2)으로부터 수신된 제2 게이트 신호를 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로에 공급할 수 있다.
데이터 라인들(DL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 데이터 라인들(DL)은 화소들(SP)에 데이터 전압을 공급할 수 있다. 데이터 라인들(DL)은 제1 내지 제3 데이터 라인(DL1, DL2, DL3)을 포함할 수 있다.
제1 데이터 라인(DL1)은 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 데이터 라인(DL1)은 제1 보조 게이트 라인(BGL1)의 우측에 배치될 수 있다. 제1 데이터 라인(DL1)은 표시 구동부(220)로부터 수신된 데이터 전압을 제1 화소(SP1)의 화소 회로에 공급할 수 있다.
제2 데이터 라인(DL2)은 제2 방향(Y축 방향)으로 연장될 수 있다. 제2 데이터 라인(DL2)은 제1 데이터 라인(DL1)의 우측에 배치될 수 있다. 제2 데이터 라인(DL2)은 표시 구동부(220)로부터 수신된 데이터 전압을 제2 화소(SP2)의 화소 회로에 공급할 수 있다.
제3 데이터 라인(DL3)은 제2 방향(Y축 방향)으로 연장될 수 있다. 제3 데이터 라인(DL3)은 제2 데이터 라인(DL2)의 우측에 배치될 수 있다. 제3 데이터 라인(DL3)은 표시 구동부(220)로부터 수신된 데이터 전압을 제3 화소(SP3)의 화소 회로에 공급할 수 있다.
도 3은 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 3을 참조하면, 화소들(SP) 각각은 제1 전압 라인(VDL), 데이터 라인(DL), 초기화 전압 라인(VIL), 제1 게이트 라인(GL1), 제2 게이트 라인(GL2), 및 수직 전압 라인(VVSL)에 접속될 수 있다.
제1 내지 제3 화소(SP1, SP2, SP3) 각각은 화소 회로 및 복수의 발광 소자(ED)를 포함할 수 있다. 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 화소 회로는 제1 내지 제3 트랜지스터(ST1, ST2, ST3) 및 제1 커패시터(C1)를 포함할 수 있다.
제1 트랜지스터(ST1)는 게이트 전극, 드레인 전극, 및 소스 전극을 포함할 수 있다. 제1 트랜지스터(ST1)의 게이트 전극은 제1 노드(N1)에 접속되고, 드레인 전극은 제1 전압 라인(VDL)에 접속되며, 소스 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(ST1)는 게이트 전극에 인가되는 데이터 전압을 기초로 드레인-소스 전류(또는, 구동 전류)를 제어할 수 있다.
발광 소자들(ED)은 제1 및 제2 발광 소자(ED1, ED2)를 포함할 수 있다. 제1 및 제2 발광 소자(ED1, ED2)는 직렬로 연결될 수 있다. 제1 및 제2 발광 소자(ED1, ED2)는 구동 전류를 수신하여 발광할 수 있다. 발광 소자(ED)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다. 발광 소자(ED)는 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode), 양자점 발광층을 포함하는 양자점 발광 소자(Quantum Dot LED), 초소형 발광 다이오드(Micro LED), 또는 무기 반도체를 포함하는 무기 발광 다이오드(Inorganic LED)일 수 있다.
제1 발광 소자(ED1)의 제1 전극은 제2 노드(N2)에 접속되고 제1 발광 소자(ED1)의 제2 전극은 제3 노드(N3)에 접속될 수 있다. 제1 발광 소자(ED1)의 제1 전극은 제2 노드(N2)를 통해 제1 트랜지스터(ST1)의 소스 전극, 제3 트랜지스터(ST3)의 드레인 전극, 및 제1 커패시터(C1)의 제2 커패시터 전극에 접속될 수 있다. 제1 발광 소자(ED1)의 제2 전극은 제3 노드(N3)를 통해 제2 발광 소자(ED2)의 제1 전극에 접속될 수 있다.
제2 발광 소자(ED2)의 제1 전극은 제3 노드(N3)에 접속되고 제2 발광 소자(ED2)의 제2 전극은 수직 전압 라인(VVSL)에 접속될 수 있다.
제2 트랜지스터(ST2)는 제1 게이트 라인(GL1)의 제1 게이트 신호에 의해 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(ST1)의 게이트 전극인 제1 노드(N1)를 전기적으로 연결할 수 있다. 제2 트랜지스터(ST2)는 제1 게이트 신호를 기초로 턴-온됨으로써, 데이터 전압을 제1 노드(N1)에 공급할 수 있다. 제2 트랜지스터(ST2)의 게이트 전극은 제1 게이트 라인(GL1)에 접속되고, 드레인 전극은 데이터 라인(DL)에 접속되며, 소스 전극은 제1 노드(N1)에 접속될 수 있다. 제2 트랜지스터(ST2)의 소스 전극은 제1 노드(N1)를 통해 제1 트랜지스터(ST1)의 게이트 전극 및 제1 커패시터(C1)의 제1 커패시터 전극에 접속될 수 있다.
제3 트랜지스터(ST3)는 제2 게이트 라인(GL2)의 제2 게이트 신호에 의해 턴-온되어 초기화 전압 라인(VIL)과 제1 트랜지스터(ST1)의 소스 전극인 제2 노드(N2)를 전기적으로 연결할 수 있다. 제3 트랜지스터(ST3)는 제2 게이트 신호를 기초로 턴-온됨으로써, 초기화 전압을 제2 노드(N2)에 공급할 수 있다. 제3 트랜지스터(ST3)는 제2 게이트 신호를 기초로 턴-온됨으로써, 센싱 신호를 초기화 전압 라인(VIL)에 공급할 수 있다. 제3 트랜지스터(ST3)의 게이트 전극은 제2 게이트 라인(GL2)에 접속되고, 드레인 전극은 제2 노드(N2)에 접속되며, 소스 전극은 초기화 전압 라인(VIL)에 접속될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극은 제2 노드(N2)를 통해 제1 트랜지스터(ST1)의 소스 전극, 제1 커패시터(C1)의 제2 커패시터 전극, 및 제1 발광 소자(ED1)의 제1 전극에 접속될 수 있다.
도 4는 도 3의 표시 장치의 박막 트랜지스터층을 나타내는 평면도이고, 도 5는 도 4의 선 I-I'을 따라 자른 단면도이다.
도 4 및 도 5를 참조하면, 표시 영역(DA)은 제1 내지 제3 화소(SP1, SP2, SP3), 제1 전압 라인(VDL), 수평 전압 라인(HVDL), 초기화 전압 라인(VIL), 제1 및 제2 게이트 라인(GL1, GL2), 제1 및 제2 보조 게이트 라인(BGL1, BGL2), 데이터 라인(DL), 제2 전압 라인(VSL), 및 수직 전압 라인(VVSL)을 포함할 수 있다.
화소(SP)는 제1 내지 제3 화소(SP1, SP2, SP3)를 포함할 수 있다. 제2 화소(SP2)의 화소 회로, 제1 화소(SP1)의 화소 회로, 및 제3 화소(SP3)의 화소 회로는 제2 방향(Y축 방향)의 반대 방향으로 배열될 수 있으나, 화소 회로의 순서는 이에 한정되지 않는다.
제1 전압 라인(VDL)은 기판(SUB) 상의 제1 금속층(MTL1)에 배치될 수 있다. 제1 전압 라인(VDL)은 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로의 좌측에 배치될 수 있다. 제1 전압 라인(VDL)은 제2 금속층(MTL2)의 제1 보조 전극(AUE1) 및 제3 금속층(MTL3)의 제2 보조 전극(AUE2)과 중첩할 수 있다. 제2 금속층(MTL2)은 액티브층(ACTL)을 덮는 게이트 절연층(GI) 상에 배치될 수 있고, 제3 금속층(MTL3)은 제2 금속층(MTL2)을 덮는 층간 절연층(ILD) 상에 배치될 수 있다. 보호층(PV)은 제3 금속층(MTL3)을 덮을 수 있다. 제1 보조 전극(AUE1)은 제1 전압 라인(VDL)에 접속될 수 있다. 제2 보조 전극(AUE2)은 제1 보조 전극(AUE1)에 접속될 수 있다. 제1 전압 라인(VDL)은 제1 및 제2 보조 전극(AUE1, AUE2)에 접속됨으로써, 라인 저항을 감소시킬 수 있다.
제2 보조 전극(AUE2)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제1 트랜지스터(ST1)의 드레인 전극(DE1)에 접속될 수 있다. 따라서, 제1 전압 라인(VDL)은 제2 보조 전극(AUE2)을 통해 제1 내지 제3 화소(SP1, SP2, SP3)에 구동 전압을 공급할 수 있다.
수평 전압 라인(HVDL)은 제3 금속층(MTL3)에 배치될 수 있다. 수평 전압 라인(HVDL)은 제1 게이트 라인(GL1)의 상측에 배치될 수 있다. 수평 전압 라인(HVDL)은 제1 전압 라인(VDL)에 접속되어 구동 전압을 수신할 수 있다.
초기화 전압 라인(VIL)은 제1 금속층(MTL1)에 배치될 수 있다. 초기화 전압 라인(VIL)은 제1 전압 라인(VDL)의 좌측에 배치될 수 있다. 초기화 전압 라인(VIL)은 제3 금속층(MTL3)의 제5 보조 전극(AUE5)과 중첩할 수 있고, 제5 보조 전극(AUE5)에 접속될 수 있다. 초기화 전압 라인(VIL)은 제5 보조 전극(AUE5)에 접속됨으로써, 라인 저항을 감소시킬 수 있다.
제5 보조 전극(AUE5)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제3 트랜지스터(ST3)의 소스 전극(SE3)에 접속될 수 있다. 따라서, 초기화 전압 라인(VIL)은 제5 보조 전극(AUE5)을 통해 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제3 트랜지스터(ST3)에 초기화 전압을 공급할 수 있고, 제3 트랜지스터(ST3)로부터 센싱 신호를 수신할 수 있다.
수직 전압 라인(VVSL)은 제1 금속층(MTL1)에 배치될 수 있다. 수직 전압 라인(VVSL)은 초기화 전압 라인(VIL)의 좌측에 배치될 수 있다. 수직 전압 라인(VVSL)은 제2 금속층(MTL2)의 제3 보조 전극(AUE3) 및 제3 금속층(MTL3)의 제4 보조 전극(AUE4)과 중첩할 수 있다. 제3 보조 전극(AUE3)은 수직 전압 라인(VVSL)에 접속될 수 있고, 제4 보조 전극(AUE4)은 제3 보조 전극(AUE3)에 접속될 수 있다. 수직 전압 라인(VVSL)은 제3 및 제4 보조 전극(AUE3, AUE4)에 접속됨으로써, 라인 저항을 감소시킬 수 있다. 수직 전압 라인(VVSL)은 제2 전압 라인(VSL)에 접속되어 제2 전압 라인(VSL)에 저전위 전압을 공급할 수 있다.
제2 전압 라인(VSL)은 제3 금속층(MTL3)에 배치될 수 있다. 제2 전압 라인(VSL)은 제2 게이트 라인(GL2)의 하측에 배치될 수 있다. 제2 전압 라인(VSL)은 수직 전압 라인(VVSL)으로부터 저전위 전압을 수신할 수 있다.
제1 게이트 라인(GL1)은 제3 금속층(MTL3)에 배치될 수 있다. 제1 게이트 라인(GL1)은 제2 화소(SP2)의 화소 회로의 상측에 배치될 수 있다. 제1 게이트 라인(GL1)은 제1 보조 게이트 라인(BGL1)에 접속될 수 있고, 게이트 구동부(260)로부터 수신된 제1 게이트 신호를 제1 보조 게이트 라인(BGL1)에 공급할 수 있다.
제1 보조 게이트 라인(BGL1)은 제2 금속층(MTL2)에 배치될 수 있다. 제1 보조 게이트 라인(BGL1)은 제1 게이트 라인(GL1)으로부터 제2 방향(Y축 방향)의 반대 방향으로 돌출될 수 있다. 제1 보조 게이트 라인(BGL1)은 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로의 우측에 배치될 수 있다. 제1 보조 게이트 라인(BGL1)은 제1 게이트 라인(GL1)으로부터 수신된 제1 게이트 신호를 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제2 트랜지스터(ST2)에 공급할 수 있다.
제2 게이트 라인(GL2)은 제3 금속층(MTL3)에 배치될 수 있다. 제2 게이트 라인(GL2)은 제3 화소(SP3)의 화소 회로의 하측에 배치될 수 있다. 제2 게이트 라인(GL2)은 제2 보조 게이트 라인(BGL2)에 접속될 수 있고, 게이트 구동부(260)로부터 수신된 제2 게이트 신호를 제2 보조 게이트 라인(BGL2)에 공급할 수 있다.
제2 보조 게이트 라인(BGL2)은 제2 금속층(MTL2)에 배치될 수 있다. 제2 보조 게이트 라인(BGL2)은 제2 게이트 라인(GL2)으로부터 제2 방향(Y축 방향)으로 돌출될 수 있다. 제2 보조 게이트 라인(BGL2)은 초기화 전압 라인(VIL) 및 제1 전압 라인(VDL) 사이에 배치될 수 있다. 제2 보조 게이트 라인(BGL2)은 제2 게이트 라인(GL2)으로부터 수신된 제2 게이트 신호를 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제3 트랜지스터(ST3)에 공급할 수 있다.
제1 데이터 라인(DL1)은 제1 금속층(MTL1)에 배치될 수 있다. 제1 데이터 라인(DL1)은 제1 보조 게이트 라인(BGL1)의 우측에 배치될 수 있다. 제3 금속층(MTL3)의 제2 연결 전극(CE2)은 제1 데이터 라인(DL1) 및 제1 화소(SP1)의 제2 트랜지스터(ST2)의 드레인 전극(DE2)을 전기적으로 연결할 수 있다. 따라서, 제1 데이터 라인(DL1)은 제2 연결 전극(CE2)을 통해 제1 화소(SP1)의 제2 트랜지스터(ST2)에 데이터 전압을 공급할 수 있다.
제2 데이터 라인(DL2)은 제1 금속층(MTL1)에 배치될 수 있다. 제2 데이터 라인(DL2)은 제1 데이터 라인(DL1)의 우측에 배치될 수 있다. 제3 금속층(MTL3)의 제5 연결 전극(CE5)은 제2 데이터 라인(DL2) 및 제2 화소(SP2)의 제2 트랜지스터(ST2)의 드레인 전극(DE2)을 전기적으로 연결할 수 있다. 따라서, 제2 데이터 라인(DL2)은 제5 연결 전극(CE5)을 통해 제2 화소(SP2)의 제2 트랜지스터(ST2)에 데이터 전압을 공급할 수 있다.
제3 데이터 라인(DL3)은 제1 금속층(MTL1)에 배치될 수 있다. 제3 데이터 라인(DL3)은 제2 데이터 라인(DL2)의 우측에 배치될 수 있다. 제3 금속층(MTL3)의 제8 연결 전극(CE8)은 제3 데이터 라인(DL3) 및 제3 화소(SP3)의 제2 트랜지스터(ST2)의 드레인 전극(DE2)을 전기적으로 연결할 수 있다. 따라서, 제3 데이터 라인(DL3)은 제8 연결 전극(CE8)을 통해 제3 화소(SP3)의 제2 트랜지스터(ST2)에 데이터 전압을 공급할 수 있다.
제1 화소(SP1)의 화소 회로는 제1 내지 제3 트랜지스터(ST1, ST2, ST3)를 포함할 수 있다. 제1 화소(SP1)의 제1 트랜지스터(ST1)는 액티브 영역(ACT1), 게이트 전극(GE1), 드레인 전극(DE1), 및 소스 전극(SE1)을 포함할 수 있다. 제1 트랜지스터(ST1)의 액티브 영역(ACT1)은 액티브층(ACTL)에 배치될 수 있고, 제1 트랜지스터(ST1)의 게이트 전극(GE1)과 중첩할 수 있다. 액티브층(ACTL)은 제1 금속층(MTL1)을 덮는 버퍼층(BF) 상에 배치될 수 있다.
제1 트랜지스터(ST1)의 게이트 전극(GE1)은 제2 금속층(MTL2)에 배치될 수 있다. 제1 트랜지스터(ST1)의 게이트 전극(GE1)은 제1 커패시터(C1)의 제1 커패시터 전극(CPE1)의 일 부분일 수 있다.
제1 트랜지스터(ST1)의 드레인 전극(DE1) 및 소스 전극(SE1)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 드레인 전극(DE1) 및 소스 전극(SE1)은 N형 반도체로 도체화될 수 있으나, 이에 한정되지 않는다. 제1 트랜지스터(ST1)의 드레인 전극(DE1)은 제2 보조 전극(AUE2)을 통해 제1 전압 라인(VDL)에 전기적으로 연결될 수 있다. 제1 트랜지스터(ST1)의 드레인 전극(DE1)은 제1 전압 라인(VDL)으로부터 구동 전압을 수신할 수 있다.
제1 트랜지스터(ST1)의 소스 전극(SE1)은 제3 금속층(MTL3)의 제1 연결 전극(CE1)에 접속될 수 있다. 제1 연결 전극(CE1)은 제1 금속층(MTL1)의 제2 커패시터 전극(CPE2)에 접속될 수 있다. 따라서, 제1 커패시터(C1)는 제1 커패시터 전극(CPE1) 및 제2 커패시터 전극(CPE2) 사이와 제1 커패시터 전극(CPE1) 및 제1 연결 전극(CE1) 사이에서 이중으로 형성될 수 있다.
제1 연결 전극(CE1)은 제1 화소(SP1)의 발광 소자(ED)에 전기적으로 연결될 수 있다. 따라서, 제1 연결 전극(CE1)은 제1 화소(SP1)의 화소 회로로부터 수신된 구동 전류를 발광 소자(ED)에 공급할 수 있다.
제1 화소(SP1)의 제2 트랜지스터(ST2)는 액티브 영역(ACT2), 게이트 전극(GE2), 드레인 전극(DE2), 및 소스 전극(SE2)을 포함할 수 있다. 제2 트랜지스터(ST2)의 액티브 영역(ACT2)은 액티브층(ACTL)에 배치될 수 있고, 제2 트랜지스터(ST2)의 게이트 전극(GE2)과 중첩할 수 있다.
제2 트랜지스터(ST2)의 게이트 전극(GE2)은 제2 금속층(MTL2)에 배치될 수 있다. 제2 트랜지스터(ST2)의 게이트 전극(GE2)은 제1 보조 게이트 라인(BGL1)의 일 부분일 수 있다.
제2 트랜지스터(ST2)의 드레인 전극(DE2) 및 소스 전극(SE2)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 제2 트랜지스터(ST2)의 드레인 전극(DE2)은 제2 연결 전극(CE2)을 통해 제1 데이터 라인(DL1)에 전기적으로 연결될 수 있다. 따라서, 제1 데이터 라인(DL1)은 제2 연결 전극(CE2)을 통해 제1 화소(SP1)의 제2 트랜지스터(ST2)에 데이터 전압을 공급할 수 있다. 제2 트랜지스터(ST2)의 소스 전극(SE2)은 제3 금속층(MTL3)의 제3 연결 전극(CE3)을 통해 제1 커패시터(C1)의 제1 커패시터 전극(CPE1)에 전기적으로 연결될 수 있다.
제1 화소(SP1)의 제3 트랜지스터(ST3)는 액티브 영역(ACT3), 게이트 전극(GE3), 드레인 전극(DE3), 및 소스 전극(SE3)을 포함할 수 있다. 제3 트랜지스터(ST3)의 액티브 영역(ACT3)은 액티브층(ACTL)에 배치될 수 있고, 제3 트랜지스터(ST3)의 게이트 전극(GE3)과 중첩할 수 있다.
제3 트랜지스터(ST3)의 게이트 전극(GE3)은 제2 금속층(MTL2)에 배치될 수 있다. 제3 트랜지스터(ST3)의 게이트 전극(GE3)은 제2 보조 게이트 라인(BGL2)의 일 부분일 수 있다.
제3 트랜지스터(ST3)의 드레인 전극(DE3) 및 소스 전극(SE3)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극(DE3)은 제1 연결 전극(CE1)의 연장부에 접속될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극(DE3)은 제1 연결 전극(CE1)을 통해 제1 트랜지스터(ST1)의 소스 전극(SE1) 및 제1 커패시터(C1)의 제2 커패시터 전극(CPE2)에 전기적으로 연결될 수 있다.
제3 트랜지스터(ST3)의 소스 전극(SE3)은 제5 보조 전극(AUE5)을 통해 초기화 전압 라인(VIL)에 전기적으로 연결될 수 있다. 제3 트랜지스터(ST3)의 소스 전극(SE3)은 초기화 전압 라인(VIL)으로부터 초기화 전압을 수신할 수 있다. 제3 트랜지스터(ST3)의 소스 전극(SE3)은 초기화 전압 라인(VIL)에 센싱 신호를 공급할 수 있다.
제2 화소(SP2)의 화소 회로는 제1 내지 제3 트랜지스터(ST1, ST2, ST3)를 포함할 수 있다. 제2 화소(SP2)의 제1 트랜지스터(ST1)는 액티브 영역(ACT1), 게이트 전극(GE1), 드레인 전극(DE1), 및 소스 전극(SE1)을 포함할 수 있다. 제1 트랜지스터(ST1)의 액티브 영역(ACT1)은 액티브층(ACTL)에 배치될 수 있고, 제1 트랜지스터(ST1)의 게이트 전극(GE1)과 중첩할 수 있다.
제1 트랜지스터(ST1)의 게이트 전극(GE1)은 제2 금속층(MTL2)에 배치될 수 있다. 제1 트랜지스터(ST1)의 게이트 전극(GE1)은 제1 커패시터(C1)의 제1 커패시터 전극(CPE1)의 일 부분일 수 있다.
제1 트랜지스터(ST1)의 드레인 전극(DE1) 및 소스 전극(SE1)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 드레인 전극(DE1) 및 소스 전극(SE1)은 N형 반도체로 도체화될 수 있으나, 이에 한정되지 않는다. 제1 트랜지스터(ST1)의 드레인 전극(DE1)은 제2 보조 전극(AUE2)을 통해 제1 전압 라인(VDL)에 전기적으로 연결될 수 있다. 제1 트랜지스터(ST1)의 드레인 전극(DE1)은 제1 전압 라인(VDL)으로부터 구동 전압을 수신할 수 있다.
제1 트랜지스터(ST1)의 소스 전극(SE1)은 제3 금속층(MTL3)의 제4 연결 전극(CE4)에 접속될 수 있다. 제4 연결 전극(CE4)은 제1 금속층(MTL1)의 제2 커패시터 전극(CPE2)에 접속될 수 있다. 따라서, 제1 커패시터(C1)는 제1 커패시터 전극(CPE1) 및 제2 커패시터 전극(CPE2) 사이와 제1 커패시터 전극(CPE1) 및 제4 연결 전극(CE4) 사이에서 이중으로 형성될 수 있다.
제4 연결 전극(CE4)은 제2 화소(SP2)의 발광 소자(ED)에 전기적으로 연결될 수 있다. 따라서, 제4 연결 전극(CE4)은 제2 화소(SP2)의 화소 회로로부터 수신된 구동 전류를 발광 소자(ED)에 공급할 수 있다.
제2 화소(SP2)의 제2 트랜지스터(ST2)는 액티브 영역(ACT2), 게이트 전극(GE2), 드레인 전극(DE2), 및 소스 전극(SE2)을 포함할 수 있다. 제2 트랜지스터(ST2)의 액티브 영역(ACT2)은 액티브층(ACTL)에 배치될 수 있고, 제2 트랜지스터(ST2)의 게이트 전극(GE2)과 중첩할 수 있다.
제2 트랜지스터(ST2)의 게이트 전극(GE2)은 제2 금속층(MTL2)에 배치될 수 있다. 제2 트랜지스터(ST2)의 게이트 전극(GE2)은 제1 보조 게이트 라인(BGL1)의 일 부분일 수 있다.
제2 트랜지스터(ST2)의 드레인 전극(DE2) 및 소스 전극(SE2)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 제2 트랜지스터(ST2)의 드레인 전극(DE2)은 제5 연결 전극(CE5)을 통해 제2 데이터 라인(DL2)에 전기적으로 연결될 수 있다. 따라서, 제2 데이터 라인(DL2)은 제5 연결 전극(CE5)을 통해 제2 화소(SP2)의 제2 트랜지스터(ST2)에 데이터 전압을 공급할 수 있다. 제2 트랜지스터(ST2)의 소스 전극(SE2)은 제3 금속층(MTL3)의 제6 연결 전극(CE6)을 통해 제1 커패시터(C1)의 제1 커패시터 전극(CPE1)에 전기적으로 연결될 수 있다.
제2 화소(SP2)의 제3 트랜지스터(ST3)는 액티브 영역(ACT3), 게이트 전극(GE3), 드레인 전극(DE3), 및 소스 전극(SE3)을 포함할 수 있다. 제3 트랜지스터(ST3)의 액티브 영역(ACT3)은 액티브층(ACTL)에 배치될 수 있고, 제3 트랜지스터(ST3)의 게이트 전극(GE3)과 중첩할 수 있다.
제3 트랜지스터(ST3)의 게이트 전극(GE3)은 제2 금속층(MTL2)에 배치될 수 있다. 제3 트랜지스터(ST3)의 게이트 전극(GE3)은 제2 보조 게이트 라인(BGL2)의 일 부분일 수 있다.
제3 트랜지스터(ST3)의 드레인 전극(DE3) 및 소스 전극(SE3)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극(DE3)은 제4 연결 전극(CE4)의 연장부에 접속될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극(DE3)은 제4 연결 전극(CE4)을 통해 제1 트랜지스터(ST1)의 소스 전극(SE1) 및 제1 커패시터(C1)의 제2 커패시터 전극(CPE2)에 전기적으로 연결될 수 있다.
제3 트랜지스터(ST3)의 소스 전극(SE3)은 제5 보조 전극(AUE5)을 통해 초기화 전압 라인(VIL)에 전기적으로 연결될 수 있다. 제3 트랜지스터(ST3)의 소스 전극(SE3)은 초기화 전압 라인(VIL)으로부터 초기화 전압을 수신할 수 있다. 제3 트랜지스터(ST3)의 소스 전극(SE3)은 초기화 전압 라인(VIL)에 센싱 신호를 공급할 수 있다.
제3 화소(SP3)의 화소 회로는 제1 내지 제3 트랜지스터(ST1, ST2, ST3)를 포함할 수 있다. 제3 화소(SP3)의 제1 트랜지스터(ST1)는 액티브 영역(ACT1), 게이트 전극(GE1), 드레인 전극(DE1), 및 소스 전극(SE1)을 포함할 수 있다. 제1 트랜지스터(ST1)의 액티브 영역(ACT1)은 액티브층(ACTL)에 배치될 수 있고, 제1 트랜지스터(ST1)의 게이트 전극(GE1)과 중첩할 수 있다.
제1 트랜지스터(ST1)의 게이트 전극(GE1)은 제2 금속층(MTL2)에 배치될 수 있다. 제1 트랜지스터(ST1)의 게이트 전극(GE1)은 제1 커패시터(C1)의 제1 커패시터 전극(CPE1)의 일 부분일 수 있다.
제1 트랜지스터(ST1)의 드레인 전극(DE1) 및 소스 전극(SE1)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 드레인 전극(DE1) 및 소스 전극(SE1)은 N형 반도체로 도체화될 수 있으나, 이에 한정되지 않는다. 제1 트랜지스터(ST1)의 드레인 전극(DE1)은 제2 보조 전극(AUE2)을 통해 제1 전압 라인(VDL)에 전기적으로 연결될 수 있다. 제1 트랜지스터(ST1)의 드레인 전극(DE1)은 제1 전압 라인(VDL)으로부터 구동 전압을 수신할 수 있다.
제1 트랜지스터(ST1)의 소스 전극(SE1)은 제3 금속층(MTL3)의 제7 연결 전극(CE7)에 접속될 수 있다. 제7 연결 전극(CE7)은 제1 금속층(MTL1)의 제2 커패시터 전극(CPE2)에 접속될 수 있다. 따라서, 제1 커패시터(C1)는 제1 커패시터 전극(CPE1) 및 제2 커패시터 전극(CPE2) 사이와 제1 커패시터 전극(CPE1) 및 제7 연결 전극(CE7) 사이에서 이중으로 형성될 수 있다.
제7 연결 전극(CE7)은 제3 화소(SP3)의 발광 소자(ED)에 전기적으로 연결될 수 있다. 따라서, 제7 연결 전극(CE7)은 제3 화소(SP3)의 화소 회로로부터 수신된 구동 전류를 발광 소자(ED)에 공급할 수 있다.
제3 화소(SP3)의 제2 트랜지스터(ST2)는 액티브 영역(ACT2), 게이트 전극(GE2), 드레인 전극(DE2), 및 소스 전극(SE2)을 포함할 수 있다. 제2 트랜지스터(ST2)의 액티브 영역(ACT2)은 액티브층(ACTL)에 배치될 수 있고, 제2 트랜지스터(ST2)의 게이트 전극(GE2)과 중첩할 수 있다.
제2 트랜지스터(ST2)의 게이트 전극(GE2)은 제2 금속층(MTL2)에 배치될 수 있다. 제2 트랜지스터(ST2)의 게이트 전극(GE2)은 제1 보조 게이트 라인(BGL1)의 일 부분일 수 있다.
제2 트랜지스터(ST2)의 드레인 전극(DE2) 및 소스 전극(SE2)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 제2 트랜지스터(ST2)의 드레인 전극(DE2)은 제8 연결 전극(CE8)을 통해 제3 데이터 라인(DL3)에 전기적으로 연결될 수 있다. 따라서, 제3 데이터 라인(DL3)은 제8 연결 전극(CE8)을 통해 제3 화소(SP3)의 제2 트랜지스터(ST2)에 데이터 전압을 공급할 수 있다. 제2 트랜지스터(ST2)의 소스 전극(SE2)은 제3 금속층(MTL3)의 제9 연결 전극(CE9)을 통해 제1 커패시터(C1)의 제1 커패시터 전극(CPE1)에 전기적으로 연결될 수 있다.
제3 화소(SP3)의 제3 트랜지스터(ST3)는 액티브 영역(ACT3), 게이트 전극(GE3), 드레인 전극(DE3), 및 소스 전극(SE3)을 포함할 수 있다. 제3 트랜지스터(ST3)의 액티브 영역(ACT3)은 액티브층(ACTL)에 배치될 수 있고, 제3 트랜지스터(ST3)의 게이트 전극(GE3)과 중첩할 수 있다.
제3 트랜지스터(ST3)의 게이트 전극(GE3)은 제2 금속층(MTL2)에 배치될 수 있다. 제3 트랜지스터(ST3)의 게이트 전극(GE3)은 제2 보조 게이트 라인(BGL2)의 일 부분일 수 있다.
제3 트랜지스터(ST3)의 드레인 전극(DE3) 및 소스 전극(SE3)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극(DE3)은 제7 연결 전극(CE7)의 제2 연장부에 접속될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극(DE3)은 제7 연결 전극(CE7)을 통해 제1 트랜지스터(ST1)의 소스 전극(SE1) 및 제1 커패시터(C1)의 제2 커패시터 전극(CPE2)에 전기적으로 연결될 수 있다.
제3 트랜지스터(ST3)의 소스 전극(SE3)은 제5 보조 전극(AUE5)을 통해 초기화 전압 라인(VIL)에 전기적으로 연결될 수 있다. 제3 트랜지스터(ST3)의 소스 전극(SE3)은 초기화 전압 라인(VIL)으로부터 초기화 전압을 수신할 수 있다. 제3 트랜지스터(ST3)의 소스 전극(SE3)은 초기화 전압 라인(VIL)에 센싱 신호를 공급할 수 있다.
도 6은 일 실시예에 따른 표시 장치의 발광 소자층을 나타내는 평면도이고, 도 7은 도 6의 선 II-II'을 따라 자른 단면도이다. 도 8은 도 6의 선 III-III'을 따라 자른 단면도이고, 도 9는 도 6의 선 IV-IV'을 따라 자른 단면도이다. 이하에서, 박막 트랜지스터층(TFTL)의 설명은 도 4 및 도 5에 개시한 바와 같으므로, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 6 내지 도 9를 참조하면, 표시 패널(100)은 기판(SUB), 박막 트랜지스터층(TFTL), 및 발광 소자층(EDL)을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)은 제1 금속층(MTL1), 버퍼층(BF), 액티브층(ACTL), 게이트 절연층(GI), 제2 금속층(MTL2), 층간 절연층(ILD), 제3 금속층(MTL3), 보호층(PV), 및 비아층(VIA)을 포함할 수 있다.
제1 금속층(MTL1)은 제1 전압 라인(VDL) 및 수직 전압 라인(VVSL)을 포함할 수 있다.
액티브층(ACTL)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제1 트랜지스터(ST1)의 드레인 전극(DE1), 액티브 영역(ACT1), 및 소스 전극(SE1)을 포함할 수 있다.
제2 금속층(MTL2)은 제1 트랜지스터(ST1)의 게이트 전극(GE1), 제1 보조 전극(AUE1), 및 제3 보조 전극(AUE3)을 포함할 수 있다.
제3 금속층(MTL3)은 제1 연결 전극(CE1), 제2 보조 전극(AUE2), 및 제4 보조 전극(AUE4)을 포함할 수 있다.
발광 소자층(EDL)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EDL)은 제4 금속층(MTL4), 뱅크(BNK), 전자 수송층(ETL), 발광층(EL), 정공 수송층(HTL), 제1 및 제2 분리부(SEP1, SEP2), 및 제5 금속층(MTL5)을 포함할 수 있다.
제4 금속층(MTL4)은 박막 트랜지스터층(TFTL)의 비아층(VIA) 상에 배치될 수 있다. 제4 금속층(MTL4)은 제1 화소(SP1)의 제1 화소 전극(PXR1) 및 제2 화소 전극(PXR2), 제2 화소(SP2)의 제1 화소 전극(PXG1) 및 제2 화소 전극(PXG2), 제3 화소(SP3)의 제1 화소 전극(PXB1) 및 제2 화소 전극(PXB2), 공통 화소 전극(CPX)을 포함할 수 있다.
뱅크(BNK)는 박막 트랜지스터층(TFTL)의 비아층(VIA) 및 제4 금속층(MTL4) 상에 배치될 수 있다. 뱅크(BNK)는 패터닝된 제4 금속층(MTL4)을 전기적으로 절연시킬 수 있다. 뱅크(BNK)는 복수의 오픈부를 포함할 수 있다. 복수의 오픈부 중 일부는 제4 금속층(MTL4)과 제5 금속층(MTL5)을 컨택시킬 수 있고, 복수의 오픈부 중 다른 일부는 발광 소자(ED)가 배치된 발광 영역에 해당할 수 있다.
제1 및 제2 분리부(SEP1, SEP2)는 뱅크(BNK)의 상면 상에 배치될 수 있다. 제5 금속층(MTL5)은 단일 공정으로 표시 영역(DA)의 전면에 형성될 수 있고, 제1 및 제2 분리부(SEP1, SEP2)에 의해 서로 분리될 수 있다. 제1 분리부(SEP1)는 제1 화소(SP1)의 제1 오픈부(OPR1) 및 제2 오픈부(OPR2)를 둘러쌀 수 있다. 제1 분리부(SEP1)는 제1 화소(SP1)의 제3 오픈부(OPR3) 및 제4 오픈부(OPR4)를 둘러쌀 수 있다. 제1 분리부(SEP1)는 제3 화소(SP3)의 제1 오픈부(OPB1) 및 제2 오픈부(OPB2)를 둘러쌀 수 있다. 제1 분리부(SEP1)는 제3 화소(SP3)의 제3 오픈부(OPB3) 및 제4 오픈부(OPB4)를 둘러쌀 수 있다. 제2 분리부(SEP2)는 제2 화소(SP2)의 제1 오픈부(OPG1) 및 제2 오픈부(OPG2)를 둘러쌀 수 있다. 제2 분리부(SEP2)는 제2 화소(SP2)의 제3 오픈부(OPG3) 및 제4 오픈부(OPG4)를 둘러쌀 수 있다.
예를 들어, 제1 분리부(SEP1)는 제1 화소(SP1)의 제1 컨택 전극(CTR1) 및 제2 컨택 전극(CTR2), 제3 화소(SP3)의 제1 컨택 전극(CTB1) 및 제2 컨택 전극(CTB2), 및 공통 캐소드 전극(CCT)을 분리 및 절연시킬 수 있다. 제2 분리부(SEP2)는 제2 화소(SP2)의 제1 컨택 전극(CTG1) 및 제2 컨택 전극(CTG2), 및 공통 캐소드 전극(CCT)을 분리 및 절연시킬 수 있다.
제5 금속층(MTL5)은 제4 금속층(MTL4), 정공 수송층(HTL), 뱅크(BNK), 제1 및 제2 분리부(SEP1, SEP2) 상에 배치될 수 있다. 제5 금속층(MTL5)은 제1 화소(SP1)의 제1 컨택 전극(CTR1) 및 제2 컨택 전극(CTR2), 제2 화소(SP2)의 제1 컨택 전극(CTG1) 및 제2 컨택 전극(CTG2), 제3 화소(SP3)의 제1 컨택 전극(CTB1) 및 제2 컨택 전극(CTB2), 및 공통 캐소드 전극(CCT)을 포함할 수 있다.
도 6 및 도 7에서, 제1 화소(SP1)의 제1 화소 전극(PXR1)은 제1 화소(SP1)의 제1 오픈부(OPR1)와 중첩할 수 있다. 제1 화소(SP1)의 제1 화소 전극(PXR1)은 제1 화소(SP1)의 화소 회로와 전기적으로 연결될 수 있다. 제1 화소(SP1)의 제1 화소 전극(PXR1)은 제1 연결 전극(CE1)을 통해 제1 트랜지스터(ST1)의 소스 전극(SE1)에 전기적으로 연결될 수 있다. 제1 화소(SP1)의 제1 화소 전극(PXR1)은 제1 오픈부(OPR1)를 통해 제1 컨택 전극(CTR1)에 접속될 수 있다.
제1 화소(SP1)의 제1 컨택 전극(CTR1)은 제1 화소(SP1)의 제1 오픈부(OPR1) 및 제2 오픈부(OPR2) 상에 배치될 수 있다. 제1 컨택 전극(CTR1)은 제1 발광 소자(ED1)의 제1 전극에 해당할 수 있다.
제1 화소(SP1)의 제1 발광 소자(ED1)는 제1 화소(SP1)의 제2 오픈부(OPR2)에 배치될 수 있다. 제1 발광 소자(ED1)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제1 발광 소자(ED1)의 제1 전극은 제1 컨택 전극(CTR1)일 수 있고, 제1 발광 소자(ED1)의 제2 전극은 제2 화소 전극(PXR2)일 수 있다. 따라서, 제1 컨택 전극(CTR1)은 제1 발광 소자(ED1)의 애노드 전극일 수 있고, 제2 화소 전극(PXR2)은 제1 발광 소자(ED1)의 캐소드 전극일 수 있다.
제1 발광 소자(ED1)의 전자 수송층(ETL)은 제2 화소 전극(PXR2) 상에 배치되고, 발광층(EL)은 전자 수송층(ETL) 상에 배치될 수 있다. 정공 수송층(HTL)은 발광층(EL) 상에 배치되고, 제1 컨택 전극(CTR1)은 정공 수송층(HTL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제1 컨택 전극(CTR1)이 제1 화소(SP1)의 화소 회로를 통해 구동 전류를 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
제1 화소(SP1)의 제2 화소 전극(PXR2)은 제1 화소(SP1)의 제2 오픈부(OPR2) 및 제3 오픈부(OPR3)와 중첩할 수 있다. 제2 오픈부(OPR2) 및 제3 오픈부(OPR3)는 제1 분리부(SEP1)를 사이에 두고 이격될 수 있다. 제1 화소(SP1)의 제2 화소 전극(PXR2)은 제1 발광 소자(ED1)의 제2 전극에 해당할 수 있고, 제3 오픈부(OPR3)를 통해 제1 화소(SP1)의 제2 컨택 전극(CTR2)에 접속될 수 있다.
제1 화소(SP1)의 제2 컨택 전극(CTR2)은 제1 화소(SP1)의 제3 오픈부(OPR3) 및 제4 오픈부(OPR4) 상에 배치될 수 있다. 제2 컨택 전극(CTR2)은 제2 발광 소자(ED2)의 제1 전극에 해당할 수 있다.
제1 화소(SP1)의 제2 발광 소자(ED2)는 제1 화소(SP1)의 제4 오픈부(OPR4)에 배치될 수 있다. 제2 발광 소자(ED2)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제2 발광 소자(ED2)의 제1 전극은 제2 컨택 전극(CTR2)일 수 있고, 제2 발광 소자(ED2)의 제2 전극은 공통 화소 전극(CPX)일 수 있다. 따라서, 제2 컨택 전극(CTR2)은 제2 발광 소자(ED2)의 애노드 전극일 수 있고, 공통 화소 전극(CPX)은 제2 발광 소자(ED2)의 캐소드 전극일 수 있다.
제2 발광 소자(ED2)의 전자 수송층(ETL)은 공통 화소 전극(CPX) 상에 배치되고, 발광층(EL)은 전자 수송층(ETL) 상에 배치될 수 있다. 정공 수송층(HTL)은 발광층(EL) 상에 배치되고, 제2 컨택 전극(CTR2)은 정공 수송층(HTL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제2 컨택 전극(CTR2)이 제1 발광 소자(ED1)를 통과한 구동 전류를 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
공통 화소 전극(CPX)은 제1 화소(SP1)의 제4 오픈부(OPR4), 제2 화소(SP2)의 제4 오픈부(OPG4), 제3 화소(SP3)의 제4 오픈부(OPB4), 및 전원 오픈부(OPC)와 중첩할 수 있다. 제1 화소(SP1)의 제4 오픈부(OPR4) 및 전원 오픈부(OPC)는 제1 분리부(SEP1)를 사이에 두고 이격될 수 있다. 공통 화소 전극(CPX)은 제3 및 제4 보조 전극(AUE3, AUE4)을 통해 수직 전압 라인(VVSL)에 전기적으로 연결될 수 있다. 따라서, 공통 화소 전극(CPX)은 수직 전압 라인(VVSL)으로부터 저전위 전압을 수신할 수 있다.
표시 장치(10)는 제1 화소(SP1)의 구동 전류를 동일 층에 배치되고 직렬 연결된 제1 및 제2 발광 소자(ED1, ED2)에 공급함으로써, 하나의 발광 소자를 포함하는 경우보다 발광 효율을 증가시킬 수 있고 구동 전류의 크기를 감소시킬 수 있다. 따라서, 표시 장치(10)는 소비 전력을 감소시킬 수 있다.
도 6 및 도 8에서, 제2 화소(SP2)의 제1 화소 전극(PXG1)은 제2 화소(SP2)의 제1 오픈부(OPG1)와 중첩할 수 있다. 제2 화소(SP2)의 제1 화소 전극(PXG1)은 제2 화소(SP2)의 화소 회로와 전기적으로 연결될 수 있다. 제2 화소(SP2)의 제1 화소 전극(PXG1)은 제4 연결 전극(CE4)을 통해 제1 트랜지스터(ST1)의 소스 전극(SE1)에 전기적으로 연결될 수 있다. 제2 화소(SP2)의 제1 화소 전극(PXG1)은 제1 오픈부(OPG1)를 통해 제1 컨택 전극(CTG1)에 접속될 수 있다.
제2 화소(SP2)의 제1 컨택 전극(CTG1)은 제2 화소(SP2)의 제1 오픈부(OPG1) 및 제2 오픈부(OPG2) 상에 배치될 수 있다. 제1 컨택 전극(CTG1)은 제1 발광 소자(ED1)의 제1 전극에 해당할 수 있다.
제2 화소(SP2)의 제1 발광 소자(ED1)는 제2 화소(SP2)의 제2 오픈부(OPG2)에 배치될 수 있다. 제1 발광 소자(ED1)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제1 발광 소자(ED1)의 제1 전극은 제1 컨택 전극(CTG1)일 수 있고, 제1 발광 소자(ED1)의 제2 전극은 제2 화소 전극(PXG2)일 수 있다. 따라서, 제1 컨택 전극(CTG1)은 제1 발광 소자(ED1)의 애노드 전극일 수 있고, 제2 화소 전극(PXG2)은 제1 발광 소자(ED1)의 캐소드 전극일 수 있다.
제1 발광 소자(ED1)의 전자 수송층(ETL)은 제2 화소 전극(PXG2) 상에 배치되고, 발광층(EL)은 전자 수송층(ETL) 상에 배치될 수 있다. 정공 수송층(HTL)은 발광층(EL) 상에 배치되고, 제1 컨택 전극(CTG1)은 정공 수송층(HTL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제1 컨택 전극(CTG1)이 제2 화소(SP2)의 화소 회로를 통해 구동 전류를 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
제2 화소(SP2)의 제2 화소 전극(PXG2)은 제2 화소(SP2)의 제2 오픈부(OPG2) 및 제3 오픈부(OPG3)와 중첩할 수 있다. 제2 오픈부(OPG2) 및 제3 오픈부(OPG3)는 제2 분리부(SEP2)를 사이에 두고 이격될 수 있다. 제2 화소(SP2)의 제2 화소 전극(PXG2)은 제1 발광 소자(ED1)의 제2 전극에 해당할 수 있고, 제3 오픈부(OPG3)를 통해 제2 화소(SP2)의 제2 컨택 전극(CTG2)에 접속될 수 있다.
제2 화소(SP2)의 제2 컨택 전극(CTG2)은 제2 화소(SP2)의 제3 오픈부(OPG3) 및 제4 오픈부(OPG4) 상에 배치될 수 있다. 제2 컨택 전극(CTG2)은 제2 발광 소자(ED2)의 제1 전극에 해당할 수 있다.
제2 화소(SP2)의 제2 발광 소자(ED2)는 제2 화소(SP2)의 제4 오픈부(OPG4)에 배치될 수 있다. 제2 발광 소자(ED2)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제2 발광 소자(ED2)의 제1 전극은 제2 컨택 전극(CTG2)일 수 있고, 제2 발광 소자(ED2)의 제2 전극은 공통 화소 전극(CPX)일 수 있다. 따라서, 제2 컨택 전극(CTG2)은 제2 발광 소자(ED2)의 애노드 전극일 수 있고, 공통 화소 전극(CPX)은 제2 발광 소자(ED2)의 캐소드 전극일 수 있다.
제2 발광 소자(ED2)의 전자 수송층(ETL)은 공통 화소 전극(CPX) 상에 배치되고, 발광층(EL)은 전자 수송층(ETL) 상에 배치될 수 있다. 정공 수송층(HTL)은 발광층(EL) 상에 배치되고, 제2 컨택 전극(CTG2)은 정공 수송층(HTL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제2 컨택 전극(CTG2)이 제1 발광 소자(ED1)를 통과한 구동 전류를 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
공통 화소 전극(CPX)은 제1 화소(SP1)의 제4 오픈부(OPR4), 제2 화소(SP2)의 제4 오픈부(OPG4), 제3 화소(SP3)의 제4 오픈부(OPB4), 및 전원 오픈부(OPC)와 중첩할 수 있다. 제2 화소(SP2)의 제4 오픈부(OPG4) 및 전원 오픈부(OPC)는 제2 분리부(SEP2)를 사이에 두고 이격될 수 있다. 공통 화소 전극(CPX)은 제3 및 제4 보조 전극(AUE3, AUE4)을 통해 수직 전압 라인(VVSL)에 전기적으로 연결될 수 있다. 따라서, 공통 화소 전극(CPX)은 수직 전압 라인(VVSL)으로부터 저전위 전압을 수신할 수 있다.
표시 장치(10)는 제2 화소(SP2)의 구동 전류를 동일 층에 배치되고 직렬 연결된 제1 및 제2 발광 소자(ED1, ED2)에 공급함으로써, 하나의 발광 소자를 포함하는 경우보다 발광 효율을 증가시킬 수 있고 구동 전류의 크기를 감소시킬 수 있다. 따라서, 표시 장치(10)는 소비 전력을 감소시킬 수 있다.
도 6 및 도 9에서, 제3 화소(SP3)의 제1 화소 전극(PXB1)은 제3 화소(SP3)의 제1 오픈부(OPB1)와 중첩할 수 있다. 제3 화소(SP3)의 제1 화소 전극(PXB1)은 제3 화소(SP3)의 화소 회로와 전기적으로 연결될 수 있다. 제3 화소(SP3)의 제1 화소 전극(PXB1)은 제7 연결 전극(CE7)을 통해 제1 트랜지스터(ST1)의 소스 전극(SE1)에 전기적으로 연결될 수 있다. 제3 화소(SP3)의 제1 화소 전극(PXB1)은 제1 오픈부(OPB1)를 통해 제1 컨택 전극(CTB1)에 접속될 수 있다.
제3 화소(SP3)의 제1 컨택 전극(CTB1)은 제3 화소(SP3)의 제1 오픈부(OPB1) 및 제2 오픈부(OPB2) 상에 배치될 수 있다. 제1 컨택 전극(CTB1)은 제1 발광 소자(ED1)의 제1 전극에 해당할 수 있다.
제3 화소(SP3)의 제1 발광 소자(ED1)는 제3 화소(SP3)의 제2 오픈부(OPB2)에 배치될 수 있다. 제1 발광 소자(ED1)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제1 발광 소자(ED1)의 제1 전극은 제1 컨택 전극(CTB1)일 수 있고, 제1 발광 소자(ED1)의 제2 전극은 제2 화소 전극(PXB2)일 수 있다. 따라서, 제1 컨택 전극(CTB1)은 제1 발광 소자(ED1)의 애노드 전극일 수 있고, 제2 화소 전극(PXB2)은 제1 발광 소자(ED1)의 캐소드 전극일 수 있다.
제1 발광 소자(ED1)의 전자 수송층(ETL)은 제2 화소 전극(PXB2) 상에 배치되고, 발광층(EL)은 전자 수송층(ETL) 상에 배치될 수 있다. 정공 수송층(HTL)은 발광층(EL) 상에 배치되고, 제1 컨택 전극(CTB1)은 정공 수송층(HTL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제1 컨택 전극(CTB1)이 제3 화소(SP3)의 화소 회로를 통해 구동 전류를 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
제3 화소(SP3)의 제2 화소 전극(PXB2)은 제3 화소(SP3)의 제2 오픈부(OPB2) 및 제3 오픈부(OPB3)와 중첩할 수 있다. 제2 오픈부(OPB2) 및 제3 오픈부(OPB3)는 제1 분리부(SEP1)를 사이에 두고 이격될 수 있다. 제3 화소(SP3)의 제2 화소 전극(PXB2)은 제1 발광 소자(ED1)의 제2 전극에 해당할 수 있고, 제3 오픈부(OPB3)를 통해 제3 화소(SP3)의 제2 컨택 전극(CTB2)에 접속될 수 있다.
제3 화소(SP3)의 제2 컨택 전극(CTB2)은 제3 화소(SP3)의 제3 오픈부(OPB3) 및 제4 오픈부(OPB4) 상에 배치될 수 있다. 제2 컨택 전극(CTB2)은 제2 발광 소자(ED2)의 제1 전극에 해당할 수 있다.
제3 화소(SP3)의 제2 발광 소자(ED2)는 제3 화소(SP3)의 제4 오픈부(OPB4)에 배치될 수 있다. 제2 발광 소자(ED2)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제2 발광 소자(ED2)의 제1 전극은 제2 컨택 전극(CTB2)일 수 있고, 제2 발광 소자(ED2)의 제2 전극은 공통 화소 전극(CPX)일 수 있다. 따라서, 제2 컨택 전극(CTB2)은 제2 발광 소자(ED2)의 애노드 전극일 수 있고, 공통 화소 전극(CPX)은 제2 발광 소자(ED2)의 캐소드 전극일 수 있다.
제2 발광 소자(ED2)의 전자 수송층(ETL)은 공통 화소 전극(CPX) 상에 배치되고, 발광층(EL)은 전자 수송층(ETL) 상에 배치될 수 있다. 정공 수송층(HTL)은 발광층(EL) 상에 배치되고, 제2 컨택 전극(CTB2)은 정공 수송층(HTL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제2 컨택 전극(CTB2)이 제1 발광 소자(ED1)를 통과한 구동 전류를 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
공통 화소 전극(CPX)은 제1 화소(SP1)의 제4 오픈부(OPR4), 제2 화소(SP2)의 제4 오픈부(OPG4), 제3 화소(SP3)의 제4 오픈부(OPB4), 및 전원 오픈부(OPC)와 중첩할 수 있다. 제3 화소(SP3)의 제4 오픈부(OPB4) 및 전원 오픈부(OPC)는 제1 분리부(SEP1)를 사이에 두고 이격될 수 있다. 공통 화소 전극(CPX)은 제3 및 제4 보조 전극(AUE3, AUE4)을 통해 수직 전압 라인(VVSL)에 전기적으로 연결될 수 있다. 따라서, 공통 화소 전극(CPX)은 수직 전압 라인(VVSL)으로부터 저전위 전압을 수신할 수 있다.
표시 장치(10)는 제3 화소(SP3)의 구동 전류를 동일 층에 배치되고 직렬 연결된 제1 및 제2 발광 소자(ED1, ED2)에 공급함으로써, 하나의 발광 소자를 포함하는 경우보다 발광 효율을 증가시킬 수 있고 구동 전류의 크기를 감소시킬 수 있다. 따라서, 표시 장치(10)는 소비 전력을 감소시킬 수 있다.
도 10은 일 실시예에 따른 표시 장치에서, 발광 소자의 배열의 일 예를 나타내는 평면도이다. 도 10의 발광 소자의 배열은 도 6의 발광 소자의 배열과 실질적으로 동일할 수 있다.
도 10을 참조하면, 제1 화소(SP1)의 제1 발광 소자(ED1)는 제1 화소(SP1)의 제2 오픈부(OPR2)에 배치될 수 있고, 제2 발광 소자(ED2)는 제4 오픈부(OPR4)에 배치될 수 있다. 따라서, 제1 화소(SP1)의 제1 및 제2 발광 소자(ED1, ED2)의 배열은 제2 오픈부(OPR2) 및 제4 오픈부(OPR4)의 형상에 따라 결정될 수 있다.
제2 화소(SP2)의 제1 발광 소자(ED1)는 제2 화소(SP2)의 제2 오픈부(OPG2)에 배치될 수 있고, 제2 발광 소자(ED2)는 제4 오픈부(OPG4)에 배치될 수 있다. 따라서, 제2 화소(SP2)의 제1 및 제2 발광 소자(ED1, ED2)의 배열은 제2 오픈부(OPG2) 및 제4 오픈부(OPG4)의 형상에 따라 결정될 수 있다.
제3 화소(SP3)의 제1 발광 소자(ED1)는 제3 화소(SP3)의 제2 오픈부(OPB2)에 배치될 수 있고, 제2 발광 소자(ED2)는 제4 오픈부(OPB4)에 배치될 수 있다. 따라서, 제3 화소(SP3)의 제1 및 제2 발광 소자(ED1, ED2)의 배열은 제2 오픈부(OPB2) 및 제4 오픈부(OPB4)의 형상에 따라 결정될 수 있다.
제1 화소(SP1)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 단변 및 제2 방향(Y축 방향)의 장변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 우측에 배치될 수 있다.
제2 화소(SP2)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 장변 및 제2 방향(Y축 방향)의 단변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 하측에 배치될 수 있다.
제3 화소(SP3)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 단변 및 제2 방향(Y축 방향)의 장변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 좌측에 배치될 수 있다.
도 11은 일 실시예에 따른 표시 장치에서, 발광 소자의 배열의 다른 예를 나타내는 평면도이다.
도 11을 참조하면, 제1 화소(SP1)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 단변 및 제2 방향(Y축 방향)의 장변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 우측에 배치될 수 있다.
제2 화소(SP2)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 단변 및 제2 방향(Y축 방향)의 장변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 우측에 배치될 수 있다.
제3 화소(SP3)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 단변 및 제2 방향(Y축 방향)의 장변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 좌측에 배치될 수 있다.
도 12는 일 실시예에 따른 표시 장치에서, 발광 소자의 배열의 또 다른 예를 나타내는 평면도이다.
도 12를 참조하면, 제1 화소(SP1)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 장변 및 제2 방향(Y축 방향)의 단변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 상측에 배치될 수 있다.
제2 화소(SP2)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 장변 및 제2 방향(Y축 방향)의 단변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 하측에 배치될 수 있다.
제3 화소(SP3)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 장변 및 제2 방향(Y축 방향)의 단변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 하측에 배치될 수 있다.
도 13은 일 실시예에 따른 표시 장치에서, 발광 소자의 배열의 또 다른 예를 나타내는 평면도이다.
도 13을 참조하면, 제1 화소(SP1)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 장변 및 제2 방향(Y축 방향)의 단변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 상측에 배치될 수 있다.
제2 화소(SP2)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 장변 및 제2 방향(Y축 방향)의 단변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 하측에 배치될 수 있다.
제3 화소(SP3)의 제1 및 제2 발광 소자(ED1, ED2)는 제1 방향(X축 방향)의 단변 및 제2 방향(Y축 방향)의 장변을 포함할 수 있다. 제1 발광 소자(ED1)는 제2 발광 소자(ED2)의 좌측에 배치될 수 있다.
도 14는 다른 실시예에 따른 표시 장치의 발광 소자층을 나타내는 평면도이고, 도 15는 도 14의 선 V-V'을 따라 자른 단면도이다. 이하에서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 14 및 도 15를 참조하면, 표시 패널(100)은 기판(SUB), 박막 트랜지스터층(TFTL), 및 발광 소자층(EDL)을 포함할 수 있다.
발광 소자층(EDL)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EDL)은 제4 금속층(MTL4), 뱅크(BNK), 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 제1 및 제2 분리부(SEP1, SEP2), 및 제5 금속층(MTL5)을 포함할 수 있다.
제4 금속층(MTL4)은 박막 트랜지스터층(TFTL)의 비아층(VIA) 상에 배치될 수 있다. 제4 금속층(MTL4)은 제1 화소(SP1)의 제1 화소 전극(PXR1) 및 제2 화소 전극(PXR2), 제2 화소(SP2)의 제1 화소 전극(PXG1) 및 제2 화소 전극(PXG2), 제3 화소(SP3)의 제1 화소 전극(PXB1) 및 제2 화소 전극(PXB2), 공통 화소 전극(CPX)을 포함할 수 있다.
뱅크(BNK)는 박막 트랜지스터층(TFTL)의 비아층(VIA) 및 제4 금속층(MTL4) 상에 배치될 수 있다. 뱅크(BNK)는 패터닝된 제4 금속층(MTL4)을 전기적으로 절연시킬 수 있다. 뱅크(BNK)는 복수의 오픈부를 포함할 수 있다. 복수의 오픈부 중 일부는 제4 금속층(MTL4)과 제5 금속층(MTL5)을 컨택시킬 수 있고, 복수의 오픈부 중 다른 일부는 발광 소자(ED)가 배치된 발광 영역에 해당할 수 있다.
제1 및 제2 분리부(SEP1, SEP2)는 뱅크(BNK)의 상면 상에 배치될 수 있다. 제5 금속층(MTL5)은 단일 공정으로 표시 영역(DA)의 전면에 형성될 수 있고, 제1 및 제2 분리부(SEP1, SEP2)에 의해 서로 분리될 수 있다. 제1 분리부(SEP1)는 제1 화소(SP1)의 제1 오픈부(OPR1) 및 제2 오픈부(OPR2)를 둘러쌀 수 있다. 제1 분리부(SEP1)는 제3 화소(SP3)의 제1 오픈부(OPB1) 및 제2 오픈부(OPB2)를 둘러쌀 수 있다. 제2 분리부(SEP2)는 제2 화소(SP2)의 제1 오픈부(OPG1) 및 제2 오픈부(OPG2)를 둘러쌀 수 있다.
예를 들어, 제1 분리부(SEP1)는 제1 화소(SP1)의 컨택 전극(CTR), 제3 화소(SP3)의 컨택 전극(미도시) 및 공통 캐소드 전극(CCT)을 분리시킬 수 있다. 제2 분리부(SEP2)는 제2 화소(SP2)의 컨택 전극(미도시) 및 공통 캐소드 전극(CCT)을 분리시킬 수 있다.
제5 금속층(MTL5)은 제4 금속층(MTL4), 정공 수송층(HTL), 뱅크(BNK), 제1 및 제2 분리부(SEP1, SEP2) 상에 배치될 수 있다. 제5 금속층(MTL5)은 제1 화소(SP1)의 컨택 전극(CTR), 제2 화소(SP2)의 컨택 전극, 제3 화소(SP3)의 컨택 전극, 및 공통 캐소드 전극(CCT)을 포함할 수 있다.
제1 화소(SP1)의 제1 화소 전극(PXR1)은 제1 화소(SP1)의 제1 오픈부(OPR1)와 중첩할 수 있다. 제1 화소(SP1)의 제1 화소 전극(PXR1)은 제1 화소(SP1)의 화소 회로와 전기적으로 연결될 수 있다. 제1 화소(SP1)의 제1 화소 전극(PXR1)은 제1 연결 전극(CE1)을 통해 제1 트랜지스터(ST1)의 소스 전극(SE1)에 전기적으로 연결될 수 있다.
제1 화소(SP1)의 제1 발광 소자(ED1)는 제1 화소(SP1)의 제1 오픈부(OPR1)에 배치될 수 있다. 제1 발광 소자(ED1)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제1 발광 소자(ED1)의 제1 전극은 제1 화소 전극(PXR1)일 수 있고, 제1 발광 소자(ED1)의 제2 전극은 컨택 전극(CTR)일 수 있다. 따라서, 제1 화소 전극(PXR1)은 제1 발광 소자(ED1)의 애노드 전극일 수 있고, 컨택 전극(CTR)은 제1 발광 소자(ED1)의 캐소드 전극일 수 있다.
제1 발광 소자(ED1)의 정공 수송층(HTL)은 제1 화소 전극(PXR1) 상에 배치되고, 발광층(EL)은 정공 수송층(HTL) 상에 배치될 수 있다. 전자 수송층(ETL)은 발광층(EL) 상에 배치되고, 컨택 전극(CTR)은 전자 수송층(ETL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제1 화소 전극(PXR1)이 제1 화소(SP1)의 화소 회로를 통해 구동 전류를 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
제1 화소(SP1)의 컨택 전극(CTR)은 제1 화소(SP1)의 제1 오픈부(OPR1) 및 제2 오픈부(OPR2) 상에 배치될 수 있다. 컨택 전극(CTR)은 제1 발광 소자(ED1)의 제2 전극에 해당할 수 있고, 제2 오픈부(OPR2)를 통해 제1 화소(SP1)의 제2 화소 전극(PXR2)에 접속될 수 있다.
제1 화소(SP1)의 제2 화소 전극(PXR2)은 제1 화소(SP1)의 제2 오픈부(OPR2) 및 제3 오픈부(OPR3)와 중첩할 수 있다. 제2 오픈부(OPR2) 및 제3 오픈부(OPR3)는 제1 분리부(SEP1)를 사이에 두고 이격될 수 있다. 제1 화소(SP1)의 제2 화소 전극(PXR2)은 제2 발광 소자(ED2)의 제1 전극에 해당할 수 있다.
제1 화소(SP1)의 제2 발광 소자(ED2)는 제1 화소(SP1)의 제3 오픈부(OPR3)에 배치될 수 있다. 제2 발광 소자(ED2)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제2 발광 소자(ED2)의 제1 전극은 제2 화소 전극(PXR2)일 수 있고, 제2 발광 소자(ED2)의 제2 전극은 공통 캐소드 전극(CCT)일 수 있다. 따라서, 제2 화소 전극(PXR2)은 제2 발광 소자(ED2)의 애노드 전극일 수 있고, 공통 캐소드 전극(CCT)은 제2 발광 소자(ED2)의 캐소드 전극일 수 있다.
제2 발광 소자(ED2)의 정공 수송층(HTL)은 제2 화소 전극(PXR2) 상에 배치되고, 발광층(EL)은 정공 수송층(HTL) 상에 배치될 수 있다. 전자 수송층(ETL)은 발광층(EL) 상에 배치되고, 공통 캐소드 전극(CCT)은 전자 수송층(ETL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제2 화소 전극(PXR2)이 제1 발광 소자(ED1)를 통과한 구동 전류를 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
공통 화소 전극(CPX)은 제1 화소(SP1)의 제1 화소 전극(PXR1) 및 제2 화소 전극(PXR2), 제2 화소(SP2)의 제1 화소 전극(PXG1) 및 제2 화소 전극(PXG2), 제3 화소(SP3)의 제1 화소 전극(PXB1) 및 제2 화소 전극(PXB2)으로부터 이격될 수 있다. 공통 화소 전극(CPX)은 전원 오픈부(OPC)와 중첩할 수 있다. 공통 화소 전극(CPX)은 전원 오픈부(OPC)를 통해 공통 화소 전극(CPX)에 접속될 수 있다.
공통 화소 전극(CPX)은 제3 및 제4 보조 전극(AUE3, AUE4)을 통해 수직 전압 라인(VVSL)에 전기적으로 연결될 수 있다. 따라서, 공통 화소 전극(CPX)은 수직 전압 라인(VVSL)으로부터 저전위 전압을 수신할 수 있다.
표시 장치(10)는 제1 화소(SP1)의 구동 전류를 동일 층에 배치되고 직렬 연결된 제1 및 제2 발광 소자(ED1, ED2)에 공급함으로써, 하나의 발광 소자를 포함하는 경우보다 발광 효율을 증가시킬 수 있고 구동 전류의 크기를 감소시킬 수 있다. 따라서, 표시 장치(10)는 소비 전력을 감소시킬 수 있다.
제2 및 제3 화소(SP2, SP3) 각각의 제1 및 제2 발광 소자(ED1, ED2)는 도 15에 도시된 제1 화소(SP1)의 제1 및 제2 발광 소자(ED1, ED2)와 동일한 방식으로 형성될 수 있다.
도 16은 또 다른 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 16을 참조하면, 화소들(SP) 각각은 구동 전압 라인(VDDL), 데이터 라인(DL), 초기화 전압 라인(VIL), 게이트 라인(GL), 발광 제어 라인(EML), 및 저전위 라인(VSSL)에 접속될 수 있다.
화소(SP)는 화소 회로 및 발광 소자(ED)를 포함할 수 있다. 화소(SP)의 화소 회로는 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6) 및 제1 커패시터(C1)를 포함할 수 있다.
제1 트랜지스터(ST1)는 게이트 전극, 드레인 전극, 및 소스 전극을 포함할 수 있다. 제1 트랜지스터(ST1)의 게이트 전극은 제1 노드(N1)에 접속되고, 드레인 전극은 제3 노드(N3)에 접속되며, 소스 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(ST1)는 게이트 전극에 인가되는 데이터 전압을 기초로 드레인-소스 전류(또는, 구동 전류)를 제어할 수 있다.
제2 트랜지스터(ST2)는 게이트 라인(GL)의 게이트 신호에 의해 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(ST1)의 게이트 전극인 제1 노드(N1)를 전기적으로 연결할 수 있다. 제2 트랜지스터(ST2)는 게이트 신호를 기초로 턴-온됨으로써, 데이터 전압을 제1 노드(N1)에 공급할 수 있다. 제2 트랜지스터(ST2)의 게이트 전극은 게이트 라인(GL)에 접속되고, 드레인 전극은 데이터 라인(DL)에 접속되며, 소스 전극은 제1 노드(N1)에 접속될 수 있다. 제2 트랜지스터(ST2)의 소스 전극은 제1 노드(N1)를 통해 제1 트랜지스터(ST1)의 게이트 전극 및 제1 커패시터(C1)의 제1 커패시터 전극에 접속될 수 있다.
제3 트랜지스터(ST3)는 게이트 라인(GL)의 게이트 신호에 의해 턴-온되어 초기화 전압 라인(VIL)과 제1 트랜지스터(ST1)의 소스 전극인 제2 노드(N2)를 전기적으로 연결할 수 있다. 제3 트랜지스터(ST3)는 게이트 신호를 기초로 턴-온됨으로써, 초기화 전압을 제2 노드(N2)에 공급할 수 있다. 제3 트랜지스터(ST3)는 게이트 신호를 기초로 턴-온됨으로써, 센싱 신호를 초기화 전압 라인(VIL)에 공급할 수 있다. 제3 트랜지스터(ST3)의 게이트 전극은 게이트 라인(GL)에 접속되고, 드레인 전극은 제2 노드(N2)에 접속되며, 소스 전극은 초기화 전압 라인(VIL)에 접속될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극은 제2 노드(N2)를 통해 제1 트랜지스터(ST1)의 소스 전극, 제1 커패시터(C1)의 제2 커패시터 전극, 및 제6 트랜지스터(ST6)의 드레인 전극에 접속될 수 있다.
제4 트랜지스터(ST4)는 게이트 라인(GL)의 게이트 신호에 의해 턴-온되어 구동 전압 라인(VDDL)과 제1 트랜지스터(ST1)의 드레인 전극인 제3 노드(N3)를 전기적으로 연결할 수 있다. 제4 트랜지스터(ST4)는 게이트 신호를 기초로 턴-온됨으로써, 구동 전압 또는 고전위 전압을 제3 노드(N3)에 공급할 수 있다. 제4 트랜지스터(ST4)의 게이트 전극은 게이트 라인(GL)에 접속되고, 드레인 전극은 구동 전압 라인(VDDL)에 접속되며, 소스 전극은 제3 노드(N3)에 접속될 수 있다. 제4 트랜지스터(ST4)의 소스 전극은 제3 노드(N3)를 통해 제1 트랜지스터(ST1)의 드레인 전극, 및 제5 트랜지스터(ST5)의 소스 전극에 접속될 수 있다.
제5 트랜지스터(ST5)는 발광 제어 라인(EML)의 발광 제어 신호에 의해 턴-온되어 발광 소자(ED)와 제1 트랜지스터(ST1)의 드레인 전극인 제3 노드(N3)를 전기적으로 연결할 수 있다. 제5 트랜지스터(ST5)는 발광 제어 신호를 기초로 턴-온됨으로써, 발광 소자(ED)를 통과한 구동 전류를 제1 트랜지스터(ST1)에 공급할 수 있다. 제5 트랜지스터(ST5)의 게이트 전극은 발광 제어 라인(EML)에 접속되고, 드레인 전극은 제2 발광 소자(ED2)의 제2 전극에 접속되며, 소스 전극은 제3 노드(N3)에 접속될 수 있다. 제5 트랜지스터(ST5)의 소스 전극은 제3 노드(N3)를 통해 제1 트랜지스터(ST1)의 드레인 전극, 및 제4 트랜지스터(ST4)의 소스 전극에 접속될 수 있다.
제6 트랜지스터(ST6)는 발광 제어 라인(EML)의 발광 제어 신호에 의해 턴-온되어 제1 트랜지스터(ST1)의 소스 전극인 제2 노드(N2)와 저전위 라인(VSSL)을 전기적으로 연결할 수 있다. 제6 트랜지스터(ST6)는 발광 제어 신호를 기초로 턴-온됨으로써, 제2 노드(N2)의 전압을 저전위 전압으로 방전시킬 수 있다. 제6 트랜지스터(ST6)의 게이트 전극은 발광 제어 라인(EML)에 접속되고, 드레인 전극은 제2 노드(N2)에 접속되며, 소스 전극은 저전위 라인(VSSL)에 접속될 수 있다. 제6 트랜지스터(ST6)의 드레인 전극은 제2 노드(N2)를 통해 제1 트랜지스터(ST1)의 소스 전극, 제1 커패시터(C1)의 제2 커패시터 전극, 및 제3 트랜지스터(ST3)의 드레인 전극에 접속될 수 있다.
제1 커패시터(C1)는 제1 노드(N1) 및 제2 노드(N2) 사이에 접속될 수 있다. 제1 커패시터(C1)는 제1 노드(N1) 및 제2 노드(N2) 사이의 전위 차를 유지할 수 있다. 제1 커패시터(C1)의 제1 커패시터 전극은 제1 노드(N1)를 통해 제1 트랜지스터(ST1)의 게이트 전극 및 제2 트랜지스터(ST2)의 소스 전극에 접속될 수 있다. 제1 커패시터(C1)의 제2 커패시터 전극은 제2 노드(N2)를 통해 제1 트랜지스터(ST1)의 소스 전극, 제3 트랜지스터(ST3)의 드레인 전극, 및 제6 트랜지스터(ST6)의 드레인 전극에 접속될 수 있다.
발광 소자들(ED)은 제1 및 제2 발광 소자(ED1, ED2)를 포함할 수 있다. 제1 및 제2 발광 소자(ED1, ED2)는 직렬로 연결될 수 있다. 제1 및 제2 발광 소자(ED1, ED2)는 구동 전류를 수신하여 발광할 수 있다. 발광 소자(ED)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다. 발광 소자(ED)는 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode), 양자점 발광층을 포함하는 양자점 발광 소자(Quantum Dot LED), 초소형 발광 다이오드(Micro LED), 또는 무기 반도체를 포함하는 무기 발광 다이오드(Inorganic LED)일 수 있다.
제1 발광 소자(ED1)의 제1 전극은 구동 전압 라인(VDDL)에 접속되고 제1 발광 소자(ED1)의 제2 전극은 제4 노드(N4)에 접속될 수 있다. 제1 발광 소자(ED1)의 제1 전극은 구동 전압 라인(VDDL)으로부터 구동 전압 또는 고전위 전압을 수신할 수 있다. 제1 발광 소자(ED1)의 제2 전극은 제4 노드(N4)를 통해 제2 발광 소자(ED2)의 제1 전극에 접속될 수 있다.
제2 발광 소자(ED2)의 제1 전극은 제4 노드(N4)에 접속되고 제2 발광 소자(ED2)의 제2 전극은 제5 트랜지스터(ST5)의 드레인 전극에 접속될 수 있다.
도 17은 도 16의 표시 장치의 박막 트랜지스터층을 나타내는 평면도이고, 도 18은 도 17의 제1 화소를 나타내는 평면도이며, 도 19는 도 18의 선 VI-VI'을 따라 자른 단면도이다. 제2 및 제3 화소(SP2, SP3)의 화소 회로는 제1 화소(SP1)의 화소 회로와 동일한 구성을 가지므로, 제2 및 제3 화소(SP2, SP3)의 화소 회로에 대한 설명은 생략하기로 한다.
도 17 내지 도 19를 참조하면, 화소(SP)는 제1 내지 제3 화소(SP1, SP2, SP3)를 포함할 수 있다. 제1 내지 제3 화소(SP1, SP2, SP3) 각각은 화소 회로 및 발광 소자(ED)를 포함할 수 있다. 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 화소 회로는 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6) 및 제1 커패시터(C1)를 포함할 수 있다.
구동 전압 라인(VDDL)은 제1 구동 전압 라인(VDDL1) 및 제2 구동 전압 라인(VDDL2)을 포함할 수 있다. 제1 구동 전압 라인(VDDL1)은 제1 금속층(MTL1)에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 구동 전압 라인(VDDL1)은 제1 화소(SP1)의 화소 회로의 좌측에 배치될 수 있다. 제1 구동 전압 라인(VDDL1)은 제2 구동 전압 라인(VDDL2)에 구동 전압 또는 고전위 전압을 공급할 수 있다.
제2 구동 전압 라인(VDDL2)은 제3 금속층(MTL3)에 배치되어 제1 방향(X축 방향)으로 연장될 수 있다. 제2 구동 전압 라인(VDDL2)은 제2 초기화 전압 라인(VIL2)의 하측에 배치될 수 있다. 제2 구동 전압 라인(VDDL2)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제4 트랜지스터(ST4)에 접속될 수 있다.
저전위 라인(VSSL)은 제1 저전위 라인(VSSL1) 및 제2 저전위 라인(VSSL2)을 포함할 수 있다. 제1 저전위 라인(VSSL1)은 제1 금속층(MTL1)에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 저전위 라인(VSSL1)은 제2 화소(SP2)의 화소 회로의 좌측에 배치될 수 있다. 제1 저전위 라인(VSSL1)은 제2 저전위 라인(VSSL2)에 저전위 전압을 공급할 수 있다.
제2 저전위 라인(VSSL2)은 제3 금속층(MTL3)에 배치되어 제1 방향(X축 방향)으로 연장될 수 있다. 제2 저전위 라인(VSSL2)은 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로의 상측에 배치될 수 있다. 제2 저전위 라인(VSSL2)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제6 트랜지스터(ST6)에 접속될 수 있다.
초기화 전압 라인(VIL)은 제1 초기화 전압 라인(VIL1) 및 제2 초기화 전압 라인(VIL2)을 포함할 수 있다. 제1 초기화 전압 라인(VIL1)은 제1 금속층(MTL1)에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 초기화 전압 라인(VIL1)은 제3 화소(SP3)의 화소 회로의 좌측에 배치될 수 있다. 제1 초기화 전압 라인(VIL1)은 제2 초기화 전압 라인(VIL2)에 초기화 전압을 공급할 수 있다.
제2 초기화 전압 라인(VIL2)은 제3 금속층(MTL3)에 배치되어 제1 방향(X축 방향)으로 연장될 수 있다. 제2 초기화 전압 라인(VIL2)은 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로의 하측에 배치될 수 있다. 제2 초기화 전압 라인(VIL2)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제3 트랜지스터(ST3)에 접속될 수 있다.
데이터 라인(DL)은 제1 내지 제3 데이터 라인(DL1, DL2, DL3)을 포함할 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 데이터 라인(DL1)은 제1 화소(SP1)의 화소 회로의 우측에 배치되어, 데이터 전압을 제1 화소(SP1)의 화소 회로에 공급할 수 있다. 제2 데이터 라인(DL2)은 제2 화소(SP2)의 화소 회로의 우측에 배치되어, 데이터 전압을 제2 화소(SP2)의 화소 회로에 공급할 수 있다. 제3 데이터 라인(DL3)은 제3 화소(SP3)의 화소 회로의 우측에 배치되어, 데이터 전압을 제3 화소(SP3)의 화소 회로에 공급할 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 각각은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제2 트랜지스터(ST2)에 접속될 수 있다.
제1 트랜지스터(ST1)는 액티브 영역(ACT1), 게이트 전극(GE1), 드레인 전극(DE1), 및 소스 전극(SE1)을 포함할 수 있다. 제1 트랜지스터(ST1)의 액티브 영역(ACT1), 드레인 전극(DE1), 및 소스 전극(SE1)은 액티브층(ACTL)에 배치되고, 제1 트랜지스터(ST1)의 게이트 전극(GE1)은 제2 금속층(MTL2)에 배치될 수 있다. 제1 트랜지스터(ST1)의 게이트 전극(GE1)은 제2 금속층(MTL2)의 제1 커패시터 전극(CPE1)의 일 부분일 수 있고, 제1 트랜지스터(ST1)의 액티브 영역(ACT1)과 중첩할 수 있다.
제1 트랜지스터(ST1)의 게이트 전극(GE1)은 제3 금속층(MTL3)의 제3 연결 전극(CE3)을 통해 제2 트랜지스터(ST2)의 소스 전극(SE2)에 전기적으로 연결될 수 있다. 제1 트랜지스터(ST1)의 드레인 전극(DE1)은 제4 트랜지스터(ST4)의 소스 전극(SE4) 및 제5 트랜지스터(ST5)의 소스 전극(SE5)에 접속될 수 있다. 제1 트랜지스터(ST1)의 소스 전극(SE1)은 제6 트랜지스터(ST6)의 드레인 전극(DE6)에 접속될 수 있다. 제1 트랜지스터(ST1)의 소스 전극(SE1)은 제3 금속층(MTL3)에 배치된 제1 연결 전극(CE1)을 통해 제3 트랜지스터(ST3)의 드레인 전극에 전기적으로 연결될 수 있다.
제1 연결 전극(CE1)은 제1 금속층(MTL1)에 배치된 제2 커패시터 전극(CPE2)에 접속될 수 있다. 따라서, 제1 커패시터(C1)는 제1 커패시터 전극(CPE1) 및 제2 커패시터 전극(CPE2) 사이와 제1 커패시터 전극(CPE1) 및 제1 연결 전극(CE1) 사이에서 이중으로 형성될 수 있다.
제2 트랜지스터(ST2)는 액티브 영역(ACT2), 게이트 전극(GE2), 드레인 전극(DE2), 및 소스 전극(SE2)을 포함할 수 있다. 제2 트랜지스터(ST2)의 액티브 영역(ACT2), 드레인 전극(DE2), 및 소스 전극(SE2)은 액티브층(ACTL)에 배치되고, 제2 트랜지스터(ST2)의 게이트 전극(GE2)은 제2 금속층(MTL2)에 배치될 수 있다. 제2 트랜지스터(ST2)의 게이트 전극(GE2)은 제2 금속층(MTL2)의 보조 게이트 라인(BGL)의 일 부분일 수 있고, 제2 트랜지스터(ST2)의 액티브 영역(ACT2)과 중첩할 수 있다. 보조 게이트 라인(BGL)은 제3 금속층(MTL3)의 게이트 라인(GL)에 접속되어, 게이트 신호를 수신할 수 있다.
제2 트랜지스터(ST2)의 드레인 전극(DE2)은 제3 금속층(MTL3)의 제2 연결 전극(CE2)을 통해 제1 금속층(MTL1)의 제1 데이터 라인(DL1)에 전기적으로 연결될 수 있다. 제2 트랜지스터(ST2)의 드레인 전극(DE2)은 제1 데이터 라인(DL1)으로부터 제1 화소(SP1)의 데이터 전압을 수신할 수 있다.
제2 트랜지스터(ST2)의 소스 전극(SE2)은 제3 연결 전극(CE3)을 통해 제1 트랜지스터(ST1)의 게이트 전극(GE1)에 전기적으로 연결될 수 있다.
제3 트랜지스터(ST3)는 액티브 영역(ACT3), 게이트 전극(GE3), 드레인 전극(DE3), 및 소스 전극(SE3)을 포함할 수 있다. 제3 트랜지스터(ST3)의 액티브 영역(ACT3), 드레인 전극(DE3), 및 소스 전극(SE3)은 액티브층(ACTL)에 배치되고, 제3 트랜지스터(ST3)의 게이트 전극(GE3)은 제2 금속층(MTL2)에 배치될 수 있다. 제3 트랜지스터(ST3)의 게이트 전극(GE3)은 제2 금속층(MTL2)의 보조 게이트 라인(BGL)의 일 부분일 수 있고, 제3 트랜지스터(ST3)의 액티브 영역(ACT3)과 중첩할 수 있다.
제3 트랜지스터(ST3)의 드레인 전극(DE3)은 제3 금속층(MTL3)의 제1 연결 전극(CE1)을 통해 제1 트랜지스터(ST1)의 소스 전극(SE1)에 전기적으로 연결될 수 있다. 제3 트랜지스터(ST3)의 소스 전극(SE3)은 제3 금속층(MTL3)의 제2 초기화 전압 라인(VIL2)에 접속될 수 있다. 제3 트랜지스터(ST3)의 소스 전극(SE3)은 제2 초기화 전압 라인(VIL2)으로부터 초기화 전압을 수신할 수 있다.
제4 트랜지스터(ST4)는 액티브 영역(ACT4), 게이트 전극(GE4), 드레인 전극(DE4), 및 소스 전극(SE4)을 포함할 수 있다. 제4 트랜지스터(ST4)의 액티브 영역(ACT4), 드레인 전극(DE4), 및 소스 전극(SE4)은 액티브층(ACTL)에 배치되고, 제4 트랜지스터(ST4)의 게이트 전극(GE4)은 제2 금속층(MTL2)에 배치될 수 있다. 제4 트랜지스터(ST4)의 게이트 전극(GE4)은 제2 금속층(MTL2)의 보조 게이트 라인(BGL)의 일 부분일 수 있고, 제4 트랜지스터(ST4)의 액티브 영역(ACT4)과 중첩할 수 있다.
제4 트랜지스터(ST4)의 드레인 전극(DE4)은 제3 금속층(MTL3)의 제2 구동 전압 라인(VDDL2)에 접속될 수 있다. 제4 트랜지스터(ST4)의 소스 전극(SE4)은 제1 트랜지스터(ST1)의 드레인 전극(DE1) 및 제5 트랜지스터(ST5)의 소스 전극(SE5)에 접속될 수 있다.
제5 트랜지스터(ST5)는 액티브 영역(ACT5), 게이트 전극(GE5), 드레인 전극(DE5), 및 소스 전극(SE5)을 포함할 수 있다. 제5 트랜지스터(ST5)의 액티브 영역(ACT5), 드레인 전극(DE5), 및 소스 전극(SE5)은 액티브층(ACTL)에 배치되고, 제5 트랜지스터(ST5)의 게이트 전극(GE5)은 제2 금속층(MTL2)에 배치될 수 있다. 제5 트랜지스터(ST5)의 게이트 전극(GE5)은 제2 금속층(MTL2)의 보조 발광 제어 라인(BEL)의 일 부분일 수 있고, 제5 트랜지스터(ST5)의 액티브 영역(ACT5)과 중첩할 수 있다.
제5 트랜지스터(ST5)의 드레인 전극(DE5)은 제3 금속층(MTL3)의 캐소드 연결 전극(CCE)을 통해 발광 소자(ED)에 전기적으로 연결될 수 있다. 제5 트랜지스터(ST5)의 드레인 전극(DE5)은 발광 소자(ED)를 통과한 구동 전류를 수신할 수 있다. 제5 트랜지스터(ST5)의 소스 전극(SE5)은 제1 트랜지스터(ST1)의 드레인 전극(DE1) 및 제4 트랜지스터(ST4)의 소스 전극(SE4)에 접속될 수 있다.
제6 트랜지스터(ST6)는 액티브 영역(ACT6), 게이트 전극(GE6), 드레인 전극(DE6), 및 소스 전극(SE6)을 포함할 수 있다. 제6 트랜지스터(ST6)의 액티브 영역(ACT6), 드레인 전극(DE6), 및 소스 전극(SE6)은 액티브층(ACTL)에 배치되고, 제6 트랜지스터(ST6)의 게이트 전극(GE6)은 제2 금속층(MTL2)에 배치될 수 있다. 제6 트랜지스터(ST6)의 게이트 전극(GE6)은 제2 금속층(MTL2)의 보조 발광 제어 라인(BEL)의 일 부분일 수 있고, 제6 트랜지스터(ST6)의 액티브 영역(ACT6)과 중첩할 수 있다.
제6 트랜지스터(ST6)의 드레인 전극(DE6)은 제1 트랜지스터(ST1)의 소스 전극(SE1)에 접속될 수 있다. 제6 트랜지스터(ST6)의 소스 전극(SE6)은 제3 금속층(MTL3)의 제2 저전위 라인(VSSL2)에 접속될 수 있다. 제6 트랜지스터(ST6)의 소스 전극(SE6)은 제2 저전위 라인(VSSL2)으로부터 저전위 전압을 수신할 수 있다.
도 20은 또 다른 실시예에 따른 표시 장치의 발광 소자층을 나타내는 평면도이고, 도 21은 도 20의 선 VII-VII'을 따라 자른 단면도이다.
도 20 및 도 21을 참조하면, 발광 소자층(EDL)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EDL)은 제4 금속층(MTL4), 뱅크(BNK), 전자 수송층(ETL), 발광층(EL), 정공 수송층(HTL), 분리부(SEP), 및 제5 금속층(MTL5)을 포함할 수 있다.
제4 금속층(MTL4)은 박막 트랜지스터층(TFTL)의 비아층(VIA) 상에 배치될 수 있다. 제4 금속층(MTL4)은 제3 구동 전압 라인(VDDL3), 제1 화소(SP1)의 제1 화소 전극(PXR1) 및 제2 화소 전극(PXR2), 제2 화소(SP2)의 제1 화소 전극(PXG1) 및 제2 화소 전극(PXG2), 제3 화소(SP3)의 제1 화소 전극(PXB1) 및 제2 화소 전극(PXB2)을 포함할 수 있다.
뱅크(BNK)는 박막 트랜지스터층(TFTL)의 비아층(VIA) 및 제4 금속층(MTL4) 상에 배치될 수 있다. 뱅크(BNK)는 패터닝된 제4 금속층(MTL4)을 전기적으로 절연시킬 수 있다. 뱅크(BNK)는 복수의 오픈부를 포함할 수 있다. 복수의 오픈부 중 일부는 제4 금속층(MTL4)과 제5 금속층(MTL5)을 컨택시킬 수 있고, 복수의 오픈부 중 다른 일부는 발광 소자(ED)가 배치된 발광 영역에 해당할 수 있다.
분리부(SEP)는 뱅크(BNK)의 상면 상에 배치될 수 있다. 제5 금속층(MTL5)은 단일 공정으로 표시 영역(DA)의 전면에 형성될 수 있고, 분리부(SEP)에 의해 서로 분리될 수 있다. 분리부(SEP)는 제1 화소(SP1)의 제1 오픈부(OPR1) 및 제2 오픈부(OPR2)를 둘러쌀 수 있다. 분리부(SEP)는 제1 화소(SP1)의 제3 오픈부(OPR3) 및 제4 오픈부(OPR4)를 둘러쌀 수 있다. 분리부(SEP)는 제2 화소(SP2)의 제1 오픈부(OPG1) 및 제2 오픈부(OPG2)를 둘러쌀 수 있다. 분리부(SEP)는 제2 화소(SP2)의 제3 오픈부(OPG3) 및 제4 오픈부(OPG4)를 둘러쌀 수 있다. 분리부(SEP)는 제3 화소(SP3)의 제1 오픈부(OPB1) 및 제2 오픈부(OPB2)를 둘러쌀 수 있다. 분리부(SEP)는 제3 화소(SP3)의 제3 오픈부(OPB3) 및 제4 오픈부(OPB4)를 둘러쌀 수 있다.
예를 들어, 분리부(SEP)는 제1 화소(SP1)의 제1 컨택 전극(CTR1) 및 제2 컨택 전극(CTR2), 제2 화소(SP2)의 제1 컨택 전극(미도시) 및 제2 컨택 전극(미도시), 제3 화소(SP3)의 제1 컨택 전극(미도시) 및 제2 컨택 전극(미도시)을 분리시킬 수 있다.
제5 금속층(MTL5)은 제4 금속층(MTL4), 정공 수송층(HTL), 뱅크(BNK), 분리부(SEP) 상에 배치될 수 있다. 제5 금속층(MTL5)은 제1 화소(SP1)의 제1 컨택 전극(CTR1) 및 제2 컨택 전극(CTR2), 제2 화소(SP2)의 제1 컨택 전극 및 제2 컨택 전극, 제3 화소(SP3)의 제1 컨택 전극 및 제2 컨택 전극을 포함할 수 있다.
구동 전압 라인(VDDL)은 제1 구동 전압 라인(VDDL1), 제2 구동 전압 라인(VDDL2), 및 제3 구동 전압 라인(VDDL3)을 포함할 수 있다. 제3 구동 전압 라인(VDDL3)은 제4 금속층(MTL4)에 배치되어 제1 방향(X축 방향)으로 연장될 수 있다. 제3 구동 전압 라인(VDDL3)은 제1 화소(SP1)의 제1 오픈부(OPR1), 제2 화소(SP2)의 제1 오픈부(OPG1), 및 제3 화소(SP3)의 제1 오픈부(OPB1)와 중첩할 수 있다. 제3 구동 전압 라인(VDDL3)은 제3 금속층(MTL3)에 배치된 제2 구동 전압 라인(VDDL2) 및 제1 금속층(MTL1)에 배치된 제1 구동 전압 라인(VDDL1)으로부터 구동 전압 또는 고전위 전압을 수신할 수 있다. 제3 구동 전압 라인(VDDL3)은 제1 화소(SP1)의 제1 오픈부(OPR1)를 통해 제1 화소(SP1)의 제1 컨택 전극(CTR1)에 접속될 수 있다.
제1 화소(SP1)의 제1 컨택 전극(CTR1)은 제1 화소(SP1)의 제1 오픈부(OPR1) 및 제2 오픈부(OPR2) 상에 배치될 수 있다. 제1 컨택 전극(CTR1)은 제1 발광 소자(ED1)의 제1 전극에 해당할 수 있다.
제1 화소(SP1)의 제1 발광 소자(ED1)는 제1 화소(SP1)의 제2 오픈부(OPR2)에 배치될 수 있다. 제1 발광 소자(ED1)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제1 발광 소자(ED1)의 제1 전극은 제1 컨택 전극(CTR1)일 수 있고, 제1 발광 소자(ED1)의 제2 전극은 제1 화소 전극(PXR1)일 수 있다. 따라서, 제1 컨택 전극(CTR1)은 제1 발광 소자(ED1)의 애노드 전극일 수 있고, 제1 화소 전극(PXR1)은 제1 발광 소자(ED1)의 캐소드 전극일 수 있다.
제1 발광 소자(ED1)의 전자 수송층(ETL)은 제1 화소 전극(PXR1) 상에 배치되고, 발광층(EL)은 전자 수송층(ETL) 상에 배치될 수 있다. 정공 수송층(HTL)은 발광층(EL) 상에 배치되고, 제1 컨택 전극(CTR1)은 정공 수송층(HTL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제1 컨택 전극(CTR1)이 구동 전압 라인(VDDL)으로부터 구동 전압을 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
제1 화소(SP1)의 제1 화소 전극(PXR1)은 제1 화소(SP1)의 제2 오픈부(OPR2) 및 제3 오픈부(OPR3)와 중첩할 수 있다. 제2 오픈부(OPR2) 및 제3 오픈부(OPR3)는 분리부(SEP)를 사이에 두고 이격될 수 있다. 제1 화소(SP1)의 제1 화소 전극(PXR1)은 제1 발광 소자(ED1)의 제2 전극에 해당할 수 있고, 제3 오픈부(OPR3)를 통해 제1 화소(SP1)의 제2 컨택 전극(CTR2)에 접속될 수 있다.
제1 화소(SP1)의 제2 컨택 전극(CTR2)은 제1 화소(SP1)의 제3 오픈부(OPR3) 및 제4 오픈부(OPR4) 상에 배치될 수 있다. 제2 컨택 전극(CTR2)은 제2 발광 소자(ED2)의 제1 전극에 해당할 수 있다.
제1 화소(SP1)의 제2 발광 소자(ED2)는 제1 화소(SP1)의 제4 오픈부(OPR4)에 배치될 수 있다. 제2 발광 소자(ED2)는 제1 전극, 정공 수송층(HTL), 발광층(EL), 전자 수송층(ETL), 및 제2 전극을 포함할 수 있다. 제2 발광 소자(ED2)의 제1 전극은 제2 컨택 전극(CTR2)일 수 있고, 제2 발광 소자(ED2)의 제2 전극은 제2 화소 전극(PXR2)일 수 있다. 따라서, 제2 컨택 전극(CTR2)은 제2 발광 소자(ED2)의 애노드 전극일 수 있고, 제2 화소 전극(PXR2)은 제2 발광 소자(ED2)의 캐소드 전극일 수 있다.
제2 발광 소자(ED2)의 전자 수송층(ETL)은 제2 화소 전극(PXR2) 상에 배치되고, 발광층(EL)은 전자 수송층(ETL) 상에 배치될 수 있다. 정공 수송층(HTL)은 발광층(EL) 상에 배치되고, 제2 컨택 전극(CTR2)은 정공 수송층(HTL) 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있다. 제2 컨택 전극(CTR2)이 제1 발광 소자(ED1)를 통과한 구동 전류를 수신하면, 정공이 정공 수송층(HTL)을 통해 발광층(EL)으로 이동하고, 전자가 전자 수송층(ETL)을 통해 발광층(EL)으로 이동할 수 있다. 정공과 전자는 발광층(EL)에서 서로 결합하여 발광할 수 있다.
제2 화소 전극(PXR2)은 제3 금속층(MTL3)의 캐소드 연결 전극(CCE)을 통해 제1 화소(SP1)의 화소 회로에 전기적으로 연결될 수 있다. 제1 및 제2 발광 소자(ED1, ED2)를 통과한 구동 전류는 캐소드 연결 전극(CCE)을 통해 제1 화소(SP1)의 제5 트랜지스터(ST5)에 공급될 수 있다.
표시 장치(10)는 제1 화소(SP1)의 구동 전류를 동일 층에 배치되고 직렬 연결된 제1 및 제2 발광 소자(ED1, ED2)에 공급함으로써, 하나의 발광 소자를 포함하는 경우보다 발광 효율을 증가시킬 수 있고 구동 전류의 크기를 감소시킬 수 있다. 따라서, 표시 장치(10)는 소비 전력을 감소시킬 수 있다.
제2 및 제3 화소(SP2, SP3) 각각의 제1 및 제2 발광 소자(ED1, ED2)는 도 21에 도시된 제1 화소(SP1)의 제1 및 제2 발광 소자(ED1, ED2)와 동일한 방식으로 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
SP1, SP2, SP3: 제1 내지 제3 화소
DL1, DL2, DL3: 제1 내지 제3 데이터 라인
GL: 게이트 라인 VDL: 제1 전압 라인
HVDL: 수평 전압 라인 VVSL: 수직 전압 라인
VSL: 제2 전압 라인 VIL: 초기화 전압 라인
ED1, ED2: 제1 및 제2 발광 소자
PXR1, PXR2: 제1 화소의 제1 및 제2 화소 전극
PXG1, PXG2: 제2 화소의 제1 및 제2 화소 전극
PXB1, PXB2: 제3 화소의 제1 및 제2 화소 전극
CPX: 공통 화소 전극 CCT: 공통 캐소드 전극
CTR1, CTR2: 제1 화소의 제1 및 제2 컨택 전극
CTG1, CTG2: 제2 화소의 제1 및 제2 컨택 전극
CTB1, CTB2: 제3 화소의 제1 및 제2 컨택 전극
SEP1, SEP2: 제1 및 제2 분리부

Claims (20)

  1. 기판 상에 배치되어 적어도 하나의 트랜지스터를 포함하는 화소 회로;
    상기 화소 회로 상에 배치되어 상기 화소 회로에 전기적으로 연결된 제1 화소 전극;
    상기 제1 화소 전극 상에 배치되어 제1 내지 제4 오픈부를 포함하는 뱅크;
    상기 뱅크, 상기 제1 및 제2 오픈부 상에 배치되고, 상기 제1 오픈부를 통해 상기 제1 화소 전극에 컨택되는 제1 컨택 전극;
    상기 제1 화소 전극과 동일 층에 배치되어 상기 제2 및 제3 오픈부와 중첩하는 제2 화소 전극;
    상기 뱅크, 상기 제3 및 제4 오픈부 상에 배치되고, 상기 제3 오픈부를 통해 상기 제2 화소 전극에 컨택되는 제2 컨택 전극; 및
    상기 제2 화소 전극과 동일 층에 배치되어 상기 제4 오픈부와 중첩하는 공통 화소 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 컨택 전극에 해당하는 제1 전극, 및 상기 제2 화소 전극에 해당하는 제2 전극을 포함하는 제1 발광 소자; 및
    상기 제2 컨택 전극에 해당하는 제1 전극, 및 상기 공통 화소 전극에 해당하는 제2 전극을 포함하는 제2 발광 소자를 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 발광 소자는,
    상기 제2 화소 전극 상에 배치된 전자 수송층;
    상기 전자 수송층 상에 배치된 발광층; 및
    상기 발광층 및 상기 제1 컨택 전극 사이에 배치된 정공 수송층을 더 포함하는 표시 장치.
  4. 제2 항에 있어서,
    상기 제2 발광 소자는,
    상기 공통 화소 전극 상에 배치된 전자 수송층;
    상기 전자 수송층 상에 배치된 발광층; 및
    상기 발광층 및 상기 제2 컨택 전극 사이에 배치된 정공 수송층을 더 포함하는 표시 장치.
  5. 제2 항에 있어서,
    상기 뱅크 상에 배치되어 상기 제1 및 제2 컨택 전극을 분리시키는 분리부를 더 포함하는 표시 장치.
  6. 제1 항에 있어서,
    고전위 전압을 공급하는 제1 전압 라인;
    데이터 전압을 공급하는 데이터 라인; 및
    초기화 전압을 공급하는 초기화 전압 라인을 더 포함하고,
    상기 화소 회로는,
    제1 노드의 전압을 기초로 상기 제1 전압 라인 및 상기 제1 화소 전극을 전기적으로 연결하는 제1 트랜지스터;
    제1 게이트 신호를 기초로 상기 데이터 라인 및 상기 제1 트랜지스터의 게이트 전극을 전기적으로 연결하는 제2 트랜지스터; 및
    상기 제1 게이트 신호와 다른 제2 게이트 신호를 기초로 상기 초기화 전압 라인 및 상기 제1 화소 전극을 전기적으로 연결하는 제3 트랜지스터를 포함하는 표시 장치.
  7. 제6 항에 있어서,
    저전위 전압을 공급하는 수직 전압 라인을 더 포함하고,
    상기 공통 화소 전극은 상기 수직 전압 라인에 전기적으로 연결되는 표시 장치.
  8. 기판 상에 배치되어 적어도 하나의 트랜지스터를 포함하는 화소 회로;
    상기 화소 회로 상에 배치되어 상기 화소 회로에 전기적으로 연결된 제1 화소 전극;
    상기 제1 화소 전극 상에 배치되어 제1 내지 제3 오픈부 및 전원 오픈부를 포함하는 뱅크;
    상기 뱅크, 상기 제1 및 제2 오픈부 상에 배치된 컨택 전극;
    상기 제1 화소 전극과 동일 층에 배치되어 상기 제2 및 제3 오픈부와 중첩하고, 상기 제2 오픈부를 통해 상기 컨택 전극에 컨택되는 제2 화소 전극;
    상기 뱅크, 상기 제3 오픈부, 및 상기 전원 오픈부 상에 배치된 공통 캐소드 전극; 및
    상기 제2 화소 전극과 동일 층에 배치되어 상기 전원 오픈부와 중첩하고, 상기 전원 오픈부를 통해 상기 공통 캐소드 전극에 컨택되는 공통 화소 전극을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 화소 전극에 해당하는 제1 전극, 및 상기 컨택 전극에 해당하는 제2 전극을 포함하는 제1 발광 소자; 및
    상기 제2 화소 전극에 해당하는 제1 전극, 및 상기 공통 캐소드 전극에 해당하는 제2 전극을 포함하는 제2 발광 소자를 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 발광 소자는,
    상기 제1 화소 전극 상에 배치된 정공 수송층;
    상기 정공 수송층 상에 배치된 발광층; 및
    상기 발광층 및 상기 컨택 전극 사이에 배치된 전자 수송층을 더 포함하는 표시 장치.
  11. 제9 항에 있어서,
    상기 제2 발광 소자는,
    상기 제2 화소 전극 상에 배치된 정공 수송층;
    상기 정공 수송층 상에 배치된 발광층; 및
    상기 발광층 및 상기 공통 캐소드 전극 사이에 배치된 전자 수송층을 더 포함하는 표시 장치.
  12. 제9 항에 있어서,
    상기 뱅크 상에 배치되어 상기 컨택 전극 및 상기 공통 캐소드 전극을 분리시키는 분리부를 더 포함하는 표시 장치.
  13. 제8 항에 있어서,
    저전위 전압을 공급하는 수직 전압 라인을 더 포함하고,
    상기 공통 화소 전극은 상기 수직 전압 라인에 전기적으로 연결되는 표시 장치.
  14. 기판 상에 배치되어 적어도 하나의 트랜지스터를 포함하는 화소 회로;
    상기 화소 회로 상에 배치되어 고전위 전압을 공급하는 구동 전압 라인;
    상기 구동 전압 라인 상에 배치되어 제1 내지 제4 오픈부를 포함하는 뱅크;
    상기 뱅크, 상기 제1 및 제2 오픈부 상에 배치되고, 상기 제1 오픈부를 통해 상기 구동 전압 라인에 컨택되는 제1 컨택 전극;
    상기 구동 전압 라인과 동일 층에 배치되어 상기 제2 및 제3 오픈부와 중첩하는 제1 화소 전극;
    상기 뱅크, 상기 제3 및 제4 오픈부 상에 배치되고, 상기 제3 오픈부를 통해 상기 제1 화소 전극에 컨택되는 제2 컨택 전극; 및
    상기 제1 화소 전극과 동일 층에 배치되어 상기 제4 오픈부와 중첩하는 제2 화소 전극을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 컨택 전극에 해당하는 제1 전극, 및 상기 제1 화소 전극에 해당하는 제2 전극을 포함하는 제1 발광 소자; 및
    상기 제2 컨택 전극에 해당하는 제1 전극, 및 상기 제2 화소 전극에 해당하는 제2 전극을 포함하는 제2 발광 소자를 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 발광 소자는,
    상기 제1 화소 전극 상에 배치된 전자 수송층;
    상기 전자 수송층 상에 배치된 발광층; 및
    상기 발광층 및 상기 제1 컨택 전극 사이에 배치된 정공 수송층을 더 포함하는 표시 장치.
  17. 제15 항에 있어서,
    상기 제2 발광 소자는,
    상기 제2 화소 전극 상에 배치된 전자 수송층;
    상기 전자 수송층 상에 배치된 발광층;
    상기 발광층 및 상기 제2 컨택 전극 사이에 배치된 정공 수송층을 더 포함하는 표시 장치.
  18. 제15 항에 있어서,
    상기 뱅크 상에 배치되어 상기 제1 및 제2 컨택 전극을 분리시키는 분리부를 더 포함하는 표시 장치.
  19. 제15 항에 있어서,
    데이터 전압을 공급하는 데이터 라인;
    초기화 전압을 공급하는 초기화 전압 라인; 및
    저전위 전압을 공급하는 저전위 라인을 더 포함하고,
    상기 화소 회로는,
    제1 노드의 전압을 기초로 구동 전류를 제어하는 제1 트랜지스터;
    게이트 신호를 기초로 상기 데이터 라인 및 상기 제1 트랜지스터의 게이트 전극을 전기적으로 연결하는 제2 트랜지스터;
    상기 게이트 신호를 기초로 상기 초기화 전압 라인 및 상기 제1 트랜지스터의 소스 전극을 전기적으로 연결하는 제3 트랜지스터;
    상기 게이트 신호를 기초로 상기 구동 전압 라인 및 상기 제1 트랜지스터의 드레인 전극을 전기적으로 연결하는 제4 트랜지스터;
    발광 제어 신호를 기초로 상기 제2 발광 소자의 제2 전극 및 상기 제1 트랜지스터의 드레인 전극을 전기적으로 연결하는 제5 트랜지스터; 및
    상기 발광 제어 신호를 기초로 상기 제1 트랜지스터의 소스 전극 및 상기 저전위 라인을 전기적으로 연결하는 제6 트랜지스터를 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 화소 전극은 상기 제5 트랜지스터의 드레인 전극에 전기적으로 연결되는 표시 장치.
KR1020230032769A 2022-10-11 2023-03-13 표시 장치 KR20240051001A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/450,550 US20240121993A1 (en) 2022-10-11 2023-08-16 Display device
CN202311221713.6A CN117881237A (zh) 2022-10-11 2023-09-21 显示装置
EP23202758.1A EP4355060A1 (en) 2022-10-11 2023-10-10 Display device
JP2023175990A JP2024056661A (ja) 2022-10-11 2023-10-11 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220130100 2022-10-11
KR1020220130100 2022-10-11

Publications (1)

Publication Number Publication Date
KR20240051001A true KR20240051001A (ko) 2024-04-19

Family

ID=90882221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230032769A KR20240051001A (ko) 2022-10-11 2023-03-13 표시 장치

Country Status (1)

Country Link
KR (1) KR20240051001A (ko)

Similar Documents

Publication Publication Date Title
US10620498B2 (en) Display panel and display device with connecting portion formed in fan-out region
KR20200031738A (ko) 표시 장치
CN113498534B (zh) 显示基板及其驱动方法、显示装置
KR20240051001A (ko) 표시 장치
EP4355060A1 (en) Display device
KR20230128183A (ko) 표시 장치
EP4369402A2 (en) Display device
CN219575141U (zh) 显示设备
KR20240023347A (ko) 표시 장치
KR20230161018A (ko) 표시 장치
CN117881237A (zh) 显示装置
KR20230117003A (ko) 표시 장치
EP4227935A1 (en) Display device
KR20240071434A (ko) 표시 장치
KR20240050994A (ko) 표시 장치
KR20230064645A (ko) 표시 장치
KR20240059740A (ko) 표시 장치
EP4354418A1 (en) Display device
US20240120346A1 (en) Display device
KR20230151584A (ko) 표시 장치
EP4354420A1 (en) Display device
KR20240017201A (ko) 표시 장치 및 이의 제조 방법
KR20230126288A (ko) 표시 장치
KR20240050992A (ko) 표시 장치
CN117881238A (zh) 显示装置