CN118039763A - Led芯片制备方法及led芯片 - Google Patents
Led芯片制备方法及led芯片 Download PDFInfo
- Publication number
- CN118039763A CN118039763A CN202211356486.3A CN202211356486A CN118039763A CN 118039763 A CN118039763 A CN 118039763A CN 202211356486 A CN202211356486 A CN 202211356486A CN 118039763 A CN118039763 A CN 118039763A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- electrode
- transparent conductive
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 238000003491 array Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 238000001312 dry etching Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 17
- 239000000460 chlorine Substances 0.000 claims description 11
- 238000001704 evaporation Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052801 chlorine Inorganic materials 0.000 claims description 8
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 5
- 239000011259 mixed solution Substances 0.000 claims description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000004134 energy conservation Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 Indium Tin metal Oxide Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本发明涉及一种LED芯片制备方法及LED芯片，所述方法包括：提供带有外延层的衬底，外延层包括依次层叠在衬底上的第一半导体层、发光层和第二半导体层；于第二半导体层上形成图形化氧化硅掩膜层，图形化氧化硅掩膜层中形成有露出第二半导体层的电极填充区和沟道蚀刻区；于第二半导体层上形成位于电极填充区的透明导电层；于透明导电层上制作第一电极，第一电极包覆透明导电层；于沟道蚀刻区上刻蚀第二半导体层至第一半导体层背离衬底的一面，形成位于第一半导体层上的多个阵列的发光单元；于第一半导体层背离衬底的一面制作第二电极。本发明利用氧化硅掩膜层，可制备更小尺寸的LED芯片，使屏幕的像素间距更小，显示效果更佳。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种LED芯片制备方法及LED芯片。
背景技术
微型发光二极管(Micro LED)的优势在于既继承了无机LED的高效率、高亮度、高可靠度及反应时间快等特点，又具有自发光无需背光源的特性，体积小、轻薄，还能轻易实现节能的效果。MicroLED最大的优势都来自于它具有微米等级的间距，每一点画素(pixel)都能定址控制及单点驱动发光。比起其他LED，发光效率上，目前Micro LED最高，且还在大幅提升空间；发光能量密度上，Micro LED最高，且还有提升空间。前者，有利于显示设备的节能，其功率消耗量约为LCD的10％、OLED的50％；后者则可以节约显示设备有限的表面积，并部署更多的传感器，目前的理论结果是，Micro LED和OLED比较，达到同等显示器亮度，只需要后者10％左右的涂覆面积。
垂直结构的微型发光二极管芯片是制备微型发光二极管的基础，MicroLED显示屏的像素面积受MicroLED芯片尺寸的制约，MicroLED芯片尺寸越小，屏的像素密度越大，屏的亮度越高，显示效果越佳。因此，如何有效控制芯片尺寸，制备更小尺寸的LED芯片，成为亟需解决的问题。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种LED芯片制备方法及LED芯片，旨在解决如何制备更小尺寸LED芯片的技术问题。
一种LED芯片制备方法，包括：
提供带有外延层的衬底，所述外延层包括依次层叠在衬底上的第一半导体层、发光层和第二半导体层；
于所述第二半导体层上形成图形化氧化硅掩膜层，所述图形化氧化硅掩膜层中形成有露出所述第二半导体层的电极填充区和沟道蚀刻区；
于所述第二半导体层上形成位于电极填充区的透明导电层；
于所述透明导电层上制作第一电极，所述第一电极包覆透明导电层；
于所述沟道蚀刻区上刻蚀第二半导体层至第一半导体层背离衬底的一面，并形成多个阵列的发光单元；
于所述第一半导体层背离衬底的一面制作第二电极。
上述LED芯片制备方法，通过提供带有外延层的衬底，外延层包括依次层叠在衬底上的第一半导体层、发光层和第二半导体层，于第二半导体层上形成图形化氧化硅掩膜层，利用图形化氧化硅掩膜层具有的电极填充区和沟道蚀刻区，在电极填充区处沉积透明导电层，并在透明导电层上制作第一电极；在沟道蚀刻区处刻蚀第二半导体层至第一半导体层，并在第一半导体层上制作第二电极，本发明利用氧化硅掩膜层可起到对芯片最终尺寸的限制，从而制备更小尺寸的LED，进而使MicroLED屏幕的像素间距更小，显示效果更佳。
可选地，所述透明导电层的尺寸大于所述电极填充区的尺寸，且小于所述发光单元的尺寸。
可选地，所述发光单元的尺寸范围为3～10微米，所述电极填充区的尺寸范围为1～8微米，所述透明导电层的尺寸范围为2～9微米，所述透明导电层的厚度为500～10000A。
上述LED芯片制备方法，可将发光单元的最小尺寸限定至3微米。
可选地，于所述第二半导体层上形成图形化氧化硅掩膜层，包括：
于所述第二半导体层上沉积氧化硅层；
光刻掩膜层图形，并湿法腐蚀所述氧化硅层以形成图形化氧化硅掩膜层；所述湿法腐蚀的腐蚀溶液包括氢氟酸和氟化铵的混合溶液。
上述LED芯片制备方法，通过沉积氧化硅层，并光刻所需的掩膜层图形，根据掩膜层图形对氧化硅层进行湿法腐蚀，可以方便快速地在第二半导体层上形成图形化氧化硅掩膜层。
可选地，于所述第二半导体层上形成位于电极填充区的透明导电层，包括：
于所述第二半导体层上溅射导电膜层；
光刻导电膜层图形，并干法刻蚀所述导电膜层以形成透明导电层；所述干法刻蚀的刻蚀气体包括氯气或氯化硼。
上述LED芯片制备方法，通过溅射导电膜层，在导电膜层上光刻导电膜层图形，利用光刻导电膜层图形对导电膜层进行干法刻蚀，可以方便快速地在第二半导体层上形成位于电极填充区的透明导电层。
可选地，所述透明导电层的厚度大于所述图形化氧化硅掩膜层的厚度，所述透明导电层在衬底上的投影面积小于所述图形化氧化硅掩膜层在衬底上的投影面积。
上述LED芯片制备方法，能够获得所需的透明导电层，并利用透明导电层与外延层形成良好的欧姆接触，使电流分布均匀，以降低透明导电层与第二半导体层的接触电组。
可选地，所述透明导电层的厚度为500～10000A。
如此，利用透明导电层使电流更好地扩展到芯片的整个面域，使电流分布均匀。透明导电层的厚度太厚会影响出光效率，太薄电压又比较高。
可选地，于所述透明导电层上制作第一电极，包括：
于所述透明导电层上以负胶光刻第一电极图形，并蒸镀形成第一电极。
上述LED芯片制备方法，通过在透明导电层上采用负胶光刻第一电极图形，并采用蒸镀和剥离金属去胶的方式，可以方便快速地在透明导电层上形成第一电极。
可选地，于所述沟道蚀刻区上刻蚀第二半导体层至第一半导体层背离衬底的一面，并形成多个阵列的发光单元，包括：
于所述第二半导体层上光刻台阶化图形，并干法刻蚀所述第二半导体层至第一半导体层背离衬底的一面；所述干法刻蚀的刻蚀气体包括氯气或氯化硼。
上述LED芯片制备方法，通过在第二半导体层上光刻台阶化图形，利用台阶化图形对第二半导体层进行干法刻蚀，且从第二半导体层刻蚀至第一半导体层背离衬底的一面，可以方便快速地形成位于第一半导体层上的多个阵列的发光单元。
可选地，于所述第一半导体层背离衬底的一面制作第二电极，包括：
于所述第一半导体层背离衬底的一面上以负胶光刻第二电极图形，并蒸镀形成第二电极。
上述LED芯片制备方法，通过在第一半导体层背离衬底的一面采用负胶光刻第二电极图形，并采用蒸镀和剥离金属去胶的方式，可以方便快速地在第一半导体层上形成第二电极。
基于同样的发明构思，本申请还提供一种LED芯片，所述LED芯片采用如上所述的LED芯片制备方法制得。
上述LED芯片，通过所述LED芯片制备方法制备，能够获得更小尺寸的LED芯片，进而使MicroLED屏幕的像素间距更小，显示效果更佳。
附图说明
图1为本发明一实施例的LED芯片制备方法的流程图；
图2为本发明一实施例的LED芯片制备过程示意图一；
图3为本发明一实施例的LED芯片制备过程示意图二；
图4为本发明一实施例的LED芯片制备过程示意图三；
图5为本发明一实施例的LED芯片制备过程示意图四；
图6为本发明一实施例的LED芯片制备过程示意图五；
图7为本发明一实施例的LED芯片制备过程示意图六；
图8为本发明一实施例的LED芯片的结构俯视示意图。
附图标号：10-衬底；11-第一半导体层；12-发光层；13-第二半导体层；14-图形化氧化硅掩膜层；141-电极填充区；142-沟道蚀刻区；15-透明导电层；16-第一电极；17-第二电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。
这里参考作为本申请的理想实施例(和/或中间结构)的制备过程中截面结构示意图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
发光二极管(LED)，是一种能发光的半导体电子元件，可作为一种高效、环保、绿色新型固态的照明光源。微型发光二极管(MicroLED)是指边长在10～100微米的超小发光二极管，常应用于需要较高分辨率、高对比度的发光设备中。垂直结构的微型发光二极管芯片则是制备微型发光二极管的基础结构，垂直结构的微型发光二极管芯片包括外延片与P、N电极，外延片至少包括支撑衬底及依次层叠在支撑衬底上的N型层、发光层、P型层，外延片上设有透明导电层，P型层的边缘具有延伸至P型层的环形凹槽，透明导电层位于P型层上且透明导电层在支撑衬底上的正投影面积小于P型层在支撑衬底上的正投影面积，P电极与N电极分别连通至透明导电层与N型层。MicroLED显示屏的像素面积受MicroLED芯片尺寸的制约，MicroLED芯片尺寸越小，屏的像素密度越大，屏的亮度越高。因此，为了提高屏幕分辨率，需要寻求制备更小尺寸的LED芯片的制备方法。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
参阅图1，图1是本发明实施例提供的LED芯片制备方法流程图。由图1可知，本申请的一个实施例提供了一种LED芯片制备方法，具体包括如下步骤：
S10：提供带有外延层的衬底10，所述外延层包括依次层叠在衬底10上的第一半导体层11、发光层12和第二半导体层13；
S20：于所述第二半导体层13上形成图形化氧化硅掩膜层14，所述图形化氧化硅掩膜层14中形成有露出所述第二半导体层13的电极填充区141和沟道蚀刻区142；
S30：于所述第二半导体层13上形成位于电极填充区141的透明导电层15；
S40：于所述透明导电层15上制作第一电极16，所述第一电极16包覆透明导电层15；
S50：于所述沟道蚀刻区142上刻蚀第二半导体层13至第一半导体层11背离衬底10的一面，并形成多个阵列的发光单元；
S60：于所述第一半导体层11背离衬底10的一面制作第二电极17。
上述LED芯片制备方法，通过提供带有外延层的衬底10，外延层包括依次层叠在衬底10上的第一半导体层11、发光层12和第二半导体层13，于第二半导体层13上形成图形化氧化硅掩膜层14，利用图形化氧化硅掩膜层14具有的电极填充区141和沟道蚀刻区142，在电极填充区141处沉积透明导电层15，并在透明导电层15上制作第一电极16；在沟道蚀刻区142处刻蚀第二半导体层13至第一半导体层11，在第一半导体层11上制作第二电极17，本发明利用图形化氧化硅掩膜层14可起到对芯片最终尺寸的限制，从而制备更小尺寸的LED，进而使MicroLED屏幕的像素间距更小，显示效果更佳。
需要说明的是，本申请中衬底10的表面为衬底10用于层叠第一半导体层11的表面。本申请中所提到的依次层叠的方向均为由衬底10指向第二半导体层13的方向。本申请中所涉及到的结构的厚度均指该结构在垂直于衬底10的表面的方向上的厚度。本申请中所提供的实施方式中，透明导电层15可用于走线连接第一电极16。
具体的，在步骤S10中，请参阅图1中的S10步骤及图2，提供带有外延层的衬底10。
在一些实施方式中，所述衬底10例如可以为蓝宝石衬底。在另一些实施方式中，所述衬底10还可以为硅衬底、碳化硅衬底、砷化镓衬底中的任一种。
外延技术是指在具有一定结晶取向的原有晶体(一般称为衬底)上向“外”延伸出并按一定晶体学方向生长薄膜的方法,这个延续生长出的晶体层被称为外延层。本申请中，所述外延层包括依次层叠在衬底10上的第一半导体层11、发光层12和第二半导体层13。即在衬底10表面依次沉积形成第一半导体层11、发光层12和第二半导体层13。
示例性地，所述第一半导体层11包括N型氮化镓层(N-GaN)，所述发光层12包括多量子阱层(multiple quantum well，MQW)，所述第二半导体层13包括P型氮化镓层(P-GaN)。其中，氮化镓GaN是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料,已经广泛使用在发光二极管、场效应管等半导体器件上。
在步骤S20中，请参阅图1中的S20步骤及图3，于所述第二半导体层13上形成图形化氧化硅掩膜层14，包括：
于所述第二半导体层13上沉积氧化硅层；
光刻掩膜层图形，并湿法腐蚀所述氧化硅层以形成图形化氧化硅掩膜层14；所述湿法腐蚀的腐蚀溶液包括氢氟酸和氟化铵(HF和NH4F)的混合溶液。
在一些实施方式中，可以采用等离子体增强化学气相沉积(PECVD-PlasmaEnhanced Chemical Vapor Deposition))工艺在第二半导体上沉积一层氧化硅层。氧化硅层的厚度可以根据实际需要进行设定。具体的，氧化硅层的厚度可以为500～3000A。
在氧化硅层远离第二半导体层13的一面涂覆光刻胶，本实施例中可以采用正胶光刻掩膜层图形。在其他实施方式中也可采用负胶，具体不作限定。采用湿法腐蚀的方法，利用掩膜层图形对氧化硅层进行湿法腐蚀，腐蚀完成后去除光刻胶即可得到图形化氧化硅掩膜层14。所述图形化氧化硅掩膜层14具有露出所述第二半导体层13的电极填充区141和沟道蚀刻区142。
示例性地，腐蚀溶液可以包括HF/NH4F的混合溶液，能够保证对氧化硅层的充分腐蚀。湿法腐蚀的腐蚀时间根据实际需求设定。
在步骤S30中，请参阅图1中的S30步骤及图4，于所述第二半导体层13上形成位于电极填充区141的透明导电层15，包括：
于所述第二半导体层13上溅射导电膜层；
光刻导电膜层图形，并干法刻蚀所述导电膜层以形成透明导电层15；所述干法刻蚀的刻蚀气体包括氯气或氯化硼。
示例地，透明导电层15可以为ITO层(Indium Tin Oxide，氧化铟锡膜或者纳米铟锡金属氧化物)，ITO是一种透明的电极材料，具有高导电率、高透过率、高机械硬度和良好的化学稳定性，用作透明导电薄膜，ITO作用是使电极与外延层形成很好的欧姆接触，若不用ITO的话会使电流在电极表面扩散，不能使电流很好的通到电极里面，造成VF偏高，影响电极的电化学性能。ITO是形成电流扩展层，使电流分布均匀。
在一些实施方式中，可以采用金属有机化学气相沉积(MOCVD Metal-organicChemical Vapor Deposition)或物理气相沉积或等离子溅射工艺或其他方式在第二半导体层13上制备ITO层，以保证后续得到的ITO层质量较佳。本实施例中，采用溅射机台在第二半导体层13上溅射形成ITO层。
在导电膜层(本实施例为ITO层)上均匀涂覆光刻胶，可以采用正胶光刻导电膜层图形。采用干法刻蚀的方法，例如ICP(Inductively Couple Plasma Etch电感耦合等离子体刻蚀)的刻蚀方式，利用导电膜层图形对导电膜层进行干法刻蚀，刻蚀完成后去除光刻胶即可得到透明导电层15。示例性地，所述干法刻蚀的刻蚀气体包括Cl2(氯气)或BCl3(氯化硼)。
所述透明导电层15的厚度大于所述图形化氧化硅掩膜层14的厚度，所述透明导电层15在衬底10上的投影面积小于所述图形化氧化硅掩膜层14在衬底10上的投影面积，且透明导电层15在衬底10上的投影面积大于图形化氧化硅掩膜层14的电极填充区141在衬底10上的投影面积，芯片尺寸仅受图形化氧化硅掩膜层14的限制，可以做到很小的尺寸(例如5×5um)。
所述透明导电层15的尺寸大于所述电极填充区141的尺寸，且小于所述发光单元的尺寸。具体的，所述发光单元的尺寸范围为3～10微米，所述电极填充区141的尺寸范围为1～8微米，所述透明导电层15的尺寸范围为2～9微米。
示例性地，透明导电层15的厚度可以为500～10000A。利用透明导电层15能够使电流更好地扩展到芯片的整个面域，使电流分布均匀。透明导电层15的厚度太厚会影响出光效率，太薄电压又比较高。采用上述尺寸的透明导电层15，具有良好的透光性，可以促进外延层中的电流扩散而不影响出光，可以保证得到的芯片质量较好。
在步骤S40中，请参阅图1中的S40步骤及图5，于所述透明导电层15上制作第一电极16，所述第一电极16包覆透明导电层15，包括：
于所述透明导电层15上制作第一电极16，包括：
于所述透明导电层15上以负胶光刻第一电极图形，并蒸镀形成第一电极16。
在一些实施方式中，在透明导电层15上采用负胶光刻第一电极图形(具体包括匀胶、前烘、曝光、显影等光刻步骤)，利用蒸镀机台的电子束蒸发沉积P金属电极，经过蒸镀后的片源，通过剥离工艺剥离电极位置之外的金属，并去除光刻胶后，即可得到第一电极16。所述第一电极16包覆透明导电层15，且第一电极16在衬底10上的投影面积小于图形化氧化硅掩膜层14在衬底10上的投影面积。在其他实施例中，也可采用其他现有公知技术(例如溅射方式)制作第一电极16。
示例性地，所述第一电极可为P电极。形成第一电极16的材料可以包括但不限于Ti、Pt、Au、Cr、Al和Ni中的一种或几种的组合。示例性地，所述第一电极16的厚度可以为0.5～2um。
在步骤S50中，请参阅图1中的S50步骤及图6和图8，于所述沟道蚀刻区142上刻蚀第二半导体层13至第一半导体层11背离衬底10的一面，并形成多个阵列的发光单元，包括：
于所述第二半导体层13上光刻台阶化图形，并干法刻蚀所述第二半导体层13至第一半导体层11背离衬底10的一面；所述干法刻蚀的刻蚀气体包括氯气Cl2或氯化硼BCl3。
在一些实施方式中，使用光刻胶在第二半导体层13的沟道蚀刻区142上进行涂覆匀胶，可采用正胶或负胶进行MESA图形光刻。采用干法刻蚀的方法，例如ICP(电感耦合等离子体刻蚀)的刻蚀方式，利用MESA图形对第二半导体层13刻蚀至第一半导体层11，即刻蚀未被图形化氧化硅掩膜层14覆盖的第二半导体层13并延伸至第一半导体层11，并暴露出第一半导体层11，本实施例为刻蚀P-GaN层并延伸至N-GaN层，刻蚀完成后去除光刻胶。示例性地，所述干法刻蚀的刻蚀气体包括氯气Cl2或氯化硼BCl3。
在步骤S60中，请参阅图1中的S60步骤及图7和图8，于所述第一半导体层11背离衬底10的一面制作第二电极17，包括：
于所述第一半导体层11背离衬底10的一面上以负胶光刻第二电极图形，并蒸镀形成第二电极17。
具体的，在第一半导体层11背离衬底10的一面上采用负胶光刻第二电极图形(具体包括匀胶、前烘、曝光、显影等光刻步骤)，利用蒸镀机台的电子束蒸发沉积N金属电极，经过蒸镀后的片源，通过剥离工艺剥离电极位置之外的金属，并去除光刻胶后，即可得到第二电极17。在其他实施例中，也可也采用其他现有公知技术(例如溅射方式)制作第二电极17。
示例性地，所述第二电极可为N电极。形成第二电极17的材料可以包括但不限于Ti、Pt、Au、Cr、Al和Ni中的一种或几种的组合。示例性地，所述第二电极17的厚度可以为1～3um。
基于同样的发明构思，本申请还提供一种LED芯片，所述LED芯片可以采用如上所述的任一实施例中的LED芯片制备方法制得。具体的，该LED芯片包括：衬底10、第一半导体层11、发光层12、第二半导体层13、图形化氧化硅掩膜层14、透明导电层15、第一电极16和第二电极17。所述LED芯片，通过所述LED芯片制备方法制备，能够获得更小尺寸的LED芯片，进而使MicroLED屏幕的像素间距更小，显示效果更佳。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种LED芯片制备方法，其特征在于，包括：
提供带有外延层的衬底，所述外延层包括依次层叠在衬底上的第一半导体层、发光层和第二半导体层；
于所述第二半导体层上形成图形化氧化硅掩膜层，所述图形化氧化硅掩膜层中形成有露出所述第二半导体层的电极填充区和沟道蚀刻区；
于所述第二半导体层上形成位于电极填充区的透明导电层；
于所述透明导电层上制作第一电极，所述第一电极包覆透明导电层；
于所述沟道蚀刻区上刻蚀第二半导体层至第一半导体层背离衬底的一面，并形成多个阵列的发光单元；
于所述第一半导体层背离衬底的一面制作第二电极。
2.如权利要求1所述的LED芯片制备方法，其特征在于，所述透明导电层的尺寸大于所述电极填充区的尺寸，且小于所述发光单元的尺寸。
3.如权利要求2所述的LED芯片制备方法，其特征在于，所述发光单元的尺寸范围为3～10微米，所述电极填充区的尺寸范围为1～8微米，所述透明导电层的尺寸范围为2～9微米，所述透明导电层的厚度为500～10000A。
4.如权利要求1所述的LED芯片制备方法，其特征在于，于所述第二半导体层上形成图形化氧化硅掩膜层，包括：
于所述第二半导体层上沉积氧化硅层；
光刻掩膜层图形，并湿法腐蚀所述氧化硅层以形成图形化氧化硅掩膜层；所述湿法腐蚀的腐蚀溶液包括氢氟酸和氟化铵的混合溶液。
5.如权利要求1所述的LED芯片制备方法，其特征在于，于所述第二半导体层上形成位于电极填充区的透明导电层，包括：
于所述第二半导体层上溅射导电膜层；
光刻导电膜层图形，并干法刻蚀所述导电膜层以形成透明导电层；所述干法刻蚀的刻蚀气体包括氯气或氯化硼。
6.如权利要求1所述的LED芯片制备方法，其特征在于，所述透明导电层的厚度大于所述图形化氧化硅掩膜层的厚度，所述透明导电层在衬底上的投影面积小于所述图形化氧化硅掩膜层在衬底上的投影面积。
7.如权利要求1所述的LED芯片制备方法，其特征在于，于所述透明导电层上制作第一电极，包括：
于所述透明导电层上以负胶光刻第一电极图形，并蒸镀形成第一电极。
8.如权利要求1所述的LED芯片制备方法，其特征在于，于所述沟道蚀刻区上刻蚀第二半导体层至第一半导体层背离衬底的一面，并形成多个阵列的发光单元，包括：
于所述第二半导体层上光刻台阶化图形，并干法刻蚀所述第二半导体层至第一半导体层背离衬底的一面；所述干法刻蚀的刻蚀气体包括氯气或氯化硼。
9.如权利要求1所述的LED芯片制备方法，其特征在于，于所述第一半导体层背离衬底的一面制作第二电极，包括：
于所述第一半导体层背离衬底的一面上以负胶光刻第二电极图形，并蒸镀形成第二电极。
10.一种LED芯片，其特征在于，所述LED芯片采用如权利要求1-9中任一项所述的LED芯片制备方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211356486.3A CN118039763A (zh) | 2022-11-01 | 2022-11-01 | Led芯片制备方法及led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211356486.3A CN118039763A (zh) | 2022-11-01 | 2022-11-01 | Led芯片制备方法及led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118039763A true CN118039763A (zh) | 2024-05-14 |
Family
ID=90991924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211356486.3A Pending CN118039763A (zh) | 2022-11-01 | 2022-11-01 | Led芯片制备方法及led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118039763A (zh) |
-
2022
- 2022-11-01 CN CN202211356486.3A patent/CN118039763A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100536185C (zh) | 氮化镓基发光二极管及其制造方法 | |
| KR101628345B1 (ko) | 초소형 led 전극어셈블리의 제조방법 | |
| US7064356B2 (en) | Flip chip light emitting diode with micromesas and a conductive mesh | |
| KR102524797B1 (ko) | 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조 방법 | |
| CN108878468B (zh) | 一种显示基板及其制作方法、显示面板、显示装置 | |
| KR101863714B1 (ko) | 패턴화 인터페이스를 구비한 발광소자 및 그 제조 방법 | |
| WO2007015612A1 (en) | Nitride light emitting device and manufacturing method thereof | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| KR100691497B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR101018280B1 (ko) | 수직구조 발광다이오드 및 그 제조방법 | |
| KR101969307B1 (ko) | 반도체 발광소자 | |
| KR101239852B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| CN118039763A (zh) | Led芯片制备方法及led芯片 | |
| KR20130044909A (ko) | 발광소자 및 그 제조방법 | |
| CN217182202U (zh) | Led器件及显示装置 | |
| US20140367634A1 (en) | Nitride-based light emitting diode including nonorods and method of mmanufacturing the same | |
| KR101166132B1 (ko) | 희생층을 구비한 발광다이오드 및 그 제조방법 | |
| CN117995958A (zh) | Led芯片制备方法及led芯片 | |
| JP2011109061A (ja) | 垂直型発光ダイオードの製造方法 | |
| KR100700530B1 (ko) | 요철 구조를 가진 발광 다이오드 및 그 제조 방법 | |
| JPH04103666U (ja) | 青色発光デバイスの電極 | |
| KR100663910B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| US11227975B2 (en) | Semiconductor structure having a bridge layer | |
| Melanson et al. | Photoresist planarized trench isolation for monolithic GaN µLED displays | |
| CN114373834B (zh) | 一种MicroLED芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |