CN118039656A - 图像传感器及其制造方法 - Google Patents
图像传感器及其制造方法 Download PDFInfo
- Publication number
- CN118039656A CN118039656A CN202310845359.8A CN202310845359A CN118039656A CN 118039656 A CN118039656 A CN 118039656A CN 202310845359 A CN202310845359 A CN 202310845359A CN 118039656 A CN118039656 A CN 118039656A
- Authority
- CN
- China
- Prior art keywords
- wall layer
- retaining wall
- image sensor
- layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000463 material Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 22
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000002834 transmittance Methods 0.000 claims description 7
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明提供一种图像传感器及其制造方法，所述图像传感器包括芯片、盖体、第一挡墙层以及第二挡墙层。芯片具有传感区。盖体覆盖芯片。第一挡墙层与第二挡墙层位于芯片与盖体之间并围绕传感区。第二挡墙层位于第一挡墙层与芯片之间，且第一挡墙层的宽度大于第二挡墙层的宽度，第一挡墙层往传感区延伸出一距离。
Description
技术领域
本发明涉及一种传感器及其制造方法，尤其涉及一种图像传感器及其制造方法。
背景技术
图像传感器现今已被广泛应用于生活的各项产品中，而在图像传感器中，影响产品可靠度的其中一个原因是由反射等现象所造成的光学缺陷(optical defect)，因此如何有效地改善图像传感器中的光学缺陷，提升产品可靠度与性能实为一种挑战。
发明内容
本发明提供一种图像传感器及其制造方法，其可以有效地改善图像传感器中的光学缺陷，提升产品可靠度与性能。
本发明的一种图像传感器，包括芯片、盖体、第一挡墙层以及第二挡墙层。芯片具有传感区。盖体覆盖芯片。第一挡墙层与第二挡墙层位于芯片与盖体之间并围绕传感区。第二挡墙层位于第一挡墙层与芯片之间，且第一挡墙层的宽度大于第二挡墙层的宽度，第一挡墙层往传感区延伸出一距离。
本发明的一种图像传感器的制造方法包括以下步骤：提供封装组件，其中封装组件包括第一挡墙层与盖体，且第一挡墙层形成于盖体上；提供元件基板，其中元件基板包括基底、线路结构与传感区，线路结构位于基底上且围绕传感区；通过第二挡墙层进行接合步骤，以接合封装组件与元件基板，其中第二挡墙层位于第一挡墙层与元件基板之间，第一挡墙层的宽度大于第二挡墙层的宽度，第一挡墙层往传感区延伸出一距离。
基于上述，本发明的图像传感器对挡墙层进行结构设计，使第一挡墙层的宽度大于第二挡墙层的宽度，第一挡墙层往传感区延伸出一距离，如此一来，可以达到光遮蔽(light shielding)/抗反射的效果，进而可以有效地改善图像传感器中的光学缺陷，提升产品可靠度与性能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1I是依据本发明一实施例的图像传感器的部分制造方法的部分剖面示意图；
图2是依据本发明另一实施例的图像传感器的部分剖面示意图；
图3A至图3E是依据本发明又一实施例的图像传感器的部分制造方法的部分剖面示意图。
具体实施方式
本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
应当理解，尽管术语”第一”、”第二”、”第三”等在本文中可以用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。
除非另有说明，本说明书中用于数值范围界定的术语“介于”，旨在涵盖等于所述端点值以及所述端点值之间的范围，例如尺寸范围介于第一数值到第二数值之间，是指尺寸范围可以涵盖第一数值、第二数值与第一数值到第二数值之间的任何数值。
图1A至图1I是依据本发明一实施例的图像传感器的部分制造方法的部分剖面示意图。请参照图1A，本实施例中，图像传感器(image sensor)的制造过程可以包括以下步骤。首先，提供盖体110，且于盖体110上形成第一挡墙材料层121，举例而言，第一挡墙材料层121可以是全面地形成于盖体110上，且第一挡墙材料层121例如是适宜的高分子聚合物。
在一些实施例中，盖体110的材料为光可穿透性材料，如玻璃(glass)，而第一挡墙材料层121为光遮蔽和/或抗反射材料，如聚合物基础材料(polymer base material)，举例而言，第一挡墙材料层121可以是感光性材料，如PBO、聚酰亚胺、BCB或其类似者通过涂布、模板印刷或叠层(laminate)所形成，以使后续可以对第一挡墙材料层121进行微影(photolithography)工艺，但本发明不限于此。
在一些实施例中，盖体110的厚度110T小于等于400微米，而第一挡墙材料层121的厚度121T大于等于5微米，但本发明不限于此。
请参照图1B，对第一挡墙材料层121进行图案化工艺，以形成第一挡墙层120，其中第一挡墙层120具有暴露部分盖体110的多个开口OP，且图案化工艺可通过适宜的工艺所形成，举例而言，当第一挡墙材料层121为感光性材料时，可以对第一挡墙材料层121进行微影工艺(曝光显影蚀刻技术)并可以接续进行固化(curing)工艺，以形成尺寸(如第一挡墙层120的宽度120W与厚度120T)与形状实质上固定的第一挡墙层120，因此第一挡墙层120实质上不会再随着后续工艺挤压变形而包覆至其他膜层的侧壁，亦不会接触到后续接合的元件基板14，但本发明不限于此。在此，盖体110与第一挡墙层120可以构成封装组件B。
在一些实施例中，第一挡墙层120的厚度120T大于等于5微米，但本发明不限于此。
请参照图1C，于第一挡墙层120上形成第二挡墙层130，其中第一挡墙层120与第二挡墙层130的材料可以为光遮蔽和/或抗反射材料，如聚合物基础材料(polymer basematerial)，举例而言，第二挡墙层130为黑胶。此外，第一挡墙层120与第二挡墙层130可以通过印刷工艺(可以是钢板印刷、网版印刷或其他适宜的印刷工艺)所形成，但本发明不限于此。应说明的是，在本实施例中，第二挡墙层130可以是先形成在第一挡墙层120上，但本发明不限于此，在其他未示出的实施例中，第二挡墙层130亦可以是形成于后续的元件基板14上。在此，第二挡墙层130可以是具有压缩性，因此在后续接合步骤时可以因挤压而变形，但本发明不限于此。
在一些实施例中，第二挡墙层130仅形成于第一挡墙层120上，因此第二挡墙层130没有直接接触盖体110，但本发明不限于此。
请参照图1D，提供包括基底141、线路结构142与传感区143(sensing area)的元件基板14，其中线路结构142位于基底141上且围绕传感区143。在本实施例中，元件基板14可以为装置晶圆(device wafer)，因此后续的接合步骤可以是晶圆级(wafer level)接合，但本发明不限于此，在未示出的实施例中，元件基板为单离后的芯片，因此后续的接合步骤可以是芯片级(die level)接合，且接合步骤后不进行切单工艺。
在一些实施例中，线路结构142可以包括前段线路(front end of line，FEOL)区中交替堆叠的低介电(low-k)材料层与金属层，其中线路结构142中的部分金属层可以用于作为着陆垫(landing pad)142a，以与后续形成的导通孔150的电性连接。在此，线路结构142的层数可以依据设计上的需求而加以调整，于本发明并不加以限定，且线路结构142中的线路布局(layout design)亦可以依据设计上的需求而加以调整。此外，传感区143可以是位于元件基板14的有源面上。
在一些实施例中，基底141例如是硅基底或其他适宜的基底材料，本发明不加以限制。
在一些实施例中，线路结构142中的低介电材料层的材料与金属层的材料可以分别是适宜的介电与导电材料，本发明不加以限制。
在一些实施例中，传感区143中可以具有对应的感测元件，例如是多个微透镜结构，但本发明不限于此。
请参照图1E，形成贯穿基底141的导通孔150(于垂直方向上延伸)，其中导通孔150可以是直接接触线路结构142内的着陆垫142a，以形成电性连接。举例而言，可以通过蚀刻或其他适宜的方式，从基底141的相对于传感区143的表面141b形成暴露出着陆垫142a的开口。接着，可以通过沉积、蚀刻和/或其他适宜的方式，以形成对应的绝缘层(未示出)，其中绝缘层可以暴露出着陆垫142a且覆盖开口的侧壁与基底141的表面141b。然后，可以通过沉积、镀覆、蚀刻和/或其他适宜的方式，以形成对应的导电层，如此一来，位于开口内的部分导电层及对应的绝缘层可以被称为导通孔150，其中当基底为硅基底时，导通孔150可以为穿硅导通孔(through silicon via；TSV)。在此，上述绝缘层与导电层可以是任何适宜的材料，本发明不加以限制。
在一些实施例中，可以还包括包围导通孔150的隔离层152，以提升图像传感器100的电性表现，其中隔离层152可以是氧化物或聚合物，但本发明不限于此。
接着，可以于基底141的表面141b上形成与导通孔150电性连接的线路层151。然后，可以形成覆盖于基底141的表面141b上并填入导通孔150的开口内的钝化层160，其中钝化层160具有暴露出线路层151的多个开口。再于前述钝化层160的开口内/上形成导电端子170，因此着陆垫142a与导电端子170可以通过导通孔150与线路层151电性连接。在此，钝化层160可以未填满导通孔150的开口，而形成空孔，但本发明不限于此。
在一些实施例中，形成线路层151的材料与工艺类似于导通孔150中的导电层，钝化层160是通过环氧树脂、绿漆(solder mask)或其他适合的绝缘材料通过黄光工艺(曝光微影技术)所形成，而导电端子170是通过植球工艺(ball mounting process)或回焊工艺(Reflow process)所形成的焊球，但本发明不限于此。
在未示出的实施例中，导电端子170亦可以是在后续接合步骤后才形成，本发明不加以限制。
应说明的是，尽管图1E中示出的导通孔150为矩形(导通孔150与水平方向位置之间的夹角为90度)，然而，在未示出的实施例中，导通孔150亦可以为梯形(导通孔150与水平方向位置之间的夹角例如是大于等于85度且小于90度)。
请参照图1F，进行预切割(pre-saw)工艺，以移除部分线路结构142并形成沟槽10，其中沟槽10可以暴露出线路结构142的外侧壁142s，但本发明不限于此。
在本实施例中，预切割工艺可以进一步移除部分基底141，使沟槽10的底表面10b延伸至低于线路结构142的底表面142b，因此沟槽10的深度10T至少大于线路结构142的厚度142T，举例而言，线路结构142的厚度142T约为10微米时，沟槽10的深度10T会为约15微米，因此沟槽10可以暴露出线路结构142的外侧壁142s与基底141的外侧壁141s。应说明的是，预切割工艺不会切穿基底141。
在一些实施例中，预切割工艺以旋转刀片或激光光束进行切割，因此沟槽10会具有渐变尺寸(如上宽下窄的宽度变化)，如此一来，在后续进行二次切割(如进行切单工艺)时，可以提升切割良率，但本发明不限于此。
请参照图1G，通过第二挡墙层130进行接合步骤，以接合封装组件B(包括盖体110与第一挡墙层120)与元件基板14(包括基底141、线路结构142与传感区143)，因此第二挡墙层130可以位于第一挡墙层120与元件基板14之间。
在本实施例中，第二挡墙层130于接合步骤时可以是受重力影响挤压填入沟槽10内，因此第二挡墙层130可以顺应沟槽10由线路结构142的顶表面142t延伸覆盖线路结构142的外侧壁142s，但本发明不限于此。
请参照图1H，由于本实施例的元件基板14可以为装置晶圆，因此接合步骤后还包括进行切单(singulation)工艺，以形成多个图像传感器100，其中元件基板14可以被单离成多个芯片140，而每一芯片140可以包括相应的基底141、线路结构142与传感区143。在此，切单工艺所形成的图像传感器100数量可以视实际设计上的需求而定，本发明不加以限制。
在一些实施例中，切单工艺例如是以旋转刀片或激光光束进行切割。应说明的是，在另一些实施例中，亦可以如图1I所示的步骤进行。首先，提供封装组件(步骤S100)，接着，提供元件基板，其中元件基板为单离后的芯片(步骤S200)，然后，通过第二挡墙层进行接合步骤，形成图像传感器(步骤S300)，亦即在接合步骤后即形成图像传感器省略切单工艺，其中封装组件与元件基板中的构件可以类似于上述各种实施例态样中所述的内容。举例而言，可以是形成如图1E或图1F的结构后，先以旋转刀片或激光光束对所述结构进行切割工艺以形成多个分离开的单芯片，因此接合步骤中盖体与单离后的芯片是以一对一的方式进行接合，在此情况下，可以省略形成图1C中位于中间部分(后续进行切割部分)的第一挡墙层120与第二挡墙层130，换句话说，图1C中仅会形成位于左侧与右侧两侧边缘的第一挡墙层120与第二挡墙层130，但本发明不限于此。
经过上述工艺后即可大致上完成本实施例的图像传感器100的制作。本实施例的图像传感器100包括芯片140、盖体110、第一挡墙层120以及第二挡墙层130，其中盖体110覆盖芯片140，第一挡墙层120与第二挡墙层130位于芯片140与盖体110之间并围绕芯片140的传感区143，且第二挡墙层130位于第一挡墙层120与芯片140之间。此外，本实施例的图像传感器100对挡墙层进行结构设计，使第一挡墙层120的宽度W1大于第二挡墙层130的宽度W2，第一挡墙层120往传感区143延伸出一距离D1，如此一来，可以达到光遮蔽/抗反射的效果，进而可以有效地改善图像传感器100中的光学缺陷，提升产品可靠度与性能。在此，距离D1可以是大于等于0.1微米，但本发明不限于此。
举例而言，由于光线会从上方的盖体110进入到传感区143中，因此在传感区143常会有反射问题，因此通过第一挡墙层120往传感区143延伸出一距离D1错开的结构设计，可以有效改善前述反射问题。
在一些实施例中，第一挡墙层120与第二挡墙层130可以是不同的聚合物材料，因此可以呈现不同特性，举例而言，第一挡墙层120的穿透度至少小于70％，而第二挡墙层130的穿透度至少小于50％，但本发明不限于此。
在一些实施例中，第一挡墙层120与第二挡墙层130中的至少一者的光穿透度小于等于30％，举例而言，第一挡墙层120及第二挡墙层130的光穿透度皆小于等于30％，因此通过选择低穿透度的材料可以更确实达到光遮蔽/抗反射的效果，降低光学缺陷的发生机率，但本发明不限于此。在此，光穿透度可以是在波长400纳米至900纳米所得。
在一实施例中，第一挡墙层120与第二挡墙层130中的反射率可以皆小于0.3％，但本发明不限于此。
应说明的是，第一挡墙层120与第二挡墙层130可以是任何适宜的聚合物材料，只要其落在上述穿透度与反射率的范围内，皆属于本发明的保护范围。
在一些实施例中，第一挡墙层120的材料不同于第二挡墙层130的材料，举例而言，第一挡墙层120包括感光性材料，而第二挡墙层130不包括感光性材料，但本发明不限于此。
在一些实施例中，第一挡墙层120与第二挡墙层130中的至少一者的吸水度小于等于1％，举例而言，第一挡墙层120与第二挡墙层130的吸水度皆小于等于1％，但本发明不限于此。
在本实施例中，进行切单工艺后，盖体110的外侧壁110s、第一挡墙层120的外侧壁120s、第二挡墙层130的外侧壁130s与芯片140的外侧壁140s切齐，且第二挡墙层130会由线路结构142的顶表面142t延伸覆盖线路结构142的外侧壁142s，因此第二挡墙层130的底表面130b可以低于线路结构142的底表面142b，如此一来，第二挡墙层130可以保护线路结构142中的低介电材料层与导电层，以降低线路结构142在应力环境下产生开裂(crack)，增加产品可靠度。
此外，由于预切割工艺可能会于基底141的外侧壁141s上形成微裂纹(microcrack)结构，因此第二挡墙层130覆盖基底141的外侧壁141s时可以同时具有阻绝效果，降低前述微裂纹结构延裂至芯片140内部的机率，因此可以更进一步提升产品可靠度，但本发明不限于此。
在一些实施例中，第一挡墙层120与芯片140的线路结构142的顶表面142t具有一间隙G，举例而言，间隙G可以等于第二挡墙层130的厚度，其中间隙G可以大于等于5微米，但本发明不限于此。
在本实施例中，由于沟槽10具有渐变尺寸，第二挡墙层130在线路结构142的外侧壁142s的延伸部分亦具有渐变尺寸，因此第二挡墙层130具有不均一的厚度，如图1H所示的最小厚度130T1与最大厚度130T2，而间隙G可以是等于最小厚度130T1，但本发明不限于此。
在一些实施例中，盖体110的底表面110b至线路结构142的顶表面142t的距离D2等于第一挡墙层120的厚度120T与第二挡墙层130的厚度(如最小厚度130T1)的总和。在此，盖体110的底表面110b至线路结构142的顶表面142t的距离D2大于等于10微米，但本发明不限于此。
在一些实施例中，着陆垫142a、第一挡墙层120与第二挡墙层130于正投影方向上重叠，因此通过低穿透度的第一挡墙层120与第二挡墙层130可以保护着陆垫142a，当光线由上方下来时，不会穿透照射到着陆垫142a而形成反射，因此可以进一步提升传感区143的性能表现，但本发明不限于此。
在一些实施例中，第一挡墙层120的厚度120T大于第二挡墙层130的厚度(如最大厚度130T2)，其中第二挡墙层130的最大厚度130T2大于等于5微米，但本发明不限于此，第一挡墙层120的厚度120T也可以等于第二挡墙层130的厚度(如最大厚度130T2)。
在一些实施例中，第一挡墙层120的内侧壁与传感区143的边缘143e的距离D3大于等于5微米，但本发明不限于此。
在一些实施例中，图像传感器100为互补式金属氧化物半导体图像传感器(CMOSImage Sensor；CIS)，但本发明不限于此。
在此必须说明的是，以下实施例沿用上述实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明，关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是依据本发明另一实施例的图像传感器的部分剖面示意图。请参考图2，相较于图1H的图像传感器100而言，本实施例的图像传感器200没有进行预切割步骤，亦即芯片240的基底241与线路结构242没有被部分移除，因此第二挡墙层230可以没有包覆至线路结构242的外侧壁。此外，由于第二挡墙层230没有向下的延伸部分，因此第二挡墙层230具有均一厚度230T，但本发明不限于此。
图3A至图3E是依据本发明又一实施例的图像传感器的部分制造方法的部分剖面示意图。
请参考图3A，类似于图1B，差异在于：本实施例形成于盖体310上的第一挡墙层320在图案化工艺后还包括开口OP1，以对应后续欲切割盖体310的位置。
请参考图3B，于图案化后的第一挡墙层320上对应形成挡墙材料层331，其中第一挡墙层320与挡墙材料层331之间的相对关系类似于图1C中第一挡墙层120与第二挡墙层130之间的相对关系。
请参考图3C，进行切割工艺，以将盖体310分离成多个部分，举例而言，如图3C可以利用刀片S分离出多个盖体311，其中分离出来的每一部分的盖体311的尺寸可以是对应图像传感器100中的单芯片140的尺寸。
请参考图3D，类似于图1F，差异在于：本实施例还包括在接合步骤以前于沟槽10中形成挡墙材料层332，其中挡墙材料层331、332的材料与形成方法可以类似于第二挡墙层130，亦可以不同于第二挡墙层130，以其他适宜的材料与形成方法所制成，本发明不加以限制。
请参考图3E，将图3C所分离开来的多个盖体311及其上的第一挡墙层320与挡墙材料层331接合至另一挡墙材料层332上，而挡墙材料层331与挡墙材料层332于接合后会混合而形成第二挡墙层330，其中相邻盖体311之间可以具有间隙，以暴露出部分第二挡墙层330。之后，可以进行切单工艺单离出芯片140并形成图像传感器100的结构。
应说明的是，上述未说明的上限/下限值皆可以视实际设计上的需求选择适宜的数值。
综上所述，本发明的图像传感器对挡墙层进行结构设计，使第一挡墙层的宽度大于第二挡墙层的宽度，第一挡墙层往传感区延伸出一距离，如此一来，可以达到光遮蔽/抗反射的效果，进而可以有效地改善图像传感器中的光学缺陷，提升产品可靠度与性能。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (20)
1.一种图像传感器，其特征在于，包括：
芯片，具有传感区；
盖体，覆盖所述芯片；
第一挡墙层；以及
第二挡墙层，其中所述第一挡墙层与所述第二挡墙层位于所述芯片与所述盖体之间并围绕所述传感区，所述第二挡墙层位于所述第一挡墙层与所述芯片之间，且所述第一挡墙层的宽度大于所述第二挡墙层的宽度，所述第一挡墙层往所述传感区延伸出一距离。
2.根据权利要求1所述的图像传感器，其特征在于，所述第一挡墙层与所述第二挡墙层中的至少一者的光穿透度小于等于30％。
3.根据权利要求1所述的图像传感器，其特征在于，所述第一挡墙层的材料不同于所述第二挡墙层的材料。
4.根据权利要求3所述的图像传感器，其特征在于，所述第一挡墙层包括感光性材料，且所述第二挡墙层不包括感光性材料。
5.根据权利要求1所述的图像传感器，其特征在于，所述第一挡墙层与所述第二挡墙层中的至少一者的吸水度小于等于1％。
6.根据权利要求1所述的图像传感器，其特征在于，所述盖体的外侧壁、所述第一挡墙层的外侧壁、所述第二挡墙层的外侧壁与所述芯片的外侧壁切齐。
7.根据权利要求1所述的图像传感器，其特征在于，所述芯片包括围绕所述传感区的线路结构，且所述第一挡墙层与所述线路结构的顶表面具有间隙。
8.根据权利要求7所述的图像传感器，其特征在于，所述第二挡墙层由所述线路结构的所述顶表面延伸覆盖所述线路结构的外侧壁。
9.根据权利要求8所述的图像传感器，其特征在于，所述第二挡墙层的底表面低于所述线路结构的底表面。
10.根据权利要求8所述的图像传感器，其特征在于，所述第二挡墙层在所述线路结构的外侧壁的延伸部分具有渐变尺寸。
11.根据权利要求1所述的图像传感器，其特征在于，所述芯片包括着陆垫，所述着陆垫、所述第一挡墙层与所述第二挡墙层于正投影方向上重叠。
12.根据权利要求1所述的图像传感器，其特征在于，所述第一挡墙层的厚度大于所述第二挡墙层的厚度。
13.一种图像传感器的制造方法，其特征在于，包括：
提供封装组件，其中所述封装组件包括第一挡墙层与盖体，且所述第一挡墙层形成于所述盖体上；
提供元件基板，其中所述元件基板包括基底、线路结构与传感区，所述线路结构位于所述基底上且围绕所述传感区；
通过第二挡墙层进行接合步骤，以接合所述封装组件与所述元件基板，其中所述第二挡墙层位于所述第一挡墙层与所述元件基板之间，且所述第一挡墙层的宽度大于所述第二挡墙层的宽度，所述第一挡墙层往所述传感区延伸出距离。
14.根据权利要求13所述的图像传感器的制造方法，其特征在于，形成所述第一挡墙层的步骤包括：形成感光性材料于所述盖体上，且对所述感光性材料进行微影工艺。
15.根据权利要求13所述的图像传感器的制造方法，其特征在于，所述接合步骤前还包括进行预切割工艺，以移除部分所述线路结构并形成沟槽，使得所述第二挡墙层于所述接合步骤时挤压填入所述沟槽内。
16.根据权利要求15所述的图像传感器的制造方法，其中所述预切割工艺进一步移除部分所述基底，使所述沟槽的底表面延伸至低于所述线路结构的底表面。
17.根据权利要求16所述的图像传感器的制造方法，其特征在于，所述沟槽暴露出所述线路结构的外侧壁与所述基底的外侧壁。
18.根据权利要求13所述的图像传感器的制造方法，其特征在于，所述元件基板为装置晶圆，并于所述接合步骤后还包括进行切单工艺，以单离出多个芯片。
19.根据权利要求13所述的图像传感器的制造方法，其特征在于，所述元件基板为单离后的芯片，而于所述接合步骤后不进行切单工艺。
20.根据权利要求13所述的图像传感器的制造方法，其特征在于，所述接合步骤前还包括切割所述盖体，以形成多个部分。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202263424485P | 2022-11-11 | 2022-11-11 | |
| US63/424,485 | 2022-11-11 | ||
| TW112119534 | 2023-05-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118039656A true CN118039656A (zh) | 2024-05-14 |
Family
ID=91003007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310845359.8A Pending CN118039656A (zh) | 2022-11-11 | 2023-07-11 | 图像传感器及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118039656A (zh) |
| TW (1) | TWI843580B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM248160U (en) * | 2003-11-20 | 2004-10-21 | Chipmos Technologies Inc | Image sensor for avoiding sensing area being contaminated |
| TWI260787B (en) * | 2005-08-24 | 2006-08-21 | Chipmos Technologies Inc | Chip-on glass (COG) package of image sensor |
| US9419033B2 (en) * | 2014-10-24 | 2016-08-16 | Powertech Technology Inc. | Chip scale package of image sensor having dam combination |
| TWI559466B (zh) * | 2015-04-01 | 2016-11-21 | 力成科技股份有限公司 | 封裝結構及其製造方法 |
| US20190259634A1 (en) * | 2016-07-04 | 2019-08-22 | China Wafer Level Csp Co., Ltd. | Packaging structure and packaging method |
-
2023
- 2023-05-25 TW TW112119534A patent/TWI843580B/zh active
- 2023-07-11 CN CN202310845359.8A patent/CN118039656A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW202420576A (zh) | 2024-05-16 |
| TWI843580B (zh) | 2024-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319347B2 (en) | Electronic device package and fabrication method thereof | |
| US11545424B2 (en) | Package structure and manufacturing method thereof | |
| US8101496B2 (en) | Method of manufacturing ball grid array type semiconductor device | |
| US9768089B2 (en) | Wafer stack protection seal | |
| US7663213B2 (en) | Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same | |
| JP2010040672A (ja) | 半導体装置およびその製造方法 | |
| US8324714B2 (en) | Semiconductor device and method for making the same | |
| US20130020700A1 (en) | Chip package and fabrication method thereof | |
| US8598720B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP1482553A2 (en) | Semiconductor device and manufacturing method thereof | |
| KR102103393B1 (ko) | 이미지 감지 칩 패키징 구조 및 패키징 방법 | |
| KR20090092328A (ko) | 일렉트로마이그레이션 방지막을 구비하는 반도체 장치 및 그 제조방법 | |
| CN109216209B (zh) | 集成电路封装件及其形成方法 | |
| US11244915B2 (en) | Bond pads of semiconductor devices | |
| US10957638B2 (en) | Device with pillar-shaped components | |
| US7067929B2 (en) | Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device | |
| US20220310496A1 (en) | Semiconductor package and method of fabricating the same | |
| US20050012209A1 (en) | Semiconductor wafer, semiconductor device and method for manufacturing same, circuit board, and electronic apparatus | |
| JP2003007909A (ja) | 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器 | |
| CN100423249C (zh) | “n”形电连接晶圆级芯片尺寸封装结构及其制造方法 | |
| KR20110134703A (ko) | 반도체 패키지의 제조 방법 | |
| US20110204487A1 (en) | Semiconductor device and electronic apparatus | |
| CN118039656A (zh) | 图像传感器及其制造方法 | |
| US20220352059A1 (en) | Semiconductor package and manufacturing method thereof | |
| US11476211B2 (en) | Semiconductor package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |