CN118016414A - 电感结构以及电源模组 - Google Patents
电感结构以及电源模组 Download PDFInfo
- Publication number
- CN118016414A CN118016414A CN202410146958.5A CN202410146958A CN118016414A CN 118016414 A CN118016414 A CN 118016414A CN 202410146958 A CN202410146958 A CN 202410146958A CN 118016414 A CN118016414 A CN 118016414A
- Authority
- CN
- China
- Prior art keywords
- winding
- magnetic core
- windings
- out terminal
- longitudinal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 139
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000010168 coupling process Methods 0.000 claims description 27
- 238000005859 coupling reaction Methods 0.000 claims description 27
- 230000008878 coupling Effects 0.000 claims description 26
- 230000001939 inductive effect Effects 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 17
- 230000010354 integration Effects 0.000 abstract description 4
- 239000011162 core material Substances 0.000 description 73
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- IYRDVAUFQZOLSB-UHFFFAOYSA-N copper iron Chemical compound [Fe].[Cu] IYRDVAUFQZOLSB-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供一种电感结构以及电源模组,所述电感结构包括:一个绕组和包封所述绕组的磁芯,其中,所述绕组的第一引出端子位于所述磁芯的上表面,所述绕组的第二引出端子位于所述磁芯的下表面。所述电源模组包括所述电感结构和基板,基板内部裸芯片的电极通过引脚结构引出,便于与外电路相互电连接,使得电源模组的封装更易实现,从而提高集成度。
Description
技术领域
本发明涉及电源封装技术领域,更具体地,涉及一种电感结构以及电源模组。
背景技术
随着半导体行业的快速发展,电子产品的功能越来越丰富多样,并且趋于微型化、薄型化发展。因此,在半导体系统封装中,电源模组封装内部集成了控制芯片、功率管、电子器件、电感结构等分立器件,构成了一个完整的电源系统,使用时仅需要在封装外部进行简单的配置即可,具有极高的使用便利性和可靠性。
然而,一方面,目前的封装结构将芯片,电感结构和分立器件分别焊在焊盘不同位置再一起封装,由于电感结构体积一般较大,导致总体封装面积很大,从而降低了电源模组的整体功率密度。另一方面,有的封装结构将电感结构和芯片以及其他分立元件分开进行封装,由于电感本身表面不是很光滑,进而对焊接工艺要求高,同时至少需要两个PCB板才能将芯片和电感的引脚分别实现连接,增加了封装复杂度,进而导致封装成本高。
发明内容
有鉴于此,本发明的目的在于提供一种电感结构以及电源模组,以解决现有技术存在的问题。
根据本发明的第一方面,提供一种电感结构,包括:一个绕组和包封所述绕组的磁芯,其中,所述绕组的第一引出端子位于所述磁芯的上表面,所述绕组的第二引出端子位于所述磁芯的下表面。
优选地,所述绕组包括第一纵向部和第二纵向部,所述第一纵向部和第二纵向部之间设有第一连接部,其中,所述第一纵向部从所述第一引出端子开始,沿第一方向延伸至所述第一连接部的第一端,所述第二纵向部从与所述第一连接部的第一端相对的第二端开始,沿所述第一方向延伸至所述第二引出端子,所述第一方向设置为所述磁芯的上表面指向所述磁芯的下表面的方向。
优选地,所述第一连接部设置为平行于所述磁芯上表面或下表面的片状结构。
优选地,所述第一纵向部和第二纵向部分别沿所述磁芯相对的两个侧表面延伸,且与引脚结构位于不同的侧表面。
优选地,所述主绕组被配置为多面体状,所述多面体状至少包括互相平行上表面和下表面,并从所述磁芯的上表面延伸至所述磁芯的下表面,其中,所述第一引出端为所述多面体状的上表面,所述第二引出端为所述多面体状的下表面。
根据本发明的第二方面,提供一种电感结构,包括:至少一个主绕组;至少一个间接耦合绕组,与所述主绕组并排排列,每个间接耦合绕组与至少一个所述主绕组相邻,每个间接耦合绕组与其相邻的主绕组在水平方向上的投影至少部分重合,以及磁芯,至少包封所述主绕组和部分所述间接耦合绕组,其中,所述主绕组的第一引出端子位于所述磁芯的上表面,所述主绕组的第二引出端子位于所述磁芯的下表面,所述间接耦合绕组的引出端子都位于所述磁芯的下表面。
优选地,相邻的主绕组和间接耦合绕组之间通过绝缘材料隔离。
优选地,包括两个主绕组和两个间接耦合绕组,其中,两个间接耦合绕组位于两个主绕组之间。
优选地,所述主绕组和所述间接耦合绕组交替排列。
优选地,所述主绕组包括第一纵向部和第二纵向部,所述第一纵向部和第二纵向部之间设有第一连接部,其中所述第一纵向部从所述第一引出端子开始,沿第一方向延伸至所述第一连接部的第一端,所述第二纵向部从与所述第一连接部的第一端相对的第二端开始,沿所述第一方向延伸至所述第二引出端子,所述第一方向设置为所述磁芯的上表面指向所述磁芯的下表面的方向。
优选地,所述间接耦合绕组包括第三纵向部,第二连接部,第四纵向部,所述第三纵向部从所述第二连接部的第一端开始延伸至所述磁芯的底表面,所述第四纵向部从所述第二连接部的第二端开始延伸至所述磁芯的底表面,所述第二连接部的第一端和第二端相对,所述第二连接部位于所述第三纵向部和所述第四纵向部的侧表面,其中,所述第二连接部至少部分与所述第一连接部相邻并平行设置,所述第三纵向部与所述第一纵向部相邻并平行设置。
优选地,所述第二连接部包括相连的第一部分,第二部分,第三部分,其中第二部分分别与所述第一部分和第三部分垂直,所述第二连接部的第二部分与所述第一连接部平行,所述第一部分与所述第三纵向部处于同一平面,所述第三部分与所述第四纵向部处于同一平面。
优选地,所述主绕组被配置为长方体状,并从所述磁芯的上表面延伸至所述磁芯的下表面。
优选地,所述间接耦合绕组包括第一板面,第二板面以及第三板面,其中,第二板面相对的两端连接相互平行的第一板面和第三板面,第一板面或第三板面与所述主绕组的其中一个侧面平行且相邻设置。
优选地,所述磁芯完全包封所述间接耦合绕组。
优选地,所述磁芯包封所述间接耦合绕组与所述主绕组相邻的第一板面或第三板面,以及部分第二板面,所述磁芯裸露与所述主绕组不相邻的第三板面或第一板面,以及部分第二板面。
根据本发明的第三方面,提供一种电源模组,包括:
根据上述所述的任一所述的电感结构;
基板,至少包封有裸芯片;
引脚结构,包括依次连接的第一部分,第二部分,第三部分,其中第一部分位于所述基板的下表面,以与所述裸芯片的相应电极进行电连接,第二部分位于所述电感结构的侧表面,第三结构位于所述电感结构的下表面,以与外部电路连接。
本发明提供一种电感结构以及电源模组,基板内部裸芯片和分立器件的电极通过引脚结构引出,便于与外电路相互电连接,使得电源模组的封装更易实现,从而提高集成度。同时本实施例中基板形成一个用于裸芯片和分立器件的密封空间,电感结构设置于密封空间外,以减小封装面积,并提高封装可靠性。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出本发明第一实施例的电源模组的结构示意图;
图2示出本发明第一实施例的电源模组的透视俯视图;
图3示出本发明第一实施例的基板的结构示意图;
图4示出本发明第二实施例的基板的结构示意图;
图5示出本发明第一实施例的电源模组的仰视图;
图6示出本发明第二实施例的电源模组的结构示意图;
图7示出本发明第三实施例的电源模组的结构示意图;
图8示出本发明第一实施例的电感结构的示意图;
图9示出本发明第二实施例的电感结构的示意图;
图10示出本发明第三实施例的电感结构的示意图;
图11示出本发明第四实施例的电感结构的示意图;
图12示出本发明第五实施例的电感结构的示意图;
图13示出本发明第六实施例的电感结构的示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。为了简明起见,可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解,在描述器件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将器件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形,本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中,“A直接位于B中”表示A位于B中,并且A与B直接邻接,而非A位于B中形成的掺杂区中。
在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
图1是本发明第一实施例的电源模组。如图1所示,该电源模组包括基板10和电感结构11。基板10内部至少包封有裸芯片,电感结构11设置在基板10的底表面。基板10包括上表面1001,下表面1002以及侧面。上表面1001和下表面1002相对设置,侧面位于上表面1001和下表面1002之间。电感结构11设置在基板10的下表面上。基板10内部的裸芯片的电极通过多个引脚结构101引出,引脚结构101从基板11的下表面引出,沿着电感的侧面延伸至电感结构11的下表面,以与外电路连接,例如与PCB板连接。具体地,引脚结构101包括第一部分,第二部分和第三部分。第一部分位于基板10的下表面,以与裸芯片的相应电极进行电连接,第二部分位于电感结构的侧表面,第三结构位于电感结构11的下表面,以与外电路连接。在其他实施例中,基板10内部包封有裸芯片和分立器件,例如电容,电阻等。裸芯片和分立器件的电极均可以通过引脚结构101引出,本实施对基板11内部的器件不进行限制。
在本实施例中,所述裸芯片的个数可以设置为一个,也可以设置为位于同一层并排排列的多个,或位于不同层的多个,在此不作限制。
在一个实施例中,电感结构包括绕组和包封绕组的磁芯。该磁芯表面覆有绝缘隔离层,例如环氧树脂材料,以将引脚结构101的第二部分和电感结构进行隔离。
在一种实现方式中磁芯由粉芯材料或铁氧体材料制成。电感结构可以配置为“一体成型”结构,叠层结构,组装结构或铜铁共烧结构,本发明对此不进行限制。
在一种实现方式中,引脚结构101通过金属电镀工艺实现,例如电镀银或铜。
在其他实施例中,该电源模组还包括散热器,可置于基板11的上表面,以将热导走,从而提高散热能力。
本发明提供一种电源模组及其封装方法,基板内部裸芯片和分立器件的电极通过引脚结构引出,便于与外电路相互电连接,使得电源模组的封装更易实现,从而提高集成度。同时本实施例中基板形成一个用于裸芯片和分立器件的密封空间,电感结构设置于密封空间外,密封空间内减少了电感结构这个发热源,又可以使得裸芯片和分立器件的额定功率进一步提高。
图2是本发明第一实施例的电源模组的透视俯视图。如图2所示,该电源模组包括基板10和电感结构11。基板10内部包封有裸芯片20。引脚结构101从基板11的下表面引出,沿着电感结构11的侧面延伸至电感结构11的下表面。在本实施例中,引脚结构101呈“匚”形。
所述基板10可以包括多层的结构,即包括大于等于一层的电气连接层,所述基板10包封裸芯片和分立器件。在本实施例中,如图3所示,分立器件902与裸芯片901位于同一层电气连接层上,所述分立器件902排布在所述裸芯片的四周。
在其他实施例中,设置至少部分所述分立器件902与所述裸芯片901位于不同层电气连接层上,如图4所示。在第一电气连接层上1001上,设置有部分分立器件902和连接柱903,第一包封体包封部分分立器件902和连接柱903,第二电气连接层1002位于所述第一包封体上,部分分立器件902和裸芯片901设置在所述第二电气连接层1002上,第二包封体包封第二电气连接层1002以及第二电气连接层1002上的分立器件902和裸芯片901。
需要注意的是,基板10具体包括多少层结构根据具体的电路模块要求决定,在此不作限制,另外,分立器件和裸芯片可以设置在同一层电气连接层,也可以设置在不同层电气连接层,可以设置在相邻的两层电气连接层,也可设置在不相邻的两层电气连接层,在此也不做限制。
图5是本发明第一实施例的电源模组的俯视图。结合图2和5,引脚结构101包括第一部分3001(图2中所示),第二部分3002和第三部分3003(图5中所示)。第一部分3001位于基板10的下表面,并且与基板10内部的裸芯片,分立器件等进行电连接,以通过引脚结构101将相应的电极引出,第二部分3002从第一部分3001开始沿着电感结构的侧面延伸至第三部分3003,并且第二部分3002在电感结构的侧表面平行设置。第三部分3003位于电感结构11的下表面,以与外电路进行电连接。图2和图5示出多个引脚结构101,各个引脚结构的第一部分分布在电感结构11的上表面上的相对的两侧,各个第二部分分布在电感结构11相对的两侧表面,各个第三部分分布在电感结构的下表面上的相对的两侧。
电感结构11包括绕组和磁芯。该绕组的第一引出端子位于磁芯的上表面,以与基板10进行电连接,第二引出端子301位于磁芯的下表面,以与外电路进行电连接。
图6示出本发明第二实施例的电源模组的结构示意图。如图6所示,本实施例中电源模组包括基板40和电感结构41。为了更好的进行散热,基板40的上表面进行开口处理,以选择性地裸露至少部分裸芯片。本实施例中电源模组还包括散热器,该散热器置于裸芯片的上方,以将热导走。
图7示出本发明第三实施例的电源模组的结构示意图,如图7所示,本实施例的电源模组包括位于电感结构41下方的底板73,所述底板73上集成有电感结构41,还可以集成电容等分立器件731,进一步,所述底板上还可集成裸芯片,所述分立器件731或所述裸芯片都设置在所述电感结构的四周。其中,所述底板73上集成的电容可以作为电感结构的输出电容。
图8示出本发明第一实施例的电感结构的示意图。电感结构包括绕组和包封绕组的磁芯51。磁芯51包括上表面,下表面和侧面,其中上表面和下表面相对设置,侧面位于上表面和下表面之间,上述引脚结构位于该磁芯的相对第一侧面和第二侧面,图8示出的磁芯为长方体状,但本发明的磁芯的形状不限于此,还可以是圆柱体等其他形状。如图8所示,绕组包括第一纵向部501和第二纵向部503,第一纵向部501和第二纵向部503之间设有第一连接部502。其中第一纵向部501从第一引出端子511开始,沿第一方向延伸至第一连接部502的第一端,第二纵向部503从与第一连接部502的第一端相对的第二端开始,沿该第一方向延伸至第二引出端子512,该第一方向设置为磁芯的上表面指向磁芯的下表面的方向。在本实施例中,第一引出端子511和第二引出端子512分别被配置在磁芯51的上、下表面,分别与第一纵向部501和第二纵向部503接触,第一纵向部501和第二纵向部503分别位于磁芯相对的第三侧面和第四侧面。在一种实现方式中,第一连接部设置为平行于磁芯上表面或下表面的片状结构。本实施例中电感结构的磁芯由粉芯材料或铁氧体材料制成。
图9示出本发明第二实施例的电感结构的示意图。电感结构包括绕组62和包封绕组的磁芯61。磁芯61包括上表面,下表面和侧面,其中上表面和下表面相对设置,侧面位于上表面和下表面之间,图9示出的磁芯为长方体状,但本发明的磁芯的形状不限于此,还可以是圆柱体等其他形状。
在本实施例中,绕组62被配置为多面体状,该多面体状至少包括互相平行的上表面和下表面,并从磁芯61的上表面延伸至其下表面,其中,第一引出端子为该多面体状的上表面,第二引出端子为该多面体状的下表面。图9示出的绕组为长方体状,但本发明的磁芯的形状不限于此,还可以是圆柱体等其他形状。本实施例中电感结构的磁芯由粉芯材料或铁氧体材料制成。
本发明还提供了另一种电感结构,包括,至少一个主绕组;至少一个间接耦合绕组,与至少一个主绕组相邻并间隔排列,并与其相邻的主绕组在水平方向上的投影至少部分重合,以及磁芯,包封所述主绕组和所述间接耦合绕组,其中,所述主绕组的第一引出端子位于所述磁芯的上表面,所述主绕组的第二引出端子位于所述磁芯的下表面,所述间接耦合绕组的引出端子都位于所述磁芯的下表面。
图10示出本发明第三实施例的电感结构的示意图。本实施例所述的电感与图8的电感的区别在于,还包括间接耦合绕组。磁芯包封所述主绕组和所述间接耦合绕组,所述间接耦合绕组包括第三纵向部801,第二连接部803,第四纵向部802,所述第三纵向部801和所述第四纵向部802对称设置在所述第二连接部803相对的两端,且都与所述第二连接部803垂直。所述第三纵向部801从所述第二连接部803的第一端延伸至所述磁芯的底表面,以与位于磁芯底表面的间接耦合电感的引出端子相连,所述第四纵向部802从所述第二连接部803的第二端延伸至所述磁芯的底表面,以与位于磁芯底表面的间接耦合电感的引出端子相连。其中,所述第二连接部803的至少部分与所述主绕组的第一连接部502相邻并平行设置,所述第三纵向部801与所述主绕组的第二纵向部503相邻并平行设置。在另一实施例中,所述第二连接部设置为平行于磁芯第一侧表面的片状结构。所述第三纵向部801和第四纵向部设置为平行于磁芯第二侧表面的片状结构,所述磁芯的第一侧表面与第二侧表面垂直。
在可选的实施例中,所述第二连接部803包括相连的第一部分8032,第二部分8031,第三部分8033,其中,第二部分8031分别与所述第一部分8032和第三部分8033垂直,所述第一部分8032与所述第三纵向部801垂直,所述第三部分8033与所述第四纵向部802垂直。所述第二部分8031与所述主绕组的第一连接部502平行,所述第一部分8032与所述第三纵向部801处于同一水平面,所述第三部分8033与所述第四纵向部802处于同一水平面。所述第一部分8032设置为平行于磁芯第一侧表面的片状结构。
本实施例中的主绕组和间接耦合绕组间隔设置,主绕组和间接耦合绕组之间通过绝缘材料隔离。
在本实施例中,所述绕组包括一个主绕组和一个间隔耦合绕组,在其他可选的实施例中,所述绕组可以包括多个主绕组和多个间隔耦合绕组,其排列方式为主绕组和间隔耦合绕组交替排列。
图11示出本发明第四实施例的电感结构的示意图。本实施例所述电的感与图10的电感的区别在于主绕组和间隔耦合绕组的排列方式。其他的结构与图10大致相同,在此不再赘述。本实施例中,所述绕组包括两个主绕组和两个间隔耦合绕组,两个主绕组和两个间隔耦合绕组并排排列,其排列方式为两个间接耦合绕组812和813设置在两个主绕组811和814之间。在其他实施例中,也可以以本实施例的绕组结构为一个单元,包括多个如图11所述的绕组单元并排排列。
本实施例中,相邻的两个间接耦合绕组其中一组对角的引出端电气连接在一起,即两个间接耦合绕组812和813的对角8122和8133部分的底表面连接在一起。
图12示出本发明第五实施例的电感结构的示意图。本实施例所述的电感与图9的电感的区别在于,还包括间接耦合绕组。所述间接耦合绕组包括第一板面811,第二板面813以及第三板面812,其中,第二板面813相对的两端连接相互平行的第一板面811和第三板面812,具体地,所述第一板面811从所述第二板面813的第一端沿第一方向延伸至所述磁芯的底表面,所述第三板面812从所述第二板面813的第二端沿所述第一方向延伸至所述磁芯的底表面,第一板面811或第三板面812与所述主绕组的其中一个侧面平行且相邻设置。在本实施例中,所述第一板面811与所述主绕组平行且相邻设置,以相互耦合。
在本实施例中,磁芯820包封所述主绕组,间接耦合绕组的第一板面811和部分第二板面813,部分第二板面和第三板面812裸露在磁芯的外部。在其他实施例中,若间接耦合绕组位于所述主绕组的另一侧(左侧),则磁芯820包封所述主绕组,间接耦合绕组的第三板面812和部分第二板面813,部分第二板面和第三板面811裸露在磁芯的外部。
图13示出本发明第六实施例的电感结构的示意图。本实施例所述的电感与图12的电感的区别在于,磁芯完全包封所述主绕组和所述间接耦合绕组,即所述主绕组和所述间接耦合绕组的第一板面811,第二板面813以及第三板面812都被磁芯包封。其中,第一板面811和与所述主绕组的相邻的一个侧面相互耦合,所述部分第二板面813和第三板面812起补偿绕组的作用,调节电感的耦合系数。
本发明提供一种电源模组的封装方法,包括如下步骤。首先,提供一基板,至少包封有裸芯片;其次,提供一电感结构,设置于所述基板的下表面,该电感结构上表面的电极与该基板的下表面相应的电极相互电连接;最后,形成引脚结构,该引脚结构包括依次连接的第一部分,第二部分,第三部分,第一部分位于基板的下表面,以与裸芯片的相应电极进行电连接,第二部分位于电感结构的侧表面,第三结构位于电感结构的下表面,以与外部电路连接。
在一个实施例中,电感结构包括绕组和包封绕组的磁芯。该磁芯表面覆有绝缘隔离层,例如环氧树脂材料,以将引脚结构的第二部分和电感结构进行隔离。
在一种实现方式中磁芯由粉芯材料或铁氧环材料制成。电感结构可以配置为“一体成型”结构,叠层结构,组装结构或铜铁共烧结构,本发明对此不进行限制。该电感结构通过表面贴装技术焊接在基板的下表面。
在一种实现方式中,引脚结构通过金属电镀的方式实现,例如电镀银或铜。
在本实施例中,该电源模组还包括散热器,置于基板的上表面,以将热导走,从而提高功率。在其他实施例中,为了更好的进行散热,基板的上表面进行开口处理,以选择性地裸露部分裸芯片,同时将散热器置于裸芯片的上方,以将热导走。
本发明提供一种电源模组及其封装方法,基板内部裸芯片和分立器件的电极通过引脚结构引出,便于与外电路相互电连接,使得电源模组的封装更易实现,从而提高集成度。同时本实施例中基板形成一个用于裸芯片和分立器件的密封空间,电感结构设置于密封空间外,以减小封装面积,并提高封装可靠性。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (18)
1.一种电感结构,其特征在于,包括:
一个绕组和包封所述绕组的磁芯,
其中,所述绕组的第一引出端子位于所述磁芯的上表面,所述绕组的第二引出端子位于所述磁芯的下表面。
2.根据权利要求1所述的电感结构,其特征在于,所述绕组包括第一纵向部和第二纵向部,所述第一纵向部和第二纵向部之间设有第一连接部,
其中,所述第一纵向部从所述第一引出端子开始,沿第一方向延伸至所述第一连接部的第一端,所述第二纵向部从与所述第一连接部的第一端相对的第二端开始,沿所述第一方向延伸至所述第二引出端子,所述第一方向设置为所述磁芯的上表面指向所述磁芯的下表面的方向。
3.根据权利要求2所述的电感结构,其特征在于,所述第一连接部设置为平行于所述磁芯上表面或下表面的片状结构。
4.根据权利要求2所述的电感结构,其特征在于,所述第一纵向部和第二纵向部分别沿所述磁芯相对的两个侧表面延伸,且与引脚结构位于不同的侧表面。
5.根据权利要求1所述的电感结构,其特征在于,所述绕组被配置为多面体状,所述多面体状至少包括互相平行上表面和下表面,并从所述磁芯的上表面延伸至所述磁芯的下表面,其中,所述第一引出端为所述多面体状的上表面,所述第二引出端为所述多面体状的下表面。
6.一种电感结构,其特征在于,包括:
至少一个主绕组;
至少一个间接耦合绕组,与所述主绕组并排排列,每个间接耦合绕组与至少一个所述主绕组相邻,每个间接耦合绕组与其相邻的主绕组在水平方向上的投影至少部分重合,以及
磁芯,至少包封所述主绕组和部分所述间接耦合绕组,
其中,所述主绕组的第一引出端子位于所述磁芯的上表面,所述主绕组的第二引出端子位于所述磁芯的下表面,所述间接耦合绕组的引出端子都位于所述磁芯的下表面。
7.根据权利要求6所述的电感结构,其特征在于,相邻的主绕组和间接耦合绕组之间通过绝缘材料隔离。
8.根据权利要求6所述的电感结构,其特征在于,包括两个主绕组和两个间接耦合绕组,其中,两个间接耦合绕组位于两个主绕组之间。
9.根据权利要求6所述的电感结构,其特征在于,所述主绕组和所述间接耦合绕组交替排列。
10.根据权利要求8所述的电感结构,其特征在于,相邻的两个间接耦合绕组其中一组对角的两个引出端电气连接。
11.根据权利要求6所述的电感结构,其特征在于,所述主绕组包括第一纵向部和第二纵向部,所述第一纵向部和第二纵向部之间设有第一连接部,
其中所述第一纵向部从所述第一引出端子开始,沿第一方向延伸至所述第一连接部的第一端,所述第二纵向部从与所述第一连接部的第一端相对的第二端开始,沿所述第一方向延伸至所述第二引出端子,所述第一方向设置为所述磁芯的上表面指向所述磁芯的下表面的方向。
12.根据权利要求11所述的电感结构,其特征在于,所述间接耦合绕组包括第三纵向部,第二连接部以及第四纵向部,所述第三纵向部从所述第二连接部的第一端开始延伸至所述磁芯的底表面,所述第四纵向部从所述第二连接部的第二端开始延伸至所述磁芯的底表面,所述第二连接部的第一端和第二端相对,所述第二连接部位于所述第三纵向部和所述第四纵向部的侧表面,其中,所述第二连接部至少部分与所述第一连接部相邻并平行设置,所述第三纵向部与所述第一纵向部相邻并平行设置。
13.根据权利要求12所述的电感结构,其特征在于,所述第二连接部包括相连的第一部分,第二部分,第三部分,其中第二部分分别与所述第一部分和第三部分垂直,所述第二连接部的第二部分与所述第一连接部平行,所述第一部分与所述第三纵向部处于同一平面,所述第三部分与所述第四纵向部处于同一平面。
14.根据权利要求6所述的电感结构,其特征在于,所述主绕组被配置为长方体状,并从所述磁芯的上表面延伸至所述磁芯的下表面。
15.根据权利要求14所述的电感结构,其特征在于,所述间接耦合绕组包括第一板面,第二板面以及第三板面,其中,第二板面相对的两端连接相互平行的第一板面和第三板面,第一板面或第三板面与所述主绕组的其中一个侧面平行且相邻设置。
16.根据权利要求15所述的电感结构,其特征在于,所述磁芯完全包封所述间接耦合绕组。
17.根据权利要求15所述的电感结构,其特征在于,所述磁芯包封所述间接耦合绕组与所述主绕组相邻的第一板面或第三板面,以及部分第二板面,所述磁芯裸露与所述主绕组不相邻的第三板面或第一板面,以及部分第二板面。
18.一种电源模组,其特征在于,包括:
根据权利要求1-17中的任一所述的电感结构;
基板,至少包封有裸芯片;
引脚结构,包括依次连接的第一部分,第二部分,第三部分,其中
第一部分位于所述基板的下表面,以与所述裸芯片的相应电极进行电连接,第二部分位于所述电感结构的侧表面,第三结构位于所述电感结构的下表面,以与外部电路连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311343148 | 2023-10-16 | ||
CN2023113431480 | 2023-10-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118016414A true CN118016414A (zh) | 2024-05-10 |
Family
ID=90951557
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410146958.5A Pending CN118016414A (zh) | 2023-10-16 | 2024-02-01 | 电感结构以及电源模组 |
CN202410146822.4A Pending CN118173553A (zh) | 2023-10-16 | 2024-02-01 | 电源模组及其封装方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410146822.4A Pending CN118173553A (zh) | 2023-10-16 | 2024-02-01 | 电源模组及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN118016414A (zh) |
-
2024
- 2024-02-01 CN CN202410146958.5A patent/CN118016414A/zh active Pending
- 2024-02-01 CN CN202410146822.4A patent/CN118173553A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN118173553A (zh) | 2024-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8217748B2 (en) | Compact inductive power electronics package | |
US6603072B1 (en) | Making leadframe semiconductor packages with stacked dies and interconnecting interposer | |
US7868431B2 (en) | Compact power semiconductor package and method with stacked inductor and integrated circuit die | |
CN104900634B (zh) | 封装结构及其所适用的堆栈式封装模块 | |
CN110556369B (zh) | 具有磁性装置的电子模块 | |
US20180122772A1 (en) | Semiconductor packages | |
TWI734091B (zh) | 可支撐式封裝裝置和封裝組件 | |
EP0504411A1 (en) | Semiconductor device having many lead pins | |
US11302595B2 (en) | Package assembly and method for manufacturing the same, package assembly of buck converter | |
JPH02187054A (ja) | 混成集積回路部品の構造 | |
US11616353B2 (en) | Busbar and power module | |
US20220254561A1 (en) | Transformer and package module | |
CN207217523U (zh) | 复合电子部件、电路模块以及dcdc转换器模块 | |
JP4835131B2 (ja) | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 | |
TWM406265U (en) | Inductance IC chip packaging multi-layer substrate | |
TWI681414B (zh) | 電子模組 | |
CN118016414A (zh) | 电感结构以及电源模组 | |
JPS60171754A (ja) | 回路素子付半導体チツプキヤリア | |
TWI833448B (zh) | 具有變壓器的電子結構 | |
US11870341B2 (en) | Isolated power converter package with molded transformer | |
CN114121845A (zh) | 半导体封装 | |
CN113539614A (zh) | 变压器,以及封装模块 | |
CN116646147A (zh) | 一种电源模块的封装结构及封装方法 | |
CN117766510A (zh) | 模组结构及其制造方法 | |
JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |