CN117998930A - 显示装置 - Google Patents

Abstract

公开了一种显示装置。该显示装置包括：基体层；电路层，在所述基体层上，并且包括像素电路；元件层，在电路层上，并且包括与像素电路电连接的发光元件；以及封装层，覆盖元件层。基体层和电路层中的至少一个具有限定在其中的凹槽，封装层覆盖凹槽，并且多个空间限定在凹槽中，多个空间中的每个被封装层完全围绕。

Description

显示装置

本申请要求于2022年11月3日在韩国知识产权局提交的第10-2022-0144904号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。

技术领域

本公开的实施例的方面涉及一种具有改善的产品可靠性的显示装置。

背景技术

显示装置可以是由各种电子部件(诸如显示图像的显示面板、感测外部输入的输入传感器、电子模块等)构成的装置。电子模块可以包括相机、红外传感器、接近传感器等。电子模块可以设置在显示面板和输入传感器下面。显示面板和输入传感器可以具有形成在其中的用于使电子模块暴露的孔。

在该背景技术部分中公开的以上信息是为了增强对本公开的背景技术的理解，因此，其可以包含不构成现有技术的信息。

发明内容

本公开的实施例涉及一种具有改善的产品可靠性的显示装置。

根据本公开的一个或更多个实施例，一种显示装置包括：基体层；电路层，在基体层上，并且包括像素电路；元件层，在电路层上，并且包括与像素电路电连接的发光元件；以及封装层，覆盖元件层。基体层和电路层中的至少一个具有限定在其中的凹槽，封装层覆盖凹槽，并且多个空间限定在凹槽中，多个空间中的每个被封装层完全围绕。

在实施例中，凹槽可以包括侧壁部分，侧壁部分包括：第一侧壁；第一尖端，从第一侧壁突出；第二侧壁，在第一尖端上；以及第二尖端，从第二侧壁突出。

在实施例中，凹槽在第一侧壁处的第一宽度可以小于凹槽在第二侧壁处的第二宽度。

在实施例中，电路层还可以包括：多个无机绝缘层；第一中间导电层；第一有机层，在所述多个无机绝缘层上，并且覆盖第一中间导电层；以及第二中间导电层，在第一有机层上。第一中间导电层可以包括彼此顺序地堆叠的第一导电层、第二导电层和第三导电层，并且第二中间导电层可以包括彼此顺序地堆叠的第四导电层、第五导电层和第六导电层。第一侧壁可以限定在第二导电层的至少一部分中；第一尖端可以由第三导电层和第四导电层限定；第二侧壁可以限定在第五导电层中；并且第二尖端可以由第六导电层限定。

在实施例中，第一导电层、第三导电层、第四导电层和第六导电层可以包括钛，并且第二导电层和第五导电层可以包括铝。

在实施例中，多个空间可以包括：第一空间，面对第一侧壁；以及第二空间，面对第二侧壁。

在实施例中，在剖视图中，第一空间的最大宽度可以大于第二空间的最大宽度。

在实施例中，第一空间的最大宽度的方向的斜率可以大于第二空间的最大宽度的方向的斜率。

在实施例中，凹槽还可以包括在第二尖端上的第三侧壁和从第三侧壁突出的第三尖端。

在实施例中，多个空间可以包括：第一空间，面对第一侧壁；第二空间，面对第二侧壁；以及第三空间，面对第三侧壁。在剖视图中，第一空间的第一最大宽度可以大于第二空间的第二最大宽度，并且第二空间的第二最大宽度可以大于第三空间的第三最大宽度。

在实施例中，第一空间的第一最大宽度的方向、第二空间的第二最大宽度的方向和第三空间的第三最大宽度的方向可以彼此不同。

在实施例中，第一尖端的厚度可以大于第二尖端的厚度。

在实施例中，限定第一侧壁的部分和限定第二侧壁的部分中的每个可以具有1微米或更小的厚度。

在实施例中，凹槽可以限定在基体层中，并且可以具有1微米或更小的深度。

在实施例中，电路层还可以包括：多个无机绝缘层；第一中间导电层；第一有机层，在所述多个无机绝缘层上，并且覆盖第一中间导电层；以及第二中间导电层，在第一有机层上。多个无机绝缘层可以具有尖端部，尖端部比基体层的限定凹槽的侧壁突出。

在实施例中，电路层还可以包括：多个无机绝缘层；第一中间导电层；第一有机层，在多个无机绝缘层上，并且覆盖第一中间导电层；以及第二中间导电层，在第一有机层上。凹槽可以限定在第一有机层中，并且第二中间导电层可以限定尖端部，尖端部比第一有机层的限定凹槽的侧壁突出。

在实施例中，显示装置还可以包括裂纹坝，裂纹坝与发光元件间隔开并且包括：第一层，包括与第一有机层的材料相同的材料；以及第二层，包括与第二中间导电层的材料相同的材料。第二层可以比第一层突出，封装层可以覆盖裂纹坝，并且被封装层完全围绕的空间还可以限定在面对第一层的部分中。

在实施例中，基体层可以具有孔，并且裂纹坝可以定位在孔与发光元件之间。

在实施例中，基体层可以包括：第一区域，发光元件定位在第一区域中；以及第二区域，围绕第一区域，裂纹坝定位在第二区域中。

在实施例中，封装层可以包括：第一无机封装层，在元件层上；有机封装层，在第一无机封装层上；以及第二无机封装层，在有机封装层上。多个空间中的每个可以被第一无机封装层围绕。

根据本公开的一个或更多个实施例，一种显示装置包括：基体层，具有限定在其中的孔；像素，在基体层上，并且包括第一电极、中间层和第二电极；突起，在像素与孔之间位于基体层上，并且包括：第一侧壁；第一尖端，从第一侧壁突出；第二侧壁，在第一尖端上；以及第二尖端，从第二侧壁突出；封装层，覆盖像素和突起；以及空间，被封装层完全围绕。空间面对突起的第一侧壁和第二侧壁中的至少一个。

在实施例中，空间可以包括：第一空间，面对第一侧壁；以及第二空间，面对第二侧壁。

在实施例中，在剖视图中，第一空间的最大宽度可以大于第二空间的最大宽度。

在实施例中，第一空间的最大宽度的方向的斜率可以大于第二空间的最大宽度的方向的斜率。

在实施例中，突起可以包括：第一导电部，包括彼此顺序地堆叠的第一导电层、第二导电层和第三导电层；以及第二导电部，包括彼此顺序地堆叠的第四导电层、第五导电层和第六导电层。第一侧壁可以限定在第二导电层的至少一部分中；第一尖端可以由第三导电层和第四导电层限定；第二侧壁可以限定在第五导电层中；并且第二尖端可以由第六导电层限定。

在实施例中，突起可以包括多个突起。多个突起的第一导电层和第二导电层可以各自彼此连接，并且多个突起的第三导电层、第四导电层、第五导电层和第六导电层可以各自彼此间隔开。

在实施例中，第一导电层、第三导电层、第四导电层和第六导电层可以包括钛，并且第二导电层和第五导电层可以包括铝。

在实施例中，第一导电部的最小宽度可以大于第二导电部的最小宽度。

在实施例中，突起可以包括多个突起，并且多个突起的第一导电部之间的最大间隔可以小于多个突起的第二导电部之间的最大间隔。

在实施例中，第一尖端的厚度可以大于第二尖端的厚度。

在实施例中，突起还可以包括在第二尖端上的第三侧壁和从第三侧壁突出的第三尖端。

在实施例中，空间可以包括：第一空间，面对第一侧壁；第二空间，面对第二侧壁；以及第三空间，面对第三侧壁。在剖视图中，第一空间的第一最大宽度可以大于第二空间的第二最大宽度，并且第二空间的第二最大宽度可以大于第三空间的第三最大宽度。

在实施例中，第一空间的第一最大宽度的方向、第二空间的第二最大宽度的方向和第三空间的第三最大宽度的方向可以彼此不同。

在实施例中，限定突起的第一侧壁的部分和限定突起的第二侧壁的部分中的每个可以具有1微米或更小的厚度。

附图说明

通过以下参照附图对说明性的非限制性实施例的详细描述，将更清楚地理解本公开的以上和其他方面及特征。

图1是根据本公开的实施例的电子装置的透视图。

图2A是根据本公开的实施例的电子装置的分解透视图。

图2B是根据本公开的实施例的电子装置的框图。

图3是根据本公开的实施例的显示面板的平面图。

图4是根据本公开的实施例的像素的等效电路图。

图5是根据本公开的实施例的显示面板的剖视图。

图6是根据本公开的实施例的显示面板的剖视图。

图7A是根据本公开的实施例的图6的区域AA'的放大剖视图。

图7B是根据本公开的实施例的图6的区域AA'的放大剖视图。

图7C是根据本公开的实施例的图6的区域AA'的放大剖视图。

图8是根据本公开的实施例的图6的区域AA'的放大剖视图。

图9A是根据本公开的实施例的图6的区域AA'的放大剖视图。

图9B是根据本公开的实施例的图6的区域AA'的放大剖视图。

图10是根据本公开的实施例的显示面板的剖视图。

图11是根据本公开的实施例的显示面板的剖视图。

图12是根据本公开的实施例的显示面板的剖视图。

图13是根据本公开的实施例的显示面板的剖视图。

图14是根据本公开的实施例的显示面板的剖视图。

具体实施方式

在下文中，将参照附图更详细地描述实施例，在附图中，同样的附图标记始终指同样的元件。然而，本公开可以以各种不同的形式实施，并且不应被解释为仅限于这里所示的实施例。相反，提供这些实施例作为示例，使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员为了完全理解本公开的方面和特征而不是必须的工艺、元件和技术。除非另外指出，否则贯穿附图和书面描述，同样的附图标记表示同样的元件，因此，可以不重复其冗余描述。

当某个实施例可以不同地实现时，特定的工艺顺序可以与所描述的顺序不同。例如，两个连续描述的工艺可以同时或基本上同时执行，或者可以以与所描述的顺序相反的顺序执行。

在附图中，为了清楚起见，元件、层和区域的相对尺寸、厚度和比率可能被夸大和/或简化。为了易于解释，这里可以使用诸如“在……之下”、“在……下方”、“下(部)”、“在……下面”、“在……上方”、“上(部)”等的空间相对术语，来描述如图中所示的一个元件或特征与其他元件或特征的关系。将理解的是，除了图中描绘的方位之外，空间相对术语旨在还涵盖装置在使用或在操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“之下”或“下面”的元件随后将被定向为“在”所述其他元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以涵盖上方和下方两种方位。装置可以另外被定位(例如，旋转90度或处于其他方位)，并且应相应地解释这里使用的空间相对描述语。

在图中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广泛的意义上解释。例如，x轴、y轴和z轴可以彼此垂直或基本上彼此垂直，或者可以表示彼此不垂直的彼此不同的方向。

将理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。

将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在一个或更多个居间元件或层。类似地，当层、区域或元件被称为“电连接”到另一层、区域或元件时，它可以直接电连接到所述另一层、区域或元件，和/或可以间接电连接到所述另一层、区域或元件，且一个或更多个居间层、区域或元件在其间。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，它可以是该两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个居间元件或层。

这里使用的术语是出于描述特定实施例的目的，而不旨在限制本公开。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”和“一个(种/者)”也旨在包括复数形式。还将理解的是，当在本说明书中使用术语“包含”、“包括”、“具有”及其变型时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。例如，表述“A和/或B”表示A、B或者A和B。诸如“……中的至少一个(种/者)”的表述在一列元件之后时修饰整列元件，而不修饰该列的个别元件。例如，表述“a、b和c中的至少一个(种/者)”和“选自于由a、b和c组成的组中的至少一个(种/者)”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或其变型。

如这里所使用的，术语“基本上”、“约”和类似术语用作近似术语而不用作程度术语，并且旨在解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。此外，当描述本公开的实施例时，“可以”的使用指“本公开的一个或更多个实施例”。如这里所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。

除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应被解释为具有与它们在相关领域的背景下和/或本说明书中的含义一致的含义，并且不应以理想化或过于形式化的意义来解释，除非在这里明确地如此定义。

图1是根据本公开的实施例的电子装置EDE的透视图。

参照图1，根据本公开的实施例的电子装置EDE可以包括由第一方向DR1和与第一方向DR1交叉的第二方向DR2限定的显示表面DS。电子装置EDE可以通过显示表面DS向用户提供图像IM。

显示表面DS可以包括显示区域DA和在显示区域DA周围(例如，与显示区域DA相邻)的非显示区域NDA。显示区域DA可以显示图像IM，并且非显示区域NDA可以不显示图像IM。非显示区域NDA可以围绕显示区域DA(例如，围绕在显示区域DA的外围周围)。然而，本公开不限于此，显示区域DA的形状和非显示区域NDA的形状可以根据需要或期望进行各种修改。在本公开的实施例中，可以省略非显示区域NDA。

在下文中，垂直于或基本上垂直于由第一方向DR1和第二方向DR2限定的平面的方向被定义为第三方向DR3。另外，如这里所使用的，表述“在平面上”和“在平面图中”可以指在第三方向DR3上/从第三方向DR3观看的物体部分。

传感器区域ED-SA可以限定在电子装置EDE的显示区域DA中。尽管在图1中示出了一个传感器区域ED-SA作为示例，但是传感器区域ED-SA的数量不限于此。传感器区域ED-SA可以(例如，在其外围周围)被显示区域DA围绕。因此，电子装置EDE可以不通过传感器区域ED-SA显示图像。

电子模块(例如，电子传感器或组件)可以设置在与传感器区域ED-SA叠置的区域中。电子模块可以接收通过传感器区域ED-SA传输的外部输入，或者可以通过传感器区域ED-SA提供输出。例如，电子模块可以是相机模块(例如，相机)、测量距离的传感器(诸如接近传感器)、识别用户的身体的一部分(例如，指纹、虹膜或面部)的传感器、或输出光的小灯，但是不特别限于此。在下文中，为了方便起见，可以在相机模块(例如，相机)的背景下更详细地描述与传感器区域ED-SA叠置的电子模块。

尽管在图1中作为示例示出了条型(例如，条状)的电子装置EDE，但是本公开不限于此。例如，在一些实施例中，电子装置EDE可以是以诸如可折叠电子装置、可卷绕电子装置或可滑动电子装置为例的柔性电子装置。

图2A是根据本公开的实施例的电子装置EDE的分解透视图。图2B是根据本公开的实施例的电子装置EDE的框图。

参照图2A和图2B，电子装置EDE可以包括显示装置DD、电子模块(例如，电子传感器或组件)EM、电源模块(例如，电源)PM和壳体EDC。

显示装置DD包括窗模块(例如，窗)WM和显示模块(例如，显示器或触摸显示器)DM。窗模块WM提供电子装置EDE的前表面。显示模块DM可以至少包括显示面板DP。显示模块DM产生图像，并且可以检测外部输入。

在图2A中，显示模块DM被示出为与显示面板DP相同的组件。然而，显示模块DM可以是或基本上可以是其中包括显示面板DP的多个组件彼此堆叠的堆叠结构。

显示面板DP包括分别与电子装置EDE的显示区域DA和非显示区域NDA(例如，参照图1)对应的显示区域DP-DA和非显示区域DP-NDA。如这里使用一个区域/部分“与”另一区域/部分“对应”的表述可以指彼此叠置的区域/部分，并且不限于具有彼此相同的面积。

孔DP-H可以限定在显示面板DP中。例如，孔DP-H可以通过去除显示面板DP的一部分来限定。显示面板DP的显示区域DP-DA可以围绕孔DP-H(例如，围绕在孔DP-H的外围周围)。

孔DP-H可以与电子装置EDE的传感器区域ED-SA(例如，参照图1)叠置或者可以与电子装置EDE的传感器区域ED-SA(例如，参照图1)对应。尽管孔DP-H被示出为具有圆形形状，但是孔DP-H可以具有各种合适的形状，诸如多边形形状、椭圆形形状、具有至少一个曲边的形状、不规则形状等，因此不限于任何特定实施例。

显示面板DP可以包括显示层100和传感器层200。

显示层100可以是产生或基本上产生图像的组件。显示层100可以是发射显示层。例如，显示层100可以是有机发光显示层、无机发光显示层、有机-无机发光显示层、量子点显示层、微LED显示层或纳米LED显示层。

传感器层200可以感测从外部施加的外部输入。外部输入可以是用户输入。用户输入可以包括各种合适种类的外部输入，诸如用户的身体的一部分、笔、光、热或压力。

显示模块DM可以包括设置在非显示区域DP-NDA中的驱动器集成电路(IC)DIC。显示模块DM还可以包括连接到(例如，附着到或结合到)非显示区域DP-NDA的柔性电路膜FCB。

驱动器IC DIC可以包括用于驱动显示面板DP的像素PX(例如，见图3)的一个或更多个驱动元件(例如，数据驱动电路)。尽管图2A示出了其中驱动器IC DIC安装在显示面板DP上的结构，但是本公开不限于此。例如，驱动器IC DIC可以安装在柔性电路膜FCB上。

电源模块PM供应用于电子装置EDE的全部操作的电力。电源模块PM可以包括电池模块(例如，电池)。

电子模块EM包括用于操作电子装置EDE的各种合适的功能模块。电子模块EM可以直接安装在与显示面板DP电连接的母板上，或者可以安装在单独的电路板上并通过连接器电连接到母板。

电子模块EM可以包括控制模块(例如，控制器)CM、无线通信模块(例如，无线通信装置)TM、图像输入模块(例如，图像输入装置)IIM、音频输入模块(例如，音频输入装置)AIM、存储器MM、外部接口IF、音频输出模块(例如，音频输出装置)AOM、发光模块(例如，发光装置)LTM、光接收模块(例如，光接收装置或光接收传感器)LRM和相机模块(例如，相机)CMM。

控制模块CM控制电子装置EDE的整体操作。控制模块CM可以是微处理器。例如，控制模块CM激活或停用显示面板DP。控制模块CM可以基于从显示面板DP接收的触摸信号来控制诸如图像输入模块IIM和/或音频输入模块AIM的其他模块。

无线通信模块TM可以通过第一网络(例如，短距离通信网络，诸如蓝牙、WiFi直连或红外数据协会(IrDA))和/或第二网络(例如，长距离通信网络，诸如蜂窝网络、互联网或计算机网络(例如，LAN或WAN))与外部电子装置通信。包括在无线通信模块TM中的通信模块(例如，通信装置)可以集成为一个组件(例如，单个芯片)，或者可以实现为彼此分离(例如，区分)的多个组件(例如，多个芯片)。无线通信模块TM可以使用通用通信线路发送/接收音频信号。无线通信模块TM可以包括调制要发送的信号并发送调制信号的发送器TM1以及解调接收的信号的接收器TM2。

图像输入模块IIM处理图像信号以将图像信号转换为可以在显示面板DP上显示的图像数据。音频输入模块AIM在语音记录模式或语音识别模式下通过麦克风接收外部音频信号，并且将外部音频信号转换为电语音数据。

外部接口IF可以包括能够将电子装置EDE和外部电子装置彼此物理连接的连接器。例如，外部接口IF用作可以连接到外部充电器的接口、有线/无线数据端口或卡(例如，存储卡或SIM-UIM卡)插槽。

音频输出模块AOM转换从无线通信模块TM接收的音频数据或存储在存储器MM中的音频数据，并将转换后的数据输出到外部。

发光模块LTM产生并输出光。发光模块LTM可以输出红外光。发光模块LTM可以包括LED元件。光接收模块LRM可以感测红外光。当感测到高于合适水平(例如，预定水平)的红外光时，可以激活光接收模块LRM。光接收模块LRM可以包括CMOS传感器。由发光模块LTM产生的红外光可以输出并被外部物体(例如，用户的手指或面部)反射，并且反射的红外光可以入射在光接收模块LRM上。

相机模块CMM可以拍摄静止图像和/或视频。可以设置多个相机模块(例如，多个相机)CMM。相机模块CMM的一部分可以与孔DP-H叠置。可以通过孔DP-H向相机模块CMM提供外部输入(例如，光)。例如，相机模块CMM可以通过经由孔DP-H接收自然光来拍摄外部图像。

壳体EDC容纳显示模块DM、电子模块EM和电源模块PM。壳体EDC保护容纳在其中的组件，诸如显示模块DM、电子模块EM和电源模块PM。壳体EDC可以连接到窗模块WM(例如，附着到窗模块WM或与窗模块WM结合)。

图3是根据本公开的实施例的显示面板DP的平面图。

参照图3，显示面板DP可以包括基体层110、像素PX、扫描驱动器SDV、数据驱动器和发射驱动器EDV。

显示区域DP-DA和在显示区域DP-DA周围(例如，与显示区域DP-DA相邻)的非显示区域DP-NDA可以限定在显示面板DP中。显示区域DP-DA和非显示区域DP-NDA可以根据是否设置有像素PX而彼此区分开。像素PX设置在显示区域DP-DA中。扫描驱动器SDV、数据驱动器和发射驱动器EDV可以设置在非显示区域DP-NDA中。数据驱动器可以是构造在驱动器ICDIC中的电路。

第一区域110A1和第二区域110A2可以限定在基体层110中。基体层110的第一区域110A1可以与显示区域DP-DA叠置。基体层110的第二区域110A2可以与非显示区域DP-NDA叠置。换句话说，基体层110的第一区域110A1可以是设置在显示区域DP-DA中的组件设置在其上的基体表面，并且基体层110的第二区域110A2可以是设置在非显示区域DP-NDA中的组件设置在其上的基体表面。

显示面板DP可以包括沿着第一方向DR1限定的第一面板区域AA1、弯曲区域BA和第二面板区域AA2。第二面板区域AA2和弯曲区域BA可以是非显示区域DP-NDA的部分区域。弯曲区域BA设置在第一面板区域AA1与第二面板区域AA2之间。

第一面板区域AA1是与图1的显示表面DS对应的区域。弯曲区域BA的平行于或基本上平行于第二方向DR2的宽度(例如，或长度)和第二面板区域AA2的平行于或基本上平行于第二方向DR2的宽度(例如，或长度)可以小于第一面板区域AA1的平行于或基本上平行于第二方向DR2的宽度(例如，或长度)。在弯曲轴的方向上具有较小长度的区域可以更容易弯曲。

显示面板DP可以包括像素PX、初始化扫描线GIL1至GILm、补偿扫描线GCL1至GCLm、写入扫描线GWL1至GWLm、黑色扫描线GBL1至GBLm、发射控制线ECL1至ECLm、数据线DL1至DLn、第一控制线CSL1和第二控制线CSL2、驱动电压线PL以及多个垫(pad，或称为“焊盘”)PD。这里，“m”和“n”是2或更大的自然数。

像素PX可以连接到初始化扫描线GIL1至GILm、补偿扫描线GCL1至GCLm、写入扫描线GWL1至GWLm、黑色扫描线GBL1至GBLm、发射控制线ECL1至ECLm以及数据线DL1至DLn。

初始化扫描线GIL1至GILm、补偿扫描线GCL1至GCLm、写入扫描线GWL1至GWLm和黑色扫描线GBL1至GBLm可以在第二方向DR2上延伸，并且可以电连接到扫描驱动器SDV。数据线DL1至DLn可以在第一方向DR1上延伸，并且可以经由弯曲区域BA电连接到驱动器IC DIC。发射控制线ECL1至ECLm可以在第二方向DR2上延伸，并且可以电连接到发射驱动器EDV。

驱动电压线PL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分。在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分可以设置在彼此不同的层处(例如，中或上)。驱动电压线PL的在第一方向DR1上延伸的部分可以经由弯曲区域BA延伸到第二面板区域AA2。驱动电压线PL可以向像素PX提供驱动电压。

第一控制线CSL1可以连接到扫描驱动器SDV，并且可以经由弯曲区域BA朝向第二面板区域AA2的下端延伸。第二控制线CSL2可以连接到发射驱动器EDV，并且可以经由弯曲区域BA朝向第二面板区域AA2的下端延伸。

当在平面上(例如，在平面图中)观看时，垫PD可以设置为与第二面板区域AA2的下端相邻。驱动器IC DIC、驱动电压线PL、第一控制线CSL1和第二控制线CSL2可以电连接到垫PD。柔性电路膜FCB可以通过各向异性导电粘合层电连接到垫PD。

图4是根据本公开的实施例的像素PXij的等效电路图。

图4示出了多个像素PX(例如，参照图3)之中的像素PXij的等效电路图。多个像素PX可以具有彼此相同或基本上相同的电路结构。因此，在下文中更详细地描述的像素PXij的电路结构可以以相同或基本上相同的方式应用于其他剩余的像素PX，因此，可以不重复其他剩余的像素PX的冗余描述。

参照图3和图4，像素PXij连接到数据线DL1至DLn之中的第i数据线DLi、初始化扫描线GIL1至GILm之中的第j初始化扫描线GILj、补偿扫描线GCL1至GCLm之中的第j补偿扫描线GCLj、写入扫描线GWL1至GWLm之中的第j写入扫描线GWLj、黑色扫描线GBL1至GBLm之中的第j黑色扫描线GBLj、发射控制线ECL1至ECLm之中的第j发射控制线ECLj、第一驱动电压线VL1和第二驱动电压线VL2以及第一初始化电压线VL3和第二初始化电压线VL4。这里，“i”是1至n之间的整数，并且“j”是1至m之间的整数。

像素PXij包括发光元件ED和像素电路PDC。发光元件ED可以是发光二极管。在本公开的实施例中，发光元件ED可以是包括有机发光层的有机发光二极管，但是不特别限于此。像素电路PDC可以响应于第i数据信号Di来控制流过发光元件ED的电流量。发光元件ED可以响应于从像素电路PDC提供的电流的量而发射具有期望亮度(例如，预定亮度)的光。

像素电路PDC可以包括第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7、第一电容器至第三电容器Cst、Cbst和Nbst。根据本公开的像素电路PDC的构造不限于图4中所示的实施例。图4中所示的像素电路PDC是作为示例提供的，并且可以根据需要或期望对像素电路PDC的构造进行各种合适的改变和修改。

第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可以是具有低温多晶硅(LTPS)半导体层的晶体管。第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可以是具有氧化物半导体层的晶体管。例如，第三晶体管T3和第四晶体管T4可以是氧化物半导体晶体管，并且第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以是LTPS晶体管。

更详细地，第一晶体管T1可以直接影响发光元件ED的亮度，因此可以包括由具有高可靠性的多晶硅形成的半导体层。因此，可以实现具有高分辨率的显示装置。另一方面，氧化物半导体具有高载流子迁移率和低漏电流，因此尽管操作时间长，电压降也不会大。换句话说，即使在低频操作期间，图像的颜色也不会根据电压降而很大地变化，因此，低频操作是可行的。如上所述，因为氧化物半导体具有低漏电流，所以可以将与第一晶体管T1的栅电极连接的第三晶体管T3和第四晶体管T4中的至少一个用作氧化物半导体，以在防止或基本上防止可能流到栅电极的漏电流的同时降低功耗。

第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7中的一些可以是P型晶体管，其他晶体管可以是N型晶体管。例如，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以是P型晶体管，第三晶体管T3和第四晶体管T4可以是N型晶体管。

根据本公开的像素电路PDC的构造不限于图4中所示的实施例。图4中所示的像素电路PDC是作为示例提供的，并且可以对像素电路PDC的构造进行各种合适的改变和修改。例如，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7可以全部是P型晶体管或N型晶体管。作为另一示例，第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6可以是P型晶体管，第三晶体管T3、第四晶体管T4和第七晶体管T7可以是N型晶体管。

第j初始化扫描线GILj、第j补偿扫描线GCLj、第j写入扫描线GWLj、第j黑色扫描线GBLj和第j发射控制线ECLj可以分别将第j初始化扫描信号GIj、第j补偿扫描信号GCj、第j写入扫描信号GWj、第j黑色扫描信号GBj和第j发射控制信号EMj传输到像素PXij。第i数据线DLi将第i数据信号Di传输到像素PXij。第i数据信号Di可以具有与输入到显示装置DD(例如，参照图2A)的图像信号对应的电压电平。

第一驱动电压线VL1和第二驱动电压线VL2可以分别将第一驱动电压ELVDD和第二驱动电压ELVSS传输到像素PXij。第一初始化电压线VL3和第二初始化电压线VL4可以分别将第一初始化电压VINT和第二初始化电压VAINT传输到像素PXij。

第一晶体管T1连接在用于接收第一驱动电压ELVDD的第一驱动电压线VL1与发光元件ED之间。第一晶体管T1包括经由第五晶体管T5与第一驱动电压线VL1连接的第一电极、经由第六晶体管T6与发光元件ED的像素电极(例如，阳极)连接的第二电极、以及(例如，在第一节点N1处)与第一电容器Cst的一端连接的第三电极(例如，栅电极)。第一晶体管T1可以接收第i数据线DLi根据第二晶体管T2的开关操作传输的第i数据信号Di，并且可以向发光元件ED供应驱动电流。

第二晶体管T2连接在第i数据线DLi与第一晶体管T1的第一电极之间。第二晶体管T2包括与第i数据线DLi连接的第一电极、与第一晶体管T1的第一电极连接的第二电极、以及与第j写入扫描线GWLj连接的第三电极(例如，栅电极)。第二晶体管T2可以响应于通过第j写入扫描线GWLj传输的第j写入扫描信号GWj导通，并且可以将从第i数据线DLi传输的第i数据信号Di传输到第一晶体管T1的第一电极。第二电容器Cbst的一端可以连接到第二晶体管T2的第三电极，并且第二电容器Cbst的相对端可以连接到第一节点N1。

第三晶体管T3连接在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3包括与第一晶体管T1的第三电极连接的第一电极、与第一晶体管T1的第二电极连接的第二电极、以及与第j补偿扫描线GCLj连接的第三电极(例如，栅电极)。第三晶体管T3可以响应于通过第j补偿扫描线GCLj传输的第j补偿扫描信号GCj而导通，并且可以通过将第一晶体管T1的第三电极和第一晶体管T1的第二电极彼此连接来二极管连接第一晶体管T1。第三电容器Nbst的一端可以连接到第三晶体管T3的第三电极，并且第三电容器Nbst的相对端可以连接到第一节点N1。

第四晶体管T4连接在通过其施加第一初始化电压VINT的第一初始化电压线VL3与第一节点N1之间。第四晶体管T4包括与通过其传输第一初始化电压VINT的第一初始化电压线VL3连接的第一电极、与第一节点N1连接的第二电极、以及与第j初始化扫描线GILj连接的第三电极(例如，栅电极)。第四晶体管T4响应于通过第j初始化扫描线GILj传输的第j初始化扫描信号GIj而导通。导通的第四晶体管T4通过将第一初始化电压VINT传输到第一节点N1来使第一晶体管T1的第三电极的电位(例如，第一节点N1的电位)初始化。

第五晶体管T5包括与第一驱动电压线VL1连接的第一电极、与第一晶体管T1的第一电极连接的第二电极、以及连接到第j发射控制线ECLj的第三电极(例如，栅电极)。第六晶体管T6包括与第一晶体管T1的第二电极连接的第一电极、连接到发光元件ED的像素电极的第二电极、以及连接到第j发射控制线ECLj的第三电极(例如，栅电极)。

响应于通过第j发射控制线ECLj传输的第j发射控制信号EMj，第五晶体管T5和第六晶体管T6彼此并发地(例如，同时或基本上同时)导通。通过导通的第五晶体管T5施加的第一驱动电压ELVDD可以通过二极管连接的第一晶体管T1补偿，并且可以通过第六晶体管T6传输到发光元件ED。

第七晶体管T7包括连接到通过其传输第二初始化电压VAINT的第二初始化电压线VL4的第一电极、与第六晶体管T6的第二电极和第二节点N2连接的第二电极、以及与第j黑色扫描线GBLj连接的第三电极(例如，栅电极)。第二初始化电压VAINT可以具有低于或等于第一初始化电压VINT的电压电平的电压电平。

第一电容器Cst的一端与第一晶体管T1的第三电极连接，并且第一电容器Cst的相对端与第一驱动电压线VL1连接。发光元件ED的阴极可以与传输第二驱动电压ELVSS的第二驱动电压线VL2连接。第二驱动电压ELVSS可以具有比第一驱动电压ELVDD的电压电平低的电压电平。

图5是根据本公开的实施例的显示面板DP的剖视图。例如，图5可以是沿着图3的线I-I'截取的剖视图。

参照图5，显示面板DP可以包括显示层100、传感器层200和抗反射层300。显示层100可以包括基体层110、阻挡层120、电路层130、元件层140和封装层150。

基体层110可以包括第一子基体层至第三子基体层111、112和113。第一子基体层111和第三子基体层113中的每个可以包括聚酰亚胺类树脂、丙烯酸酯类树脂、甲基丙烯酸酯类树脂、聚异戊二烯类树脂、乙烯基类树脂、环氧类树脂、氨基甲酸乙酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和苝类树脂中的至少一种。如这里所使用的，“～～”类树脂可以指包含“～～”官能团的树脂。例如，第一子基体层111和第三子基体层113中的每个可以包括聚酰亚胺。

第二子基体层112可以具有单层结构或多层结构。例如，第二子基体层112可以包括无机材料，并且可以包括氧化硅、氮化硅、氮氧化硅和非晶硅中的至少一种。例如，第二子基体层112可以包括氮氧化硅和堆叠在氮氧化硅上的氧化硅。

阻挡层120可以设置在基体层110上。阻挡层120可以具有单层结构或多层结构。阻挡层120可以包括氧化硅、氮化硅、氮氧化硅和非晶硅中的至少一种。

阻挡层120还可以包括第一下光阻挡层BML1。例如，在阻挡层120具有多层结构的情况下，第一下光阻挡层BML1可以设置在构成阻挡层120的层之间。然而，不限于此，第一下光阻挡层BML1可以设置在基体层110与阻挡层120之间，或者可以设置在阻挡层120上方。在实施例中，可以省略第一下光阻挡层BML1。第一下光阻挡层BML1可以被称为第一下层、第一下金属层、第一下电极层、第一下屏蔽层、第一光阻挡层、第一金属层、第一屏蔽层或第一重叠层。

缓冲层BFL可以设置在阻挡层120上。缓冲层BFL可以防止或基本上防止金属原子和/或杂质从基体层110扩散到第一半导体图案。此外，缓冲层BFL可以通过调节在用于形成第一半导体图案的结晶工艺期间提供热量的速度来使第一半导体图案均匀地或基本上均匀地形成。

缓冲层BFL可以包括多个无机层。例如，缓冲层BFL可以包括包含氮化硅的第一子缓冲层和设置在第一子缓冲层上并包含氧化硅的第二子缓冲层。

电路层130可以设置在缓冲层BFL上，并且元件层140可以设置在电路层130上。如上所述，像素PX可以包括像素电路PDC和电连接到像素电路PDC的发光元件ED。像素电路PDC可以包括在电路层130中，发光元件ED可以包括在元件层140中。

在图5中作为示例示出了像素电路PDC的硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT。硅薄膜晶体管S-TFT可以是以上参照图4描述的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的一个，并且氧化物薄膜晶体管O-TFT可以是第三晶体管T3和第四晶体管T4中的一个。

第一半导体图案可以设置在缓冲层BFL上。第一半导体图案可以包括硅半导体。例如，硅半导体可以包括非晶硅或多晶硅。例如，第一半导体图案可以包括低温多晶硅。

图5示出了第一半导体图案的设置在缓冲层BFL上的一部分，并且第一半导体图案可以另外设置在其他区域中。第一半导体图案可以根据合适的规则(例如，特定或预定规则)跨像素PX布置。根据第一半导体图案是否被掺杂，第一半导体图案可以具有不同的电性质。第一半导体图案可以包括具有高电导率的第一区域和具有低电导率的第二区域。第一区域可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可以包括掺杂有P型掺杂剂的掺杂区域，N型晶体管可以包括掺杂有N型掺杂剂的掺杂区域。第二区域可以是未掺杂区域，或者可以是比第一区域轻掺杂的区域。

第一区域可以具有比第二区域的电导率高的电导率，并且可以被用作或基本上被用作电极或信号线。第二区域可以对应于或基本上对应于晶体管的有源区(例如，沟道)。换句话说，第一半导体图案的一部分可以是晶体管的有源区，另一部分可以是晶体管的源区或漏区，另一部分可以是连接电极或连接信号线。

硅薄膜晶体管S-TFT的源区SE1、有源区AC1和漏区DE1可以由第一半导体图案形成。在该剖面上(例如，在剖视图中)，源区SE1和漏区DE1可以从有源区AC1在彼此相反的方向上延伸。

在图5中示出了由第一半导体图案形成的连接信号线CSL的一部分。连接信号线CSL可以电连接到第六晶体管T6(例如，参照图4)的第二电极和第七晶体管T7的第二电极。

电路层130可以包括多个无机层和多个有机层。在实施例中，顺序地堆叠在缓冲层BFL上的第一绝缘层至第五绝缘层10、20、30、40和50可以是无机层，并且第六绝缘层至第八绝缘层60、70和80可以是有机层。

第一绝缘层10可以设置在缓冲层BFL上。第一绝缘层10可以覆盖第一半导体图案。第一绝缘层10可以是无机层和/或有机层，并且可以具有单层结构或多层结构。第一绝缘层10可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。在本实施例中，第一绝缘层10可以是单个氧化硅层。类似于第一绝缘层10，下面更详细地描述的电路层130的绝缘层可以具有单层结构或多层结构。

硅薄膜晶体管S-TFT的栅电极GT1可以设置在第一绝缘层10上。栅电极GT1可以是金属图案的一部分。栅电极GT1与有源区AC1叠置。栅电极GT1可以在掺杂第一半导体图案的工艺中用作掩模。栅电极GT1可以包括钛(Ti)、银(Ag)、包含银的合金、钼(Mo)、包含钼的合金、铝(Al)、包含铝的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、氧化铟锡(ITO)或氧化铟锌(IZO)，但是不特别限于此。

第二绝缘层20可以设置在第一绝缘层10上，并且可以覆盖栅电极GT1。第二绝缘层20可以是无机层，并且可以具有单层结构或多层结构。第二绝缘层20可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。在本实施例中，第二绝缘层20可以具有包括氮化硅层的单层结构。

第三绝缘层30可以设置在第二绝缘层20上。第三绝缘层30可以是无机层，并且可以具有单层结构或多层结构。例如，第三绝缘层30可以具有包括氧化硅层和氮化硅层的多层结构。第一电容器Cst(例如，参照图4)的一个电极Csta可以设置在第二绝缘层20与第三绝缘层30之间。此外，第一电容器Cst的另一电极可以设置在第一绝缘层10与第二绝缘层20之间。例如，在一些实施例中，栅电极GT1可以用作第一电容器Cst的另一电极。

第二半导体图案可以设置在第三绝缘层30上。第二半导体图案可以包括氧化物半导体。氧化物半导体可以包括根据金属氧化物是否被还原而彼此区分的多个区域。金属氧化物被还原的区域(在下文中，称为还原区域)具有比金属氧化物未被还原的区域(在下文中，称为非还原区域)的电导率高的电导率。还原区域用作或基本上用作晶体管的源区/漏区或信号线。非还原区域对应于或基本上对应于晶体管的有源区(例如，半导体区域或沟道)。换句话说，第二半导体图案的一部分可以是晶体管的有源区，另一部分可以是晶体管的源区/漏区，并且另一部分可以是信号传输区域。

氧化物薄膜晶体管O-TFT的源区SE2、有源区AC2和漏区DE2可以由第二半导体图案形成。在该剖面上(例如，在剖视图中)，源区SE2和漏区DE2可以从有源区AC2在彼此相反的方向上延伸。

第四绝缘层40可以设置在第三绝缘层30上。第四绝缘层40可以覆盖第二半导体图案。第四绝缘层40可以是无机层，并且可以具有单层结构或多层结构。第四绝缘层40可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。在本实施例中，第四绝缘层40可以具有包括氧化硅的单层结构。

氧化物薄膜晶体管O-TFT的栅电极GT2可以设置在第四绝缘层40上。栅电极GT2可以是金属图案的一部分。栅电极GT2与有源区AC2叠置。栅电极GT2可以在还原第二半导体图案的工艺中用作掩模。

第二下光阻挡层BML2可以设置在氧化物薄膜晶体管O-TFT下面。第二下光阻挡层BML2可以设置在第二绝缘层20与第三绝缘层30之间。第二下光阻挡层BML2可以包括与第一电容器Cst(例如，参照图4)的一个电极Csta的材料相同的材料，并且可以通过与第一电容器Cst的一个电极Csta的工艺相同的工艺形成。

第五绝缘层50可以设置在第四绝缘层40上，并且可以覆盖栅电极GT2。第五绝缘层50可以是无机层和/或有机层，并且可以具有单层结构或多层结构。例如，第五绝缘层50可以具有包括氧化硅层和氮化硅层的多层结构。

第一连接电极CNE10可以设置在第五绝缘层50上。第一连接电极CNE10可以穿过穿透第一绝缘层至第五绝缘层10、20、30、40和50的第一接触孔CH1连接到连接信号线CSL。

第六绝缘层60可以设置在第五绝缘层50上。第二连接电极CNE20可以设置在第六绝缘层60上。第二连接电极CNE20可以穿过穿透第六绝缘层60的第二接触孔CH2连接到第一连接电极CNE10。

第七绝缘层70可以设置在第六绝缘层60上，并且可以覆盖第二连接电极CNE20。

第三连接电极CNE30可以设置在第七绝缘层70上。第三连接电极CNE30可以穿过穿透第七绝缘层70的第三接触孔CH3连接到第二连接电极CNE20。第八绝缘层80可以设置在第七绝缘层70上，并且可以覆盖第三连接电极CNE30。

第六绝缘层60、第七绝缘层70和第八绝缘层80可以是有机层。例如，第六绝缘层60、第七绝缘层70和第八绝缘层80中的每个可以包括通用聚合物(诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基的聚合物衍生物、丙烯酸酯类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其合适的共混物。

发光元件ED可以包括第一电极AE、第一功能层HFL、发射层EL、第二功能层EFL和第二电极CE。可以针对像素PX(例如，参照图3)公共地设置第一功能层HFL、第二功能层EFL和第二电极CE。第一功能层HFL、发射层EL和第二功能层EFL可以被称为中间层CEL。第一电极AE可以被称为像素电极或阳极，第二电极CE可以被称为共电极或阴极。

第一电极AE可以设置在第八绝缘层80上。第一电极AE可以穿过穿透第八绝缘层80的第四接触孔CH4连接到与像素电路PDC电连接的第三连接电极CNE30。

在本公开的实施例中，可以省略第三连接电极CNE30。在这种情况下，第一电极AE可以穿透第七绝缘层70和第八绝缘层80，并且可以连接到第二连接电极CNE20。此外，在本公开的实施例中，可以省略第三连接电极CNE30和第八绝缘层80。在这种情况下，第一电极AE可以设置在第七绝缘层70上，可以穿透第七绝缘层70，并且可以连接到第二连接电极CNE20。

第一电极AE可以是透反射电极、透射电极或反射电极。根据实施例，第一电极AE可以包括由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其合适的化合物或混合物形成的反射层，以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自于由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌、氧化铟和掺铝氧化锌组成的组中的至少一种。例如，第一电极AE可以包括其中氧化铟锡、银和氧化铟锡顺序地堆叠的多层结构。

像素限定层PDL可以设置在第八绝缘层80上。像素限定层PDL可以具有吸收光的性质。例如，像素限定层PDL可以是黑色的。像素限定层PDL可以包括黑色着色剂。黑色着色剂可以包括黑色染料或黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其合适的氧化物。

用于使第一电极AE的一部分暴露的开口PDLop可以限定在像素限定层PDL中(例如，可以穿透像素限定层PDL)。换句话说，像素限定层PDL可以覆盖第一电极AE的外围。发射区域PXA可以由像素限定层PDL限定。

间隔件HSPC可以设置在像素限定层PDL上。突出间隔件SPC可以设置在间隔件HSPC上。间隔件HSPC和突出间隔件SPC可以彼此一体地形成，并且可以由彼此相同的材料形成。例如，间隔件HSPC和突出间隔件SPC可以通过半色调掩模经由彼此相同的工艺形成。然而，本公开不限于此。例如，间隔件HSPC和突出间隔件SPC可以包括彼此不同的材料，并且可以通过彼此分离的工艺形成。

第一功能层HFL可以设置在第一电极AE、像素限定层PDL、间隔件HSPC和突出间隔件SPC上。第一功能层HFL可以包括空穴传输层(HTL)、空穴注入层(HIL)或者空穴传输层和空穴注入层两者。第一功能层HFL可以设置在整个显示区域DP-DA(例如，参照图3)中。

发射层EL可以设置在第一功能层HFL上，并且可以设置在与像素限定层PDL的开口PDLop对应的区域中。发射层EL可以包括发射合适的彩色光(例如，预定彩色光)的有机材料、无机材料或有机-无机材料。

第二功能层EFL可以设置在第一功能层HFL上，并且可以覆盖发射层EL。第二功能层EFL可以包括电子传输层(ETL)、电子注入层(EIL)或者电子传输层和电子注入层两者。第二功能层EFL可以设置在整个显示区域DP-DA(例如，参照图3)中。

第二电极CE可以设置在第二功能层EFL上。第二电极CE可以设置在显示区域DP-DA(例如，参照图3)中。

元件层140还可以包括设置在第二电极CE上的盖层CPL。盖层CPL可以用于通过相长干涉原理来改善光发射效率。盖层CPL可以包括例如对于具有589nm的波长的光具有1.6或更大的折射率的材料。盖层CPL可以是包括有机材料的有机盖层、包括无机材料的无机盖层、或者包括有机材料和无机材料的复合盖层。例如，盖层可以包括碳环化合物、杂环化合物、含胺基的化合物、卟吩衍生物、酞菁衍生物、萘酞菁衍生物、碱金属络合物、碱土金属络合物或其合适的组合。包括O、N、S、Se、Si、F、Cl、Br、I或其合适组合的取代基可以选择性地取代碳环化合物、杂环化合物和含胺基的化合物。

封装层150可以设置在元件层140上。封装层150可以包括彼此顺序地堆叠的第一无机封装层151、有机封装层152和第二无机封装层153。第一无机封装层151和第二无机封装层153可以保护元件层140免受湿气和/或氧的影响，并且有机封装层152可以保护元件层140免受诸如灰尘颗粒的异物的影响。

在本公开的实施例中，低折射率层可以附加地设置在盖层CPL与封装层150之间。低折射率层可以包括氟化锂。低折射率层可以通过热沉积法形成。

传感器层200可以设置在显示层100上。传感器层200可以被称为传感器、输入感测层或输入感测面板。传感器层200可以包括传感器基体层210、第一传感器导电层220、传感器绝缘层230、第二传感器导电层240和传感器覆盖层250。

传感器基体层210可以直接设置在显示层100上。传感器基体层210可以是包括氮化硅、氮氧化硅和氧化硅中的至少一种的无机层。作为另一示例，传感器基体层210可以是包括环氧树脂、丙烯酸树脂或酰亚胺类树脂的有机层。传感器基体层210可以具有单层结构，或者可以具有在第三方向DR3上堆叠的多层结构。

第一传感器导电层220和第二传感器导电层240中的每个可以具有单层结构，或者可以具有在第三方向DR3上堆叠的多层结构。

具有单层结构的导电层可以包括金属层或透明导电层。金属层可以包括钼、银、钛、铜、铝或其合适的合金。透明导电层可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌或氧化铟锌锡(IZTO)的透明导电氧化物。另外，透明导电层可以包括导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))、金属纳米线或石墨烯。

具有多层结构的导电层可以包括多个金属层。金属层可以具有例如钛(Ti)/铝(Al)/钛(Ti)的三层结构。具有多层结构的导电层可以包括至少一个金属层和至少一个透明导电层。

传感器绝缘层230可以设置在第一传感器导电层220与第二传感器导电层240之间。传感器绝缘层230可以包括无机膜。无机膜可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。

作为另一示例，传感器绝缘层230可以包括有机膜。有机膜可以包括丙烯酸酯类树脂、甲基丙烯酸酯类树脂、聚异戊二烯类树脂、乙烯基类树脂、环氧类树脂、氨基甲酸乙酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂中的至少一种。

传感器覆盖层250可以设置在传感器绝缘层230上，并且可以覆盖第二传感器导电层240。第二传感器导电层240可以包括导电图案。传感器覆盖层250可以覆盖导电图案，并且可以减少或消除在后续工艺中损坏导电图案的可能性。传感器覆盖层250可以包括无机材料。例如，传感器覆盖层250可以包括氮化硅，但是不特别限于此。在本公开的实施例中，可以省略传感器覆盖层250。

抗反射层300可以设置在传感器层200上。抗反射层300可以包括分割层310、多个滤色器320和平坦化层330。

分割层310可以设置为与第二传感器导电层240的导电图案叠置。传感器覆盖层250可以设置在分割层310与第二传感器导电层240之间。分割层310可以防止或基本上防止外部光被第二传感器导电层240反射。构成分割层310的材料没有特别限制，只要它是能够吸收光的合适材料即可。分割层310可以是具有黑色的层。在实施例中，分割层310可以包括黑色着色剂。黑色着色剂可以包括黑色染料或黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其合适的氧化物。

分割层310可以具有限定在其中(例如，穿过分割层310)的分割开口310op。分割开口310op可以与发射层EL叠置。滤色器320可以设置为与分割开口310op对应。滤色器320可以透射从与滤色器320叠置的发射层EL提供的光。

平坦化层330可以覆盖分割层310和滤色器320。平坦化层330可以包括有机材料，并且可以在平坦化层330的上表面处(例如，中或上)提供平坦或基本上平坦的表面。在实施例中，可以省略平坦化层330。

在本公开的实施例中，抗反射层300可以包括反射控制层而不是滤色器320。例如，在图5中，可以省略滤色器320，并且可以将反射控制层添加到定位滤色器320的位置。反射控制层可以选择性地吸收在显示面板和/或电子装置内部反射的光的部分波段中的光或者从显示面板和/或电子装置外部入射的光的部分波段中的光。

例如，反射控制层可以吸收490nm至505nm的第一波长区域和585nm至600nm的第二波长区域中的光，因此，第一波长区域和第二波长区域中的光透射率可以为40％或更小。反射控制层可以吸收从发射层EL发射的红光、绿光和蓝光的波长范围之外的光。因为反射控制层如上所述地吸收从发射层EL发射的红光、绿光或蓝光的波长范围之外的光，所以可以防止、最小化或减少显示面板和/或电子装置的亮度降低。另外，可以防止、最小化或降低显示面板和/或电子装置的光发射效率的劣化，并且可以改善可视性。

反射控制层可以用包括染料、颜料或其合适组合的有机层来实现。反射控制层可以包括四氮杂卟啉(TAP)类化合物、卟啉类化合物、金属卟啉类化合物、噁嗪类化合物、方酸鎓类化合物、三芳基甲烷类化合物、聚甲炔类化合物、蒽醌类化合物、酞菁类化合物、偶氮类化合物、苝类化合物、呫吨类化合物、二亚胺鎓类化合物、二吡咯亚甲基类化合物、花青类化合物或其合适的组合。

在实施例中，反射控制层可以具有约64％至约72％的透射率。反射控制层的透射率可以根据包括在反射控制层中的颜料和/或染料的含量进行各种调节。

在本公开的实施例中，抗反射层300可以包括相位延迟器和/或偏振器。抗反射层300可以包括至少一个偏振膜。在这种情况下，抗反射层300可以通过粘合层附着到传感器层200。

图6是根据本公开的实施例的显示面板DP的剖视图。例如，图6可以是沿着图3的线II-II'截取的剖视图。

参照图5和图6，显示面板DP可以包括限定孔DP-H的侧壁DP-Hs。显示面板DP还可以包括设置为与孔DP-H相邻的多个坝DM1、DM2和DM3、多个分隔件SPR和多个突起PP。

可以设置多个坝DM1、DM2和DM3以在形成有机封装层152的工艺期间控制单体的流动。多个坝DM1、DM2和DM3可以包括第一坝DM1、第二坝DM2和第三坝DM3。尽管在图6中所示的示例中示出了三个坝DM1、DM2和DM3，但是本公开不特别限于此。可以省略三个坝DM1、DM2和DM3中的一部分，并且/或者可以设置多于三个坝。

第一坝DM1可以包括与第一连接电极CNE10设置在同一层处(例如，中或上)的第一层、与第六绝缘层60并发地(例如，同时或基本上同时)一起形成的第二层、以及与第七绝缘层70并发地(例如，同时或基本上同时)一起形成的第三层，但是本公开不特别限于此。第二坝DM2可以由与第七绝缘层70并发地(例如，同时或基本上同时)一起形成的一个层形成，但是本公开不特别限于此。第三坝DM3可以包括与第七绝缘层70并发地(例如，同时或基本上同时)一起形成的第一层，以及与第八绝缘层80或与像素限定层PDL并发地(例如，同时或基本上同时)一起形成的第二层，但是本公开不特别限于此。

多个分隔件SPR可以设置在第一坝DM1与第二坝DM2之间。多个分隔件SPR可以包括与第一连接电极CNE10的材料相同的材料，并且可以与第一连接电极CNE10设置在同一层处(例如，中或上)。尽管在图6中示出了以相等或基本上相等的间隔布置的四个分隔件SPR作为示例，但是本公开不限于此。例如，可以根据需要或期望省略分隔件SPR中的一些，可以根据需要或期望省略所有分隔件SPR，或者可以根据需要或期望设置更多分隔件SPR。此外，分隔件SPR之间的间隔可以彼此不同。

多个分隔件SPR可以设置为使中间层CEL、第二电极CE和盖层CPL断开。更详细地，多个分隔件SPR可以设置为使形成为开口掩模的层断开。多个分隔件SPR可以阻挡可能通过孔DP-H渗透的湿气和/或氧沿着其被引入到像素PX中的路径。

多个突起PP可以设置在基体层110上。多个突起PP可以设置在像素PX与孔DP-H之间。例如，多个突起PP可以设置在第三坝DM3与侧壁DP-Hs之间。类似于多个分隔件SPR，多个突起PP可以设置为使中间层CEL、第二电极CE和盖层CPL断开。此外，多个突起PP可以用于防止或基本上防止从侧壁DP-Hs蔓延的裂纹的传播。多个突起PP中的每个可以具有多尖端结构，并且下面将更详细地描述多个突起PP。

尽管在图6中作为示例示出了以相等或基本上相等的间隔布置的五个突起PP，但是本公开不限于此。例如，可以根据需要或期望省略突起PP中的一些，和/或可以根据需要或期望设置更多的突起PP。此外，突起PP之间的间隔可以彼此不同。

封装层150可以覆盖像素PX、坝DM1、DM2和DM3、分隔件SPR和突起PP。用于提供平坦或基本上平坦的上表面的覆盖层150-C可以附加地设置在封装层150上。

图7A是根据本公开的实施例的图6的区域AA'的放大剖视图。

参照图5、图6和图7A，一个凹槽GV可以限定在突起PP之中的彼此相邻的两个突起PP之间。凹槽GV的限定凹槽GV的侧壁部分可以与多个突起PP中的一个或更多个对应。

突起PP中的每个可以包括第一侧壁SW1、从第一侧壁SW1突出的第一尖端TP1、设置在第一尖端TP1上的第二侧壁SW2、以及从第二侧壁SW2突出的第二尖端TP2。换句话说，凹槽GV的侧壁部分可以包括第一侧壁SW1、从第一侧壁SW1突出的第一尖端TP1、设置在第一尖端TP1上的第二侧壁SW2、以及从第二侧壁SW2突出的第二尖端TP2。

突起PP中的每个可以包括第一导电部PE1和直接设置在第一导电部PE1上的第二导电部PE2。第一导电部PE1可以包括彼此顺序地堆叠的第一导电层PE11、第二导电层PE12和第三导电层PE13。第二导电部PE2可以包括彼此顺序地堆叠的第四导电层PE21、第五导电层PE22和第六导电层PE23。第一导电层PE11、第三导电层PE13、第四导电层PE21和第六导电层PE23可以包括钛，第二导电层PE12和第五导电层PE22可以包括铝。

在剖面上(例如，在剖视图中)，第一导电部PE1的形状可以不与第二导电部PE2的形状相同。突起PP可以在第二方向DR2上彼此间隔开，并且第一导电部PE1在第二方向DR2上的第一宽度PEwt1可以大于第二导电部PE2在第二方向DR2上的第二宽度PEwt2。第一宽度PEwt1可以是第一导电部PE1在第二方向DR2上的最小宽度，并且第二宽度PEwt2可以是第二导电部PE2在第二方向DR2上的最小宽度。电路层130可以包括多个无机绝缘层10、20、30、40和50、第一中间导电层SD1、覆盖第一中间导电层SD1的第六绝缘层60(例如，称为第一有机层)以及设置在第一有机层60上的第二中间导电层SD2。第一中间导电层SD1可以是设置在第五绝缘层50与第六绝缘层60之间的导电层，并且第二中间导电层SD2可以是设置在第六绝缘层60与第七绝缘层70之间的导电层。

第一导电部PE1可以包括在第一中间导电层SD1中，并且第二导电部PE2可以包括在第二中间导电层SD2中。包括第一导电部PE1和第二导电部PE2的突起PP可以是包括在电路层130中的组件。因此，限定在彼此相邻的两个突起PP之间的凹槽GV可以被理解为限定在电路层130中。

突起PP的第一导电部PE1之间的间隔和突起PP的第二导电部PE2之间的间隔可以与凹槽GV在第二方向DR2上的宽度对应。例如，突起PP的第一导电部PE1之间的最大间隔可以与凹槽GV在第一侧壁SW1处的第一宽度GVwt1对应，并且突起PP的第二导电部PE2之间的最大间隔可以与凹槽GV在第二侧壁SW2处的第二宽度GVwt2对应。凹槽GV在第一侧壁SW1处的第一宽度GVwt1可以小于凹槽GV在第二侧壁SW2处的第二宽度GVwt2。

第一导电部PE1可以与第一连接电极CNE10设置在同一层处(例如，中或上)，并且可以包括与第一连接电极CNE10的材料相同的材料。第二导电部PE2可以与第二连接电极CNE20设置在同一层处(例如，中或上)，并且可以包括与第二连接电极CNE20的材料相同的材料。

在本公开的实施例中，突起PP的第一导电层PE11和第二导电层PE12可以各自彼此连接，并且突起PP的第三导电层PE13、第四导电层PE21、第五导电层PE22和第六导电层PE23可以各自彼此分离(例如，间隔开)。因此，突起PP可以具有相互电连接的结构。

第一侧壁SW1可以限定在第二导电层PE12的至少一部分中。第一尖端TP1可以由第三导电层PE13和第四导电层PE21限定。第二侧壁SW2可以限定在第五导电层PE22中。第二尖端TP2可以由第六导电层PE23限定。第一尖端TP1包括第三导电层PE13和第四导电层PE21。因此，第一尖端TP1的厚度TKp1可以大于第二尖端TP2的厚度TKp2。

第二导电部PE2可以通过干蚀刻工艺形成。在这种情况下，第一导电部PE1也可以一起形成。例如，当干蚀刻第二导电部PE2时，可以将第一导电部PE1的第二导电层PE12的厚度的约50％至约60％一起去除。因此，第一侧壁SW1可以由第二导电层PE12的至少一部分限定。

多个突起PP可以使形成为开口掩模的公共层CCL断开。例如，公共层CCL可以包括中间层CEL、第二电极CE和盖层CPL。因为公共层CCL通过多个突起PP断开，所以可以阻挡可能通过孔DP-H渗透的湿气和/或氧被引入到像素PX中的路径。

根据本公开的实施例，突起PP可以包括在厚度方向(例如，第三方向DR3)上堆叠的多个尖端。因此，可以使公共层CCL更容易地断开，因此，可以更容易地阻挡可能通过孔DP-H渗透的湿气和/或氧被引入到像素PX中的路径。

此外，多个分隔件SPR可以具有与第一导电部PE1的结构相同或基本上相同的结构。例如，多个分隔件SPR中的每个的剖面形状可以与图7A中所示的第一导电部PE1的剖面形状相同或基本上相同。因此，公共层CCL可以通过多个分隔件SPR进一步断开。

第一无机封装层151可以覆盖突起PP和凹槽GV。(例如，在其外围周围)被第一无机封装层151完全围绕的多个空间SP可以限定在凹槽GV中。可以在形成第一无机封装层151的工艺期间形成空间SP。空间SP可以是其中未形成构成第一无机封装层151的材料的空间。因此，在形成第一无机封装层151的工艺期间使用的气体可以容纳在空间SP中。空间SP可以被称为空腔、凹穴、裂纹阻挡部分或裂纹切割部分。

空间SP可以包括面对第一侧壁SW1(例如，与第一侧壁SW1相邻)的第一空间SP1和面对第二侧壁SW2(例如，与第二侧壁SW2相邻)的第二空间SP2。在形成第一无机封装层151的工艺期间，第一空间SP1可以由第一尖端TP1形成，并且第二空间SP2可以由第二尖端TP2形成。第一空间SP1和第二空间SP2是其中未设置液体或固体的空间。因此，从侧壁DP-Hs蔓延的裂纹可以被第一空间SP1和第二空间SP2阻挡。因此，可以改善显示装置DD(例如，参照图2A)的产品可靠性。

限定突起PP的第一侧壁SW1的部分的第一厚度TK1和限定突起PP的第二侧壁SW2的部分的第二厚度TK2可以是1微米或更小。例如，第一厚度TK1和第二厚度TK2可以是6000埃，但是不特别限于此。在第一厚度TK1和第二厚度TK2超过1微米的情况下，不会形成完全被第一无机封装层151围绕的空间SP。根据本公开的实施例，可以根据需要或期望来各种调整第一厚度TK1和第二厚度TK2，使得形成完全被第一无机封装层151围绕的空间SP。

参照图6和图7A，有机封装层152、第二无机封装层153和覆盖层150-C可以在形成第一无机封装层151之后顺序地形成。例如，在图7A中所示的放大区域中，第二无机封装层153可以设置在第一无机封装层151上。第二无机封装层153可以具有波纹形状以与第一无机封装层151的形状对应。覆盖层150-C设置在第二无机封装层153上。因此，覆盖层150-C的至少一部分可以填充突起PP之间的凹槽GV。

在剖面上(例如，在剖视图中)，第一空间SP1的第一最大宽度WTM1可以大于第二空间SP2的第二最大宽度WTM2。此外，第一空间SP1的第一最大宽度WTM1的方向的斜率可以大于第二空间SP2的第二最大宽度WTM2的方向的斜率。例如，斜率可以随着其越靠近第三方向DR3而越大。例如，当第一最大宽度WTM1的方向(例如，倾斜方向)在10点钟方向与11点钟方向之间或者在1点钟方向与2点钟方向之间时，第二最大宽度WTM2的方向可以在9点钟方向与10点钟方向之间或者在2点钟方向与3点钟方向之间。

图7B是根据本公开的实施例的图6的区域AA'的放大剖视图。在图7B中，与以上参照图7A描述的组件相同或基本上相同的组件被分配有相同的附图标记，因此，可以不重复其冗余描述。

参照图5、图6和图7B，第一无机封装层151可以覆盖突起PP和凹槽GV。(例如，在其外围周围)被第一无机封装层151完全围绕的多个空间SPa可以限定在凹槽GV中。空间SPa可以面对第二侧壁SW2(例如，可以与第二侧壁SW2相邻)。空间SPa可以用于阻挡从侧壁DP-Hs蔓延的裂纹的传播。

空间SPa可以在形成第一无机封装层151的工艺期间形成。空间SPa可以是其中未形成构成第一无机封装层151的材料的空间。因此，在形成第一无机封装层151的工艺期间使用的气体可以容纳在空间SPa中。

图7C是根据本公开的实施例的图6的区域AA'的放大剖视图。在图7C中，与以上参照图7A描述的组件相同或基本上相同的组件被分配有相同的附图标记，因此，可以不重复其冗余描述。

参照图5、图6和图7C，第一无机封装层151可以覆盖突起PP和凹槽GV。(例如，在其外围周围)被第一无机封装层151完全围绕的多个空间SPb可以限定在凹槽GV中。空间SPb可以面对第一侧壁SW1(例如，可以与第一侧壁SW1相邻)。空间SPb可以用于阻挡从侧壁DP-Hs蔓延的裂纹的传播。

空间SPb可以在形成第一无机封装层151的工艺期间形成。空间SPb可以是其中未形成构成第一无机封装层151的材料的空间。因此，在形成第一无机封装层151的工艺期间使用的气体可以容纳在空间SPb中。

图8是根据本公开的实施例的图6的区域AA'的放大剖视图。在图8中，与以上参照图7A描述的组件相同或基本上相同的组件被分配有相同的附图标记，因此，可以不重复其冗余描述。

参照图8，一个凹槽GVa可以限定在突起PPa之中的彼此相邻的两个突起PPa之间。凹槽GVa的限定凹槽GVa的侧壁部分可以与多个突起PPa中的一个或更多个对应。根据图8中所示的实施例，凹槽GVa的深度可以大于图7A中所示的凹槽GV的深度。因此，公共层CCL可以通过多个突起PPa更容易地断开。

突起PPa中的每个可以包括第一导电部PE1a和直接设置在第一导电部PE1a上的第二导电部PE2。第一导电部PE1a可以包括彼此顺序地堆叠的第一导电层PE11a、第二导电层PE12a和第三导电层PE13。第二导电部PE2可以包括彼此顺序地堆叠的第四导电层PE21、第五导电层PE22和第六导电层PE23。第一导电层PE11a、第三导电层PE13、第四导电层PE21和第六导电层PE23可以包括钛，第二导电层PE12a和第五导电层PE22可以包括铝。

在本公开的实施例中，突起PPa的第一导电层PE11a、第二导电层PE12a、第三导电层PE13、第四导电层PE21、第五导电层PE22和第六导电层PE23可以各自彼此分离(例如，间隔开)。例如，第一侧壁SW1可以限定在第二导电层PE12a处(例如，中或上)，第一尖端TP1可以由第三导电层PE13和第四导电层PE21限定，第二侧壁SW2可以限定在第五导电层PE22处(例如，中或上)，并且第二尖端TP2可以由第六导电层PE23限定。

在本公开的实施例中，突起PPa的第一导电部PE1a和第二导电部PE2可以各自彼此分离(例如，间隔开)。例如，当与图7A中所示的第一导电层PE11和第二导电层PE12相比时，相邻的突起PPa的第一导电层PE11a可以彼此电隔离，并且相邻的突起PPa的第二导电层PE12a可以彼此电隔离。因此，突起PPa可以彼此完全分离，并且可以彼此间隔开。突起PPa可以彼此电绝缘。

在本公开的实施例中，突起PPa可以设置在第五绝缘层50上。第五绝缘层50可以是包括无机材料的无机绝缘层。一个凹槽GVa可以限定在两个突起PPa之间，并且突起PPa可以彼此完全分离并且可以彼此间隔开。因此，凹槽GVa的限定凹槽GVa的侧壁部分可以与多个突起PPa中的一个或更多个对应，并且凹槽GVa的底部部分可以是第五绝缘层50的暴露在突起PPa之间的部分。因此，在凹槽GVa中，公共层CCL可以与第五绝缘层50直接接触。

图9A是根据本公开的实施例的图6的区域AA'的放大剖视图。在图9A中，与以上参照图7A描述的组件相同或基本上相同的组件被分配有相同的附图标记，因此，可以不重复其冗余描述。

参照图5和图9A，一个凹槽GVb可以限定在突起PPb之中的彼此相邻的两个突起PPb之间。凹槽GVb的限定凹槽GVb的侧壁部分可以与多个突起PPb中的一个或更多个对应。

突起PPb中的每个可以包括第一侧壁SW1、从第一侧壁SW1突出的第一尖端TP1、设置在第一尖端TP1上的第二侧壁SW2、从第二侧壁SW2突出的第二尖端TP2、设置在第二尖端TP2上的第三侧壁SW3、以及从第三侧壁SW3突出的第三尖端TP3。

突起PPb中的每个可以包括第一导电部PE1、直接设置在第一导电部PE1上的第二导电部PE2、以及直接设置在第二导电部PE2上的第三导电部PE3。第三导电部PE3可以包括彼此顺序地堆叠的第七导电层PE31、第八导电层PE32和第九导电层PE33。第一导电层PE11、第三导电层PE13、第四导电层PE21、第六导电层PE23、第七导电层PE31和第九导电层PE33可以包括钛，第二导电层PE12、第五导电层PE22和第八导电层PE32可以包括铝。

电路层130可以包括多个无机绝缘层10、20、30、40和50、第一中间导电层SD1、覆盖第一中间导电层SD1的第六绝缘层60(例如，称为第一有机层)、设置在第一有机层60上的第二中间导电层SD2、覆盖第二中间导电层SD2的第七绝缘层70(例如，称为第二有机层)、以及设置在第二有机层70上的第三中间导电层SD3。

第三中间导电层SD3可以是设置在第七绝缘层70与第八绝缘层80之间的导电层，并且第三导电部PE3可以包括在第三中间导电层SD3中。因此，第三导电部PE3可以与第三连接电极CNE30设置在同一层处(例如，中或上)，并且可以包括与第三连接电极CNE30的材料相同的材料。

多个突起PPb可以使形成为开口掩模的公共层CCL断开。例如，公共层CCL可以包括中间层CEL、第二电极CE和盖层CPL。因为公共层CCL通过多个突起PPb断开，所以可以阻挡可能通过孔DP-H渗透的湿气和/或氧被引入到像素PX中的路径。

第一无机封装层151可以覆盖突起PPb和凹槽GVb。(例如，在其外围周围)被第一无机封装层151完全围绕的多个空间SPc可以限定在凹槽GVb中。空间SPc可以在形成第一无机封装层151的工艺期间形成。空间SPc可以是其中未形成构成第一无机封装层151的材料的空间。因此，在形成第一无机封装层151的工艺期间使用的气体可以容纳在空间SPc中。

空间SPc可以包括面对第一侧壁SW1(例如，与第一侧壁SW1相邻)的第一空间SP1、面对第二侧壁SW2(例如，与第二侧壁SW2相邻)的第二空间SP2、以及面对第三侧壁SW3(例如，与第三侧壁SW3相邻)的第三空间SP3。在形成第一无机封装层151的工艺期间，第一空间SP1可以由第一尖端TP1形成，第二空间SP2可以由第二尖端TP2形成，并且第三空间SP3可以由第三尖端TP3形成。第一空间SP1、第二空间SP2和第三空间SP3可以用于阻挡从侧壁DP-Hs蔓延的裂纹的传播。在本公开的实施例中，可以省略第一空间至第三空间SP1、SP2和SP3中的至少一个。

在剖面上(例如，在剖视图中)，第一空间SP1的第一最大宽度WTM1可以大于第二空间SP2的第二最大宽度WTM2，并且第二空间SP2的第二最大宽度WTM2可以大于第三空间SP3的第三最大宽度WTM3。此外，第一最大宽度WTM1的方向、第二最大宽度WTM2的方向和第三最大宽度WTM3的方向可以彼此不同。例如，第一最大宽度WTM1的方向的斜率可以大于第二最大宽度WTM2的方向的斜率，并且第二最大宽度WTM2的方向的斜率可以大于第三最大宽度WTM3的方向的斜率。这里，斜率可以随着其越靠近第三方向DR3而越大。

图9B是根据本公开的实施例的图6的区域AA'的放大剖视图。在图9B中，与以上参照图8和图9A描述的组件相同或基本上相同的组件被分配有相同的附图标记，因此，可以不重复其冗余描述。

参照图9B，一个凹槽GVc可以限定在突起PPc之中的彼此相邻的两个突起PPc之间。凹槽GVc的限定凹槽GVc的侧壁部分可以与多个突起PPc中的一个或更多个对应。

突起PPc中的每个可以包括第一导电部PE1a、直接设置在第一导电部PE1a上的第二导电部PE2、以及直接设置在第二导电部PE2上的第三导电部PE3。

在本公开的实施例中，突起PPc的第一导电部至第三导电部PE1a、PE2和PE3可以各自彼此分离。例如，当与图9A中所示的第一导电部PE1相比时，相邻突起PPc的第一导电部PE1a可以彼此电隔离。因此，突起PPc可以彼此完全分离，并且可以彼此间隔开。突起PPc可以彼此电绝缘。

在本公开的实施例中，突起PPc可以设置在第五绝缘层50上。第五绝缘层50可以是包括无机材料的无机绝缘层。一个凹槽GVc可以限定在两个突起PPc之间，并且突起PPc可以彼此完全分离并且可以彼此间隔开。因此，凹槽GVc的限定凹槽GVc的侧壁部分可以与多个突起PPc对应，且凹槽GVc的底部部分可以是第五绝缘层50的暴露在突起PPc之间的部分。因此，在凹槽GVc中，公共层CCL可以与第五绝缘层50直接接触。

图10是根据本公开的实施例的显示面板DP的剖视图。例如，图10可以是沿着图3的线II-II'截取的剖视图。

参照图3、图5和图10，显示面板DP可以包括限定孔DP-H的侧壁DP-Hs。显示面板DP可以包括设置为与孔DP-H相邻的多个坝DM1a和DM2a、裂纹坝CDM以及多个凹槽GV1、GV2、GV3和GV4。

多个坝DM1a和DM2a可以设置为在形成有机封装层152的工艺期间控制单体的流动。多个坝DM1a和DM2a可以包括第一坝DM1a和第二坝DM2a。裂纹坝CDM可以用于防止或基本上防止从侧壁DP-Hs蔓延的裂纹的传播。

电路层130可以包括多个无机绝缘层10、20、30、40和50、第一中间导电层SD1、覆盖第一中间导电层SD1的第六绝缘层60(例如，被称为第一有机层)、以及设置在第一有机层60上的第二中间导电层SD2。第一中间导电层SD1可以是设置在第五绝缘层50与第六绝缘层60之间的导电层，并且第二中间导电层SD2可以是设置在第六绝缘层60与第七绝缘层70之间的导电层。

多个凹槽GV1、GV2、GV3和GV4可以包括第一凹槽GV1、第二凹槽GV2、第三凹槽GV3和第四凹槽GV4。

第一凹槽GV1、第二凹槽GV2和第四凹槽GV4可以限定在第六绝缘层60中。第一凹槽GV1、第二凹槽GV2和第四凹槽GV4可以设置为使形成为开口掩模的公共层CCL断开。因此，进一步突出超过第六绝缘层60的、限定第一凹槽GV1、第二凹槽GV2和第四凹槽GV4的侧壁60-S的尖端GTP可与第一凹槽GV1、第二凹槽GV2和第四凹槽GV4叠置。参照图10，第一凹槽GV1和第二凹槽GV2可以与两个尖端GTP叠置，并且第四凹槽GV4可以与一个尖端GTP叠置。

第三凹槽GV3可以通过去除第四绝缘层40的部分、第五绝缘层50的部分、第六绝缘层60的部分和第七绝缘层70的部分来设置。第三凹槽GV3可以设置为控制单体的流动。屏蔽层IBL可以设置在第三凹槽GV3的底表面上。屏蔽层IBL可以由第二半导体图案形成。因此，屏蔽层IBL可以设置在第三绝缘层30与第四绝缘层40之间，并且可以包括氧化铟锌(IZO)。在本公开的实施例中，可以省略屏蔽层IBL。

显示面板DP还可以包括设置在孔DP-H与发光元件ED之间的裂纹坝CDM。裂纹坝CDM可以比多个坝DM1a和DM2a以及多个凹槽GV1、GV2、GV3和GV4靠近孔DP-H。裂纹坝CDM可以用于阻挡从侧壁DP-Hs蔓延的裂纹的传播。

封装层150可以覆盖电路层130和元件层140。因此，封装层150可以覆盖多个坝DM1a和DM2a、裂纹坝CDM以及多个凹槽GV1、GV2、GV3和GV4中的全部。(例如，在其外围周围)被第一无机封装层151完全围绕的多个空间SPx可以限定在第一凹槽GV1、第二凹槽GV2和第四凹槽GV4中。空间SPx可以在形成第一无机封装层151的工艺期间形成。空间SPx可以是其中未形成构成第一无机封装层151的材料的空间。因此，在形成第一无机封装层151的工艺期间使用的气体可以容纳在空间SPx中。从侧壁DP-Hs蔓延的裂纹可以被空间SPx阻挡。

在本公开的实施例中，第一凹槽GV1、第二凹槽GV2和第四凹槽GV4中的每个的深度DT-60可以是1微米或更小。例如，深度DT-60可以是6000埃，但是不特别限于此。在深度DT-60超过1微米的情况下，不会形成完全被第一无机封装层151围绕的空间SPx。根据本公开的实施例，可以调节深度DT-60，使得形成完全被第一无机封装层151围绕的空间SPx。

图11是根据本公开的实施例的显示面板DP的剖视图。例如，图11可以是沿着图3的线II-II'截取的剖视图。在图11中，与图10中所示的组件相同或基本上相同的组件被分配有相同的附图标记，因此，可以不重复其冗余描述。

参照图3、图5和图11，显示面板DP可以包括限定孔DP-H的侧壁DP-Hs。显示面板DP可以包括设置为与孔DP-H相邻的多个坝DM1a和DM2a、裂纹坝CDMa、以及多个凹槽GV1a、GV2a、GV3和GV4a。

多个凹槽GV1a、GV2a、GV3和GV4a可以设置为控制单体的流动。可通过去除第四绝缘层40的部分、第五绝缘层50的部分、第六绝缘层60的部分和第七绝缘层70的部分来设置多个凹槽GV1a、GV2a、GV3和GV4a。屏蔽层IBL可以设置在多个凹槽GV1a、GV2a、GV3和GV4a中的每个的底表面上。在本公开的实施例中，可以省略屏蔽层IBL。

多个凹槽GV1a、GV2a、GV3和GV4a中的至少一些可以设置为使形成为开口掩模的公共层CCL断开。因此，进一步突出超过第六绝缘层60的、限定第一凹槽GV1a、第二凹槽GV2a和第四凹槽GV4a的侧壁60-S的尖端GTP可以与第一凹槽GV1a、第二凹槽GV2a和第四凹槽GV4a叠置。

显示面板DP还可以包括设置在孔DP-H与发光元件ED之间的裂纹坝CDMa。裂纹坝CDMa可以比多个坝DM1a和DM2a以及多个凹槽GV1a、GV2a、GV3和GV4a靠近孔DP-H。裂纹坝CDMa可以用于阻挡从侧壁DP-Hs蔓延的裂纹的传播。

裂纹坝CDMa可以包括第一层CD1、第二层CD2和第三层CD3。第一层CD1可以包括与第一连接电极CNE10的材料相同的材料，并且可以与第一连接电极CNE10设置在同一层处(例如，中或上)。第二层CD2可以包括与第六绝缘层60的材料相同的材料。第三层CD3可以包括在第二中间导电层SD2(例如，参照图10)中。第三层CD3可以包括与第二连接电极CNE20的材料相同的材料。

第三层CD3可以进一步朝向侧壁DP-Hs突出超过第二层CD2。因此，第三层CD3可以用作裂纹坝CDMa中的尖端。第二层CD2可以具有1微米或更小的厚度。例如，第二层CD2可以具有6000埃的厚度，但是不特别限于此。

封装层150可以覆盖多个坝DM1a和DM2a、裂纹坝CDMa以及多个凹槽GV1a、GV2a、GV3和GV4a中的全部。(例如，在其外围周围)被封装层150完全围绕的空间SPy可以限定在面对第二层CD2(例如，与第二层CD2相邻)的部分中。空间SPy可以在形成第一无机封装层151的工艺期间由第三层CD3形成。因此，根据本公开的实施例，由于空间SPy限定在裂纹坝CDMa与侧壁DP-Hs之间，因此可以更容易地阻挡裂纹传播。

图12是根据本公开的实施例的显示面板DP的剖视图。例如，图12可以是沿着图3的线II-II'截取的剖视图。图12中所示的结构可以是以上参照图10描述的结构与以上参照图11描述的结构合并的结构。

参照图3、图5和图12，显示面板DP可以包括限定孔DP-H的侧壁DP-Hs。显示面板DP可以包括设置为与孔DP-H相邻的多个坝DM1a和DM2a、裂纹坝CDMa、以及多个凹槽GV1、GV2、GV3和GV4。

封装层150可以覆盖多个坝DM1a和DM2a、裂纹坝CDMa、以及多个凹槽GV1、GV2、GV3和GV4中的全部。(例如，在其外围周围)被第一无机封装层151完全围绕的多个空间SPx可以限定在第一凹槽GV1、第二凹槽GV2和第四凹槽GV4中。(例如，在其外围周围)被第一无机封装层151完全围绕的空间SPy可以限定在面对第二层CD2(例如，与第二层CD2相邻)的部分中。

图13是根据本公开的实施例的显示面板DP的剖视图。例如，图13可以是沿着图3的线II-II'截取的剖视图。

参照图3、图5和图13，显示面板DP可以包括限定孔DP-H的侧壁DP-Hs。显示面板DP可以包括设置为与孔DP-H相邻的坝DMb以及多个凹槽GV1b、GV2b、GV3b、GV4b和GV5b。

多个凹槽GV1b、GV2b、GV3b、GV4b和GV5b可以限定在基体层110中。例如，多个凹槽GV1b、GV2b、GV3b、GV4b和GV5b可以限定在第三子基体层113中。尽管在图13中作为示例示出了五个凹槽GV1b、GV2b、GV3b、GV4b和GV5b，但是凹槽GV1b、GV2b、GV3b、GV4b和GV5b的数量不限于此。

多个凹槽GV1b、GV2b、GV3b、GV4b和GV5b可以设置为使形成为开口掩模的公共层CCL断开。因此，进一步突出超过限定多个凹槽GV1b、GV2b、GV3b、GV4b和GV5b中的每个的侧壁的尖端GTPa可以与多个凹槽GV1b、GV2b、GV3b、GV4b和GV5b叠置。尖端GTPa可以由多个无机绝缘层IIL限定。无机绝缘层IIL可以包括第一绝缘层至第五绝缘层10、20、30、40和50。

封装层150可以覆盖坝DMb和多个凹槽GV1b、GV2b、GV3b、GV4b和GV5b。(例如，在其外围周围)被第一无机封装层151完全围绕的多个空间SPz可以限定在凹槽GV1b、GV2b、GV3b、GV4b和GV5b中。从侧壁DP-Hs蔓延的裂纹可以被空间SPz阻挡。

在本公开的实施例中，凹槽GV1b、GV2b、GV3b、GV4b和GV5b中的每个的深度DT-113可以是1微米或更小。例如，深度DT-113可以是6000埃，但是不特别限于此。

图14是根据本公开的实施例的显示面板DP的剖视图。例如，图14是沿着图3的线III-III'截取的剖视图。

参照图3和图14，裂纹坝CDMe可以设置在与显示面板DP的边缘DP-E相邻的区域中。发光元件ED可以设置为与基体层110的第一区域110A1(例如，见图3)叠置，并且裂纹坝CDMe可以设置为与基体层110的第二区域110A2叠置。

在平面上(例如，在平面图中)，裂纹坝CDMe可以具有围绕显示面板DP的显示区域DP-DA的至少一部分(例如，在显示面板DP的显示区域DP-DA的至少一部分的外围周围)的形状。裂纹坝CDMe可以用于阻挡从显示面板DP的边缘DP-E蔓延的裂纹传播到显示区域DP-DA中。

在本公开的实施例中，裂纹坝CDMe可以包括第一层CD1a、第二层CD2a和第三层CD3a。第一层CD1a可以包括与第一连接电极CNE10的材料相同的材料，并且可以与第一连接电极CNE10设置在同一层处(例如，中或上)。第二层CD2a可以包括与第六绝缘层60的材料相同的材料。第三层CD3a可以包括与第二连接电极CNE20的材料相同的材料。

第三层CD3a可以朝向显示面板DP的边缘DP-E进一步突出超过第二层CD2a。因此，第三层CD3a可以用作裂纹坝CDMe中的尖端。第二层CD2a可以具有1微米或更小的厚度。例如，第二层CD2a可以具有6000埃的厚度，但是不特别限于此。

(例如，在其外围周围)被第一无机封装层151完全围绕的空间SP-E可以限定在面对第二层CD2a(例如，与第二层CD2a相邻)的部分中。空间SP-E可以在形成第一无机封装层151的工艺期间由第三层CD3a形成。因此，根据本公开的实施例，由于空间SP-E限定在裂纹坝CDMe与显示面板DP的边缘DP-E之间，因此裂纹传播可以更容易地被阻挡。

如上所述，第一无机封装层可以覆盖突起和凹槽。(例如，在其外围周围)被第一无机封装层完全围绕的多个空间可以限定在凹槽中。空间可以是其中未形成构成第一无机封装层的材料的空间。多个空间可以阻挡从显示面板的侧壁蔓延的裂纹的传播。由此，可以改善显示装置的产品可靠性。

尽管已经描述了一些实施例，但是本领域技术人员将容易理解的是，在不脱离本公开的精神和范围的情况下，在实施例中能够进行各种修改。将理解的是，除非另外描述，否则每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。因此，对于本领域普通技术人员明显的是，除非另外具体指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，将理解的是，前述内容是各种示例实施例的说明，并且不应被解释为限于这里公开的具体实施例，并且对所公开的实施例的各种修改以及其他示例实施例旨在包括在如所附权利要求及其等同物中限定的本公开的精神和范围内。

Claims (20)

1.一种显示装置，所述显示装置包括：

基体层；

电路层，在所述基体层上，并且包括像素电路；

元件层，在所述电路层上，并且包括与所述像素电路电连接的发光元件；以及

封装层，覆盖所述元件层，

其中，所述基体层和所述电路层中的至少一个具有限定在其中的凹槽，

其中，所述封装层覆盖所述凹槽，并且

其中，多个空间限定在所述凹槽中，所述多个空间中的每个被所述封装层完全围绕。

2.根据权利要求1所述的显示装置，其中，所述凹槽包括侧壁部分，所述侧壁部分包括：

第一侧壁；

第一尖端，从所述第一侧壁突出；

第二侧壁，在所述第一尖端上；以及

第二尖端，从所述第二侧壁突出。

3.根据权利要求2所述的显示装置，其中，所述凹槽在所述第一侧壁处的第一宽度小于所述凹槽在所述第二侧壁处的第二宽度。

4.根据权利要求2所述的显示装置，其中，所述电路层还包括：

多个无机绝缘层；

第一中间导电层；

第一有机层，在所述多个无机绝缘层上，并且覆盖所述第一中间导电层；以及

第二中间导电层，在所述第一有机层上，

其中，所述第一中间导电层包括彼此顺序地堆叠的第一导电层、第二导电层和第三导电层，

其中，所述第二中间导电层包括彼此顺序地堆叠的第四导电层、第五导电层和第六导电层，并且

其中：所述第一侧壁限定在所述第二导电层的至少一部分中；所述第一尖端由所述第三导电层和所述第四导电层限定；所述第二侧壁限定在所述第五导电层中；并且所述第二尖端由所述第六导电层限定。

5.根据权利要求4所述的显示装置，其中，所述第一导电层、所述第三导电层、所述第四导电层和所述第六导电层包括钛，并且

其中，所述第二导电层和所述第五导电层包括铝。

6.根据权利要求2所述的显示装置，其中，所述多个空间包括：

第一空间，面对所述第一侧壁；以及

第二空间，面对所述第二侧壁。

7.根据权利要求6所述的显示装置，其中，在剖视图中，所述第一空间的最大宽度大于所述第二空间的最大宽度。

8.根据权利要求7所述的显示装置，其中，所述第一空间的所述最大宽度的方向的斜率大于所述第二空间的所述最大宽度的方向的斜率。

9.根据权利要求2所述的显示装置，其中，所述凹槽还包括在所述第二尖端上的第三侧壁和从所述第三侧壁突出的第三尖端。

10.根据权利要求9所述的显示装置，其中，所述多个空间包括：

第一空间，面对所述第一侧壁；

第二空间，面对所述第二侧壁；以及

第三空间，面对所述第三侧壁，并且

其中，在剖视图中，所述第一空间的第一最大宽度大于所述第二空间的第二最大宽度，并且所述第二空间的所述第二最大宽度大于所述第三空间的第三最大宽度。

11.根据权利要求10所述的显示装置，其中，所述第一空间的所述第一最大宽度的方向、所述第二空间的所述第二最大宽度的方向以及所述第三空间的所述第三最大宽度的方向彼此不同。

12.根据权利要求2所述的显示装置，其中，所述第一尖端的厚度大于所述第二尖端的厚度。

13.根据权利要求2所述的显示装置，其中，限定所述第一侧壁的部分和限定所述第二侧壁的部分中的每个具有1微米或更小的厚度。

14.根据权利要求1所述的显示装置，其中，所述凹槽限定在所述基体层中，并且具有1微米或更小的深度。

15.根据权利要求14所述的显示装置，其中，所述电路层还包括：

多个无机绝缘层；

第一中间导电层；

第一有机层，在所述多个无机绝缘层上，并且覆盖所述第一中间导电层；以及

第二中间导电层，在所述第一有机层上，并且

其中，所述多个无机绝缘层具有尖端部，所述尖端部比所述基体层的限定所述凹槽的侧壁突出。

16.根据权利要求1所述的显示装置，其中，所述电路层还包括：

多个无机绝缘层；

第一中间导电层；

第一有机层，在所述多个无机绝缘层上，并且覆盖所述第一中间导电层；以及

第二中间导电层，在所述第一有机层上，并且

其中，所述凹槽限定在所述第一有机层中，并且所述第二中间导电层限定尖端部，所述尖端部比所述第一有机层的限定所述凹槽的侧壁突出。

17.根据权利要求16所述的显示装置，所述显示装置还包括裂纹坝，所述裂纹坝与所述发光元件间隔开，并且包括：

第一层，包括与所述第一有机层的材料相同的材料；以及

第二层，包括与所述第二中间导电层的材料相同的材料，

其中，所述第二层比所述第一层突出，

其中，所述封装层覆盖所述裂纹坝，并且

其中，被所述封装层完全围绕的空间还限定在面对所述第一层的部分中。

18.根据权利要求17所述的显示装置，其中，所述基体层具有孔，并且

其中，所述裂纹坝定位在所述孔与所述发光元件之间。

19.根据权利要求17所述的显示装置，其中，所述基体层包括：

第一区域，所述发光元件定位在所述第一区域中；以及

第二区域，围绕所述第一区域，所述裂纹坝定位在所述第二区域中。

20.根据权利要求1所述的显示装置，其中，所述封装层包括：

第一无机封装层，在所述元件层上；

有机封装层，在所述第一无机封装层上；以及

第二无机封装层，在所述有机封装层上，并且

其中，所述多个空间中的每个被所述第一无机封装层围绕。