CN117995760A - 半导体结构及其制作方法、磁控溅射设备 - Google Patents

半导体结构及其制作方法、磁控溅射设备 Download PDF

Info

Publication number
CN117995760A
CN117995760A CN202211332477.0A CN202211332477A CN117995760A CN 117995760 A CN117995760 A CN 117995760A CN 202211332477 A CN202211332477 A CN 202211332477A CN 117995760 A CN117995760 A CN 117995760A
Authority
CN
China
Prior art keywords
groove
conductive material
conductive layer
gas
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211332477.0A
Other languages
English (en)
Inventor
吴承恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211332477.0A priority Critical patent/CN117995760A/zh
Publication of CN117995760A publication Critical patent/CN117995760A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

本公开提供一种半导体结构及其制作方法、磁控溅射设备,涉及半导体技术领域,用于解决半导体结构的电性能较差的技术问题。该半导体结构的制作方法包括:提供待处理件,待处理件的表面具有第一凹槽;对第一凹槽的表面进行刻蚀,形成第二凹槽,第二凹槽的侧壁以及槽底为平面,第二凹槽的开口尺寸大于第二凹槽的槽底尺寸;向第二凹槽内沉积导电材料,形成第一导电层,导电材料的移动方向相对第二凹槽的槽底倾斜。第二凹槽具有较大的表面积,使第一导电层与第二凹槽的接触面积较大,以提高半导体结构的电性能。第二凹槽侧壁上的沉积速率加快,避免导电材料过早封口,以减少或者避免第一导电层内部出现孔洞或者空隙,提高半导体结构的电性能。

Description

半导体结构及其制作方法、磁控溅射设备
技术领域
本公开涉及半导体技术领域,尤其涉及一种半导体结构及其制作方法、磁控溅射设备。
背景技术
随着科技和制造工艺的不断发展,半导体结构的应用越来越广。半导体结构通常包括衬底和位于衬底上的介质层,衬底包括有源区,介质层中设置有导线,导线与有源区电连接。导线通常包括第一导电层和设置在第一导线层上的第二导电层,第一导电层与有源区相接触,以实现与有源区的电连接。形成第一导电层时,通常先在介质层中制作沟槽,再在沟槽的底部沉积第一导电层。然而,随着沟槽的高度与宽度之比的增大,以及沟槽宽度的减小,所形成的沟槽图形轮廓不平整或者不完整,第一导电层与沟槽的接触面积较小,且第一导电层内易出现孔洞或者空隙,使得半导体结构的电性能较差。
发明内容
鉴于上述问题,本公开实施例提供一种半导体结构及其制作方法、磁控溅射设备,用于提高半导结构的电性能。
根据一些实施例,本公开的第一方面提供一种半导体结构的制作方法,其包括:提供待处理件,所述待处理件的表面具有第一凹槽;
对所述第一凹槽的表面进行刻蚀,形成第二凹槽,所述第二凹槽的侧壁以及槽底为平面,且所述第二凹槽的开口尺寸大于所述第二凹槽的槽底尺寸;
向所述第二凹槽内沉积导电材料,形成第一导电层,所述导电材料的移动方向相对所述第二凹槽的槽底倾斜。
在一些可能的实施例中,所述第二凹槽的侧壁相对所述第二凹槽的槽底的斜率为2-10,所述第二凹槽的深度为50-200nm。
在一些可能的实施例中,利用磁控溅射工艺沉积所述导电材料,所述磁控溅射时的第一气体包括惰性气体。
在一些可能的实施例中,利用所述第一气体对所述第一凹槽的表面进行轰击,以形成所述第二凹槽。
在一些可能的实施例中,利用所述第一气体对所述第一凹槽的表面进行轰击,以形成所述第二凹槽,包括:
对所述第一凹槽的侧壁和槽底进行轰击,形成初始第二凹槽,所述初始第二凹槽的槽底为平面;
对所述初始第二凹槽的侧壁进行轰击,形成所述第二凹槽,所述第二凹槽的侧壁为平面,且所述第二凹槽的开口尺寸大于所述第二凹槽的槽底尺寸。
在一些可能的实施例中,对所述第一凹槽的侧壁和槽底进行轰击时,所述第一气体的流量为50~100sccm;
对所述初始第二凹槽的侧壁进行轰击时,所述第一气体的流量为500~1000sccm。
在一些可能的实施例中,所述磁控溅射工艺的功率为磁控溅射设备的功率的10%~60%。
在一些可能的实施例中,所述导电材料可被磁化,沉积所述导电材料时,通过外加磁场使所述导电材料的移动方向相对所述第二凹槽的槽底倾斜。
在一些可能的实施例中,所述外加磁场由线圈通电产生,所述线圈的功率为200~1000W。
在一些可能的实施例中,所述待处理件的材质包括硅,所述导电材料包括钴,所述第一导电层的高度为8~30nm。
在一些可能的实施例中,向所述第二凹槽内沉积导电材料,形成第一导电层,所述导电材料的移动方向相对所述第二凹槽的槽底倾斜之前,还包括:
利用第二气体对所述第二凹槽和所述待处理件进行清理,以去除所述第二凹槽和所述待处理件上的残留物。
在一些可能的实施例中,向所述第二凹槽内沉积导电材料,形成第一导电层,所述导电材料的移动方向相对所述第二凹槽的槽底倾斜之后,还包括:
对所述第一导电层和所述待处理件进行清洗;
将所述第一导电层和所述待处理件置于第三气体环境内,以减少所述第一导电层氧化。
本公开实施例提供的半导体结构的制作方法至少具有如下优点:
本公开实施例提供的半导体结构的制作方法中,对第一凹槽的表面进行刻蚀,形成第二凹槽。第二凹槽的侧壁以及槽底为平面,使得第二凹槽的侧壁与槽底之间锐化,棱角明显,可以保证第二凹槽具有较大的表面积。形成第一导电层后,第一导电层与第二凹槽的接触面积较大,降低第一导电层与第二凹槽的接触电阻,提高半导体结构的电性能。同时,第二凹槽的开口尺寸大于第二凹槽的槽底尺寸,且导电材料的移动方向相对第二凹槽的槽底倾斜,使得第二凹槽的侧壁上的沉积速率加快,避免导电材料过早封口,从而可以减少或者避免第一导电层内部出现孔洞或者空隙,提高第一导电层的导电性能,进而提高半导体结构的电性能。
根据一些实施例,本公开第二方面提供一种半导体结构,该半导体结构由如上所述的制作方法形成,因而至少具有电性能较好的优点,具体效果参照上文,在此不再赘述。
根据一些实施例,本公开第三方面提供一种磁控溅射设备,其包括:反应腔,所述反应腔内设置有基台和与所述基台相对设置的靶材,所述基台用于放置待处理件,所述待处理件的表面具有第一凹槽;
与所述反应腔连接的气源,所述气源提供第一气体,所述第一气体配置为轰击所述第一凹槽的表面,以形成第二凹槽,所述第二凹槽的侧壁以及槽底为平面,且所述第二凹槽的开口尺寸大于所述第二凹槽的槽底尺寸,以及配置为轰击所述靶材,以向所述第二凹槽内沉积导电材料;
分布在所述反应腔内的外加磁场,所述外加磁场使所述导电材料的移动方向相对所述第二凹槽的槽底倾斜。
在一些可能的实施例中,所述外加磁场由线圈通电产生,所述线圈具有多个,多个所述线圈设置在所述反应腔的侧壁上,且沿所述反应腔的周向分布,多个所述线圈交错通电。
本公开实施例提供的磁控溅射设备存至少具有如下优点:
本公开实施例提供的磁控溅射设备中,反应腔用于放置待处理件,待处理件的表面具有第一凹槽,通过气源向反应腔提供第一气体,第一气体配置为轰击第一凹槽的表面,以形成第二凹槽,第二凹槽的侧壁以及槽底为平面,且第二凹槽的开口尺寸大于第二凹槽的槽底尺寸,使得第二凹槽的侧壁与槽底之间锐化,棱角明显,可以保证第二凹槽具有较大的表面积。第一气体还被配置为轰击靶材,以向第二凹槽内沉积导电材料,在反应腔内的外加磁场作用下,导电材料的移动方向相对第二凹槽的槽底倾斜,使得第二凹槽的侧壁上的沉积速率加快,避免导电材料过早封口,从而可以减少或者避免第一导电层内部出现孔洞或者空隙,提高第一导电层的导电性能,进而提高半导体结构的电性能。
附图说明
图1为相关技术中形成沟槽后的结构示意图;
图2为相关技术中形成第一导电层后的结构示意图;
图3为本公开实施例的半导体结构的制作方法的流程图;
图4为本公开实施例的第一凹槽的结构示意图;
图5为本公开实施例的第二凹槽的结构示意图;
图6为本公开实施例的形成第一导电层后的结构示意图;
图7为本公开实施例的导电材料的移动方向的示意图;
图8为本公开实施例的导电材料的竖直下落的示意图;
图9为本公开实施例的磁控溅射设备中沉积导电材料的示意图;
图10为本公开实施例的磁控溅射设备中轰击第一凹槽的示意图;
图11为本公开实施例的线圈的结构示意图。
附图标记说明:
11-衬底; 12-介质层;
13-沟槽; 14-第一导电层;
20-待处理件; 21-第一凹槽;
22-第二凹槽; 23-侧壁;
24-槽底; 30-磁控溅射设备;
31-激励电源; 32-基台;
33-靶材; 34-极板;
35-磁控装置; 36-第一射频电源;
37-直流电源; 38-线圈;
41-底板; 42-翅板。
具体实施方式
相关技术中的半导体结构存在电性能较差的问题,经发明人研究发现,其原因在于:参阅图1和图2,在衬底11上介质层12中制作沟槽13时,随着沟槽13的高度与宽度之比的增大,以及沟槽13宽度的减小,所形成的沟槽13图形轮廓不平整或者不完整,使得沉积在沟槽13内第一导电层14的成膜质量较差。如图2所示,第一导电层14结构较差,第一导电层14的导电性能较差,使得半导体结构的电性能较差。此外,第一导电层14还易出现孔洞或者空隙,降低第一导电层14的导电性能,也使得半导体结构的电性能较差。
进一步地,为了减少第一导电层14与衬底11之间的电阻,在沟槽13内沉积第一导电层14后,使第一导电层14与衬底11之间反应形成金属化合物,反应后的第一导电层14与衬底11的接触电阻降低。例如,先在硅衬底上沉积金属钴,再使得金属钴与硅衬底反应形成硅化钴。
然而,沟槽13图形的完整性会影响第一导电层14成膜形状,进而影响反应后的第一导电层14的电性能。沟槽13图形轮廓不平整或者不完整,也会使得第一导电层14与衬底11的接触面积较小,难以达到反应后的第一导电层14与衬底11的接触电阻降低的效果。此外,反应后的第一导电层14暴露时间过长,其表面会形成氧化层,也会进一步影响第一导电层14电性。这些都会导致半导体结构的电性能较差。
为此,本公开实施例提供一种半导体结构及其制作方法、磁控溅射设备,对第一凹槽的表面进行刻蚀,形成的第二凹槽侧壁以及槽底为平面,可以保证第二凹槽具有较大的表面积,从而增加第一导电层与第二凹槽的接触面积较大,半导体结构的电性能。同时,第二凹槽的开口尺寸大于第二凹槽的槽底尺寸,且导电材料的移动方向相对第二凹槽的槽底倾斜,使得第二凹槽的侧壁上的沉积速率加快,避免导电材料过早封口,从而可以减少或者避免第一导电层内部出现孔洞或者空隙,提高第一导电层的导电性能,半导体结构的电性能。
为了使本公开实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本公开的一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本公开保护的范围。
参阅图3,本公开实施例提供一种半导体结构的制作方法,该制作方法包括以下步骤:
S100:提供待处理件,待处理件的表面具有第一凹槽。
参阅图4,本公开实施例中,待处理件20可以为衬底,还可以为需要进行电连接的其他膜层。衬底用于提供支撑,衬底可以为半导体衬底,例如硅衬底、锗衬底、硅锗衬底、锗砷衬底、绝缘体上硅(Silicon On Insulator,简称SOI)衬底或者绝缘体上锗(GermaniumOn Insulator,简称GOI)衬底等。
如图4所示,待处理件20的表面具有第一凹槽21,第一凹槽21位于待处理件20的上表面,第一凹槽21可以是在刻蚀位于待处理件20上的膜层时过刻蚀形成,也可以是单独刻蚀形成,本公开实施例对于第一凹槽21的形成方式并不是限定的。
在一些可能的实施例中,第一凹槽21的表面可以为弧面,第一凹槽21的深度为2-20nm,第一凹槽21的表面的斜率在0.1-0.5之间,第一凹槽21几乎与待处理件20的上表面贴平,即第一凹槽21的深度和弧度都较小。
S200:对第一凹槽的表面进行刻蚀,形成第二凹槽,第二凹槽的侧壁以及槽底为平面,且第二凹槽的开口尺寸大于第二凹槽的槽底尺寸。
参阅图4和图5,刻蚀第一凹槽21的表面形成第二凹槽22,通过对第一凹槽21的表面进行修整形成第二凹槽22的侧壁23和槽底24,可以形成具有特定形状的第二凹槽22。第二凹槽22的侧壁23和槽底24均为平面,第二凹槽22的侧壁23与槽底24之间的夹角明显,使得第二凹槽22的底部锐化,从而保证第二凹槽22具有较大的表面积。
第二凹槽22的侧壁23相较于槽底24向外倾斜,以使第二凹槽22的开口尺寸大于第二凹槽22的槽底尺寸。如图5所示,第二凹槽22的截面形状为倒梯形,即第二凹槽22的截面形状呈梯形,且梯形的上底位于梯形的下底的下方,梯形的下底朝上。如此设置,便于向第二凹槽22内沉积导电材料,避免第二凹槽22的侧壁23和槽底24相交处形成沉积死角。
在一些可能的实施例中,第二凹槽22的侧壁23相对第二凹槽22的槽底24的斜率为2-10,第二凹槽22的深度为50-200nm。一方面改善了第二凹槽22的形状,使其轮廓更加清晰、均匀;另一方面保证了第二凹槽22的深度。更进一步地,第二凹槽22的关键尺寸(Critical Dimension,简称CD)可以为30-80nm。
S300:向第二凹槽内沉积导电材料,形成第一导电层,导电材料的移动方向相对第二凹槽的槽底倾斜。
参阅图5和图6,导电材料可以通过化学气相沉积(Chemical Vapor Deposition,简称CVD)、物理气相沉积(Physical Vapor Deposition,简称PVD)或者原子层沉积(Atomiclayer deposition,简称ALD)等工艺填充在第二凹槽22内,形成第一导电层14。
参阅图7,导电材料的移动方向相对于第二凹槽22的槽底24倾斜,导电材料并不是如图8所示以垂直于第二凹槽22的槽底24的方向下落的。如图7所示,导电材料的移动方向相对于第二凹槽22的槽底24的法线方向有偏移,使得导电材料可以偏向第二凹槽22的侧壁23沉积。
如此设置,相较于如图8所示的导电材料垂直于第二凹槽22的槽底24的方向下沉积,导电材料的移动方向如图7所示的相对于第二凹槽22的槽底24倾斜,使得导电材料在第二凹槽22的侧壁23的沉积速率变快,可以避免第二凹槽22内的导电材料过早封口,从而避免所形成的第一导电层14(参阅图6)内部出现孔洞或者缝隙,进一步提高第一导电层14的导电性能,进而提高半导体结构的电性能。
为了保证导电材料在第二凹槽22的两个侧壁23上的沉积速率都可以变快,导电材料的移动方向并不是单一的,其移动方向可以周向性变化。在某些时刻,导电材料的移动方向可以相对于第二凹槽22的槽底24向其中一个侧壁23的侧倾,在另一些时刻,导电材料的移动方向可以相对于第二凹槽22的槽底24向另一个侧壁23的侧倾。
示例性的,在某些时刻,导电材料的移动方向可以相对于第二凹槽22的槽底24向右倾斜,以提高位于第二凹槽22右侧的侧壁23上的沉积速率;在另一些时刻,导电材料的移动方向可以相对于第二凹槽22的槽底24向左倾斜,以提高位于第二凹槽22左侧的侧壁23上的沉积速率,从而使得导电材料的分布更加均匀,提高第一导电层14的导电性能。
本公开实施例中,导电材料通过物理气相沉积工艺形成在第二凹槽22内。更进一步的,参阅图5、图6和图9,导电材料通过磁控溅射工艺沉积在第二凹槽22内,通过将第一气体电离产生等离子体,利用该等离子体撞击靶材33表面,使得靶材33溅射出粒子,粒子下落到第二凹槽22内,沉积形成第一导电层14。其中,靶材33为导电材料,第一气体包括惰性气体,例如氪气(Ke)、氩气(Ar)等。
如此设置,一方面磁控溅射工艺沉积速率快,第一导电层14均匀性和致密性都较好,另一方面粒子在下落过程中易于控制移动方向,从而可以较易实现导电材料在第二凹槽22的侧壁23上的沉积。其中,磁控溅射工艺的功率为磁控溅射设备30的功率的10%~60%,导电材料沉积形成的第一导电层14的均匀度较好。
在一些可能的实施例中,参阅图4、图5和图10,利用第一气体对第一凹槽21的表面进行轰击,以形成第二凹槽22。也就是说,利用第一气体电离产生的等离子体撞击待处理件20的第一凹槽21,将第一凹槽21的表面去除部分,通过等离子体刻蚀第一凹槽21形成第二凹槽22。如此设置,第二凹槽22的形成与导电材料的沉积均可以在同一磁控溅射设备30中进行,提高了半导体结构的制备效率。此外,通过第一气体对第一凹槽21的表面轰击形成第二凹槽22,也便于修整第二凹槽22的表面,使得第二凹槽22具有特定形状。
在一些可能的实现方式中,利用第一气体对第一凹槽的表面进行轰击,以形成第二凹槽,包括:
对第一凹槽21的侧壁和槽底进行轰击,形成初始第二凹槽,初始第二凹槽的槽底为平面;对初始第二凹槽的侧壁进行轰击,形成第二凹槽22,第二凹槽22的侧壁为平面,且第二凹槽22的开口尺寸大于第二凹槽22的槽底尺寸。
可以理解的是,第一凹槽21的侧壁和槽底可以形成弧面,先对第一凹槽21的侧壁和槽底进行较为均匀的刻蚀,形成初始第二凹槽,初始第二凹槽的槽底为平面,初始第二凹槽的侧壁和槽底之间可以较为圆滑。再对初始第二凹槽的侧壁进行修整,以使所形成的第二凹槽22的侧壁23为平面,且向外倾斜。第二凹槽22的侧壁23和槽底24之间的夹角锐化,且第二凹槽22的开口尺寸大于第二凹槽22的槽底尺寸。
在一些可能的实现方式中,对第一凹槽21的侧壁和槽底进行轰击时,第一气体的流量为50~100sccm;对初始第二凹槽的侧壁进行轰击时,第一气体的流量为500~1000sccm。
为了实现导电材料的移动方向相对第二凹槽22的槽底24倾斜,在一些可能的实施例中,导电材料可被磁化,沉积导电材料时,通过外加磁场使导电材料的移动方向相对第二凹槽22的槽底24倾斜。具体的,外加磁场位于待处理件20所在的反应腔的内部,避免反应腔的侧壁对外加磁场进行屏蔽。导电材料可以包括铁、钴、镍及其合金的一种或者多种。
本公开实施例中,待处理件20的材质包括硅,导电材料包括钴,第一导电层14的高度为8~30nm。导电材料沉积过程中,导电材料经过外加磁场时,外加磁场使得导电材料磁化,并吸引导电材料,导电材料的移动方向发生变化,相对第二凹槽22的槽底24倾斜。
在上述实施例的基础上,在一些可能的实现方式中,外加磁场由线圈38通电产生,线圈38的功率为200~1000W。利用电磁感应现象,可以由线圈38通电产生外加磁场,其中,线圈38设置在反应腔的内壁上。
参阅图11,线圈38可以包括底板41和与底板41连接的多个平行排布的翅板42。翅板42位于底板41远离基台32的一侧。如此设置,一方面可以使得导电材料下落,另一方面可以使得导电材料产生偏移。其中,沿竖直方向,线圈38的高度H2可以为30-80cm,底板41的高度H1可以为10-30cm,线圈38的长度L可以小于待处理件20所在的反应腔的周长的三分之一。
为了保证导电材料可以较好的填充在第二凹槽22内,在一些可能的实施方式中,如图9所示,线圈38中通入交流电,从而使得外加磁场周期性变化,进而使得导电材料的移动方向相对于第二凹槽22的槽底24周期性变化,导电材料在第二凹槽22的两个侧壁23上的沉积速率都较快,避免过早封口。
在另一些可能的实施方式中,线圈38可以包括多个,多个线圈38沿待处理件20的周向分布且交替通电,从而使得外加磁场周向变化,也可以使导电材料的移动方向相对于第二凹槽22的槽底24变化,使得导电材料分别向第二凹槽22的两个侧壁23上沉积。
在另一些可能的实施方式中,线圈38还可以沿待处理件20的周向移动,从而使得外加磁场沿待处理件20的周向移动,也可以调整导电材料的移动方向,使得导电材料的移动方向相对于第二凹槽22的槽底24变化,从而达到第二凹槽22的两个侧壁23上的沉积速率较快。本公开实施例对此不是限定的,导电材料的移动方向还可以通过其他方式进行调整。
综上,本公开实施例中的制作方法中,对第一凹槽21的表面进行刻蚀,形成第二凹槽22。第二凹槽22的侧壁23以及槽底24为平面,使得第二凹槽22的侧壁23与槽底24之间锐化,棱角明显,可以保证第二凹槽22具有较大的表面积。形成第一导电层14后,第一导电层14与第二凹槽22的接触面积较大,半导体结构的电性能。同时,第二凹槽22的开口尺寸大于第二凹槽22的槽底尺寸,且导电材料的移动方向相对第二凹槽22的槽底24倾斜,使得第二凹槽22的侧壁23上的沉积速率加快,避免导电材料过早封口,从而可以减少或者避免第一导电层14内部出现孔洞或者空隙,提高第一导电层14的导电性能,半导体结构的电性能。
在一些可能的实施例中,向第二凹槽内沉积导电材料,形成第一导电层,导电材料的移动方向相对第二凹槽的槽底倾斜(步骤S300)之前,还包括:利用第二气体对第二凹槽和待处理件进行清理,以去除第二凹槽和待处理件上的残留物。
参阅图4和图5,利用第一气体轰击第一凹槽21的表面时,轰击出来的多余物会有部分堆积在第二凹槽22的表面以及待处理件20的表面,形成残留物。为了保证导电材料沉积成膜的质量,需要对残留物进行清理,以去除第二凹槽22和待处理件20上的残留物。
具体的,通过第二气体吹扫待处理件20和待处理件20上的第二凹槽22,从而将残留物吹出,完成对第二凹槽22和待处理件20进行清理。第二气体可以为惰性气体,例如氩气或者氦气,第二气体可以与第一气体相同,也可以不同。
为了进一步减少第二凹槽22和待处理件20上的残留物,利用第二气体对第二凹槽22和待处理件20进行清理后,还可以对待处理件20所处的反应腔进行强抽气,将残留物吸出,保证反应腔内的清洁。
在一些可能的实施例中,向第二凹槽内沉积导电材料,形成第一导电层,导电材料的移动方向相对第二凹槽的槽底倾斜(步骤S400)之后,还包括:
步骤S500:对第一导电层和待处理件进行清洗。
具体的,参阅图6,依次通过去等离子体水(Deionized Water,简称DIW)和稀硫酸溶液对第一导电层14和待处理件20进行清洗。其中,去等离子体水清洗1-20s,稀硫酸溶液清洗100-300s,稀硫酸溶液的浓度可以根据第一导电层14和待处理件20的材质进行确定。
步骤S600:将第一导电层和待处理件置于第三气体环境内,以减少第一导电层氧化。
清洗完成后,第三气体将第一导电层14和待处理件20包围,以避免第一导电层14和待处理接触空气,从而减少第一导电层14的氧化。第三气体可以为惰性气体,也可以为不与第一导电层14和待处理件20进行反应的其他气体,例如氮气。
在第一导电层14的材质为金属,待处理件20的材质为硅(单晶硅或者多晶硅)的实施例中,形成第一导电层14后,对第一导电层14进行退火处理,以使第一导电层14和待处理件20反应。第一导电层14形成金属硅化物,可以降低第一导电层14与待处理件20的接触电阻。再在反应后的第一导电层14上继续沉积导电材料,形成第二导电层,第二导电层填充在剩余的第二凹槽22中。
本公开实施例的第二方面提供一种半导体结构,该半导体结构上述的制作方法形成,因而至少具有电性能的优点,具体效果参照上文,在此不再赘述。
本公开实施例的第三方面提供一种磁控溅射设备30,参阅图9和图10,该磁控溅射设备30包括反应腔,反应腔内设置有基台32和与基台32相对设置的靶材33,基台32用于放置待处理件20。如图4所示,待处理件20的表面具有第一凹槽21,第一凹槽21的表面可以为弧面,第一凹槽21的深度为2-20nm,第一凹槽21的表面的斜率在0.1-0.5之间,第一凹槽21几乎与待处理件20的上表面贴平,即第一凹槽21的深度和弧度都较小。
如图9和图10所示,靶材33位于反应腔的顶部,基台32位于反应腔的底部。靶材33与溅射电源电连接,以向靶材33输出溅射功率,溅射电源可以为第一射频电源36和直流电源37的结合,这两种电源均与靶材33电连接。具体的,靶材33可以安装在极板34上,且朝向基台32,极板34连通第一射频电源36和直流电源37。其中,靶材33为导电材料,第一射频电源36的频率可以为40MHz。
反应腔连接有气源,气源提供第一气体。可以理解的是,反应腔具有进气口和出气口,气源与进气口连通,第一气体由进气口进入并由出气口流出。第一气体配置为轰击第一凹槽21的表面,以形成第二凹槽22,第一气体还配置为轰击靶材33,以向第二凹槽22内沉积导电材料。第一气体包括惰性气体,例如氪气(Ke)、氩气(Ar)等。
具体的,通过第一气体对第一凹槽21的表面轰击形成第二凹槽22,可以修整第二凹槽22的表面,使得第二凹槽22具有特定形状。本公开实施例中,如图5所示,第二凹槽22的侧壁23和槽底24均为平面,第二凹槽22的侧壁23与槽底24之间的夹角明显,使得第二凹槽22的底部锐化,从而保证第二凹槽22具有较大的表面积。第二凹槽22的侧壁23相较于槽底24向外倾斜,以使第二凹槽22的开口尺寸大于第二凹槽22的槽底尺寸,便于向第二凹槽22内沉积导电材料,避免第二凹槽22的侧壁23和槽底24相交处形成沉积死角。
在一些可能的实现方式中,基台32连接有激励电源31,激励电源31可以激发第一气体形成电离产生等离子体,利用等离子体撞击第一凹槽21的表面,使得第一凹槽21的表面被刻蚀。同时,还可以借助激励电源31向基台32加载施加偏压,以使第一气体所形成的等离子体以特定角度轰击第一凹槽21的表面,如图10所示,第一气体所形成的等离子体相对于竖直方向倾斜。此时,靶材33电连接的第一射频电源36和直流电源37均关闭。激励电源31可以为第二射频电源,第二射频电源的频率可以为13.56MHz。
形成第二凹槽22后,参阅图9,溅射电源激发第一气体形成形成电离产生等离子体,利用等离子体撞击靶材33的表面,使得靶材33溅射出粒子,粒子下落到第二凹槽22内,沉积形成第一导电层14。此时,激励电源31可以开启,也可以关闭。
靶材33的远离基台32的一侧还设置有磁控装置35,磁控装置35可以为直流磁控管,其与极板34间隔设置。磁控装置35控制电子,以及等离子体的运动,如图9所示,等离子体以一定角度轰击靶材33。
在本公开实施例中,反应腔还分布有外加磁场,以使导电材料的移动方向相对第二凹槽22的槽底24倾斜。相较于导电材料垂直于第二凹槽22的槽底24的方向下沉积,导电材料的移动方向相对于第二凹槽22的槽底24倾斜,使得导电材料在第二凹槽22的侧壁23的沉积速率变快,可以避免第二凹槽22内的导电材料过早封口,从而避免所形成的第一导电层14内部出现孔洞或者缝隙,进一步提高第一导电层14的导电性能,进而提高半导体结构的电性能。
为了保证导电材料在第二凹槽22的两个侧壁23上的沉积速率都可以变快,导电材料的移动方向并不是单一的,其移动方向可以周向性变化。在某些时刻,导电材料的移动方向可以相对于第二凹槽22的槽底24向其中一个侧壁23的侧倾,在另一些时刻,导电材料的移动方向可以相对于第二凹槽22的槽底24向另一个侧壁23的侧倾,使得导电材料的分布更加均匀,提高第一导电层14的导电性能。
在一些可能的实施例中,导电材料可以包括铁、钴、镍及其合金的一种或者多种,导电材料经过外加磁场时,外加磁场使得导电材料磁化,并吸引导电材料,导电材料的移动方向发生变化,相对第二凹槽22的槽底24倾斜。
具体的,外加磁场由线圈38通电产生,线圈38的功率为200~1000W,利用电磁感应现象,可以由线圈38通电产生外加磁场。其中,线圈38设置在反应腔的内部,以使外加磁场位于反应腔的内部,避免反应腔的侧壁对外加磁场进行屏蔽。如图11所示,线圈38可以包括底板41和与底板41连接的多个平行排布的翅板42。
为了保证导电材料可以较好的填充在第二凹槽22内,在一些可能的实施方式中,线圈38中通入交流电,从而使得外加磁场周期性变化,进而使得导电材料的移动方向相对于第二凹槽22的槽底24周期性变化,导电材料在第二凹槽22的两个侧壁23上的沉积速率都较快,避免过早封口。可以理解的是,在第一气体对第一凹槽21的表面轰击形成第二凹槽22时,线圈38不通电。
在另一些可能的实施方式中,线圈38可以包括多个,多个线圈38设置在反应腔的侧壁23上,且沿反应腔的周向分布。多个线圈38交错通电,从而使得外加磁场周向变化,也可以使导电材料的移动方向相对于第二凹槽22的槽底24变化,使得导电材料分别向第二凹槽22的两个侧壁23上沉积。
在另一些可能的实施方式中,线圈38还可以沿反应腔的周向移动,从而使得外加磁场沿待处理件20的周向移动,也可以调整导电材料的移动方向,使得导电材料的移动方向相对于第二凹槽22的槽底24变化,从而达到第二凹槽22的两个侧壁23上的沉积速率较快。本公开实施例对此不是限定的,导电材料的移动方向还可以通过其他方式进行调整。
综上,本公开实施例中的磁控溅射设备30包括反应腔,反应腔用于放置待处理件20,待处理件20的表面具有第一凹槽21,通过气源向反应腔提供第一气体,第一气体配置为轰击第一凹槽21的表面,以形成第二凹槽22,第二凹槽22的侧壁23以及槽底24为平面,且第二凹槽22的开口尺寸大于第二凹槽22的槽底尺寸,使得第二凹槽22的侧壁23与槽底24之间锐化,棱角明显,可以保证第二凹槽22具有较大的表面积。第一气体还被配置为轰击靶材33,以向第二凹槽22内沉积导电材料,在反应腔内的外加磁场作用下,导电材料的移动方向相对第二凹槽22的槽底24倾斜,使得第二凹槽22的侧壁23上的沉积速率加快,避免导电材料过早封口,从而可以减少或者避免第一导电层14内部出现孔洞或者空隙,提高第一导电层14的导电性能,半导体结构的电性能。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是:以上各实施例仅用以说明本公开的技术方案,而非对其限制;尽管参照前述各实施例对本公开进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (15)

1.一种半导体结构的制作方法,其特征在于,包括:
提供待处理件,所述待处理件的表面具有第一凹槽;
对所述第一凹槽的表面进行刻蚀,形成第二凹槽,所述第二凹槽的侧壁以及槽底为平面,且所述第二凹槽的开口尺寸大于所述第二凹槽的槽底尺寸;
向所述第二凹槽内沉积导电材料,形成第一导电层,所述导电材料的移动方向相对所述第二凹槽的槽底倾斜。
2.根据权利要求1所述的制作方法,其特征在于,所述第二凹槽的侧壁相对所述第二凹槽的槽底的斜率为2-10,所述第二凹槽的深度为50-200nm。
3.根据权利要求1所述的制作方法,其特征在于,利用磁控溅射工艺沉积所述导电材料,所述磁控溅射时的第一气体包括惰性气体。
4.根据权利要求3所述的制作方法,其特征在于,利用所述第一气体对所述第一凹槽的表面进行轰击,以形成所述第二凹槽。
5.根据权利要求4所述的制作方法,其特征在于,利用所述第一气体对所述第一凹槽的表面进行轰击,以形成所述第二凹槽,包括:
对所述第一凹槽的侧壁和槽底进行轰击,形成初始第二凹槽,所述初始第二凹槽的槽底为平面;
对所述初始第二凹槽的侧壁进行轰击,形成所述第二凹槽,所述第二凹槽的侧壁为平面,且所述第二凹槽的开口尺寸大于所述第二凹槽的槽底尺寸。
6.根据权利要求5所述的制作方法,其特征在于,对所述第一凹槽的侧壁和槽底进行轰击时,所述第一气体的流量为50~100sccm;
对所述初始第二凹槽的侧壁进行轰击时,所述第一气体的流量为500~1000sccm。
7.根据权利要求4所述的制作方法,其特征在于,所述磁控溅射工艺的功率为磁控溅射设备的功率的10%~60%。
8.根据权利要求1-7任一项所述的制作方法,其特征在于,所述导电材料可被磁化,沉积所述导电材料时,通过外加磁场使所述导电材料的移动方向相对所述第二凹槽的槽底倾斜。
9.根据权利要求8所述的制作方法,其特征在于,所述外加磁场由线圈通电产生,所述线圈的功率为200~1000W。
10.根据权利要求1-7任一项所述的制作方法,其特征在于,所述待处理件的材质包括硅,所述导电材料包括钴,所述第一导电层的高度为8~30nm。
11.根据权利要求1-7任一项所述的制作方法,其特征在于,向所述第二凹槽内沉积导电材料,形成第一导电层,所述导电材料的移动方向相对所述第二凹槽的槽底倾斜之前,还包括:
利用第二气体对所述第二凹槽和所述待处理件进行清理,以去除所述第二凹槽和所述待处理件上的残留物。
12.根据权利要求1-7任一项所述的制作方法,其特征在于,向所述第二凹槽内沉积导电材料,形成第一导电层,所述导电材料的移动方向相对所述第二凹槽的槽底倾斜之后,还包括:
对所述第一导电层和所述待处理件进行清洗;
将所述第一导电层和所述待处理件置于第三气体环境内,以减少所述第一导电层氧化。
13.一种半导体结构,其特征在于,所述半导体结构通过权利要求1-12任一项所述的制作方法形成。
14.一种磁控溅射设备,其特征在于,包括:
反应腔,所述反应腔内设置有基台和与所述基台相对设置的靶材,所述基台用于放置待处理件,所述待处理件的表面具有第一凹槽;
与所述反应腔连接的气源,所述气源提供第一气体,所述第一气体配置为轰击所述第一凹槽的表面,以形成第二凹槽,所述第二凹槽的侧壁以及槽底为平面,且所述第二凹槽的开口尺寸大于所述第二凹槽的槽底尺寸,以及配置为轰击所述靶材,以向所述第二凹槽内沉积导电材料;
分布在所述反应腔内的外加磁场,所述外加磁场使所述导电材料的移动方向相对所述第二凹槽的槽底倾斜。
15.根据权利要求14所述的磁控溅射设备,其特征在于,所述外加磁场由线圈通电产生,所述线圈具有多个,多个所述线圈设置在所述反应腔的侧壁上,且沿所述反应腔的周向分布,多个所述线圈交错通电。
CN202211332477.0A 2022-10-28 2022-10-28 半导体结构及其制作方法、磁控溅射设备 Pending CN117995760A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211332477.0A CN117995760A (zh) 2022-10-28 2022-10-28 半导体结构及其制作方法、磁控溅射设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211332477.0A CN117995760A (zh) 2022-10-28 2022-10-28 半导体结构及其制作方法、磁控溅射设备

Publications (1)

Publication Number Publication Date
CN117995760A true CN117995760A (zh) 2024-05-07

Family

ID=90899901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211332477.0A Pending CN117995760A (zh) 2022-10-28 2022-10-28 半导体结构及其制作方法、磁控溅射设备

Country Status (1)

Country Link
CN (1) CN117995760A (zh)

Similar Documents

Publication Publication Date Title
US7819082B2 (en) Plasma processing apparatus
US11637025B2 (en) Apparatus for selectively etching first region made of silicon nitride against second region made of silicon oxide
KR100274306B1 (ko) 에칭방법
US5272417A (en) Device for plasma process
US10600616B2 (en) Apparatus and techniques to treat substrates using directional plasma and point of use chemistry
EP0054201B1 (en) Dry etching device and method
US11417568B2 (en) Methods for selective deposition of tungsten atop a dielectric layer for bottom up gapfill
JP2000100790A (ja) プラズマ処理装置及びそれを用いた処理方法
US6642143B2 (en) Method of producing semiconductor device
JPH11168090A (ja) 半導体製造方法
JP2774367B2 (ja) プラズマプロセス用装置および方法
JP3417328B2 (ja) プラズマ処理方法及び装置
CN117995760A (zh) 半导体结构及其制作方法、磁控溅射设备
JP4408987B2 (ja) スパッタ処理応用のプラズマ処理装置
JP3519066B2 (ja) プラズマプロセス用装置
JP2005079416A (ja) プラズマ処理装置
JPH10125665A (ja) プラズマプロセス用装置
CN113496889A (zh) 蚀刻方法和等离子体处理装置
JP2002134472A (ja) エッチング方法、エッチング装置および半導体装置の製造方法
JP2011211135A (ja) プラズマ処理方法
JP3220528B2 (ja) 真空処理装置
JP3500178B2 (ja) ドライエッチング方法
JPH02257625A (ja) 表面処理装置
JP2001217225A (ja) プラズマエッチング方法
JPH0513373A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination