CN113496889A - 蚀刻方法和等离子体处理装置 - Google Patents

蚀刻方法和等离子体处理装置 Download PDF

Info

Publication number
CN113496889A
CN113496889A CN202110268051.2A CN202110268051A CN113496889A CN 113496889 A CN113496889 A CN 113496889A CN 202110268051 A CN202110268051 A CN 202110268051A CN 113496889 A CN113496889 A CN 113496889A
Authority
CN
China
Prior art keywords
region
gas
etching
deposit
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110268051.2A
Other languages
English (en)
Inventor
细谷正德
王汤贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN113496889A publication Critical patent/CN113496889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供一种蚀刻方法和等离子体处理装置，能够在防止氮化硅的劣化的同时对氧化硅进行蚀刻。所述蚀刻方法包括以下工序：工序(a)，准备具有由氧化硅形成的第一区域和由氮化硅形成的第二区域的基板；工序(b)，使所述基板暴露在包含碳氟化合物气体的第一处理气体的等离子体中，对所述第一区域进行蚀刻，并在所述第一区域和所述第二区域上形成包含碳氟化合物的沉积物；工序(c)，通过所述沉积物中包含的碳氟化合物的自由基来对所述第一区域和所述第二区域进行蚀刻；以及工序(d)，通过不包含氧的第二处理气体的等离子体来去除所述沉积物。

Description

蚀刻方法和等离子体处理装置
技术领域
本公开涉及一种蚀刻方法和等离子体处理装置。
背景技术
例如，专利文献1提出在具有氧化硅和氮化硅的膜的基板中相对于氮化硅选择性地蚀刻氧化硅。
现有技术文献
专利文献
专利文献1：日本特开2015-173240号公报
发明内容
发明要解决的问题
本公开提供一种在防止氮化硅劣化的同时对氧化硅进行蚀刻的方法和执行该蚀刻方法的等离子体处理装置。
用于解决问题的方案
根据本公开的一个方式提供一种蚀刻方法，包括以下工序：工序(a)，准备具有由氧化硅形成的第一区域和由氮化硅形成的第二区域的基板；工序(b)，使所述基板暴露在包含碳氟化合物气体的第一处理气体的等离子体中，对所述第一区域进行蚀刻，并在所述第一区域和所述第二区域上形成包含碳氟化合物的沉积物；工序(c)，通过所述沉积物中包含的碳氟化合物的自由基来对所述第一区域和所述第二区域进行蚀刻；以及工序(d)，通过不包含氧的第二处理气体的等离子体来去除所述沉积物。
发明的效果
根据一个方面，能够在防止氮化硅劣化的同时对氧化硅进行蚀刻。
附图说明
图1是表示比较例所涉及的蚀刻方法的流程图。
图2是表示一个实施方式所涉及的蚀刻方法MT的流程图。
图3是表示一个实施方式所涉及的等离子体处理装置的截面示意图。
图4是表示方法MT的蚀刻对象膜的一例的截面图。
图5是用于说明通过方法MT对第一区域进行的蚀刻的图。
图6是用于说明通过方法MT对第二区域进行的蚀刻的图。
图7是用于说明第二区域的状态的图。
图8是表示去除工序中的氮化硅的损失的一例的图。
图9是表示对进行方法MT的去除工序后的CO的发光强度进行测定所得到的结果的一例的图。
图10是表示去除工序中的有无偏置用的高频电力与氮化硅及沉积物的蚀刻速率之间的关系的图。
图11是去除工序的处理时间与氧化硅的蚀刻速率之间的关系的图。
图12是表示方法MT的蚀刻对象膜的其它例的截面图。
附图标记说明
10：等离子体处理装置；12：腔室；18：下部电极；36：上部电极；41：气体供给部；43：第一高频电源；44：第二高频电源；80：控制部；101：氧化硅；102：氮化硅；R1：第一区域；R2：第二区域；DP：沉积物。
具体实施方式
下面，参照附图来说明用于实施本公开的方式。在各附图中，对相同的结构部分标注相同的标记，有时省略重复的说明。
首先，在说明一个实施方式所涉及的蚀刻方法之前，简单地说明比较例所涉及的蚀刻方法。图1是表示比较例所涉及的蚀刻方法的流程图。图1所示的蚀刻方法包括步骤S91和步骤S92，重复地交替进行这些步骤S91和步骤S92。
具体地说，在步骤S91中，使基板W暴露在包含碳氟化合物气体的处理气体的等离子体中。碳氟化合物气体例如包括C4F6气体和C4F8气体中的至少一种气体。另外，该处理气体能够包括Ar气体、He气体之类的各种稀有气体中的至少一种气体。并且，该处理气体能够包括氧气(O2气体)。在步骤S91中，通过激励该处理气体来生成等离子体，并使基板W暴露在所生成的等离子体中。源自碳氟化合物的原子以及/或者分子的活性种、例如氟以及/或者碳氟化合物的活性种发生碰撞。由此，在步骤S91中，对第一区域进行蚀刻。另外，在步骤S91中，包含碳氟化合物的沉积物附着并沉积在第一区域。
接着，在步骤S92中，使进行步骤S91的处理后的基板W暴露在稀有气体的等离子体中，通过沉积物中包含的碳氟化合物的自由基来对第一区域进行蚀刻。在步骤S92中，稀有气体原子的活性种、例如稀有气体原子的离子与沉积物发生碰撞。由此，沉积物中的碳氟化合物使对第一区域R1的蚀刻有进展。另外，通过该步骤S92，沉积物的膜厚减少。另外，在步骤S92中，第二区域上的沉积物的膜厚也减少。但是，由于在第二区域上存在进行步骤S91的处理时形成的变质区域，因此对第二区域的蚀刻得到抑制。
接着，在步骤S93中，作为停止条件，例如判定步骤S91和S92的循环的重复次数是否达到了规定次数。在不满足停止条件的情况下，再次执行步骤S91和步骤S92。另一方面，在满足停止条件的情况下，本处理结束。
在本处理中，为了保护氮化硅的第二区域，通过增加C4F6气体等的流量以使第二区域上的沉积物增加来保护氮化硅。但是，当过度增加气体中的碳量时，不会再对氧化硅的第一区域进行蚀刻。作为其对策，存在通过包含氧气(O2气体)的气体的等离子体来去除沉积物的方法。但是，在该方法中，有时氮化硅由于氧化等而劣化。
[蚀刻方法]
因此，在以下说明的一个实施方式中，提出防止在氮化硅劣化的同时对氧化硅进行蚀刻的方法。图2是表示一个实施方式所涉及的蚀刻方法的流程图。图3是表示一个实施方式所涉及的等离子体处理装置10的截面示意图。
图3表示能够在图2所示的蚀刻方法(以下称作“方法MT”)中使用的一个实施方式所涉及的等离子体处理装置10的一例。
图4是表示方法MT的蚀刻对象膜的一例的截面图。基板W具有基底层100、第一区域R1以及第二区域R2。基底层100例如能够由多晶硅构成。第一区域R1由氧化硅101形成。第二区域R2由氮化硅102形成。
准备具有该结构的膜的基板W，将基板W搬送至图3的等离子体处理装置10的腔室12内并载置于载置台14。等离子体处理装置10通过方法MT来执行蚀刻。执行方法MT，以相对于第二区域R2选择性地蚀刻基板W的第一区域R1。
下面，以对具有图4所示的对象膜的基板W应用方法MT的情况为例来进行说明。在方法MT中，使用等离子体处理装置10。在图3中示出用沿铅垂方向延伸的面将一个实施方式的等离子体处理装置10局部地剖断后的状态。
图3所示的等离子体处理装置10具备腔室12。腔室12具有大致圆形形状，包括侧壁12a和底部12b。腔室12提供内部空间12s。图3所示的中心轴线AX为腔室12和内部空间12s的中心轴线。腔室12例如由铝之类的金属形成。在腔室12的内壁面形成有具有耐等离子体性的膜。该膜能够为耐酸铝膜、氧化钇制的膜之类的陶瓷制的膜。腔室12接地。
在侧壁12a形成有通路12p。在内部空间12s与腔室12的外部之间搬送基板W时，基板W时通过通路12p。基板W能够具有大致圆盘形状。通路12p能够通过闸阀12g进行开闭。闸阀12g沿侧壁12a设置。
在内部空间12s中设置有载置台14。载置台14被支承体15支承。支承体15具有大致圆筒形状，从腔室12的底部12b向上方延伸。支承体15具有绝缘性，并且例如由陶瓷形成。
载置台14构成为支承基板W。载置台14与腔室12具有共同的中心轴线AX。载置台14提供载置区域14r。该载置区域14r的中心位于中心轴线AX上。基板W以其中心位于中心轴线AX上的方式被载置于载置区域14r上。
载置台14包括电极板16、下部电极18以及静电吸盘20。电极板16具有大致圆盘形状。电极板16具有导电性。电极板16由铝之类的金属形成。下部电极18具有大致圆盘形状。下部电极18具有导电性。下部电极18由铝之类的金属形成。下部电极18被搭载在电极板16上。下部电极18与电极板16电连接。包括下部电极18的载置台14为在腔室12内载置基板的第一电极的一例。
在下部电极18中形成有流路18p。流路18p在下部电极18中例如漩涡状地延伸。从热交换介质的循环装置22(例如冷却装置)向流路18p供给热交换介质(例如调温介质)。循环装置22设置于腔室12的外部。被供给至流路18p的热交换介质返回循环装置22。通过热交换介质与下部电极18之间的热交换，来控制被载置在载置台14上的基板W的温度。
静电吸盘20被设置在下部电极18上。静电吸盘20具有大致圆盘形状。静电吸盘20在陶瓷制的主体中具有膜状的电极。静电吸盘20的电极经由开关而与直流电源24连接。静电吸盘20提供载置区域14r。在基板W被载置在静电吸盘20上(载置区域14r上)的状态下，当从直流电源24向静电吸盘20的电极施加直流电压时，在基板W与静电吸盘20之间产生静电引力。基板W通过所产生的静电引力而被静电吸盘20吸引，并且被静电吸盘20保持。也可以在等离子体处理装置10设置有用于向静电吸盘20与基板W的下表面之间供给传热气体(例如He气体)的传热气体供给线路。另外，也可以在静电吸盘20的内部设置有加热器(例如电阻加热元件)。通过向加热器供给电力，加热器发热来调整静电吸盘20的温度，进而调整基板W的温度。
在腔室12的内部空间12s中，以包围静电吸盘20和基板W的边缘的方式配置有边缘环FR。边缘环FR为环状的板，由硅、石英之类的含硅材料形成。利用边缘环FR是为了得到等离子体处理的均匀性，该边缘环FR也称作聚焦环。
在支承体15的周围设置有筒状的导体26。导体26接地。在导体26的上方，以包围载置台14的方式设置有筒状的绝缘体28。绝缘体28由石英之类的陶瓷形成。在载置台14与腔室12的侧壁12a之间形成有排气通路。在排气通路中设置有隔板30。隔板30为环状的板。在隔板30形成有沿隔板30的板厚方向贯通该隔板30的大量的孔。隔板30是通过在由铝之类的金属形成的母材的表面形成氧化钇之类的具有耐等离子体性的覆膜而构成的。
在隔板30的下方，排气管32与腔室12的底部12b连接。排气管32能够与排气通路连通。排气管32与排气装置34连接。排气装置34包括自动压力控制阀以及涡轮分子泵之类的减压泵。通过使排气装置34工作，来将内部空间12s的压力设定为指定的压力。
在载置台14的上方设置有上部电极36。内部空间12s的一部分夹在上部电极36与载置台14之间。上部电极36以封闭腔室12的上部开口的方式设置。在上部电极36与腔室12的上端部之间夹设有构件37。构件37由绝缘性材料形成。构件37能够由陶瓷、例如石英形成。此外，在一个实施方式中，构件37和接地导体50的一部分能够夹在上部电极36与腔室12的上端部之间。
在一个实施方式中，上部电极36构成为喷淋头。上部电极36是与用于载置基板的第一电极相向的第二电极的一例。在一个实施方式中，上部电极36包括顶板38和顶板支承体40。顶板38例如由硅形成。或者，顶板38通过在由铝形成的母材的表面设置由氧化钇之类的陶瓷形成的覆膜来构成。在顶板38形成有沿该顶板38的板厚方向贯通该顶板38的多个气体喷出口38h。
顶板支承体40设置在顶板38上。顶板支承体40构成为将顶板38以装卸自如的方式支承。顶板支承体40由铝之类的导电性材料形成。在顶板支承体40的内部形成有气体扩散室40d。在顶板支承体40形成有从气体扩散室40d向下方延伸的多个孔40h。多个孔40h分别与多个气体喷出口38h连通。
气体扩散室40d与气体供给部41连接。气体供给部41构成为向内部空间12s供给气体。气体供给部41构成为能够输出要在方法MT中使用的多个气体。另外，气体供给部41具有多个流量控制器和多个阀，构成为单独地调整应输出的气体的流量。从气体供给部41输出的气体经由气体扩散室40d和多个孔40h从多个气体喷出口38h喷出至内部空间12s。
在顶板支承体40形成有流路40p。流路40p与冷却装置42连接。冷却水之类的调温介质在流路40p与冷却装置42之间循环。通过从冷却装置42供给至流路40p的调温介质与上部电极36之间的热交换，来调整上部电极36的温度。
等离子体处理装置10还具备第一高频电源43和第二高频电源44。第一高频电源43和第二高频电源44设置于腔室12的外部。第一高频电源43构成为主要产生用于生成等离子体的高频电力。关于用于生成等离子体的高频电力的第一高频并无限定，例如能够具有60MHz之类的频率。第一高频电源43经由匹配器45及供电导体48而与上部电极36电连接。匹配器45具有用于使第一高频电源43的输出阻抗与负载侧(上部电极36侧)的阻抗匹配的匹配电路。供电导体48通过其下端连接于上部电极36。供电导体48从上部电极36向上方延伸。供电导体48为筒状或棒状的导体，其中心轴线与中心轴线AX大体一致。
第二高频电源44构成为产生主要用于向基板W吸引离子的偏置用的高频电力。偏置用的高频电力的第二高频的频率比第一高频的频率低。在一个实施方式中，第二高频的频率可以为40MHz以上。第二高频电源44经由匹配器46而与下部电极18电连接。匹配器46具有用于使第二高频电源44的输出阻抗与负载侧(下部电极18侧)的阻抗匹配的匹配电路。
此外，第一高频电源43也可以向下部电极18施加高频电力来代替向上部电极36施加高频电力。第一高频电源43和第二高频电源44均能够成为供给用于生成等离子体的高频电力的等离子体生成部。
等离子体处理装置10还具备接地导体50。接地导体50具有导电性。接地导体50由铝之类的金属形成。接地导体50接地。接地导体50在腔室12的上方以覆盖上部电极36的方式延伸。供电导体48通过被接地导体50包围的空间并向上方延伸至接地导体50的外部，在接地导体50的外部经由匹配器45而与第一高频电源43连接。
在等离子体处理装置10的腔室12的内部空间12s中能够形成如下的电场强度的分布：在基板W的中心之上具有高的电场强度，在基板W的边缘侧之上具有低的电场强度。即，在内部空间12s中能够形成如下的不均匀的电场强度的分布：随着辐射方向(即径向)上的距中心轴线AX的距离的增加，电场强度减少。在不均匀的电场强度的分布下，等离子体密度在中心轴线的附近变高，在远离中心轴线的部位变低。即，相对于中心轴线在辐射方向上形成不均匀的等离子体密度的分布。等离子体处理装置10还具备电磁体60，以得到均匀的等离子体密度的分布。
电磁体60配置于上部电极36的上方。电磁体60在腔室12的内部空间12s中形成如下的磁场分布：在远离中心轴线AX的位置处具有比中心轴线AX上的水平分量大的水平分量。即，电磁体60在内部空间12s中形成如下的磁场分布：具有随着辐射方向上的距中心轴线AX的距离的增加而大小增加的水平分量。在形成有大的水平分量的磁场的部位，电子的停留时间长。其结果是，在形成有大的水平分量的磁场的部位，等离子体的密度上升。因而，根据等离子体处理装置10，能够得到相对于中心轴线AX在辐射方向上均匀的等离子体密度的分布。因而，根据等离子体处理装置10，能够提高针对基板W进行的处理的面内均匀性。
在一个实施方式中，电磁体60具有磁轭62和线圈64。磁轭62由磁性材料形成。磁轭62具有基底部62a和多个筒状部62b。基底部62a具有大致圆盘形状，沿与中心轴线AX正交的方向延伸。多个筒状部62b的各筒状部62b具有筒形状，从基底部62a向下方延伸。多个筒状部62b相对于中心轴线AX同轴状地设置。线圈64绕中心轴线AX进行卷绕。线圈64设置于在径向上相邻的两个筒状部62b之间。此外，电磁体60能够具有一个以上的线圈64。在电磁体60中的线圈64的个数为多个的情况下，多个线圈64相对于中心轴线AX同轴状地设置。
电磁体60的线圈64经由配线68而与电流源66连接。当从电流源66向线圈64提供电流时，通过电磁体60形成磁场。在通过电磁体60形成的磁场的向量的角度为45°的部位，能够良好地同时实现辐射方向(径向)上的电子的限制效果(电子的扩散的抑制效果)和电子的消失的抑制效果(抑制电子到达电极的效果)。因此，在该部位，等离子体的密度高。因而，在基板W的半径为150mm的情况下，电磁体60能够构成为磁场的向量的角度为45°的部位与中心轴线AX之间的距离为135mm以上且185mm以下。
电磁体60配置于接地导体的外侧。接地导体50在其中提供用于配置电磁体60的外部空间ES。外部空间ES处于比接地导体50的上端更靠内部空间12s侧的位置，相对于上部电极36向上方分离，并且相对于上部电极36被接地导体50屏蔽。
接地导体50具备第一部分51、第二部分52以及第三部分53。第一部分51具有筒形状。第一部分51的中心轴线与中心轴线AX大体一致。第一部分51从腔室12向上方延伸。在图3所示的例子中，第一部分51从腔室12的侧壁12a的上端向上方延伸。第一部分51的下端部分夹在构件37与侧壁12a的上端之间。
第二部分52从上部电极36向上方分离，并且从第一部分51朝向中心轴线AX延伸。第二部分52呈沿与中心轴线AX交叉或正交的方向延伸的板状。第一部分51和第二部分52在上部电极36之上提供第一空间IS1。第一空间IS1为接地导体50的内侧(即上部电极36侧)的空间的一部分。通过该第一空间IS1来在铅垂方向上确保上部电极36与接地导体50之间的距离。因而，能够抑制接地导体50与上部电极36之间的电容耦合。
第三部分53具有筒形状。第三部分53的中心轴线与中心轴线AX大体一致。第三部分53在比第一部分51更靠近中心轴线的位置延伸。第三部分53从第二部分52向上方延伸。第三部分53提供第二空间IS2。第二空间IS2为第二部分52的内侧的空间，是接地导体50的内侧(即上部电极36侧)的空间的一部分。第二空间IS2与第一空间IS1连续。此外，供电导体48通过第一空间IS1和第二空间IS2并向上方延伸。
通过接地导体50来在第三部分53的外侧、以及第二部分52上且内部空间12s的上方提供外部空间ES。外部空间ES在第三部分53的外侧且第二部分52上以中心轴线AX为中心沿周向延伸。在该外部空间ES配置有电磁体60。
配置在外部空间ES中的电磁体60与内部空间12s之间的距离比较短。另外，如上述那样，电磁体60在内部空间12s中形成如下的磁场的分布：在中心轴线AX的附近具有小的水平分量，在远离中心轴线的位置具有大的水平分量。因而，通过配置于接地导体50外侧的电磁体60，能够在内部空间12s中有效地形成适于得到均匀的等离子体密度的分布的磁场的分布。
如上述那样，电磁体60的线圈64与电流源66连接。电磁体60和电流源66配置于接地导体50外侧。因而，也可以不在线圈64与电流源66之间设置用于防止高频向电流源66流入的滤波器。
在一个实施方式中，接地导体50还具有第四部分54、第五部分55以及第六部分56。第四部分54在第二部分52的上方相对于中心轴线AX从第三部分53沿辐射方向延伸。第四部分54呈沿与中心轴线AX交叉或正交的方向延伸的板状。第五部分55具有筒形状。第五部分55的中心轴线与中心轴线AX大体一致。第五部分55比第三部分53更加远离中心轴线，并从第四部分54向上方延伸。第六部分56在第四部分54的上方从第五部分55朝向中心轴线AX延伸。第六部分56呈沿与中心轴线AX交叉或正交的方向延伸的板状。在一个实施方式中，接地导体50还具有盖部57，该盖部57从第六部分延伸至供电导体48的附近。
第四部分54、第五部分55以及第六部分56提供第三空间IS3。第三空间IS3为被第四部分54、第五部分55以及第六部分56包围的空间，是接地导体50的内侧的空间的一部分。第三空间IS3与第二空间IS2连续。供电导体48还通过第三空间IS3并向上方延伸。此外，在图3所示的例子中，第一部分～第六部分由三个构件构成，但构成接地导体50的构件的个数能够为任意的个数。
在一个实施方式中，等离子体处理装置10还具备管71。管71从上部电极36通过第一空间IS1和第二空间IS2并向上方延伸，通过第三空间IS3并延伸至接地导体50的侧方且外侧。管71在接地导体50的外侧与冷却装置42连接。来自冷却装置42的调温介质经由管71被供给至流路40p。在第三空间IS3内，管71相对于上部电极36实质上被接地导体50的第四部分54屏蔽。
在一个实施方式中，等离子体处理装置10还具备管73。管73从上部电极36通过第一空间IS1和第二空间IS2并向上方延伸，通过第三空间IS3并延伸至接地导体50的侧方且外侧。管73在接地导体50的外侧与气体供给部41连接。从气体供给部41输出的气体经由管73被供给至上部电极36、即喷淋头。在第三空间IS3内，管73相对于上部电极36实质上被接地导体50的第四部分54屏蔽。此外，气体供给部41和上部电极36(即喷淋头)也可以经由多个管彼此连接。
在一个实施方式中，等离子体处理装置10还具备直流电源74。直流电源74构成为产生向上部电极36施加的负极性的直流电压。将直流电源74与上部电极36彼此连接的配线(未图示)能够包括线圈75c。线圈75c设置在第三空间IS3中。将直流电源74与上部电极36彼此连接的配线从上部电极36通过第一空间IS1和第二空间IS2并向上方延伸，通过第三空间IS3并延伸至接地导体50的侧方且外侧。
在一个实施方式中，等离子体处理装置10还具备控制部80。控制部80构成为控制等离子体处理装置10的各部。控制部80能够为计算机装置。控制部80能够具有处理器、存储器之类的存储装置、键盘、鼠标、触摸面板之类的输入装置、显示装置、控制信号的输入输出接口等。在存储装置中存储有控制程序和制程数据。控制部80的处理器执行控制程序，按照制程数据来发送控制信号，以控制等离子体处理装置10的各部。控制部80控制等离子体处理装置10的各部，以执行一个实施方式所涉及的方法MT。
[蚀刻方法]
接着，对能够通过等离子体处理装置10执行的方法MT进行说明。执行方法MT时的等离子体处理装置10的各部的动作能够由控制部80进行控制。在方法MT中，首先，在图2的步骤S1中，在载置台14上准备具有第一区域R1和第二区域R2的基板W。接着，在步骤S2中，开始监视基板的表面状态。在方法MT中通过蚀刻生成的副产物附着于第一区域R1和第二区域R2并成为沉积物。在步骤S2中，通过控制部80来监视该沉积物的厚度。能够使用能够通过照射于基板W的光的反射来测定沉积物的厚度的测定装置来执行监视方法。但是，对沉积物的厚度的测定不限于此，也可以通过其它公知的方法来执行。
接着，在步骤S3中，供给包含碳氟化合物气体的第一处理气体。碳氟化合物气体例如包含C4F6气体和C4F8气体中的至少一种气体。另外，第一处理气体能够包含氩气(Ar气体)、氦气(He气体)之类的各种稀有气体中的至少一种气体。并且，该处理气体能够包含氧气(O2气体)。在步骤S3中，通过激励第一处理气体来生成等离子体，并使基板W暴露在所生成的等离子体中。
在使用等离子体处理装置10来实施步骤S3的情况下，从气体供给部41向腔室12内供给第一处理气体。另外，向上部电极36供给来自第一高频电源43的用于生成等离子体的高频电力。另外，能够向下部电极18供给来自第二高频电源44的偏置用的高频电力。另外，通过排气装置34将腔室12内的空间的压力设定为规定的压力。例如，将腔室12内的空间的压力设定为10mTorr(1.333Pa)～50mTorr(6.666Pa)的范围内的压力。
在步骤S3中，在初期，源自碳氟化合物的原子以及/或者分子的活性种、例如氟以及/或者碳氟化合物的活性种与图4所示的基板W的第一区域R1发生碰撞。由此，在步骤S3中，对第一区域R1进行蚀刻。另外，在步骤S3中，包含碳氟化合物的沉积物附着于第一区域R1。由此，在第一区域R1上形成包含碳氟化合物的沉积物DP。随着步骤S3的执行时间的经过，该沉积物DP的膜厚增加。
图5是用于说明通过方法MT对第一区域R1进行的蚀刻的图。图5的(a)为第一区域R1的初始状态。对此，在步骤S3中，如图5的(b)所示，通过等离子体中的碳氟化合物的活性种来对第一区域R1进行蚀刻，另外，通过碳氟化合物的活性种来在第一区域R1上形成碳氟化合物的沉积物DP。
在步骤S3中，在初期，源自碳氟化合物的原子以及/或者分子的活性种、例如氟以及/或者碳氟化合物的活性种还与图4的第二区域R2发生碰撞。图6是用于说明通过方法MT对第二区域R2进行的蚀刻的图。
当该活性种与第二区域R2发生碰撞时，相对于图6的(a)的初始状态，如图6的(b)所示那样在第二区域R2的表面形成碳氟化合物沉积物发生了变质的含碳比率高的变质区域TR。另外，在其上层叠有含有碳和硅的沉积物DP。变质区域TR含有构成第二区域R2的硅及氮、处理气体中包含的原子以及/或者分子，抑制对氮化硅102的蚀刻。例如，变质区域TR除了含有硅及氮以外，还能够含有处理气体中包含的碳、氟以及氧。
当通过步骤S3的处理而形成的沉积物DP的膜厚变大时，该沉积物DP阻碍能够对第一区域R1进行蚀刻的活性种到达第一区域R1。因而，当继续连续地进行步骤S3时，对第一区域R1的蚀刻停止。为了防止这样的蚀刻停止，在方法MT中接着执行图2的步骤S4。
在步骤S4中，通过沉积物DP中包含的碳氟化合物的自由基来对第一区域R1进行蚀刻。在一个实施方式的步骤S4中，使步骤S3的处理后的基板W暴露在Ar气体等稀有气体的等离子体中。该步骤S4的蚀刻处理时间和步骤S3的处理时间能够任意地设定。在一个实施方式中，能够将步骤S3的处理时间在步骤S3的处理时间和步骤S4的蚀刻处理时间的合计时间中所占的比例设定为30％～70％的范围内的比例。
在使用等离子体处理装置10来实施步骤S4的情况下，从气体供给部41供给Ar气体等稀有气体。另外，在步骤S4中，除了稀有气体以外还可以供给氧气(O2气体)，或者也可以不供给氧气。另外，在步骤S4中，从第一高频电源43向上部电极36供给用于生成等离子体的高频电力，并且从第二高频电源44向下部电极18供给偏置用的高频电力。在步骤S4中输出的用于生成等离子体的高频电力可以与在步骤S3中输出的用于生成等离子体的高频电力相同，也可以更高。在步骤S4中，若将高频电力设为比步骤S3中的高频电力高，则能够增加离子流。
另一方面，优选的是，在步骤S4中输出的偏置用的高频电力比在步骤S3中输出的偏置用的高频电力高。由此，能够增强对等离子体中的离子的吸引以提高蚀刻的效果。
另外，在步骤S4中，通过排气装置34来将腔室12内的空间的压力设定为规定的压力。例如，将腔室12内的空间的压力设定为10mTorr(1.333Pa)～50mTorr(6.666Pa)的范围内的压力。
在腔室12内生成Ar气体等稀有气体的等离子体，并使被载置在载置台14上的基板W暴露在稀有气体的等离子体中。在步骤S4中，稀有气体原子的活性种、例如稀有气体原子的离子与沉积物DP发生碰撞。由此，如图5的(c)所示，沉积物DP中的碳氟化合物自由基使对第一区域R1的蚀刻有进展。另外，通过该步骤S4，沉积物DP的膜厚减少。另外，在步骤S4中，如图6的(c)所示，第二区域R2上的沉积物DP的膜厚也减少。但是，由于在第二区域R2上存在变质区域TR，因此能够抑制对第二区域R2的蚀刻。由此，能够相对于第二区域R2选择性地蚀刻第一区域R1。此外，在步骤S4中不供给氧气的情况下，能够进一步相对于第二区域R2选择性地蚀刻第一区域R1。
接着，在图2的步骤S5中，作为停止条件，例如判定步骤S3和S4的循环的重复次数是否达到了规定次数，在达到了规定次数时，判定为满足停止条件。在不满足停止条件的情况下，执行步骤S6。另一方面，在满足停止条件的情况下，本处理结束。
在步骤S6中，判定在步骤S2中测定出的沉积物DP的厚度是否为预先决定的阈值以上。在方法MT中，监视基板W的表面状态并实时地测定沉积物DP的膜厚。由此，能够更有效地去除沉积物DP。在步骤S6中沉积物DP的厚度为阈值以上的情况下，在步骤S7中供给不包含氧的第二处理气体，通过第二处理气体的等离子体来去除沉积物DP。
当重复进行步骤S3和步骤S4的蚀刻处理时，有时会发生对第一区域R1的蚀刻的停止。因此，在沉积物DP的厚度为阈值以上的情况下，判定为可能会发生蚀刻的停止，在步骤7中执行通过不包含氧的第二处理气体的等离子体来去除沉积物DP的工序。
第二处理气体包括含氟气体中的至少一种气体或氮气(N2气体)。含氟气体例如可以为四氟化碳(CF4)气体、三氟化氮(NF3)气体以及六氟化硫(SF6)气体中的至少一种气体。第二处理气体无法使用CxFy气体。这是因为，当使用CxFy气体时，包含碳的沉积物DP会过度沉积。
第二处理气体能够包括氩气(Ar气体)、氦气(He气体)之类的各种稀有气体中的至少一种气体，第二处理气体无法使用氢气(H2气体)。这是因为，当使用氢气时，氢气的等离子体通过保护膜并到达氮化硅102，使得氮化硅102的膜的表面被改性而氮化硅102膜劣化。
第二处理气体不包含氧气(O2气体)。在图5的(c)所示的沉积物DP的厚度为阈值以上的情况，执行步骤7的去除沉积物DP的工序(以下也称作“去除工序”。)，从而如图5的(d)所示那样去除区域R1的沉积物DP。由此，能够避免对氧化硅101的第一区域R1的蚀刻停止。
像这样，在步骤S7的去除工序中，在去除氧化硅101的沉积物DP的期间，区域R2的氮化硅102也暴露在第二处理气体中。此时，若第二处理气体中包含氧气，则氮化硅102氧化，受到损伤而劣化。
图7是用于说明第二区域R2的状态的图。在图7的(a)中示意性地表示在去除沉积物DP的工序中供给了包含氧气的处理气体的情况下的第二区域R2的状态。在该情况下，不仅供给等离子体中的碳氟化合物的自由基(CFx*)，还供给氧气的自由基(O*)，氮化硅102的表层由于氧气的自由基(O*)而氧化并劣化。
因此，在方法MT中，在第二处理气体不包含氧气。由此，如图7的(b)所示那样防止氮化硅102的氧化。其结果是，在MT方法中，在步骤S7中，能够如图5的(d)所示那样去除区域R1的氧化硅101的沉积物DP，能够如图6的(d)和图7的(b)所示那样防止氮化硅102的氧化。由此，能够在避免对氧化硅101的第一区域R1的蚀刻停止、防止区域R2的氮化硅102劣化的同时使第一区域R1的蚀刻有进展。
在使用等离子体处理装置10来实施步骤S7的情况下，从气体供给部41向腔室12内供给第二处理气体。另外，从第一高频电源43向上部电极36供给用于生成等离子体的高频电力。从第一高频电源43输出例如频率为60MHz的100W的高频电力。另外，通过排气装置34将腔室12内的空间的压力设定为规定的压力。例如，将腔室12内的空间的压力设定为10mTorr(1.333Pa)～50mTorr(6.666Pa)的范围内的压力。
在实施步骤S7的情况下，当从第二高频电源44向下部电极18供给偏置用的高频电力时，如图7的(c)所示，与等离子体中的碳氟化合物的自由基(CFx*)一同供给碳氟化合物的离子(CFx +)。因此，氮化硅102由于离子能量而损失。
因而，在步骤S7的去除工序中，仅从第一高频电源43向上部电极36供给用于生成等离子体的高频电力，不从第二高频电源44向下部电极18供给偏置用的高频电力。
在通过这样执行步骤S7的去除工序后，再次重复执行步骤S3和步骤S4。在该情况下，通过先前执行的步骤S7，沉积物DP的膜厚减少了，因此当再次执行步骤S3来使基板W暴露在上述的处理气体的等离子体中时，能够进一步对第一区域R1进行蚀刻。之后，通过再执行步骤S4，能够通过沉积物DP中的碳氟化合物自由基来对第一区域R1进行蚀刻。
在步骤S6中，在沉积物DP的厚度小于预先决定的阈值的情况下，再次重复执行步骤S3和步骤S4。在该情况下，通过先前执行的步骤S4，沉积物DP的膜厚减少了，因此当再次执行步骤S3来使基板W暴露在上述的处理气体的等离子体中时，能够进一步对第一区域R1进行蚀刻。之后，通过再执行步骤S4，能够通过沉积物DP中的碳氟化合物自由基来对第一区域R1进行蚀刻。
此外，在步骤7中，能够减少规定量的沉积物DP即可，也可以不去除全部的沉积物DP。
[实验例]
下面，说明为了评价方法MT而进行的各种实验例。下面说明的实验例仅用于例示，并不用于限定本发明。
图8是表示氮化硅102的损失的一例的图。图8的横轴表示后述的图12的SAC工艺中的氧化硅101的凹部的深度(Slit depth)，纵轴表示氮化硅102的损失。
据此，相对于不进行去除工序的蚀刻方法a(图1所示的比较例)，在第二处理气体中包含氧气的情况下进行去除工序的蚀刻方法b(比较例)中的氮化硅102的损失减少了。另外，相对于蚀刻方法b，在进行方法MT的第二处理气体中不包含氧气的情况下的去除工序的蚀刻方法c中，氮化硅102的损失进一步减少了。根据以上记载，在方法MT的去除工序中，通过使第二处理气体中不包含氧气体，能够减少氮化硅102的损失。
图9是表示将对进行方法MT中的去除去工序(图2的S7)后的蚀刻(图2的S3、S4)中的CO的发光强度进行测定所得的结果的一例与比较例进行比较得到的结果的图。图9的横轴表示蚀刻时间，纵轴表示CO的发光强度。
对执行了方法MT的利用包含CF4气体且不包含氧气的第二处理气体进行的去除工序的蚀刻方法B、不执行去除工序的蚀刻方法A(图1的比较例)以及执行了利用含O气体进行的去除工序的蚀刻方法C～E(比较例)进行比较。其结果是，在蚀刻方法C～E中，由于利用了含O气体，因此形成不需要的氧化膜，CO的发光强度变高。另一方面，在执行了方法MT的利用CF4气体进行的去除工序的蚀刻方法B中，由于在去除工序中使用不包含氧的气体，因此不会形成不需要的氧化膜，CO的发光强度与不执行去除工序的蚀刻方法A一样低。
图10是表示去除工序中的有无偏置用的高频电力与氮化硅及沉积物DP的蚀刻速率之间的关系的图。图10的(a)表示从第一高频电源43向上部电极36供给100W的用于生成等离子体的高频电力、不从第二高频电源44供给偏置用的高频电力的情况下的氮化硅102及沉积物DP的蚀刻速率。
图10的(b)表示从第一高频电源43向上部电极36供给100W的用于生成等离子体的高频电力、从第二高频电源44供给100W的偏置用的高频电力的情况下的氮化硅102及沉积物DP的蚀刻速率。
据此，在MT方法的去除工序中，当从第二高频电源44向下部电极18供给偏置用的高频电力时，沉积物DP的蚀刻速率因离子能量而提高，但招致氮化硅102的损失。与此相对地，相比于向下部电极18供给偏置用的高频电力的情况，在不向下部电极18供给偏置用的高频电力的情况下，沉积物DP的蚀刻速率下降，但是防止了氮化硅102的损失。
图11是表示去除工序的处理时间与氧化硅的蚀刻速率之间的关系的图。图11的(a)表示不进行去除工序的蚀刻方法(图1所示的比较例)的情况下的氧化硅101的蚀刻速率，图11的(b)及(c)表示进行去除工序的方法MT的情况下的氧化硅101的蚀刻速率。图11的(b)的去除工序的处理时间为5秒，图11的(c)的去除工序的处理时间为30秒。
图11的各曲线图的横轴表示直径为300mm的基板的位置(X轴以及与X轴正交的Y轴的位置)。根据图11的(a)～(c)，氧化硅101的蚀刻速率不取决于去除工序的处理时间，与没有进行去除工序的情况大致相同。也就是说，如果将去除工序进行5秒以上，则能够维持生产率并避免对第一区域R1的蚀刻停止，并且能够以期望的蚀刻速率对氧化硅101进行蚀刻。
在以上所说明的方法MT中，重复执行图2的步骤S3和步骤S4的蚀刻处理。但是，当在步骤S6中沉积物DP的厚度为阈值以上的情况下，在进行步骤S7的沉积物DP的去除工序之后再次执行步骤S3和步骤S4的蚀刻处理。另外，在方法MT中，在步骤S6的去除工序中，处理气体中不包含氧气。由此，能够防止对第一区域R1的氧化硅101的蚀刻停止并防止第二区域R2的氮化硅102氧化，并且能够相对于第二区域R2选择性地蚀刻第一区域R1。
[变形例]
对以上所说明的方法MT的变形例进行说明。在方法MT中，依次重复执行步骤S3和步骤S4的蚀刻处理。但是，步骤S3和步骤S4的蚀刻处理也可以同时执行。在该情况下也是，当在步骤S6中沉积物DP的厚度为阈值以上的情况下，执行步骤S7的去除处理。
另外，在方法MT中，监视基板W的表面状态并实时地测定沉积物DP的膜厚。然而，也可以省略步骤S1和步骤S6的处理。据此，在进行步骤S3和步骤S4的蚀刻处理后，在不满足停止条件的情况下执行步骤S7的去除处理。
[其它工艺]
方法MT能够应用于对其它对象膜的蚀刻。图12是表示方法MT的蚀刻对象膜的一个其它例的截面图。图12表示具有第一区域R1和第二区域R2的基板W2。能够对该基板W2使用方法MT。具体地说，基板W2具有基底层200、多个凸起区域202、第一区域R1、第二区域R2以及掩模208。基板W2例如能够为在制造鳍式场效应晶体管的过程中得到的产物。
基底层200例如能够由多晶硅构成。在一例中，基底层200为鳍区域，具有大致长方体形状。多个凸起区域202设置在基底层200上，以彼此大致平行的方式排列。这些凸起区域202例如能够为栅极区域。第二区域R2由氮化硅构成，以覆盖凸起区域202的方式设置。另外，多个凸起区域202被埋入第一区域R1内。即，第一区域R1以隔着第二区域R2覆盖凸起区域202的方式设置。该第一区域R1由氧化硅构成。在第一区域R1上设置有掩模208。掩模208具有在相邻的凸起区域202间的上方形成开口的图案。该掩模208由有机膜构成。此外，掩模208能够通过光刻法来制作。
当对基板W2实施方法MT时，能够相对于基板W2的第二区域R2选择性地蚀刻第一区域R1，从而能够在相邻的凸起区域202之间的区域中自对准地形成洞。另外，能够防止对第一区域R1的蚀刻停止并使该第一区域R1的蚀刻有进展。由此，形成的洞通过相邻的凸起区域202之间的区域并延伸至基底层200的表面。该洞例如能够成为与鳍区域的源极或漏极连接的接触用的洞。
应当认为本次公开的一个实施方式所涉及的蚀刻方法和等离子体处理装置在所有方面均为例示，而非限制性的。上述的一个实施方式在不脱离所附的权利要求书及其主旨的情况下能够以各种方式进行变形和改良。上述一个实施方式所记载的多个事项在不矛盾的范围内能够采用其它结构，另外，在不矛盾的范围内能够进行组合。
本公开的等离子体处理装置还能够应用于原子层沉积(Atomic LayerDeposition(ALD))装置、电容耦合等离子体(Capacitively Coupled Plasma(CCP))、电感耦合等离子体(Inductively Coupled Plasma(ICP))、径向线缝隙天线(radial line slotantenna)、电子回旋共振等离子体(Electron Cyclotron Resonance Plasma(ECR))、螺旋波等离子体(Helicon Wave Plasma(HWP))中的任一类型的装置。

Claims (10)

1.一种蚀刻方法，包括以下工序：
工序(a)，准备具有由氧化硅形成的第一区域和由氮化硅形成的第二区域的基板；
工序(b)，使所述基板暴露在包含碳氟化合物气体的第一处理气体的等离子体中，对所述第一区域进行蚀刻，并在所述第一区域和所述第二区域上形成包含碳氟化合物的沉积物；
工序(c)，通过所述沉积物中包含的碳氟化合物的自由基来对所述第一区域和所述第二区域进行蚀刻；以及
工序(d)，通过不包含氧的第二处理气体的等离子体来去除所述沉积物。
2.根据权利要求1所述的蚀刻方法，其特征在于，
所述第二处理气体包含含氟气体。
3.根据权利要求2所述的蚀刻方法，其特征在于，
所述第二处理气体包含CF4气体、NF3气体或SF6气体。
4.根据权利要求1至3中的任一项所述的蚀刻方法，其特征在于，
所述第二处理气体包含N2气体。
5.根据权利要求1至4中的任一项所述的蚀刻方法，其特征在于，
重复进行所述工序(b)和所述工序(c)。
6.根据权利要求1至4中的任一项所述的蚀刻方法，其特征在于，
同时执行所述工序(b)和所述工序(c)。
7.根据权利要求1至6中的任一项所述的蚀刻方法，其特征在于，
在所述工序(d)中，向与在腔室内载置基板的第一电极相向的第二电极施加高频电力，不向所述第一电极施加高频电力。
8.根据权利要求1至7中的任一项所述的蚀刻方法，其特征在于，
还包括工序(e)，在该工序(e)中，监视沉积物的厚度，
在通过所述工序(e)监视到的所述沉积物的厚度成为预先决定的阈值以上的定时执行所述工序(d)。
9.一种等离子体处理装置，具有在腔室内载置基板的第一电极、与所述第一电极相向的第二电极、以及控制部，
其中，所述控制部控制以下工序：
工序(a)，准备具有由氧化硅形成的第一区域和由氮化硅形成的第二区域的所述基板；
工序(b)，使所述基板暴露在包含碳氟化合物气体的第一处理气体的等离子体中，对所述第一区域进行蚀刻，并在所述第一区域和所述第二区域上形成包含碳氟化合物的沉积物；
工序(c)，通过所述沉积物中包含的碳氟化合物的自由基来对所述第一区域和所述第二区域进行蚀刻；以及
工序(d)，通过不包含氧的第二处理气体的等离子体来去除所述沉积物。
10.根据权利要求9所述的等离子体处理装置，其特征在于，
所述控制部使得在所述工序(d)中向所述第二电极施加高频电力，不向所述第一电极施加高频电力。
CN202110268051.2A 2020-03-19 2021-03-12 蚀刻方法和等离子体处理装置 Pending CN113496889A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-049509 2020-03-19
JP2020049509A JP7462444B2 (ja) 2020-03-19 2020-03-19 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
CN113496889A true CN113496889A (zh) 2021-10-12

Family

ID=77748486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110268051.2A Pending CN113496889A (zh) 2020-03-19 2021-03-12 蚀刻方法和等离子体处理装置

Country Status (5)

Country Link
US (1) US11955342B2 (zh)
JP (1) JP7462444B2 (zh)
KR (1) KR20210117944A (zh)
CN (1) CN113496889A (zh)
TW (1) TW202139284A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12087593B2 (en) * 2022-06-15 2024-09-10 Nanya Technology Corporation Method of plasma etching
WO2024043185A1 (ja) * 2022-08-23 2024-02-29 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959692A (zh) * 2010-06-29 2013-03-06 东京毅力科创株式会社 蚀刻方法和装置
CN104867827A (zh) * 2014-02-24 2015-08-26 东京毅力科创株式会社 蚀刻方法
CN105097497A (zh) * 2014-05-09 2015-11-25 东京毅力科创株式会社 蚀刻方法
JP2016111177A (ja) * 2014-12-05 2016-06-20 東京エレクトロン株式会社 エッチング方法
KR20160088816A (ko) * 2015-01-16 2016-07-26 도쿄엘렉트론가부시키가이샤 에칭 방법
CN105914144A (zh) * 2015-02-24 2016-08-31 东京毅力科创株式会社 蚀刻方法
JP2018093189A (ja) * 2016-11-30 2018-06-14 東京エレクトロン株式会社 プラズマエッチング方法
US20180166303A1 (en) * 2016-12-13 2018-06-14 Tokyo Electron Limited Method of selectively etching first region made of silicon nitride against second region made of silicon oxide
KR20180068290A (ko) * 2016-12-13 2018-06-21 도쿄엘렉트론가부시키가이샤 질화 실리콘으로 형성된 제 1 영역을 산화 실리콘으로 형성된 제 2 영역에 대하여 선택적으로 에칭하는 방법
JP2018157048A (ja) * 2017-03-17 2018-10-04 株式会社日立ハイテクノロジーズ エッチング方法及びプラズマ処理装置
US20190139780A1 (en) * 2017-11-08 2019-05-09 Tokyo Electron Limited Etching method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
JP7025952B2 (ja) * 2018-02-16 2022-02-25 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959692A (zh) * 2010-06-29 2013-03-06 东京毅力科创株式会社 蚀刻方法和装置
CN104867827A (zh) * 2014-02-24 2015-08-26 东京毅力科创株式会社 蚀刻方法
CN105097497A (zh) * 2014-05-09 2015-11-25 东京毅力科创株式会社 蚀刻方法
JP2016111177A (ja) * 2014-12-05 2016-06-20 東京エレクトロン株式会社 エッチング方法
KR20160088816A (ko) * 2015-01-16 2016-07-26 도쿄엘렉트론가부시키가이샤 에칭 방법
CN105914144A (zh) * 2015-02-24 2016-08-31 东京毅力科创株式会社 蚀刻方法
JP2018093189A (ja) * 2016-11-30 2018-06-14 東京エレクトロン株式会社 プラズマエッチング方法
US20180166303A1 (en) * 2016-12-13 2018-06-14 Tokyo Electron Limited Method of selectively etching first region made of silicon nitride against second region made of silicon oxide
KR20180068290A (ko) * 2016-12-13 2018-06-21 도쿄엘렉트론가부시키가이샤 질화 실리콘으로 형성된 제 1 영역을 산화 실리콘으로 형성된 제 2 영역에 대하여 선택적으로 에칭하는 방법
JP2018157048A (ja) * 2017-03-17 2018-10-04 株式会社日立ハイテクノロジーズ エッチング方法及びプラズマ処理装置
US20190139780A1 (en) * 2017-11-08 2019-05-09 Tokyo Electron Limited Etching method

Also Published As

Publication number Publication date
JP7462444B2 (ja) 2024-04-05
TW202139284A (zh) 2021-10-16
US11955342B2 (en) 2024-04-09
KR20210117944A (ko) 2021-09-29
JP2021150510A (ja) 2021-09-27
US20210296134A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
EP0805475B1 (en) Plasma processing apparatus
US11145490B2 (en) Plasma processing method
US10763087B2 (en) Plasma processing apparatus
TWI815828B (zh) 蝕刻方法
US11710643B2 (en) Method of etching and plasma processing apparatus
US20240290625A1 (en) Plasma processing apparatus
CN113496889A (zh) 蚀刻方法和等离子体处理装置
TWI822731B (zh) 蝕刻方法及電漿處理裝置
US11501976B2 (en) Substrate processing method and substrate processing apparatus
KR102718682B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20240144048A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination