CN117979817A - 一种相变材料、相变异质结薄膜及相变存储单元 - Google Patents
一种相变材料、相变异质结薄膜及相变存储单元 Download PDFInfo
- Publication number
- CN117979817A CN117979817A CN202410142546.4A CN202410142546A CN117979817A CN 117979817 A CN117979817 A CN 117979817A CN 202410142546 A CN202410142546 A CN 202410142546A CN 117979817 A CN117979817 A CN 117979817A
- Authority
- CN
- China
- Prior art keywords
- phase
- change
- film
- phase change
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012782 phase change material Substances 0.000 title claims abstract description 33
- 239000013078 crystal Substances 0.000 claims abstract description 88
- 230000008859 change Effects 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000007704 transition Effects 0.000 claims abstract description 43
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 95
- 239000000463 material Substances 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 20
- 230000006641 stabilisation Effects 0.000 claims description 9
- 238000011105 stabilization Methods 0.000 claims description 9
- 239000011247 coating layer Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 239000012071 phase Substances 0.000 abstract description 129
- 230000008569 process Effects 0.000 abstract description 26
- 239000007790 solid phase Substances 0.000 abstract description 5
- 238000005036 potential barrier Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 108
- 238000004544 sputter deposition Methods 0.000 description 38
- 239000000758 substrate Substances 0.000 description 17
- 239000010409 thin film Substances 0.000 description 13
- 230000008021 deposition Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 238000010791 quenching Methods 0.000 description 5
- 230000009466 transformation Effects 0.000 description 5
- 238000005253 cladding Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 229910052774 Proactinium Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 150000003839 salts Chemical group 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种相变材料、相变异质结薄膜及相变存储单元，所述相变材料为沿着[111]晶向生长的立方相单晶，所述相变材料的化学式为Mx(Sc2Te3)1‑x，其中，M为Ge或Ga，0.1≤x≤0.5。所述相变材料中M原子位于六配位八面体结构位置，此时为低阻态，通过施加电流，在原有六个M‑Te键中，三个弱键被打断，三个强键得到保留，M原子越过一定的势垒，沿着[111]晶向移动到稳定的四配位四面体结构位置，此时为高阻态，由此实现高、低阻态之间的转变。这种固‑固相变的过程，只需M原子在六配位八面体结构位置和四配位四面体结构位置之间的跳变，减少了相变过程所需消耗的能量，可降低相变存储单元的功耗。
Description
技术领域
本发明涉及相变存储技术领域，尤其涉及一种相变材料、相变异质结薄膜及相变存储单元。
背景技术
人工智能(AI)技术的快速发展有望改善医疗保健、交通运输等多个领域，但其巨大潜力的发挥要以足够的算力为基础，计算机需要有更强大的内存支撑。理想情况下，支持AI技术的存储设备不仅要有与静态随机存储器(SRAM)一样快的速度，还要有类似于动态随机存储器(DRAM)或闪存的存储容量，更重要的是，它耗能要低。但目前还没有满足所有这些需求的存储技术，这导致了所谓的“内存瓶颈”。为了解决目前AI技术的性能及应用被内存限制的问题，迫切需要高速、高密度、低功耗的非易失性存储器设备；其中，相变存储单元由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，在高速与海量信息存储方面有巨大的潜能，是新型存储技术中最有力的竞争者，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品的器件和最先成为商用产品的器件。
相变存储单元的基本原理是利用器件中存储材料在高电阻和低电阻之间的可逆转变来实现“0”和“1”的存储。通过使用不同类型的电信号诱导存储材料在高、低电阻之间进行可逆转变，以实现数据信息存储。
现有相变存储单元中，利用了相变材料在非晶和多晶之间的可逆转变来实现上述的电阻变化，但是非晶化过程需要经历熔化-淬火过程，因此需要巨大的能量，导致相变存储单元功耗较高，不利于高密度大容量存储。
因此，现有技术还有待于改进和发展。
发明内容
基于上述现有技术的不足，本发明的目的在于提供一种相变材料、相变异质结薄膜及相变存储单元，旨在解决现有相变材料实现可逆转变过程中需要的能量较高，进而导致相变存储单元功耗较高的问题。
本发明的技术方案如下：
本发明的第一方面，提供一种相变材料，其中，所述相变材料为沿着[111]晶向生长的立方相单晶，所述相变材料的化学式为Mx(Sc2Te3)1-x，其中，M为Ge或Ga，0.1≤x≤0.5。
本发明的第二方面，提供一种相变异质结薄膜，其中，包括交替层叠设置的N+1个晶相转变薄膜层和N个晶相稳定薄膜层，所述晶相转变薄膜层包括本发明如上所述的相变材料，所述晶相稳定薄膜层包括沿着[001]晶向生长的TiyTe1-y单晶，其中，0.3≤y≤0.5，N为正整数。
可选地，所述晶相转变薄膜层的厚度为0.6～10nm；所述晶相稳定薄膜层的厚度为3～9nm；2≤N≤17。
本发明的第三方面，提供一种相变存储单元，其中，所述相变存储单元包括本发明如上所述的相变异质结薄膜。
可选地，所述相变存储单元还包括底电极和顶电极，所述底电极、相变异质结薄膜、顶电极依次层叠设置。
可选地，所述相变存储单元还包括：
介质包覆层，包覆在依次层叠设置的相变异质结薄膜、顶电极构成的整体的侧面上。
可选地，所述顶电极的材料包括A1、W、TiN中的至少一种，所述顶电极的厚度为100～200nm；所述底电极的材料包括A1、W、TiN中的至少一种；所述底电极的厚度为100～200nm；
所述介质包覆层的材料包括SiO2、Si3N4中的至少一种。
本发明的第四方面，提供一种相变存储单元的制备方法，其中，包括步骤：
提供底电极；
在所述底电极上形成相变异质结薄膜，所述相变异质结薄膜为本发明如上所述的相变异质结薄膜；
在所述相变异质结薄膜层上形成顶电极后，得到所述相变存储单元。
可选地，在所述底电极上形成相变异质结薄膜的步骤具体包括：
在所述底电极上交替沉积N+1个晶相转变薄膜层和N个晶相稳定薄膜层，得到所述相变异质结薄膜。
可选地，所述沉积的方法包括物理气相沉积法、化学气相沉积法中的一种。
有益效果：本发明所述相变材料为Mx(Sc2Te3)1-x，M原子位于六配位八面体结构位置，此时为低阻态，通过施加电流，在原有六个M-Te键中，三个弱键被打断，三个强键得到保留，M原子越过一定的势垒，沿着晶向移动到稳定的四配位四面体结构位置，此时为高阻态，由此实现高、低阻态之间的转变。这种固-固相变的过程相较于传统相变材料需要经历熔化-淬火过程实现相变，只需M原子在六配位八面体结构位置和四配位四面体结构位置之间的跳变，大大减少了相变过程所需消耗的能量，进而可降低相变存储单元的功耗。
附图说明
图1为本发明实施例中T型结构相变存储单元的结构示意图。
图2为本发明实施例中限制型结构相变存储单元的结构示意图。
图3为对比例1中相变存储单元的电流-电压性能曲线图。
图4为本发明实施例1中相变存储单元的电流-电压性能曲线图。
具体实施方式
本发明提供一种相变材料、相变异质结薄膜及相变存储单元，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
除非另有定义，本文所使用的所有的技术术语和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
现有相变材料(如GST材料，即Ge2Sb2Te5)在相变过程中，需要经历熔化-淬火过程，需要的能量较高，且实现相变时内部没有稳定成核点，结晶过程中成核随机性大，限制了相变速度的提升。基于此，本发明实施例提供一种相变材料，其中，所述相变材料为沿着[111]晶向生长的立方相单晶，所述相变材料的化学式为Mx(Sc2Te3)1-x，其中，M为Ge或Ga，0.1≤x≤0.5。
本发明实施例所述相变材料为Mx(Sc2Te3)1-x，其具体为在立方相的Sc2Te3中掺杂M形成，立方相的Sc2Te3是一种在高温条件下结构稳定的类岩盐结构，其中的阴离子空位完全被Te原子占据，而阳离子空位则是被2/3的Sc原子和1/3空位随机占据，通过对Sc2Te3的掺杂，使得M原子占据Sc2Te3中剩余的1/3阳离子空位从而获得立方相的Mx(Sc2Te3)1-x，此时M原子位于六配位八面体结构位置，此时为低阻态。通过施加电流，在原有六个M-Te键中，三个弱键被打断，三个强键得到保留，M原子越过一定的势垒，沿着晶向移动到稳定的四配位四面体结构位置，此时为高阻态，由此实现高、低阻态之间的转变。这种固-固相变的过程相较于传统相变材料需要经历熔化-淬火过程实现相变，只需M原子在六配位八面体结构位置和四配位四面体结构位置之间的跳变，大大减少了相变过程所需消耗的能量，进而可降低相变存储单元的功耗。同时，由于所述相变材料在相变过程中始终保持晶态也保证相变存储单元具有较快的操作速度。
本发明实施例还提供一种相变异质结薄膜，其中，包括交替层叠设置的N+1个晶相转变薄膜层和N个晶相稳定薄膜层，所述晶相转变薄膜层包括本发明如上所述的相变材料，所述晶相稳定薄膜层包括沿着[001]晶向生长的TiyTe1-y单晶，其中，0.3≤y≤0.5，N为正整数。
本实施例中，所述相变异质结薄膜用于相变存储单元时，一方面，晶相转变薄膜层中的相变材料实现上文介绍的作用；另一方面，低热导率的晶相稳定薄膜层中的TiyTe1-y也有助于提升加热效率，降低功耗，延长器件循环使用寿命。由于TiyTe1-y和Mx(Sc2Te3)1-x分别沿着[001]和[111]晶向生长，这使得两种结构最外层都是Te原子。一旦形成了这种Te原子终止表面的情况，两种材料间就会产生一种介于范德华作用力和共价键之间的作用力，提升晶格失配容忍度。因此Mx(Sc2Te3)1-x被结构稳定的TiyTe1-y严格限制在二维空间内，减少了元素迁移以及偏析产生的可能性，抑制混相的发生。此外，异质结材料还具有极低的阻值漂移特性和阻值波动性的优点。因此，该相变异质结薄膜能够保证相变存储单元获得高速、低功耗、高精度、高疲劳循环寿命的优良性能，从而推动相变存储技术发展成为下一代通用型存储技术。
在一些实施方式中，所述晶相转变薄膜层的厚度为0.6～10nm(例如可以是0.6nm、1nm、2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm或10nm等)；所述晶相稳定薄膜层的厚度为3～9nm(例如可以是3nm、4nm、5nm、6nm、7nm、8nm或9nm等)；2≤N≤17，例如N为2、3、4、5、6、7、8、9、10、11、12、13、14、15、16或17等。
本发明实施例还提供一种相变存储单元，其中，所述相变存储单元包括本发明实施例如上所述的相变异质结薄膜。
在一些实施方式中，所述相变存储单元还包括底电极和顶电极，如图1-2所示，所述底电极11、相变异质结薄膜12、顶电极13依次层叠设置；
所述相变存储单元还包括：
介质包覆层14，包覆在依次层叠设置的相变异质结薄膜12、顶电极13构成的整体的侧面上；
所述相变异质结薄膜12包括交替层叠设置的N+1个晶相转变薄膜层121和N个晶相稳定薄膜层122，所述第1个晶相转变薄膜层贴合所述底电极11设置，所述第N+1个晶相转变薄膜层贴合所述顶电极13设置。
本实施方式中，相变存储单元包括两种结构，一种为T型结构(如图1所示)，另一种为限制型结构(如图2)。T型结构中，相变异质结薄膜及顶电极的面积大于底电极的面积，即相变异质结薄膜及顶电极在水平方向的投影覆盖底电极在水平方向的投影。限制型结构中，相变异质结薄膜及顶电极的面积等于底电极的面积，即相变异质结薄膜及顶电极在水平方向的投影与底电极在水平方向的投影重合。
在一些实施方式中，所述相变异质结薄膜的厚度小于等于60nm。相变异质结薄膜发生固-固相变时，所需要的能量很低，为了实现预设的相变方式，本实施例选用的相变存储单元的底电极可基于45nm半导体工艺节点制备，其直径最大约为60nm。相变异质结薄膜可逆转变时通常会在底电极上方形成一个蘑菇状的类似半球形的区域，该区域的半径大约为底电极半径的2倍，所以该区域最大高度约为60nm，当相变异质结薄膜超过60nm时，超出的部分并不参与相变过程，为节约成本，相变异质结薄膜总厚度小于等于60nm。进一步地，所述相变异质结薄膜的总厚度小于等于60nm，大于等于8nm。
在一些实施方式，所述顶电极的材料包括A1、W、TiN中的至少一种，所述顶电极的厚度为100～200nm(例如可以是100nm、120nm、140nm、150nm、160nm、180nm或200nm等)；所述底电极的材料包括A1、W、TiN中的至少一种；所述底电极的厚度为100～200nm(例如可以是100nm、120nm、140nm、150nm、160nm、180nm或200nm等)。
在一些实施方式，所述介质包覆层的材料包括SiO2、Si3N4中的至少一种。
本发明实施例还提供一种相变存储单元的制备方法，其中，包括步骤：
S1、提供底电极；
S2、在所述底电极上形成相变异质结薄膜，所述相变异质结薄膜为本发明实施例如上所述的相变异质结薄膜；
S3、在所述相变异质结薄膜层上形成顶电极后，得到所述相变存储单元。
步骤S1中，所述底电极的材料参见上文所述，此处不再赘述。
步骤S2中，在一些实施方式中，在所述底电极上形成相变异质结薄膜的步骤具体包括：
在所述底电极上交替沉积N+1个晶相转变薄膜层和N个晶相稳定薄膜层，得到所述相变异质结薄膜。
在一些实施方式中，所述沉积的方法包括物理气相沉积法(包括但不限于溅射法、蒸发法、分子束外延法)、化学气相沉积法(包括但不限于等离子体增强化学气相沉积法、原子层沉积法、原子气相沉积法、有机金属化合物气相沉积法)中的一种。
以溅射法为例，在所述底电极上形成相变异质结薄膜的步骤具体包括：
S21、共溅射M靶和Sc2Te3靶(或溅射Mx(Sc2Te3)1-x合金靶)，在所述底电极上形成晶相转变薄膜层；
S22、共溅射Ti靶和Te靶(或溅射TiyTe1-y合金靶)，在所述晶相转变薄膜层上形成晶相稳定薄膜层；
S23、共溅射M靶和Sc2Te3靶(或溅射Mx(Sc2Te3)1-x合金靶)，在所述晶相稳定薄膜层上形成晶相转变薄膜层；
S24、重复步骤S22-S23若干次，直至得到N+1个晶相转变薄膜层和N个晶相稳定薄膜层。
步骤S3中，在形成顶电极前，可先在所述相变异质结薄膜上生长TiN粘附电极，用来增加顶电极与相变异质结薄膜之间的粘附性。
下面通过具体的实施例对本发明作进一步地说明。
实施例1
本实施例提供一种T型结构的相变存储单元，如图1所示，包括具有通孔的衬底10以及设置在所述通孔中的底电极11，还包括依次层叠设置在所述衬底10和所述底电极11上的相变异质结薄膜12以及顶电极13，还包括介质包覆层14，包覆在相变异质结薄膜12以及顶电极13构成的整体的侧面。所述底电极的面积小于所述相变异质结薄膜，且所述底电极在所述相变异质结薄膜上的投影位于所述相变异质结薄膜中心，所述顶电极在所述相变异质结薄膜上的投影与所述相变异质结薄膜重合。
其中，底电极的材料为W，底电极为圆柱型，直径为60nm，厚度为100nm；顶电极的材料为Al，顶电极为圆柱型，直径为200nm，竖直方向的厚度为100nm；
所述相变异质结薄膜12为圆柱型，直径为200nm，由5个晶相转变薄膜层121和4个晶相稳定薄膜层122交替层叠设置构成，第1个晶相转变薄膜层121贴合底电极11设置，第5晶相转变薄膜层121贴合顶电极13设置；每个晶相转变薄膜层的材料为Ge0.3(Sc2Te3)0.7，厚度为6nm；每个晶相稳定薄膜层的材料为Ti0.33Te0.67，厚度为6nm；
介质包覆层14的材料Si3N4，厚度为154nm。
本实施例还提供了上述T型结构的相变存储单元的制备方法，包括如下步骤：
(1)提供具有底电极11的衬底10(所述衬底具有通孔，底电极设置在所述通孔中，所述衬底为氧化硅衬底)，在进行后续工艺之前，先对氧化硅衬底进行清洗，去除氧化硅衬底表面的有机物、金属离子、氧化物等杂质，有利于提高器件的稳定性。所述底电极11为钨电极，其为圆柱型，直径为60nm，厚度为100nm。
(2)在所述氧化硅衬底表面上沉积Si3N4层，厚度为154nm。接着，利用曝光-刻蚀工艺刻蚀Si3N4层直至在Si3N4层中形成暴露出底电极11的沉积孔，形成具有沉积孔的介质包覆层14。其中，所述曝光-刻蚀工艺采用的曝光方法为电子束曝光，刻蚀方法为反应离子刻蚀；所述沉积孔与底电极11同轴，所述沉积孔的孔径为200nm。
(3)通过磁控溅射法，磁控溅射的本底真空为3×10-4Pa，在300℃下，同时采用Ge靶(溅射功率设置为12W，溅射速率设置为0.5nm/min)和Sc2Te3靶(溅射功率设置为15W，溅射速率设置为0.5nm/min)在底电极11上进行共溅射形成厚度为6nm的Ge0.3(Sc2Te3)0.7层，即晶相转变薄膜层121；然后在晶相转变薄膜层上同时采用Ti靶(溅射功率设置为50W，溅射速率设置为1.0nm/min)和Te靶(溅射功率设置为12W，溅射速率设置为1.0nm/min)，进行共溅射，形成厚度为6nm的Ti0.33Te0.67层，即晶相稳定薄膜层122。
(4)重复步骤(3)，交替溅射形成晶相转变薄膜层和晶相稳定薄膜层，直至形成5个晶相转变薄膜层和4个晶相稳定薄膜层。
(5)冷却后，采用化学气相沉积法在晶相转变薄膜层上且在介质包覆层的沉积孔中沉积一层厚度为100nm的Al层，形成顶电极13，得到所述相变存储单元。
对比例1
本对比例提供一种T型结构的相变储存单元及其制备方法，与实施例1的区别仅在于：用GST材料层替换实施例1中的相变异质结薄膜层。
对实施例1和对比例1中的相变存储单元进行电阻-电压特性测试。
对比例1中的相变存储单元在不同脉宽脉冲作用下的电阻-电压特性曲线如图3所示。器件初始处于高阻态，在某一可以实现可逆相变的脉冲作用时，随着脉冲幅值的增加，首先实现SET(置位)操作，即电阻由高阻态转变为低阻态，随着脉冲幅值的进一步增加，器件实现RESET(复位)操作，即电阻由低阻态转变为高阻态；一般来说，随着脉冲宽度的减小，器件的SET和RESET电压增大，但是脉宽过小时，器件将不能实现SET/RESET可逆操作。由图3可知，GST最快可以在100ns脉冲作用下实现可逆相变，且其对应的SET电压约为2.7V，RESET电压为3.9V。
实施例1中的相变存储单元在不同脉宽脉冲作用下的电阻-电压特性曲线如图4所示。由图4可知，器件最快可以在0.5ns脉冲作用下实现可逆相变，且其对应的SET电压约为0.6V，RESET电压为1.3V。对比图3，可推测实施例1中的相变存储单元在相同脉宽的脉冲作用下，SET/RESET电压与对比例1中的相变存储单元相比可以实现大幅降低，体现出相变异质结的高速和低功耗特性。
实施例2
本实施例提供一种限制型结构的相变存储单元，如图2所示，包括具有通孔的衬底10以及设置在所述通孔中的底电极11，还包括依次层叠设置在所述底电极11上的相变异质结薄膜12以及顶电极13，还包括介质包覆层14，包覆在相变异质结薄膜12以及顶电极13构成的整体的侧面。所述底电极的面积等于所述相变异质结薄膜等于所述顶电极的面积，且所述底电极在所述相变异质结薄膜上的投影与所述相变异质结薄膜重合，所述顶电极在所述相变异质结薄膜上的投影与所述相变异质结薄膜重合。
其中，底电极的材料为W，底电极为圆柱型，直径为60nm，厚度为100nm；顶电极的材料为Al，顶电极为圆柱型，直径为60nm，竖直方向的厚度为100nm；
所述相变异质结薄膜12为圆柱型，直径为60nm，由5个晶相转变薄膜层121和4个晶相稳定薄膜层122交替层叠设置构成，第1个晶相转变薄膜层121贴合底电极11设置，第5晶相转变薄膜层121贴合顶电极13设置；每个晶相转变薄膜层的材料为Ge0.3(Sc2Te3)0.7，厚度为6nm；每个晶相稳定薄膜层的材料为Ti0.33Te0.67，厚度为6nm；
介质包覆层14的材料Si3N4，厚度为154nm。
本实施例还提供了上述T型结构的相变存储单元的制备方法，包括如下步骤：
(1)提供具有底电极11的氧衬底10(所述衬底具有通孔，底电极设置在所述通孔中，所述衬底为氧化硅衬底)，在进行后续工艺之前，先对氧化硅衬底进行清洗，去除氧化硅衬底表面的有机物、金属离子、氧化物等杂质，有利于提高器件的稳定性。所述底电极11为钨电极，其为圆柱型，直径为60nm，厚度为100nm。
(2)在所述氧化硅衬底表面上沉积Si3N4层，厚度为154nm。接着，利用曝光-刻蚀工艺刻蚀Si3N4层直至在Si3N4层中形成暴露出底电极11的沉积孔，形成具有沉积孔的介质包覆层14。其中，所述曝光-刻蚀工艺采用的曝光方法为电子束曝光，刻蚀方法为反应离子刻蚀；所述沉积孔与底电极11同轴，所述沉积孔的孔径为60nm。
(3)通过磁控溅射法，磁控溅射的本底真空为3×10-4Pa，在300℃下，同时采用Ge靶(溅射功率设置为12W，溅射速率设置为0.5nm/min)和Sc2Te3靶(溅射功率设置为15W，溅射速率设置为0.5nm/min)在底电极11上进行共溅射形成厚度为6nm的Ge0.3(Sc2Te3)0.7层，即晶相转变薄膜层121；然后在晶相转变薄膜层上同时采用Ti靶(溅射功率设置为50W，溅射速率设置为1.0nm/min)和Te靶(溅射功率设置为12W，溅射速率设置为1.0nm/min)，进行共溅射，形成厚度为6nm的Ti0.33Te0.67层，即晶相稳定薄膜层122。
(4)重复步骤(3)，交替溅射形成晶相转变薄膜层和晶相稳定薄膜层，直至形成5个晶相转变薄膜层和4个晶相稳定薄膜层。
(5)冷却后，采用化学气相沉积法在晶相转变薄膜层上且在介质包覆层的沉积孔中沉积一层厚度为100nm的Al层，形成顶电极13，得到所述相变存储单元。
实施例3
本实施提供一种T型结构的相变存储单元，与实施例1的区别仅在于：每个晶相转变薄膜层的材料为Ga0.3(Sc2Te3)0.7。
本实施还提供了上述T型结构的相变存储单元的制备方法，与实施例1的区别仅在于：
步骤(3)中，通过磁控溅射法，磁控溅射的本底真空为3×10-4Pa，在300℃下，同时采用Ga靶(溅射功率设置为11W，溅射速率设置为0.5nm/min)和Sc2Te3靶(溅射功率设置为15W，溅射速率设置为0.5nm/min)在底电极11上进行共溅射形成厚度为6nm的Ga0.3(Sc2Te3)0.7层，即晶相转变薄膜层121；然后在晶相转变薄膜层上同时采用Ti靶(溅射功率设置为50W，溅射速率设置为1.0nm/min)和Te靶(溅射功率设置为12W，溅射速率设置为1.0nm/min)，进行共溅射，形成厚度为6nm的Ti0.33Te0.67层，即晶相稳定薄膜层122。
综上所述，本发明提供一种相变材料、相变异质结薄膜及相变存储单元，一方面，所述相变材料为Mx(Sc2Te3)1-x，M原子位于六配位八面体结构位置，此时为低阻态，通过施加电流，在原有六个M-Te键中，三个弱键被打断，三个强键得到保留，M原子越过一定的势垒，沿着晶向移动到稳定的四配位四面体结构位置，此时为高阻态，由此实现高、低阻态之间的转变。这种固-固相变的过程相较于传统相变材料需要经历熔化-淬火过程实现相变，只需M原子在六配位八面体结构位置和四配位四面体结构位置之间的跳变，大大减少了相变过程所需消耗的能量，进而可降低相变存储单元的功耗。另一方面，低热导率的晶相稳定薄膜层中的TiyTe1-y也有助于提升加热效率，降低功耗，延长器件循环使用寿命。由于TiyTe1-y和Mx(Sc2Te3)1-x分别沿着[001]和[111]晶向生长，这使得两种结构最外层都是Te原子。一旦形成了这种Te原子终止表面的情况，两种材料间就会产生一种介于范德华作用力和共价键之间的作用力，提升晶格失配容忍度。因此Mx(Sc2Te3)1-x被结构稳定的TiyTe1-y严格限制在二维空间内，减少了元素迁移以及偏析产生的可能性，抑制混相的发生。此外，异质结材料还具有极低的阻值漂移特性和阻值波动性的优点。因此，该相变异质结薄膜能够保证相变存储单元获得高速、低功耗、高精度、高疲劳循环寿命的优良性能，从而推动相变存储技术发展成为下一代通用型存储技术。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种相变材料，其特征在于，所述相变材料为沿着[111]晶向生长的立方相单晶，所述相变材料的化学式为Mx(Sc2Te3)1-x，其中，M为Ge或Ga，0.1≤x≤0.5。
2.一种相变异质结薄膜，其特征在于，包括交替层叠设置的N+1个晶相转变薄膜层和N个晶相稳定薄膜层，所述晶相转变薄膜层包括权利要求1所述的相变材料，所述晶相稳定薄膜层包括沿着[001]晶向生长的TiyTe1-y单晶，其中，0.3≤y≤0.5，N为正整数。
3.根据权利要求2所述的相变异质结薄膜，其特征在于，所述晶相转变薄膜层的厚度为0.6～10nm；所述晶相稳定薄膜层的厚度为3～9nm；2≤N≤17。
4.一种相变存储单元，其特征在于，所述相变存储单元包括权利要求2-3任一项所述的相变异质结薄膜。
5.根据权利要求4所述的相变存储单元，其特征在于，所述相变存储单元还包括底电极和顶电极，所述底电极、相变异质结薄膜、顶电极依次层叠设置。
6.根据权利要求5所述的相变存储单元，其特征在于，所述相变存储单元还包括：
介质包覆层，包覆在依次层叠设置的相变异质结薄膜、顶电极构成的整体的侧面上。
7.根据权利要求6所述的相变存储单元，其特征在于，所述顶电极的材料包括A1、W、TiN中的至少一种，所述顶电极的厚度为100～200nm；所述底电极的材料包括A1、W、TiN中的至少一种；所述底电极的厚度为100～200nm；
所述介质包覆层的材料包括SiO2、Si3N4中的至少一种。
8.一种相变存储单元的制备方法，其特征在于，包括步骤：
提供底电极；
在所述底电极上形成相变异质结薄膜，所述相变异质结薄膜为权利要求2-3任一项所述的相变异质结薄膜；
在所述相变异质结薄膜上形成顶电极后，得到所述相变存储单元。
9.根据权利要求8所述的制备方法，其特征在于，在所述底电极上形成相变异质结薄膜的步骤具体包括：
在所述底电极上交替沉积N+1个晶相转变薄膜层和N个晶相稳定薄膜层，得到所述相变异质结薄膜。
10.根据权利要求9所述的制备方法，其特征在于，所述沉积的方法包括物理气相沉积法、化学气相沉积法中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410142546.4A CN117979817A (zh) | 2024-01-31 | 2024-01-31 | 一种相变材料、相变异质结薄膜及相变存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410142546.4A CN117979817A (zh) | 2024-01-31 | 2024-01-31 | 一种相变材料、相变异质结薄膜及相变存储单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117979817A true CN117979817A (zh) | 2024-05-03 |
Family
ID=90851129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410142546.4A Pending CN117979817A (zh) | 2024-01-31 | 2024-01-31 | 一种相变材料、相变异质结薄膜及相变存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117979817A (zh) |
-
2024
- 2024-01-31 CN CN202410142546.4A patent/CN117979817A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101752497B (zh) | 低功耗高稳定性的相变存储单元及制备方法 | |
| CN108598256B (zh) | 一种用于相变存储器的Ge/Sb类超晶格相变薄膜材料的制备方法 | |
| CN103794723A (zh) | 一种相变存储器单元及其制备方法 | |
| CN108987567A (zh) | 相变超晶格薄膜、相变存储器单元及其制备方法 | |
| WO2018205915A1 (zh) | 一种基于VOx选通管的相变存储单元 | |
| US8920684B2 (en) | Al-Sb-Te phase change material used for phase change memory and fabrication method thereof | |
| CN111463346A (zh) | 一种ots选通材料、ots选通单元及其制备方法和存储器 | |
| WO2015196412A1 (zh) | 一种金属掺杂的Ge-Sb-Te基多值存储相变材料及相变存储器 | |
| WO2022134211A1 (zh) | 一种基于纳米电流通道的相变存储器 | |
| CN112133825A (zh) | 一种高稳定性相变存储单元及其制备方法 | |
| CN109728162B (zh) | 相变薄膜、相变存储单元及其制备方法及相变存储器 | |
| CN101521260B (zh) | 一种纳米复合相变材料及其制备方法 | |
| CN108666416B (zh) | 相变存储器单元及其制备方法 | |
| CN113241405A (zh) | 一种诱导硫系相变材料结晶的方法及其应用 | |
| CN117979817A (zh) | 一种相变材料、相变异质结薄膜及相变存储单元 | |
| CN113611798B (zh) | 多层相变薄膜及其相变存储器单元的制备方法 | |
| CN102082228A (zh) | 纳米复合相变材料及其在相变存储器中的用途 | |
| CN102610745B (zh) | 用于相变存储器的Si-Sb-Te基硫族化合物相变材料 | |
| CN101783391B (zh) | 纳米复合相变材料、制备方法、及作为相变存储器的用途 | |
| CN102169958B (zh) | 纳米复合相变材料、制备方法及其在相变存储器中的应用 | |
| CN104810475A (zh) | 一种纳米复合TiO2-Sb2Te相变存储薄膜材料及其制备方法 | |
| CN107369760B (zh) | 一种用于相变存储器的相变薄膜及其制备方法 | |
| CN115172587A (zh) | 一种相变异质结薄膜、相变存储器及其制备方法 | |
| CN102157681A (zh) | Sb2Te3-HfO2纳米复合相变材料及其在相变存储器中的用途 | |
| CN106654005B (zh) | 相变材料层、相变存储器单元及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |