CN117978151A - 毛刺防护电路和预驱动芯片 - Google Patents

Abstract

本申请提供了毛刺防护电路和预驱动芯片。毛刺防护电路用于对基于预驱动芯片的高压侧前置电路的毛刺扰动信号进行屏蔽，包括：比较电路、第一锁存器和信号屏蔽电路；其中：比较电路和第一锁存器用于根据前置电路的置位信号和预驱动芯片的输出信号产生屏蔽信号，信号屏蔽电路的第一输入端接收屏蔽信号，信号屏蔽电路的第二输入端接收前置电路的复位信号，信号屏蔽电路的输出端连接驱动电路的复位端口，使屏蔽信号为高电平时，输出低电平，屏蔽信号为低电平时，输出的电平与复位信号的电平相同，其中，复位信号在异常情况下产生毛刺。该毛刺防护电路能屏蔽毛刺对高侧电路的影响。

Description

毛刺防护电路和预驱动芯片

技术领域

本发明涉及电路中扰动毛刺防护技术领域，尤指一种毛刺防护电路和预驱动芯片。

背景技术

高侧驱动（高边驱动）是指所驱动的外部负载为电源侧的场效应晶体管；低侧驱动（低边驱动）是所驱动的外部负载为GND侧的场效应晶体管。很多高侧驱动电路输出电压大于50V，所驱动的场效应晶体管的导通电流通常能达到数安培的量级。同时在高电压Predriver（预驱动）芯片里面通常存在浮动衬底的高压隔离环，高侧的驱动电路都位于有着浮动的高压隔离衬底的隔离环内。所以在Predriver芯片驱动功率MOSFET导通时，Predriver芯片的高侧电路衬底和高侧输出有着很大的电压摆幅和很大的电压变化率（slew rate），这样就比较容易对Predriver芯片高侧的驱动电路有很大的扰动。如果在Predriver芯片高压侧信号链路上有异常扰动产生的脉冲，可能会导致高压侧输出失效或异常。

发明内容

本申请提供毛刺防护电路和预驱动芯片，以期对基于预驱动芯片的高压侧前置电路的毛刺扰动信号进行屏蔽。

第一方面，提供一种高侧扰动毛刺防护电路，用于对基于预驱动芯片的高压侧前置电路的毛刺扰动信号进行屏蔽，包括：比较电路，比较电路的两个输入端分别用于接收参考信号和预驱动芯片的高压侧输出，在预驱动芯片的高压侧输出大于参考信号时输出高电平，在预驱动芯片的高压侧输出小于参考信号时输出低电平；第一锁存器，第一锁存器的S端口接收前置电路的置位信号，第一锁存器的R端口与比较电路的输出端连接，使置位信号由低电平跳变为高电平时，第一锁存器输出的屏蔽信号也由低电平跳变为高电平，在预驱动芯片的高压侧输出到达高电平时，屏蔽信号由高电平跳变为低电平；信号屏蔽电路，信号屏蔽电路的第一输入端接收屏蔽信号，信号屏蔽电路的第二输入端接收前置电路的复位信号，信号屏蔽电路的输出端连接驱动电路的复位端口，使屏蔽信号为高电平时，信号屏蔽电路输出低电平，屏蔽信号为低电平时，信号屏蔽电路输出的电平与复位信号的电平相同；其中，复位信号在异常情况下产生毛刺。

在一种实现中，比较电路包括电压比较器，电压比较器的正相输入端与预驱动芯片的高压侧输出端连接，电压比较器的反相输入端接收参考信号，电压比较器的输出端与第一锁存器的R端口连接。

进一步的，参考信号由预驱动芯片的高压侧的电源电压分压产生；或，参考信号为预设电压。

在一种实现中，参考信号等于或略小于预驱动芯片的高压侧的电源电压。

在一种实现中，毛刺防护电路还包括延时电路，延时电路连接在比较电路和第一锁存器之间，使比较电路的输出信号到达第一锁存器的时间延长。

进一步的，延时电路包括延时器，延时器连接在比较电路和第一锁存器之间，使屏蔽信号的脉宽根据延时器的预设延时延长预设宽度。

进一步的，延时电路包括电阻-电容电路，电阻-电容电路连接在比较电路和第一锁存器之间，屏蔽信号的脉宽与电阻-电容电路中电阻值和电容值成正相关。

进一步的，延时电路可以是数字逻辑电路延时，比如反相器级联形成的缓冲器。反相器是一种电路元件，能够将输入信号的极性进行反转，即当输入为高电平时，输出为低电平，反之亦然。通过将偶数个反相器级联，可以实现信号的放大和衰减，同时保持输出信号与输入信号的相位关系。通过设计每级反相器的增益和阻抗及所驱动负载，可实现所需的延时的需求。

在一种实现中，信号屏蔽电路包括第一反相器和与门，第一反相器的输入端连接第一锁存器的输出端，与门的输入端接收第一反相器的输出信号和复位信号，与门的输出端连接驱动电路的复位端口。

在一种实现中，信号屏蔽电路包括第二反相器、传输门和N型场效应管，第一锁存器的输出端连接第二反相器的输入端、传输门的反相控制端和N型场效应管的栅极，第二反相器的输出端连接传输门的控制端，传输门的输出端和N型场效应管的漏极连接驱动电路的复位端口。

第二方面，提供一种预驱动芯片，包括驱动电路和以上第一方面任一项提供的毛刺防护电路，驱动电路包括第二锁存器和驱动电路模块；其中：第二锁存器的S端口接收置位信号，第二锁存器的R端口与毛刺防护电路的输出端连接，第二锁存器的Q端口连接驱动电路模块的输入端，预驱动芯片的输出端连接毛刺防护电路的输入端；驱动电路模块的输出端与场效应管连接，场效应管与电机连接，用于电机驱动。

综上，本申请提供的毛刺防护电路和预驱动芯片至少具备以下有益效果：

（1）屏蔽了基于预驱动芯片的高压侧前置电路中可能产生的毛刺扰动信号，保护电路安全。

（2）在保护电路安全的同时不影响电路工作效率，即不降低电压转换速率。

附图说明

下面对本申请实施例描述中所使用的附图做简单的介绍：

图1示出了本申请高压侧驱动电路正常运行时各信号的对应关系；

图2示出了本申请高压侧驱动电路异常运行（无扰动屏蔽信号）时各信号的对应关系；

图3示出了本申请高压侧驱动电路异常运行（有扰动屏蔽信号）时各信号的对应关系；

图4是本申请一些实施例中提供的一种毛刺防护电路的结构图；

图5是本申请一些实施例中提供的一种信号屏蔽电路的结构图；

图6是本申请一些实施例中提供的又一种信号屏蔽电路的结构图；

图7是本申请一些实施例中提供的一种预驱动芯片的应用框图。

图中：SET示出了驱动电路中第二锁存器S端口接收的置位信号、RESET示出了驱动电路中第二锁存器R端口接收的复位信号、Driver_OUT示出了预驱动芯片的高压侧输出、RESET_Gate示出了毛刺防护电路中第一锁存器的输出信号、100-毛刺防护电路、110-比较电路、120-第一锁存器、130-信号屏蔽电路、200-驱动电路、210-第二锁存器、220-驱动电路模块、300-预驱动芯片；

以上信号变换均代表电平转换。

具体实施方式

为了更清楚地说明本申请实施例的技术方案，下面将对照附图说明本申请的具体实施方式。下面描述中的附图仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式，在不脱离本申请的构思情况下所做出的调整和改进，都属于本申请的保护范围。

为使图面简洁，各附图中只示意性地表示出了与对应实施例相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了部分，实际可能存在更多或更少的相同结构或功能的部件。

在本申请中，除非另有明确的规定和限定，序数词，例如“第一”、“第二”等仅用于区分描述关联对象，而不能理解为指示或暗示关联对象之间的相对重要性或顺序；此外，也不代表关联对象的数量。“多个”包括两个或两个以上，其它量词与之类似。“/”用于描述关联对象的之间的关系，其表示关联对象之间“或”的关系。“和/或”用于描述关联对象的之间的关系，其包括关联对象之间的任一种组合关系，例如“a和/或b”包括：“单独a”，“单独b”，或“a与b”。多个对象中的“一个或多个”或“至少一个”是指多个对象的任一对象或任一组合，例如“a1，a2，a3中的一个或多个”或“a1，a2，a3中的至少一个”包括：“单独a1”，“单独a2”，“单独a3”，“a1和a2”，“a1和a3”，“a2和a3”，或“a1，a2和a3”。

本申请实施例中，“连接”包括直接连接或间接连接，可以直接通过媒介（例如，导线，走线等）相连，或者可以通过其它元件间接相连，或者可以是内部的连通。

在正常工作时，如图1所示，Predriver芯片高侧电路输出高电平时，高侧电路的SET信号会给出一个pulse（脉冲信号），SET信号的高电平pulse可以使得输出Driver_OUT驱动信号以一定变化率升高，直至达到最高水平（即高电平）；Predriver芯片高侧电路输出低电平时，高侧的RESET信号会给出一个pulse，RESET的高电平pulse可以使得输出Driver_OUT驱动信号以一定变化率降低，直至降为低电平。

根据本申请背景技术中所描述的情况，在某些应用条件下，比如Predriver芯片所驱动的MOSFET 电源电压高而且通常输出电流大，此时高压隔离环的浮动衬底变化剧烈，容易出现高压隔离环内部和相关联信号受到干扰。而当出现异常时（即存在高侧扰动毛刺影响电路正常运行时），如图2所示，在Driver_OUT上升沿附近产生一个不应该有的RESET信号毛刺或窄脉冲，这个RESET毛刺或窄脉冲会导致Driver_OUT由高电平降为低电平，从而使得Predriver高侧电路输出产生错误信号。将图2与图1对比可知，从输入端的角度来说，二者的区别在于图2的RESET信号比图1的RESET信号多了一个扰动毛刺，而从输出端的角度来说，可以看出扰动毛刺导致了整个芯片输出的信号发生巨大变化。

由于扰动毛刺在高侧电路产生的原因是电路本身特性和应用环境等因素所导致的，从成本角度出发很难通过改变整个电路结构来解决这一问题。因此，为了解决扰动毛刺对高侧电路的影响，需要设计一种防护电路作用于Predriver，使得如图2所示的扰动毛刺即使发生，也不会对电路的输出结果产生影响。于是，本申请的构思在于：设计一种防护电路，在扰动毛刺可能出现的位置，该防护电路能够输出一个屏蔽信号，用于屏蔽该扰动毛刺对电路输出结果的影响。从实施效果而言，该屏蔽信号与其余各信号之间的关系如图3所示。在图3中，RESET_Gate信号即是该屏蔽信号，当RESET_Gate为高电平时，RESET信号的扰动毛刺即使产生，也不会对Driver_OUT产生任何影响。具体实现方式详见以下毛刺防护电路的实施例。

需要说明的是，在以下实施例中，预驱动芯片的高压侧输出实际指的是驱动电路的输出信号，同时也是驱动电路模块的输出信号；置位信号与复位信号来源于前置电路。

在一个实施例中，如图4所示，一种毛刺防护电路100，用于对基于预驱动芯片的高压侧驱动电路200输入的端复位信号毛刺扰动信号进行屏蔽，包括：比较电路110，比较电路110的两个输入端分别用于接收参考信号和预驱动芯片的高压侧输出，在预驱动芯片的高压侧输出大于参考信号时输出高电平，在预驱动芯片的高压侧输出小于参考信号时输出低电平；第一锁存器120，第一锁存器120的S端口接收驱动电路200的置位信号，第一锁存器120的R端口与比较电路110的输出端连接，使置位信号由低电平跳变为高电平时，第一锁存器120输出的屏蔽信号也由低电平跳变为高电平，在预驱动芯片的高压侧输出到达高电平时，屏蔽信号由高电平跳变为低电平；信号屏蔽电路130，信号屏蔽电路130的第一输入端接收屏蔽信号，信号屏蔽电路130的第二输入端接收原来驱动电路200的输入的复位信号，信号屏蔽电路130的输出端连接驱动电路200的复位端口，使屏蔽信号为高电平时，信号屏蔽电路130输出低电平，屏蔽信号为低电平时，信号屏蔽电路130输出的电平与复位信号的电平相同；其中，复位信号在异常情况下产生毛刺。

宏观上来说，本申请中先通过比较电路110和第一锁存器120产生屏蔽信号，然后通过信号屏蔽电路130使用屏蔽信号屏蔽前置电路可能产生的毛刺扰动信号，以此确保驱动电路200的复位端口接收到的信号不受毛刺扰动的影响。

具体的，比较电路110实时接收并比较驱动电路200的输出信号的电压值与参考信号电压值的大小；除了比较电压值大小以外，比较电路还拥有模数转换的功能：将模拟信号比较得到的结果以高电平或低电平的数字信号形式输出。当驱动电路200的输出信号的电压值大于参考信号电压值时，比较电路110输出高电平信号；当驱动电路200的输出信号的电压值小于参考信号电压值时，比较电路110输出低电平信号。第一锁存器120的具体实现可以是RS锁存器，第一锁存器120的R端口与比较电路110的输出端口连接，接收比较电路110输出的高电平或低电平；第一锁存器120的S端口与驱动电路200的置位端口连接，接收到的置位信号与驱动电路200的置位端口接收到的置位信号一致。第一锁存器120的输出端口即为Q端口（图中未示出），输出的信号即为屏蔽信号。根据以上比较电路110和第一锁存器120的工作原理，可以得出以下对应关系：当置位信号由低电平跳变为高电平时，第一锁存器120输出的屏蔽信号也由低电平跳变为高电平，在预驱动芯片的高压侧输出到达高电平时，屏蔽信号由高电平跳变为低电平。也就是说，当驱动电路200接受到置位信号高电平时，驱动电路200的输出电压开始变大，屏蔽信号产生；当驱动电路200的输出电压趋于稳定时（大于参考信号电压值），屏蔽信号消失。

信号屏蔽电路130的两个输入端分别接收第一锁存器120输出的屏蔽信号和复位信号。复位信号可以是正常给出的复位信号，也可能是在驱动电路200的输出电压不断增大过程中产生的毛刺扰动信号。在实际场景中，正常的复位信号与异常的毛刺扰动信号是出现在同一根信号线上的信号。一般来说，复位信号会在驱动电路200稳定输出高电平一段时间后给出，而毛刺扰动信号通常在驱动电路200稳定输出高电平之前产生。因此可以根据驱动电路200的输出电压是否达到稳定状态来区分正常给出的复位信号和异常产生的毛刺扰动信号。因此，信号屏蔽电路130的功能在于如何使用屏蔽信号来屏蔽复位信号中可能产生的毛刺扰动信号。从实施效果来说，信号屏蔽电路130需要实现：当屏蔽信号为高电平时，信号屏蔽电路130输出低电平，当屏蔽信号为低电平时，信号屏蔽电路130输出的电平与复位信号的电平相同。前者用于屏蔽异常的毛刺扰动信号，后者用于接收正常复位信号。基于以上实施效果（相当于给出了信号屏蔽电路130的真值表），信号屏蔽电路130的具体实现有很多种方法，本申请后续实施例中会给出两种最为常见且实用的实施方式。

从实施效果而言，本实施例公开的毛刺防护电路屏蔽了基于预驱动芯片的高压侧前置电路中可能产生的毛刺扰动信号，保护电路安全。同时，本实施例的毛刺防护电路在实现以上屏蔽功能时，是通过增加具体的电路元件实现的，并不会对高压侧驱动电路的电压变化率产生影响，也就是不会对电路本身的工作效率产生负面作用。

在一个实施例中，比较电路包括电压比较器，电压比较器的正相输入端与预驱动芯片的高压侧输出端连接，电压比较器的反相输入端接收参考信号，电压比较器的输出端与第一锁存器的R端口连接。

具体的，对于电压比较器而言，当正相输入端接收到的电压值大于反相输入端接收到的电压值时，电压比较器会输出高电平；反之则输出低电平。基于电压比较器自身的特性与比较电路的实现要点，电压比较器的输入端作为比较电路的输入端，将电压比较器的正相输入端与预驱动芯片的高压侧输出端连接，电压比较器的反相输入端接收参考信号，电压比较器的输出端作为比较电路的输出端，与第一锁存器的R端口连接。

在一些实施方式中，参考信号由预驱动芯片的高压侧的电源电压分压产生；或，参考信号为预设电压。

具体的，参考信号是接近高侧电源电压VB的参考电压，也就是预驱动芯片达到稳定工作时的输出电压。在具体实现中，有两种实施方式中。第一种是用分压电路将预驱动芯片的高压侧的电源电压分压产生参考信号；第二种是通过提前确定预驱动芯片的高压侧的电源电压，然后额外给出一个与该电压值相同大小的信号作为参考信号，预设电压即是预驱动芯片的高压侧的电源电压值。使用分压电路可以减少一个外部电压输入，减少整体的电能消耗；使用参考信号则能够保证参考信号的稳定性，省去了设置分压电路的步骤，使参考信号不会受到高压侧电源电压波动影响。

在一个实施例中，参考信号等于或略小于预驱动芯片的高压侧的电源电压。

在实际使用中，考虑到可能存在的误差，可以适当减少参考信号的电压值，一般是在预驱动芯片的高压侧的电源电压的基础上减少约0.1V。

在一个实施例中，毛刺防护电路还包括延时电路，延时电路连接在比较电路和第一锁存器之间，使比较电路的输出信号到达第一锁存器的时间延长。

具体的，延时电路的输入端与比较电路的输出端连接，延时电路的输出端与第一锁存器的R端口连接。在实际工作中，毛刺扰动信号大多产生在预驱动芯片输出高电平稳定之前，但是在一些极端情况下，毛刺扰动信号也会在预驱动芯片输出高电平稳定后产生。为了解决当预驱动芯片稳定工作后出现毛刺扰动信号的问题，需要在比较电路和第一锁存器之间设置延时电路。从实施效果而言，延时电路能够使比较电路的输出信号到达第一锁存器的时间延长，也就是能够延长屏蔽信号处于高电平的时间，增加屏蔽信号的脉宽。根据本申请第一个实施例公开的内容，可以得出屏蔽信号为高电平时，信号屏蔽电路输出低电平，屏蔽信号为低电平时，信号屏蔽电路输出的电平与复位信号的电平相同。也就是说，因为原本屏蔽信号会在预驱动芯片输出高电平稳定后跳变为低电平，不能继续屏蔽后续产生的毛刺扰动信号，而增加屏蔽信号的脉宽可以有效解决这一问题。从理论上来说，通过延时电路的具体设置，可以保证预驱动芯片一直免受毛刺扰动信号的影响。然而，由于正常的复位信号与异常的毛刺扰动信号产生的位置相同，因此在实践中需要根据实际情况合理设置延时电路的延时长度，不然可能因为屏蔽信号过长导致正常的复位信号也被屏蔽，影响整体电路的正常使用。

在一些实施方式中，延时电路包括延时器，延时器连接在比较电路和第一锁存器之间，使屏蔽信号的脉宽根据延时器的预设延时延长预设宽度。

具体的，延时器（又名延时单元，Delay Cell）的输入端连接比较电路的输出端，延时器的输出端连接第一锁存器的R端口，通过设置延时器的延时，可以精确控制屏蔽信号的脉宽。

在一些实施方式中，延时电路包括电阻-电容电路，电阻-电容电路连接在比较电路和第一锁存器之间，屏蔽信号的脉宽与电阻-电容电路中电阻值和电容值成正相关。

具体的，电阻-电容电路的输入端连接比较电路的输出端，电阻-电容电路的输出端连接第一锁存器的Q端口，通过设置电阻-电容电路中电阻值与电容值，实现精确控制屏蔽信号的脉宽。延时的计算公式为：，其中T为延时的时长，R为电阻值，C为电容值。

在一些实施方式中，延时电路可以是数字逻辑电路延时，比如反相器级联形成的缓冲器。反相器是一种电路元件，能够将输入信号的极性进行反转，即当输入为高电平时，输出为低电平，反之亦然。通过将偶数个反相器级联，可以实现信号的放大和衰减，同时保持输出信号与输入信号的相位关系。通过设计每级反相器的增益和阻抗及所驱动负载，可实现所需的延时的需求。

在一个实施例中，如图5所示，信号屏蔽电路130包括第一反相器和与门，第一反相器的输入端连接第一锁存器的输出端，与门的输入端接收第一反相器的输出信号和复位信号，与门的输出端连接驱动电路的复位端口。

具体的，第一反相器的输入端连接第一锁存器的输出端，接收第一锁存器输出的屏蔽信号，通过第一反相器后，屏蔽信号的电平发生转换（从高电平转换为低电平或从低电平转换为高电平）；与门接收电平转换后的屏蔽信号和复位信号，根据与门的工作逻辑输出一个信号，该信号直接传输到驱动电路的复位端口。

在一个实施例中，如图6所示，信号屏蔽电路130包括第二反相器、传输门和N型场效应管，第一锁存器的输出端连接第二反相器的输入端、传输门的反相控制端和N型场效应管的栅极，第二反相器的输出端连接传输门的控制端，传输门的输出端和N型场效应管的漏极连接驱动电路的复位端口。

具体的，图中MN1与MP1组成第二反相器（上一个实施例中的第一反相器也可以用这种方式实现），MN0与MP0组成传输门（该传输门与一般的传输门不同，该传输门的控制端与反相控制端倒置，即传输门上部分端口为控制端，传输门下部分端口为反相控制端），MN2为N型场效应管。屏蔽信号经过第二反相器后，实现电平转换，转换后的信号连接到传输门的控制端；同时屏蔽信号还连接到传输门的反相控制端。传输门的输入端接收复位信号，根据传输门的工作特性输出信号。此外，屏蔽信号还连接到N型场效应管的漏极，根据N型场效应管的特性输出信号。传输门输出的信号和N型场效应管的输出的信号共同决定了信号屏蔽电路130的输出信号。当屏蔽信号为低电平时，传输门的控制端为高电平，传输门导通，而N型场效应管截止，于是信号屏蔽电路130的输出信号就等于复位信号的电平。当屏蔽信号为高电平时，传输门的控制端为低电平，传输门关断，而N型场效应管导通，于是信号屏蔽电路130的输出信号被拉倒低电平，也就实现了使用屏蔽信号来屏蔽可能产生的毛刺扰动信号的功能。

需要说明的是，以上两个实施例仅作为信号屏蔽电路的具体实施方式的举例，事实上只要是满足本申请中屏蔽信号与复位信号逻辑关系真值表的电路都可以作为信号屏蔽电路的实现方式，本文中不多做列举。

基于相同的技术构思，如图7所示，本申请公开一种预驱动芯片300，包括驱动电路200和以上实施例提供的毛刺防护电路100，驱动电路200包括第二锁存器210和驱动电路模块220；其中：第二锁存器210的S端口接收置位信号，第二锁存器210的R端口与毛刺防护电路100的输出端连接，第二锁存器210的Q端口连接驱动电路模块220的输入端，驱动电路模块220的输出端连接毛刺防护电路100的输入端；驱动电路模块220的输出端与场效应管连接，场效应管与电机连接，用于电机驱动。

从实施效果而言，本实施例公开的预驱动芯片屏蔽了预驱动芯片的高压侧前置电路中可能产生的毛刺扰动信号，保障电路正常工作，使得在高电压环境中操作电机也能够不受毛刺扰动的影响。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。此外，上述实施例均可根据需要自由组合。

Claims (10)

1.一种毛刺防护电路，其特征在于，用于对基于预驱动芯片的高压侧前置电路的毛刺扰动信号进行屏蔽，包括：

比较电路，所述比较电路的两个输入端分别用于接收参考信号和所述预驱动芯片的高压侧输出，在所述预驱动芯片的高压侧输出大于所述参考信号时输出高电平，在所述预驱动芯片的高压侧输出小于所述参考信号时输出低电平；

第一锁存器，所述第一锁存器的S端口接收所述前置电路的置位信号，所述第一锁存器的R端口与所述比较电路的输出端连接，使所述置位信号由低电平跳变为高电平时，所述第一锁存器输出的屏蔽信号也由低电平跳变为高电平，在所述预驱动芯片的高压侧输出到达高电平时，所述屏蔽信号由高电平跳变为低电平；

信号屏蔽电路，所述信号屏蔽电路的第一输入端接收所述屏蔽信号，所述信号屏蔽电路的第二输入端接收所述前置电路的复位信号，所述信号屏蔽电路的输出端连接驱动电路的复位端口，使所述屏蔽信号为高电平时，所述信号屏蔽电路输出低电平，所述屏蔽信号为低电平时，所述信号屏蔽电路输出的电平与所述复位信号的电平相同；

其中，所述复位信号在异常情况下产生毛刺。

2.根据权利要求1所述的毛刺防护电路，其特征在于，所述比较电路包括电压比较器，所述电压比较器的正相输入端与所述预驱动芯片的高压侧输出端连接，所述电压比较器的反相输入端接收所述参考信号，所述电压比较器的输出端与所述第一锁存器的R端口连接。

3.根据权利要求2所述的毛刺防护电路，其特征在于，所述参考信号由所述预驱动芯片的高压侧的电源电压分压产生；或，所述参考信号为预设电压。

4.根据权利要求1-3任一项所述的毛刺防护电路，其特征在于，所述参考信号等于或略小于所述预驱动芯片的高压侧的电源电压。

5.根据权利要求1所述的毛刺防护电路，其特征在于，还包括延时电路，所述延时电路连接在所述比较电路和所述第一锁存器之间，使所述比较电路的输出信号到达所述第一锁存器的时间延长。

6.根据权利要求5所述的毛刺防护电路，其特征在于，所述延时电路包括延时器，所述延时器连接在所述比较电路和所述第一锁存器之间，使所述屏蔽信号的脉宽根据所述延时器的预设延时延长预设宽度。

7.根据权利要求5所述的毛刺防护电路，其特征在于，所述延时电路包括电阻-电容电路或数字逻辑电路，所述电阻-电容或数字逻辑电路连接在所述比较电路和所述第一锁存器之间，所述屏蔽信号的脉宽与所述电阻-电容电路中电阻值和电容值或数字逻辑电路信号传输延迟成正相关。

8.根据权利要求1所述的毛刺防护电路，其特征在于，所述信号屏蔽电路包括第一反相器和与门，所述第一反相器的输入端连接所述第一锁存器的输出端，所述与门的输入端接收所述第一反相器的输出信号和所述复位信号，所述与门的输出端连接所述驱动电路的复位端口。

9.根据权利要求1所述的毛刺防护电路，其特征在于，所述信号屏蔽电路包括第二反相器、传输门和N型场效应管，所述第一锁存器的输出端连接所述第二反相器的输入端、所述传输门的反相控制端和所述N型场效应管的栅极，所述第二反相器的输出端连接所述传输门的控制端，所述传输门的输出端和所述N型场效应管的漏极连接所述驱动电路的复位端口。

10.一种预驱动芯片，其特征在于，包括驱动电路和权利要求1-9任一项所述的毛刺防护电路，所述驱动电路包括第二锁存器和驱动电路模块；其中：

所述第二锁存器的S端口接收置位信号，所述第二锁存器的R端口与所述毛刺防护电路的输出端连接，所述第二锁存器的Q端口连接所述驱动电路模块的输入端，所述驱动电路模块的输出端连接所述毛刺防护电路的输入端；

所述预驱动芯片的输出端与场效应管连接，所述场效应管与电机连接，用于电机驱动。