CN117976715A - 超结器件结构及工艺方法 - Google Patents
超结器件结构及工艺方法 Download PDFInfo
- Publication number
- CN117976715A CN117976715A CN202410009050.XA CN202410009050A CN117976715A CN 117976715 A CN117976715 A CN 117976715A CN 202410009050 A CN202410009050 A CN 202410009050A CN 117976715 A CN117976715 A CN 117976715A
- Authority
- CN
- China
- Prior art keywords
- type
- groove
- super
- region
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 238000002513 implantation Methods 0.000 claims abstract description 11
- 210000000746 body region Anatomy 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 2
- 229910002601 GaN Inorganic materials 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种超结器件结构的工艺方法：利用硬掩模层在衬底上的N型外延层中进行刻蚀形成超结沟槽；进行单侧的带一定角度的侧向P型杂质注入，在所述的超结沟槽的靠近开口区域的单侧形成P型连接区；对所述的超结沟槽进行P型外延层的填充形成P柱；再次利用硬掩模层进行刻蚀，对所述的超结沟槽内的P型外延层进行回刻形成栅极沟槽；形成栅介质层以及形成沟槽栅极；离子注入形成其他结构区。本发明所述的超结器件结构，将沟槽栅极放置于超结结构的P柱正上方，这样形成栅极时可借用超结结构深沟槽刻蚀的掩膜直接进行刻蚀，无需再进行一次光刻，也无需额外的制备工艺，仅需带角度的离子注入形成P型注入连接区即可，降低了工艺成本。
Description
技术领域
本发明涉及半导体器件及工艺制造领域，特别是涉及一种超结器件结构，本发明还涉及所述超结器件结构的工艺方法。
背景技术
超结(super junction)结构就是交替排列的N型立柱和P型立柱的结构。超结器件通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。超结结构中，N型立柱中的N型杂质分布、P型立柱中的P型杂质分布、以及交替排列的N型立柱中N型杂质分布和P型立柱中P型杂质分布的匹配，会影响超结半导体器件的特性，包括其反向击穿电压和雪崩电流耐量以及关断特性。一般的超结半导体器件都采用使交替排列的N型立柱和P型立柱达到最佳电荷平衡的设计，以取得最大的反向击穿电压。
一种现有的超结器件的结构如图1所示，图中1是N型外延层，2是P柱。通过交替排列的P/N型柱来形成超结结构。目前业界对于超结结构的形成工艺主要有两种，一种是在N型外延层中进行P型离子注入来形成P柱。另一种典型或者更主流的做法则是，在N型外延层中利用光刻定义进行刻蚀形成多条平行排列的深沟槽，然后在所述深沟槽内进行P型外延的填充，通过深沟槽内填充的P型外延和N型衬底之间来形成交替排列P/N超结结构。形成超结结构后，再进行一次光刻定义出沟槽栅极的区域，再进行刻蚀以形成制作栅极的栅极沟槽。这样在形成超结结构时使用了一次光刻工艺，形成栅极沟槽时又使用了一次光刻工艺，需要两道光刻。
发明内容
本发明所要解决的技术问题在于提供一种超结器件结构。
本发明还要解决的技术问题在于提供制作所述超结器件结构的工艺方法。
为解决上述问题，本发明所述的一种超结器件结构，其包含：
所述的超结器件形成于一半导体衬底上的N型外延层中，所述的N型外延层中包含有多个平行排布的深沟槽，深沟槽内填充P型外延层以形成超结结构的P柱；所述的多个P柱与它们之间的N型外延层形成所述超结器件的超结结构；
沟槽栅极，所述沟槽栅极位于所述P柱的正上方，所述的沟槽栅极包含栅极介质以及将所述栅极介质进行包裹隔离的栅介质层；
在沟槽栅极一侧的所述N型外延层中，具有P型连接区，所述P型连接区的另一侧为所述超结器件的P型体区；所述P型连接区将所述P型体区与所述P柱相连；
在所述的P型体区中具有重掺杂N型区作为所述超结器件的源区。
上述结构可以采用以下两种形成工艺来完成：
提供一半导体衬底，所述半导体衬底的上表面再形成一层N型外延层；
形成一层硬掩模层，利用光刻胶定义出超结结构的超结沟槽区域，进行超结沟槽的刻蚀，形成超结沟槽；
进行单侧的带一定角度的侧向P型杂质注入，在所述的超结沟槽的靠近开口区域的单侧形成P型连接区；所述的带一定角度的P型杂质注入是使P型杂质离子注入在超结沟槽的上部的一定深度的区域，超结沟槽的上部另一侧由于沟槽口硬掩模层的遮挡没有离子注入；
对所述的超结沟槽进行P型外延层的填充，使所述超结沟槽填充满P型外延层，形成P柱；所述的P柱与之间间隔的N型外延层形成P/N超结结构；
再次利用硬掩模层进行刻蚀，对所述的超结沟槽内的P型外延层进行回刻，回刻的深度达到栅极沟槽的深度，在所述的超结沟槽的P型外延层的顶部再形成栅极沟槽；去除硬掩模层；
在所述的栅极沟槽内壁进行氧化工艺形成栅介质层，然后在栅极沟槽内填充多晶硅形成沟槽栅极；
进行离子注入，分别形成P型体区以及作为源/漏区的重掺杂N型区；所述的P型体区与所述的P型连接区的侧面相接，所述P型连接区将所述P型体区与所述超结结构的P柱相连。
另一种超结器件结构的工艺方法，包含：
提供一半导体衬底，所述半导体衬底的上表面再形成一层N型外延层；
形成一层硬掩模层，利用光刻胶定义出超结结构的超结沟槽区域，进行超结沟槽的刻蚀，形成超结沟槽；
对所述的超结沟槽进行P型外延层的填充，使所述超结沟槽填充满P型外延层，形成P柱；所述的P柱与之间间隔的N型外延层形成P/N超结结构；
再次利用硬掩模层进行刻蚀，对所述的超结沟槽内的填充的P型外延层进行回刻，回刻的深度达到栅极沟槽的深度，在所述的超结沟槽的P型外延层的顶部形成栅极沟槽；
进行单侧的带一定角度的侧向P型杂质注入，在所述的栅极沟槽的单侧侧壁区域的N型外延层中形成P型连接区；所述的带一定角度的P型杂质注入是使P型杂质离子注入在超结沟槽的上部的一定深度的区域，超结沟槽的上部另一侧由于沟槽口硬掩模层的遮挡没有离子注入；
去除硬掩模层；
在所述的栅极沟槽内壁进行氧化工艺形成栅介质层，然后在栅极沟槽内填充多晶硅形成沟槽栅极；
进行离子注入，分别形成P型体区以及作为源/漏区的重掺杂N型区；所述的P型体区与所述的P型连接区的侧面相接，所述P型连接区将所述P型体区与所述超结结构的P柱相连。
所述的P型连接区，其深度大于沟槽栅极的深度，以超过栅介质层的隔离区域范围，使所述P型连接区能与所述的P柱相连。
本发明所述的超结器件结构，将沟槽栅极放置于超结结构的P柱正上方，这样形成栅极时可借用超结结构深沟槽刻蚀的掩膜直接进行刻蚀，无需再进行一次光刻，也无需额外的制备工艺，仅需带角度的离子注入形成P型注入连接区即可，降低了工艺成本。
附图说明
图1 是现有的超结器件的剖面结构示意图。
图2 是本发明的超结器件的剖面结构示意图。
图3 是本发明中P型连接区的形成方法一。
图4 是本发明中P型连接区的形成方法二。
附图标记说明
1是N型外延层，2是超结P柱，3是P型体区，4是栅极，5是氧化硅层，6是重掺杂N型区，7是P型连接区，8是超结沟槽。
具体实施方式
以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本发明所述的超结器件结构，如图2所示，形成于一半导体衬底上的低电阻率的N型外延层中。所述半导体衬底一般为硅衬底，也可以是其他类型的衬底。所述的N型外延层1中包含有多个平行排布的深沟槽8，深沟槽内填充P型外延层以形成超结结构的P柱2；所述的多个P柱2与它们之间的N型外延层1形成所述超结器件的超结结构。
在所述的P柱2的正上方为沟槽栅极，述的沟槽栅极包含栅极介质以及将所述栅极介质进行包裹隔离的栅介质层。栅极介质4一般为多晶硅，栅介质层为氧化硅层。沟槽型的栅极内壁附着的栅介质层呈U型，然后在所述的U型空间内填充多晶硅形成沟槽栅极。
在沟槽栅极一侧的所述N型外延层中，具有P型连接区，所述P型连接区的另一侧为所述超结器件的P型体区；所述P型连接区将所述P型体区与所述P柱相连。由于沟槽栅极的栅介质层具有隔离的作用，P型连接区的深度要超过沟槽栅极的深度，使得P型连接区的底部侧面能有一定区域与沟槽栅极底部的P柱相连。
在所述的P型体区中具有重掺杂N型区作为所述超结器件的源区。
本发明实施例提供两种工艺方法来实现上述结构。
实施例一，P柱填充前先进行带角度的离子注入：
提供一半导体衬底，所述半导体衬底的上表面再形成一层低电阻率的N型外延层。
形成一层硬掩模层，比如氧化硅层。利用光刻胶定义出超结结构的超结沟槽区域，进行超结沟槽的刻蚀，形成深的超结结构的P柱填充的沟槽8。
进行单侧的带一定角度的侧向P型杂质注入，如图3所示。在所述的超结沟槽的靠近开口区域的单侧形成P型连接区。所述的带一定角度的P型杂质注入，是使P型杂质离子注入的注入角度能覆盖在超结沟槽的上部的预定深度的区域，既不会太浅也不会太深，同时超结沟槽的上部另一侧由于沟槽口硬掩模层的遮挡没有离子注入。
然后，对所述的超结沟槽进行P型外延层的填充，使所述超结沟槽填充满P型外延层形成P柱；所述的P柱2与之间间隔的N型外延层1形成P/N超结结构。
再次利用硬掩模层进行刻蚀，对所述的超结沟槽内的P型外延层进行回刻，回刻的深度达到栅极沟槽的深度但不会超过所述的P型连接区的深度，在所述的超结沟槽的P型外延层的顶部再形成栅极沟槽。完成之后去除硬掩模层。
在所述的栅极沟槽内壁进行氧化工艺形成栅介质层，然后在栅极沟槽内填充多晶硅形成沟槽栅极。
进行离子注入，分别形成P型体区以及作为源/漏区的重掺杂N型区；所述的P型体区与所述的P型连接区的侧面相接，所述P型连接区将所述P型体区与所述超结结构的P柱相连。
实施例二，P柱填充回刻后再进行带角度的离子注入：
提供一半导体衬底，所述半导体衬底的上表面再形成一层低电阻率的N型外延层。
形成一层硬掩模层，利用光刻胶定义出超结结构的超结沟槽区域，进行超结沟槽的刻蚀，形成超结结构的P柱填充沟槽。
P柱填充沟槽刻蚀完成之后即对所述的超结沟槽进行P型外延层的填充，使所述超结沟槽填充满P型外延层，形成P柱；所述的P柱与之间间隔的N型外延层形成P/N超结结构。
再次利用硬掩模层进行刻蚀，对所述的超结沟槽内的填充的P型外延层进行回刻，回刻的深度达到栅极沟槽的设计深度，在所述的超结沟槽的P型外延层的顶部形成栅极沟槽，如图4所示。
完成栅极沟槽的回刻工艺后，再进行单侧的带一定角度的侧向P型杂质注入，在所述的栅极沟槽的单侧侧壁区域的N型外延层中形成P型连接区。带角度的注入与实施例一基本相同，在所述的栅极沟槽的一侧完成P型连接区，其深度略大于栅极沟槽，使得P型连接区的底部侧面能与P柱相连。
去除硬掩模层；
在所述的栅极沟槽内壁进行氧化工艺形成栅介质层，然后在栅极沟槽内填充多晶硅形成沟槽栅极；
进行离子注入，分别形成P型体区以及作为源/漏区的重掺杂N型区。
上述两个实施例是仅展示了两种可能的P型连接区的制作方法，实施例一是在超结深沟槽刻蚀完成之后立即进行带角度的离子注入形成P型连接区，实施例二是在超结形成即刻蚀完栅极沟槽之后再进行带角度的离子注入形成P型连接区。两种方式都能形成本发明所述的超结器件结构。
本发明通过带角度的P型杂质侧向注入的方式，在超结沟槽形成后，在沟槽一侧形成P型体区和P柱的P型连接区7，从而能够在原本深沟槽填充区域，P柱的上方回刻形成较浅沟槽，制作沟槽栅结构。减少了一次光刻步骤，节省工艺成本，降低了工艺难度。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种超结器件结构的工艺方法，其特征在于：包含：
提供一半导体衬底，所述半导体衬底的上表面再形成一层N型外延层；
形成一层硬掩模层，利用光刻胶定义出超结结构的超结沟槽区域，进行超结沟槽的刻蚀，形成超结沟槽；
进行单侧的带一定角度的侧向P型杂质注入，在所述的超结沟槽的靠近开口区域的单侧形成P型连接区；所述的带一定角度的P型杂质注入是使P型杂质离子注入在超结沟槽的上部的一定深度的区域，超结沟槽的上部另一侧由于沟槽口硬掩模层的遮挡没有离子注入；
对所述的超结沟槽进行P型外延层的填充，使所述超结沟槽填充满P型外延层，形成P柱；所述的P柱与之间间隔的N型外延层形成P/N超结结构；
再次利用硬掩模层进行刻蚀，对所述的超结沟槽内的P型外延层进行回刻，回刻的深度达到栅极沟槽的深度，在所述的超结沟槽的P型外延层的顶部再形成栅极沟槽；去除硬掩模层；
在所述的栅极沟槽内壁进行氧化工艺形成栅介质层，然后在栅极沟槽内填充多晶硅形成沟槽栅极；
进行离子注入，分别形成P型体区以及作为源/漏区的重掺杂N型区；所述的P型体区与所述的P型连接区的侧面相接，所述P型连接区将所述P型体区与所述超结结构的P柱相连。
2.如权利要求1所述的超结器件结构的工艺方法，其特征在于，其特征在于：所述的N型外延层为低电阻率的外延层。
3.如权利要求1所述的超结器件结构的工艺方法，其特征在于：所述的半导体衬底包含硅衬底、锗硅衬底、砷化镓衬底、碳化硅衬底、氮化镓衬底。
4.如权利要求1所述的超结器件结构的工艺方法，其特征在于：所述的硬掩模层为氧化硅，或者是氮化硅。
5.一种超结器件结构的工艺方法，其特征在于：包含：
提供一半导体衬底，所述半导体衬底的上表面再形成一层N型外延层；
形成一层硬掩模层，利用光刻胶定义出超结结构的超结沟槽区域，进行超结沟槽的刻蚀，形成超结沟槽；
对所述的超结沟槽进行P型外延层的填充，使所述超结沟槽填充满P型外延层，形成P柱；所述的P柱与之间间隔的N型外延层形成P/N超结结构；
再次利用硬掩模层进行刻蚀，对所述的超结沟槽内的填充的P型外延层进行回刻，回刻的深度达到栅极沟槽的深度，在所述的超结沟槽的P型外延层的顶部形成栅极沟槽；
进行单侧的带一定角度的侧向P型杂质注入，在所述的栅极沟槽的单侧侧壁区域的N型外延层中形成P型连接区；所述的带一定角度的P型杂质注入是使P型杂质离子注入在超结沟槽的上部的一定深度的区域，超结沟槽的上部另一侧由于沟槽口硬掩模层的遮挡没有离子注入；
去除硬掩模层；
在所述的栅极沟槽内壁进行氧化工艺形成栅介质层，然后在栅极沟槽内填充多晶硅形成沟槽栅极；
进行离子注入，分别形成P型体区以及作为源/漏区的重掺杂N型区；所述的P型体区与所述的P型连接区的侧面相接，所述P型连接区将所述P型体区与所述超结结构的P柱相连。
6.如权利要求5所述的超结器件结构的工艺方法，其特征在于，其特征在于：所述的N型外延层为低电阻率的外延层。
7.如权利要求5所述的超结器件结构的工艺方法，其特征在于：所述的半导体衬底包含硅衬底、锗硅衬底、砷化镓衬底、碳化硅衬底、氮化镓衬底。
8.如权利要求5所述的超结器件结构的工艺方法，其特征在于：所述的硬掩模层为氧化硅，或者是氮化硅。
9.一种超结器件结构，其特征在于：所述的超结器件形成于一半导体衬底上的N型外延层中，所述的N型外延层中包含有多个平行排布的深沟槽，深沟槽内填充P型外延层以形成超结结构的P柱；所述的多个P柱与它们之间的N型外延层形成所述超结器件的超结结构；
沟槽栅极，所述沟槽栅极位于所述P柱的正上方，所述的沟槽栅极包含栅极介质以及将所述栅极介质进行包裹隔离的栅介质层；
在沟槽栅极一侧的所述N型外延层中，具有P型连接区，所述P型连接区的另一侧为所述超结器件的P型体区；所述P型连接区将所述P型体区与所述P柱相连；
在所述的P型体区中具有重掺杂N型区作为所述超结器件的源区。
10.如权利要求9所述的超结器件结构，其特征在于：所述的N型外延层为低电阻率的外延层。
11.如权利要求9所述的超结器件结构，其特征在于：所述的P型连接区，其深度大于沟槽栅极的深度，以超过栅介质层的隔离区域范围，使所述P型连接区能与所述的P柱相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410009050.XA CN117976715A (zh) | 2024-01-04 | 2024-01-04 | 超结器件结构及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410009050.XA CN117976715A (zh) | 2024-01-04 | 2024-01-04 | 超结器件结构及工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117976715A true CN117976715A (zh) | 2024-05-03 |
Family
ID=90858713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410009050.XA Pending CN117976715A (zh) | 2024-01-04 | 2024-01-04 | 超结器件结构及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117976715A (zh) |
-
2024
- 2024-01-04 CN CN202410009050.XA patent/CN117976715A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8399921B2 (en) | Metal oxide semiconductor (MOS) structure and manufacturing method thereof | |
| US7183610B2 (en) | Super trench MOSFET including buried source electrode and method of fabricating the same | |
| TWI676288B (zh) | Lv/mv超接面溝槽功率mosfet元件及其製備方法 | |
| EP1842236B1 (en) | Manufacturing process for high voltage semiconductor device | |
| TWI487110B (zh) | 半導體裝置及其製造方法 | |
| US20050181564A1 (en) | Method for manufacturing a superjunction device with wide mesas | |
| EP1717865A2 (en) | Methods of making a power MOS transistor and power MOS transistor | |
| JP2002026324A (ja) | 改良された低電圧パワーｍｏｓｆｅｔ素子およびその製造処理 | |
| CN111200008A (zh) | 超结器件及其制造方法 | |
| CN111986997A (zh) | 超级结器件的制造方法 | |
| CN112864246A (zh) | 超结器件及其制造方法 | |
| CN114823531A (zh) | 超级结器件的制造方法、超级结器件、芯片和电路 | |
| CN114023821B (zh) | 超级结器件及其制造方法 | |
| CN117497567B (zh) | 一种sgtmos器件及其制备方法、芯片 | |
| CN108091683B (zh) | 半导体功率器件的超结结构及其制作方法 | |
| CN117476746B (zh) | 一种屏蔽栅沟槽mos器件及其制备方法、芯片 | |
| KR20030035800A (ko) | 반도체장치 및 그 제조방법 | |
| CN105826360A (zh) | 沟槽型半超结功率器件及其制作方法 | |
| CN111799332A (zh) | 一种沟槽mosfet器件及制备方法 | |
| CN114823532A (zh) | 超级结器件的制造方法、超级结器件、芯片和电路 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| CN117976715A (zh) | 超结器件结构及工艺方法 | |
| CN113628968B (zh) | 半导体超结器件的制造方法 | |
| CN108807517B (zh) | 沟槽栅超结器件及其制造方法 | |
| CN112768356A (zh) | 一种沟槽栅igbt制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |