CN117976544A - 一种基于Cu掺杂的SnO薄膜晶体管、互补型逻辑电路及其制备方法 - Google Patents
一种基于Cu掺杂的SnO薄膜晶体管、互补型逻辑电路及其制备方法 Download PDFInfo
- Publication number
- CN117976544A CN117976544A CN202410013921.5A CN202410013921A CN117976544A CN 117976544 A CN117976544 A CN 117976544A CN 202410013921 A CN202410013921 A CN 202410013921A CN 117976544 A CN117976544 A CN 117976544A
- Authority
- CN
- China
- Prior art keywords
- type
- sno
- thin film
- channel
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 230000000295 complement effect Effects 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 57
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 54
- 108091006146 Channels Proteins 0.000 claims abstract description 51
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims abstract description 37
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims abstract description 35
- 229910000449 hafnium oxide Inorganic materials 0.000 claims abstract description 32
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 22
- 238000009832 plasma treatment Methods 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910017755 Cu-Sn Inorganic materials 0.000 claims description 11
- 229910017927 Cu—Sn Inorganic materials 0.000 claims description 11
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 2
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(ii) oxide Chemical compound [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 abstract description 157
- 239000010949 copper Substances 0.000 abstract description 89
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 9
- 150000004706 metal oxides Chemical class 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 4
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 230000001276 controlling effect Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 239000002243 precursor Substances 0.000 description 8
- 238000005452 bending Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- ZYLGGWPMIDHSEZ-UHFFFAOYSA-N dimethylazanide;hafnium(4+) Chemical compound [Hf+4].C[N-]C.C[N-]C.C[N-]C.C[N-]C ZYLGGWPMIDHSEZ-UHFFFAOYSA-N 0.000 description 4
- 238000011056 performance test Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001803 electron scattering Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H01L29/66969—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H01L21/823807—
-
- H01L27/092—
-
- H01L29/24—
-
- H01L29/7869—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种基于铜掺杂的氧化亚锡(Cu:SnO)薄膜晶体管、互补型逻辑电路及其制备方法，属于半导体技术领域。所述器件包括依次堆叠衬底、背栅电极层、栅极介电层、半导体沟道材料、电极层和氧化铪层。本发明通过不同的退火顺序获得p型和/或n型沟道Cu:SnO薄膜晶体管，使用等离子体处理技术对p型沟道Cu:SnO进行阈值电压的调控，并在此基础上成功制备互补型逻辑电路。所提出的集成技术成功突破了单种金属氧化物在互补型逻辑电路方面的应用，并应用于柔性衬底上，为未来柔性电子领域应用提供了新思路新技术。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种基于Cu掺杂的SnO薄膜晶体管、互补型逻辑电路及其制备方法。
背景技术
互补型金属-氧化物-半导体逻辑电路具有低功耗、宽噪声裕度、可批量生产等优点，促进了集成电路产业的快速发展。
然而，传统的硅基互补型金属-氧化物-半导体逻辑电路面临刚性和脆性的问题，这阻碍了它们在新兴柔性电子产品(可穿戴设备、人造皮肤、柔性显示器等)中的应用。金属氧化物半导体由于其在塑料衬底上的高载流子迁移率和低温沉积工艺，在柔性电子产品中显示出巨大的商业应用潜力，例如，非晶IGZO已在柔性显示器中实现商业化，基于p型Cu2O和n型IGZO,ZTO等的互补逻辑已被证明。但由于多种金属氧化物半导体之间的加工工艺不兼容，这可能导致电路中复杂的布局和制作的高成本，阻碍了该工艺在商业上的应用。
针对多种金属氧化物半导体的研究，由于Sn的5p轨道对导带底和5s轨道对价带顶的影响，SnO已被证明是唯一可以传输导电电子和空穴的金属氧化物半导体，尽管双极性SnO薄膜晶体管在互补型逻辑电路中显示出应用潜力，但双极性器件的载流子迁移率低。另外，集成n沟道和p沟道薄膜晶体管的反相器具有明显的开/关状态，而基于SnO薄膜晶体管的反相器很难完全关闭。
因此，亟待开发一种有效的策略来改善n和p型沟道SnO器件的性能。SnO的价带顶来自于O 2p轨道和Sn 5s轨道的杂化，并且Sn 5s轨道的球形扩展使得SnO具有高空穴迁移率。同时，导带底主要由Sn 5p轨道组成，偏态密度曲线呈现自由电子带，有利于电子输运。另外，由于SnO的直接(光学)带隙为2.7eV，间接(基本)带隙为0.7eV，因此其电离势小、电子亲和力大，可以进行p和n型掺杂。
当前探索有效的掺杂元素和加工工艺来实现p沟道和n沟道SnO薄膜晶体管是极其重要的，是实现利用单种金属氧化物半导体制备互补逻辑器件的急需解决的重大挑战，对互补型逻辑电路的发展具有重要意义。
发明内容
本发明所要解决的技术问题是，克服现有技术存在的上述缺陷，提供一种基于铜(Cu)掺杂的氧化亚锡(SnO)薄膜晶体管、互补型逻辑电路及其制备方法，具体涉及提供一种n型沟道Cu掺杂的SnO薄膜晶体管、一种p型沟道Cu掺杂的SnO薄膜晶体管、一种基于p型和n型沟道Cu掺杂的SnO互补型逻辑电路及其制备方法。
第一方面，本发明提供一种n型沟道Cu掺杂的SnO薄膜晶体管的制备方法，所述方法包括：
步骤一，依次制作衬底、背栅电极层、栅极介电层；
步骤二，在所述栅极介电层表面沉积Cu掺杂的金属Sn薄膜，得到Cu:Sn薄膜；
步骤三，在所述Cu:Sn薄膜表面沉积电极层；
步骤四，在所述步骤三得到的器件表面生长氧化铪层；
步骤五，退火，获得n型沟道Cu掺杂的SnO薄膜晶体管。
第二方面，本发明提供一种n型沟道Cu掺杂的SnO薄膜晶体管，所述n型沟道Cu掺杂的SnO薄膜晶体管包括依次堆叠的衬底、背栅电极层、栅极介电层、半导体沟道材料、电极层和氧化铪层，所述半导体沟道材料为Cu掺杂的SnO，所述半导体沟道材料是在氧化铪层封装后，对Cu:Sn薄膜进行退火所得。
第三方面，本发明提供一种p型沟道Cu掺杂的SnO薄膜晶体管的制备方法，所述方法包括：
步骤一，依次制作衬底、背栅电极层、栅极介电层；
步骤二，在所述栅极介电层表面沉积Cu掺杂的金属Sn薄膜，得到Cu:Sn薄膜；
步骤三，退火，获得p型Cu掺杂SnO沟道材料；
步骤四，在所述p型Cu掺杂SnO沟道材料表面沉积电极层，得到薄膜晶体管；
步骤五，在所述薄膜晶体管表面上生长氧化铪层，得到p型沟道Cu掺杂SnO薄膜晶体管；
步骤六，利用等离子体清洗机在氩气环境中对步骤五得到的所述p型沟道Cu掺杂SnO薄膜晶体管进行等离子体处理，以实现阈值电压的调控。
第四方面，本发明提供一种p型沟道Cu掺杂的SnO薄膜晶体管，所述p型沟道Cu掺杂的SnO薄膜晶体管包括依次堆叠的衬底、背栅电极层、栅极介电层、半导体沟道材料、电极层和氧化铪层，所述半导体沟道材料为Cu掺杂SnO。
第五方面，本发明提供一种基于p型和n型沟道Cu掺杂的SnO互补型逻辑电路的制备方法，所述方法包括：
步骤一，依次制作衬底、背栅电极层、栅极介电层；
步骤二，在所述栅极介电层表面沉积Cu掺杂的金属Sn薄膜，退火后获得p型Cu:SnO沟道材料；
步骤三，在所述p型Cu:SnO沟道材料旁沉积Cu掺杂的金属Sn薄膜；
步骤四，在完成了步骤三的器件表面沉积电极层，得到p型沟道Cu:SnO薄膜晶体管；
步骤五，在所述步骤四的器件表面上生长氧化铪层；
步骤六，退火，获得n型沟道Cu掺杂SnO沟道材料，得到基于p型和n型沟道Cu掺杂的SnO互补型逻辑电路；
步骤七，利用等离子体清洗机在氩气环境中对所述互补型逻辑电路进行等离子体处理，以实现阈值电压的调控。
第六方面，本发明提供一种基于p型和n型沟道Cu掺杂的SnO的互补型逻辑电路，所述互补型逻辑电路包括依次堆叠衬底、背栅电极层、栅极介电层、半导体沟道材料、电极层和氧化铪层,所述半导体沟道材料为Cu掺杂SnO，包括p型Cu:SnO沟道材料和n型Cu:SnO沟道材料。
总体而言，与现有技术相比，本发明所构思的技术方案能够取得的有益效果为：
1、在氧化铪(HfO2)封装后，对Cu3at％:Sn薄膜进行退火，得到了n型沟道Cu3at％:SnO薄膜晶体管。由于Hf原子的强还原性，Sn空位附近的O原子会迁移到氧化铪层，这抑制了SnO中的p型电导。另外，Cu1+可以诱导形成n型掺杂效应，同时通过消除导带能级简并抑制电子—电子散射。结果表明，n型沟道Cu3at％:SnO薄膜晶体管的电子迁移率达到43cm2 V-1s-1以上，电流开关比达到6.8×104以上。
2、直接对Cu3at％:Sn薄膜进行退火即可获得p型沟道Cu3at％:SnO薄膜晶体管，随后在晶体管表面生长氧化铪层，通过在氩气环境中对器件进行等离子体处理，可以使Hf迁移至Cu:SnO薄膜中，使得器件的阈值电压向负方向移动，获得增强型p型沟道Cu3at％:SnO薄膜晶体管，其空穴迁移率达到2cm2 V-1s-1以上，电流开关比达到1.3×104以上。
3、在n型和p型沟道Cu3at％:SnO薄膜晶体管的基础上，成功制备了一种基于p型和n型沟道Cu掺杂的SnO的互补型逻辑电路，本发明制备的逻辑电路具有302以上的超高电压增益，以及出色的工作稳定性和弯曲可靠性，成功实现在柔性衬底上基于一种金属氧化物半导体实现互补型逻辑电路。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一制备的一种n型沟道Cu:SnO薄膜晶体管的结构示意图；
图2为本发明实施例一制备的一种n型沟道Cu:SnO薄膜晶体管和对比例在源漏电压为-1V，不同Cu掺杂浓度下测得的源漏电流和栅极电压的关系图；
图3为本发明实施例二制备的一种p型沟道Cu:SnO薄膜晶体管的结构示意图；
图4为本发明实施例二制备的一种p型沟道Cu3at％:SnO薄膜晶体管在源漏电压为-1V时，在氩气环境中进行等离子体处理不同时间后测得的源漏电流和栅极电压的关系图；
图5为本发明实施例三提供的一种基于p型和n型沟道Cu3at％:SnO互补型逻辑电路的结构示意图；
图6为本发明实施例三提供的一种基于p型和n型沟道Cu3at％:SnO互补型逻辑电路的制备方法流程图；
图7为本发明实施例三提供的一种基于p型和n型沟道互补型逻辑电路在不同驱动电压下测得的器件的输出电压和输入电压的关系图；
图8为本发明实施例三提供的一种基于p型和n型沟道Cu3at％:SnO互补型逻辑电路在不同驱动电压下测得的器件的电压增益和输入电压的关系图；
图9为本发明实施例三提供的一种基于p型和n型沟道Cu3at％:SnO互补型逻辑电路在驱动电压为50V时，器件的工作稳定性和弯曲可靠性测试方面性能图。
其中，附图标记为：1—衬底，2—背栅电极层，3—栅极介电层，4—Cu:SnO沟道材料，4a—p型Cu:SnO沟道材料、4b-n型Cu:SnO沟道材料、5a—源电极、5b—漏电极、5c—输出电极、6—氧化铪层。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明，使本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合具体实施例对本发明作进一步说明，但不作为本发明的限定。
实施例一
本发明实施例一提供的一种n型沟道Cu掺杂的SnO(Cu:SnO)薄膜晶体管的制备方法，参见图1，图1为本发明实施例一制备的一种n型沟道Cu:SnO薄膜晶体管的结构示意图，本实施例一提供的制备方法具体包括如下步骤：
步骤一，依次制作衬底1、背栅电极层2、栅极介电层3。
优选的，所述衬底1为柔性衬底。
本发明实施例中，步骤一具体包括：
S11:选用PI(聚酰亚胺)作为柔性衬底1，采用旋转镀膜将PI衬底沉积在干净的玻璃载体上，直到器件完成再将其分离。
S12：采用溅射法将铝电极层直接沉积在PI衬底1上作为背栅电极层2。
S13:在背栅电极层2表面阳极氧化一层Al2O3作为栅极介电层3。
优选的，PI柔性衬底1层的厚度为18μm，背栅电极层2的厚度为170nm，栅极介电层3的厚度为200nm。
步骤二，在所述栅极介电层表面沉积Cu掺杂的金属Sn薄膜，得到Cu:Sn薄膜。
具体的，利用金属掩模版和磁控溅射镀膜系统沉积Cu掺杂的金属Sn薄膜(Cu:Sn薄膜)。
优选的，所述Cu:Sn薄膜部分覆盖所述栅极介电层3表面。
在本实施例中，所述Cu:Sn薄膜是通过将金属Cu和Sn烧结熔合制成靶材后，再通过磁控溅射镀膜系统进行沉积得到。
步骤三，利用金属掩膜版和热蒸发镀膜系统在所述Cu:Sn薄膜表面蒸镀沉积电极层。
具体包括，利用金属掩膜版和热蒸发镀膜系统在所述Cu:Sn薄膜表面蒸镀沉积的上下两层电极，蒸镀的速率为上层电极由金(Au)构成，厚度为40-70nm，而下层电极由铬(Cr)构成，厚度为10-15nm，下层电极与沟道材料接触，这种结构可以确保形成良好的欧姆接触。
优选的，所述电极层包含源电极5a和漏电极5b，所述源电极5a和漏电极5b无物理接触。
步骤四，采用原子层沉积系统在所述步骤三得到的器件表面上生长氧化铪层6；
在本实施例中，步骤四具体包括：令四(二甲氨基)铪前驱体保持75℃，令水前驱体保持室温，利用高纯氮气作为载体和保护气体，将四(二甲氨基)铪前驱体和水前驱体分别运输至温度为100℃的反应腔室进行反应。
在本实施例中，原子层沉积氧化铪层6的过程中共生长80个循环，其中，一个生长循环的厚度为因此，得到厚度为9.6nm的氧化铪层6。
其中，一个生长循环包括：首先，高纯氮气将四(二甲氨基)铪前驱体持续运输至反应腔室100s-120s，之后停止运输四(二甲氨基)铪前驱体；接着，高纯氮气将水前驱体持续运输至反应腔室100s-120s，之后停止运输水前驱体。
步骤五，退火，获得n型沟道Cu掺杂SnO(Cu:SnO)薄膜晶体管。
在本实施例中，步骤五具体包括，在空气环境中利用管式炉在250℃退火10min获得n型Cu:SnO沟道材料4，得到n型沟道Cu:SnO薄膜晶体管。
其中，所述氧化铪层6至少部分接触所述电极层和/或所述Cu:SnO沟道材料4。
本发明对本实施例一制备得到的所述n型沟道Cu:SnO薄膜晶体管和无Cu掺杂的SnO薄膜晶体管对比例进行了性能测试，参见图2，图2为本发明实施例制备的不同含量Cu掺杂的n型沟道Cu:SnO薄膜晶体管和无Cu掺杂的薄膜晶体管对比例在源漏电压为-1V时，不同Cu掺杂浓度下测得的源漏电流和栅极电压的关系图。可见，在Cu的掺杂原子比为3％时，器件的转移特性曲线呈现良好的n型特性。经过测试表明，n沟道Cu3at％:SnO薄膜晶体管的电子迁移率达到43.8cm2 V-1s-1，电流开关比为6.8×104，相较于无Cu掺杂的SnO薄膜晶体管迁移率和开关比均提高1-2个数量级。
本实施例仅给出了本发明的一种示范，其具体参数并不受实施例所限制，如基底材料、电极材料、材料厚度、具体参数等并不受实施例限制。
实施例二
本发明实施例二提供的一种p型沟道Cu掺杂的SnO(Cu:SnO)薄膜晶体管的制备方法。
本实施例重点介绍与实施例一的不同之处，相同之处不再赘述。
参见图3，图3为本发明实施例二提供的制备方法制备的一种p型沟道Cu:SnO薄膜晶体管的结构示意图。
步骤一，制造衬底1、背栅电极层2、栅极介电层3。。
其具体过程参见实施例一。
步骤二，在所述栅极介电层3表面制作p型Cu:SnO沟道材料4。
具体包括，利用金属掩模版和磁控溅射镀膜系统沉积Cu掺杂的金属Sn薄膜，得到Cu:Sn薄膜，利用管式炉在250℃空气中退火10min获得p型Cu:SnO沟道材料4。
步骤三，利用金属掩膜版和热蒸发镀膜系统在p型Cu:SnO沟道材料4表面沉积电极层，得到p型沟道Cu掺杂的SnO薄膜晶体管。
其具体过程参考实施例一。
步骤四，采用原子层沉积系统在所述薄膜晶体管表面生长氧化铪层6，得到p型沟道Cu掺杂的SnO薄膜晶体管。
其具体过程参考实施例一。
其中，所述氧化铪层6至少部分接触所述电极层和/或所述Cu:SnO沟道材料4。
步骤五，利用等离子体清洗机在氩气环境中对步骤四得到的p型沟道Cu:SnO薄膜晶体管进行等离子体处理，以实现阈值电压的调控。
具体包括，在功率为100瓦时，在氩气环境中使用等离子体清洗机对器件处理180秒。
在本实施例中，通过等离子体处理能够使铪(Hf)迁移至p型Cu:SnO沟道材料中，使得器件的阈值电压向负方向移动，获得增强型p型沟道Cu3at％:SnO薄膜晶体管，以实现阈值电压的调控。
本发明对本实施例制备得到的p型沟道Cu:SnO薄膜晶体管和无氧化铪层的最初对比例进行了性能测试，参见图4，图4为本发明实施例二制备的一种p型沟道Cu3at％:SnO薄膜晶体管在源漏电压为-1V时，不同等离子体处理时间下测得的源漏电流和栅极电压、以及无氧化铪层的最初对比例测得的源漏电流和栅极电压的关系图。从图中可以看出，等离子体处理可以使器件的阈值电压向负方向移动，获得增强型p型沟道Cu3at％:SnO薄膜晶体管，其空穴迁移率达2.4cm2 V-1s-1，电流开关比达1.3×104，相较于无Cu掺杂的SnO薄膜晶体管迁移率和开关比均具有良好的性能。
本实施例仅给出了本发明的一种示范，其具体参数并不受实施例所限制，如基底材料、电极材料、材料厚度、具体参数等并不受实施例限制。
实施例三
本发明实施例三提供的一种基于p型和n型沟道Cu:SnO互补型逻辑电路的制备方法，参见图5和图6，具体包括下述步骤：
步骤一，制作衬底1、背栅电极层2、栅极介电层3。
其具体过程参考实施例一。
步骤二，在所述栅极介电层3表面制备p型Cu:SnO沟道材料4a。
本实施例中，利用金属掩模版和磁控溅射镀膜系统沉积Cu:Sn薄膜，在空气环境中利用管式炉在250℃退火10min获得p型Cu:SnO沟道材料4a。
步骤三，利用金属掩模版和磁控溅射镀膜系统在p型Cu:SnO沟道材料4a旁沉积Cu:Sn薄膜。
其中，所述Cu:Sn薄膜与p型Cu:SnO沟道材料4a无需直接物理接触。
步骤四，利用金属掩膜版和热蒸发镀膜系统在完成了步骤三的器件表面表面蒸镀沉积电极层，得到p型沟道Cu:SnO薄膜晶体管；
其具体过程参考实施例一。
优选的，所述电极层包括源电极5a、漏电极5b和输出电极5c，所述源电极5a、漏电极5b、输出电极5c无物理接触。
步骤五，采用原子层沉积系统在步骤四得到的器件表面生长氧化铪(HfO2)层6。
其具体过程参考实施例一。
步骤六，退火，在p型Cu:SnO沟道材料4a旁获得n型Cu:SnO沟道材料4b，得到基于p型和n型沟道Cu掺杂的SnO的互补型逻辑电路。
具体的，利用管式炉在250℃空气中退火10min，在p型Cu:SnO沟道材料4a旁获得n型Cu:SnO沟道材料4b；
优选的，所述氧化铪层6至少部分接触所述电极和/或所述Cu:SnO沟道材料。
步骤七，利用等离子体清洗机在氩气环境中对所述互补型逻辑电路进行等离子体处理，以实现阈值电压的调控。
等离子体处理可以使Hf迁移至Cu:SnO薄膜中，使得器件的阈值电压向负方向移动，获得增强型p型沟道Cu3at％:SnO薄膜晶体管，以实现阈值电压的调控。
本实施例仅给出了本发明的一种示范，其具体参数并不受实施例所限制，如基底材料、电极材料、材料厚度、具体参数等并不受实施例限制。
本发明对本实施例三制备方法得到基于p型和n型沟道Cu掺杂的SnO的互补型逻辑电路进行了性能测试。图7～9示出了所述基于p型和n型沟道Cu掺杂的SnO的互补型逻辑电路的性能测试结果。
其中，图7为本发明实施例提供的一种基于p型和n型沟道Cu掺杂的SnO的互补型逻辑电路在不同驱动电压下测得的器件的输出电压和输入电压的关系图。实验结果表明，该逻辑电路展现出良好的电压转换特性。
图8为本发明实施例提供的一种基于p型和n型沟道Cu掺杂SnO的互补型逻辑电路在不同驱动电压下测得的器件的电压增益和输入电压的关系图。实验结果表明，该逻辑电路在50V的驱动电压下获得302.4的超高电压增益。
图9为本发明实施例提供的一种基于p型和n型沟道Cu掺杂SnO的互补型逻辑电路在驱动电压50V时工作稳定性和弯曲可靠性测试方面性能图。其中，横坐标代表弯曲半径，纵坐标分别为不同弯曲半径下的增益(左边)以及转换电压(右边)。实验结果表明，即使在空气中放置一个月，本发明制备的器件仍保持良好的工作稳定性和弯曲可靠性。
综上所述，本发明提供了一种基于p型和n型沟道Cu掺杂SnO的互补型逻辑电路的制备方法，成功实现了使用单种金属氧化物半导体成功制备逻辑电路。
与现有技术相比，本发明所构思的技术方案能够取得的有益效果为：
1、在氧化铪(HfO2)封装后，对Cu3at％:Sn薄膜进行退火，得到了n型沟道Cu3at％:SnO薄膜晶体管。由于Hf原子的强还原性，Sn空位附近的O原子会迁移到氧化铪层，这抑制了SnO中的p型电导。另外，Cu1+可以诱导形成n型掺杂效应，同时通过消除导带能级简并抑制电子—电子散射。结果表明，n沟道Cu3at％:SnO薄膜晶体管的电子迁移率达到43.8cm2 V-1s-1以上，电流开关比达到6.8×104以上。
2、直接对Cu3at％:Sn薄膜进行退火即可获得p型沟道Cu3at％:SnO薄膜晶体管，随后在晶体管表面生长氧化铪层，通过在氩气环境中对器件进行等离子体处理，可以使Hf迁移至Cu:SnO薄膜中，使得器件的阈值电压向负方向移动，获得增强型p型沟道Cu3at％:SnO薄膜晶体管，其空穴迁移率达到2.4cm2 V-1s-1以上，电流开关比达到1.3×104以上。
3、在n型和p型沟道Cu3at％:SnO薄膜晶体管的基础上，成功制备了一种基于p型和n型沟道Cu掺杂SnO的互补型逻辑电路，本发明制备的逻辑电路具有302.4的超高电压增益，以及出色的工作稳定性和弯曲可靠性，成功实现在柔性衬底上基于一种金属氧化物半导体实现互补型逻辑电路。
上述实施例仅为本发明较佳的实施例，不能以此限定本发明的实施方式及保护范围，熟悉本领域的技术人员而言在了解用本发明说明书内容与原则后，对其做出的等同替换和变更修改后所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种n型沟道Cu掺杂的SnO薄膜晶体管的制备方法，其特征在于：所述方法包括：
步骤一，依次制作衬底、背栅电极层、栅极介电层；
步骤二，在所述栅极介电层表面沉积Cu掺杂的金属Sn薄膜，得到Cu:Sn薄膜；
步骤三，在所述Cu:Sn薄膜表面沉积电极层；
步骤四，在所述步骤三得到的器件表面生长氧化铪层；
步骤五，退火，获得n型沟道Cu掺杂的SnO薄膜晶体管。
2.根据权利要求1所述的一种n型沟道Cu掺杂的SnO薄膜晶体管的制备方法，其特征在于：所述n型沟道Cu掺杂的SnO薄膜晶体管是在氧化铪层沉积后，在空气中退火一定时间所得。
3.一种n型沟道Cu掺杂的SnO薄膜晶体管，其特征在于：所述n型沟道Cu掺杂的SnO薄膜晶体管包括依次堆叠的衬底、背栅电极层、栅极介电层、半导体沟道材料、电极层和氧化铪层，所述半导体沟道材料为Cu掺杂SnO，所述半导体沟道材料是在氧化铪层封装后，对Cu:Sn薄膜进行退火所得。
4.一种p型沟道Cu掺杂的SnO薄膜晶体管的制备方法，其特征在于：所述方法包括：
步骤一，依次制作衬底、背栅电极层、栅极介电层；
步骤二，在所述栅极介电层表面沉积Cu掺杂的金属Sn薄膜，得到Cu:Sn薄膜；
步骤三，退火，获得p型Cu掺杂SnO沟道材料；
步骤四，在所述p型Cu掺杂SnO沟道材料表面沉积电极层，得到p型沟道Cu掺杂SnO薄膜晶体管；
步骤五，在所述薄膜晶体管表面上生长氧化铪层，得到p型沟道Cu掺杂的SnO薄膜晶体管；
步骤六，利用等离子体清洗机在氩气环境中对步骤五得到的所述p型沟道Cu掺杂SnO薄膜晶体管进行等离子体处理，以实现阈值电压的调控。
5.一种p型沟道Cu掺杂的SnO薄膜晶体管，其特征在于：所述p型沟道Cu掺杂的SnO薄膜晶体管包括依次堆叠的衬底、背栅电极层、栅极介电层、半导体沟道材料、电极层和氧化铪层，所述半导体沟道材料为Cu掺杂SnO。
6.一种基于p型和n型沟道Cu掺杂的SnO互补型逻辑电路的制备方法，其特征在于：所述方法包括：
步骤一，依次制作衬底、背栅电极层、栅极介电层；
步骤二，在所述栅极介电层表面沉积Cu掺杂金属Sn薄膜，退火后获得p型Cu:SnO沟道材料；
步骤三，在所述p型Cu:SnO沟道材料旁沉积Cu掺杂的金属Sn薄膜；
步骤四，在完成了步骤三的器件表面沉积电极层，得到p型沟道Cu:SnO薄膜晶体管；
步骤五，在所述步骤四得到的器件表面上生长氧化铪层；
步骤六，退火，获得n型Cu掺杂SnO沟道材料，得到基于p型和n型沟道Cu掺杂SnO互补型逻辑电路；
步骤七，利用等离子体清洗机在氩气环境中对所述互补型逻辑电路进行等离子体处理，以实现阈值电压的调控。
7.根据权利要求6所述的制备方法，其特征在于：所述p型Cu:SnO沟道材料是在氧化铪层沉积前，在空气中退火一定时间所得；所述n型Cu掺杂SnO沟道材料是在氧化铪层沉积后，在空气中退火一定时间所得。
8.一种基于p型和n型沟道Cu掺杂的SnO的互补型逻辑电路，其特征在于：所述互补型逻辑电路包括依次堆叠衬底、背栅电极层、栅极介电层、半导体沟道材料、电极层和氧化铪层,所述半导体沟道材料为Cu掺杂SnO，包括p型Cu:SnO沟道材料和n型Cu:SnO沟道材料。
9.根据权利要求8所述的互补型逻辑电路，其特征在于：所述互补型逻辑电路具有302以上的超高电压增益。
10.根据权利要求8所述的互补型逻辑电路，其特征在于：所述衬底为柔性衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410013921.5A CN117976544B (zh) | 2024-01-04 | 2024-01-04 | 一种基于Cu掺杂的SnO薄膜晶体管、互补型逻辑电路及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410013921.5A CN117976544B (zh) | 2024-01-04 | 2024-01-04 | 一种基于Cu掺杂的SnO薄膜晶体管、互补型逻辑电路及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117976544A true CN117976544A (zh) | 2024-05-03 |
| CN117976544B CN117976544B (zh) | 2024-10-01 |
Family
ID=90857360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410013921.5A Active CN117976544B (zh) | 2024-01-04 | 2024-01-04 | 一种基于Cu掺杂的SnO薄膜晶体管、互补型逻辑电路及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117976544B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449000A (zh) * | 2015-12-21 | 2016-03-30 | 华南理工大学 | 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法 |
| CN110034192A (zh) * | 2019-05-17 | 2019-07-19 | 山东大学深圳研究院 | 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法 |
| CN110534434A (zh) * | 2019-07-15 | 2019-12-03 | 华南理工大学 | 一种溶液法制备金属氧化物tfd的方法 |
| US20200006388A1 (en) * | 2018-06-29 | 2020-01-02 | Intel Corporation | Transistors stacked on front-end p-type transistors |
| CN110660865A (zh) * | 2018-06-29 | 2020-01-07 | 山东大学苏州研究院 | 一种可靠的双极性SnO薄膜晶体管及其制备方法 |
| CN112086519A (zh) * | 2019-06-13 | 2020-12-15 | 山东大学 | 一种基于双极性SnO的氢离子浓度传感器芯片及其制备方法与应用 |
| CN113097231A (zh) * | 2021-03-30 | 2021-07-09 | 电子科技大学 | 一种基于锡氧化物的pn结及其制备方法 |
| US20210408291A1 (en) * | 2020-06-26 | 2021-12-30 | Intel Corporation | Passivation layers for thin film transistors and methods of fabrication |
| CN114600234A (zh) * | 2019-08-21 | 2022-06-07 | 务实印刷有限公司 | 电子电路和电路元件 |
| CN116406223A (zh) * | 2022-01-04 | 2023-07-07 | 三星电子株式会社 | 制造半导体器件的方法 |
| CN117219671A (zh) * | 2023-10-13 | 2023-12-12 | 之江实验室 | 一种具有双层沟道层的铁电场效应晶体管及其制备方法 |
-
2024
- 2024-01-04 CN CN202410013921.5A patent/CN117976544B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449000A (zh) * | 2015-12-21 | 2016-03-30 | 华南理工大学 | 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法 |
| US20200006388A1 (en) * | 2018-06-29 | 2020-01-02 | Intel Corporation | Transistors stacked on front-end p-type transistors |
| CN110660865A (zh) * | 2018-06-29 | 2020-01-07 | 山东大学苏州研究院 | 一种可靠的双极性SnO薄膜晶体管及其制备方法 |
| CN110034192A (zh) * | 2019-05-17 | 2019-07-19 | 山东大学深圳研究院 | 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法 |
| CN112086519A (zh) * | 2019-06-13 | 2020-12-15 | 山东大学 | 一种基于双极性SnO的氢离子浓度传感器芯片及其制备方法与应用 |
| CN110534434A (zh) * | 2019-07-15 | 2019-12-03 | 华南理工大学 | 一种溶液法制备金属氧化物tfd的方法 |
| CN114600234A (zh) * | 2019-08-21 | 2022-06-07 | 务实印刷有限公司 | 电子电路和电路元件 |
| US20210408291A1 (en) * | 2020-06-26 | 2021-12-30 | Intel Corporation | Passivation layers for thin film transistors and methods of fabrication |
| CN113097231A (zh) * | 2021-03-30 | 2021-07-09 | 电子科技大学 | 一种基于锡氧化物的pn结及其制备方法 |
| CN116406223A (zh) * | 2022-01-04 | 2023-07-07 | 三星电子株式会社 | 制造半导体器件的方法 |
| CN117219671A (zh) * | 2023-10-13 | 2023-12-12 | 之江实验室 | 一种具有双层沟道层的铁电场效应晶体管及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| RUOHAO HONG等: "Compositional Engineering of Cu-Doped SnO Film for Complementary Metal Oxide Semiconductor Technology", NANO LETTERS, vol. 24, no. 04, 19 January 2024 (2024-01-19), pages 1176 * |
| 周阳: "二维SnO及Cu掺杂SnO半导体场效应晶体管的制备与特性研究", 中国优秀硕士学位论文全文数据库 信息科技辑, no. 01, 15 January 2019 (2019-01-15), pages 135 - 643 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117976544B (zh) | 2024-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cai et al. | High-performance transparent AZO TFTs fabricated on glass substrate | |
| TW201137989A (en) | Semiconductor device and method for manufacturing the same | |
| Lee et al. | Fabrication of p-channel amorphous tin oxide thin-film transistors using a thermal evaporation process | |
| Xu et al. | Significant roles of low-temperature post-metallization annealing in solution-processed oxide thin-film transistors | |
| CN102683423A (zh) | 一种顶栅结构金属氧化物薄膜晶体管及其制作方法 | |
| CN109148594B (zh) | 一种高性能薄膜晶体管的近室温制备工艺及应用 | |
| Lu et al. | Contact resistance reduction of low temperature atomic layer deposition ZnO thin film transistor using Ar plasma surface treatment | |
| Chen et al. | Fast low-temperature plasma process for the application of flexible tin-oxide-channel thin film transistors | |
| CN112349593A (zh) | 一种石墨烯为源漏电极的二维薄膜晶体管及制备方法 | |
| CN117976544B (zh) | 一种基于Cu掺杂的SnO薄膜晶体管、互补型逻辑电路及其制备方法 | |
| Kato et al. | Fabrication and electrical characteristics of ZnSnO/Si bilayer tunneling filed-effect transistors | |
| CN112635565A (zh) | 一种性能可控的二维半导体晶体管结构及其制备方法 | |
| CN110323277B (zh) | 场效应晶体管及其制备方法 | |
| CN113871302B (zh) | N型二硒化钨负电容场效应晶体管及其制备方法 | |
| CN107768519B (zh) | 反相器及其制备方法 | |
| CN214012946U (zh) | 一种二维半导体晶体管结构 | |
| CN110890280B (zh) | 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法 | |
| KR102231372B1 (ko) | 산화물 반도체 박막 트랜지스터 및 이의 제조방법 | |
| KR20150128322A (ko) | 박막 트랜지스터 제조 방법 | |
| US20230104966A1 (en) | Method for atomically manipulating an artificial two-dimensional material and apparatus therefor | |
| KR20110064704A (ko) | 탄소나노튜브 트랜지스터 어레이 및 탄소 나노튜브 트랜지스터의 제조 방법 | |
| Lu et al. | Study on the Performance of Amorphous IGZO TFT Thin-Film Transistor with Ti/Au Stacking as the Source/Drain | |
| Shieh et al. | Fabrication of sol-gel-derived zinc oxide thin-film transistor | |
| Li et al. | Effect of Layer Thickness on the Transport Properties of ALD-Deposited ZnO/In 2 O 3 Heterojunction Thin-Film Transistors | |
| Zhang et al. | P‐1.10: The Effects of Annealing Atmosphere on Dual Gate Dielectric ITO TFTs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |