CN117955484A - 电平转换电路及模数转换器 - Google Patents

电平转换电路及模数转换器 Download PDF

Info

Publication number
CN117955484A
CN117955484A CN202311738619.8A CN202311738619A CN117955484A CN 117955484 A CN117955484 A CN 117955484A CN 202311738619 A CN202311738619 A CN 202311738619A CN 117955484 A CN117955484 A CN 117955484A
Authority
CN
China
Prior art keywords
nmos
pmos
power supply
supply voltage
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311738619.8A
Other languages
English (en)
Inventor
马琦赟
雷郎成
高炜祺
詹勇
王忠焰
杜宇彬
胡永菲
刘林果
文荟麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Jixin Technology Co ltd
Original Assignee
Chongqing Jixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Jixin Technology Co ltd filed Critical Chongqing Jixin Technology Co ltd
Priority to CN202311738619.8A priority Critical patent/CN117955484A/zh
Publication of CN117955484A publication Critical patent/CN117955484A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明提供一种电平转换电路及模数转换器，电平转换电路包括第一反相模块、第二反相模块及交叉耦合上下拉模块，交叉耦合上下拉模块与第一反相模块及第二反相模块分别级联，在交叉耦合上下拉模块的上拉管导通时，通过截止的对应下拉管与第一反相模块或者第二反相模块中截止的下拉管对第二电源电压的耐压进行级联分散，如此，通过交叉耦合上下拉模块中耐压值大于第二电源电压的上拉管，及两个耐压值小于第二电源电压的下拉管的级联分散，可有效地基于输入的第一电源电压上拉输出第二电源电压，且不需要对应耐压值刚好为第二电源电压的管子，简单高效地实现了输入高电平的转换提升，适用于集成电路中的多种中高电平转换应用。

Description

电平转换电路及模数转换器
技术领域
本发明涉及集成电路技术领域，特别是涉及一种电平转换电路及模数转换器。
背景技术
对于一个中高压电平转换电路，其实现的功能是完成低电平到高电平转换。目前实现中高压电平转换的方法有很多，最常用的是由一组交叉耦合PMOS和一组作为开关管的NMOS以及一组反相器构成，通过输入电平控制PMOS管和NMOS管的工作状态(导通或者截止)，从而输出高电平。但是随着转换高电平电压的提高，对MOS管的耐压要求也会随着提高。
具体地，电平转换提升时，需要将第一电源电压的高电平转换提升为第二电源电压的高电平，但是由于MOS管耐压值的限定，无法基于耐压值刚好为第二电源电压的MOS管设计一级反相器或者交叉耦合上下拉结构来实现电平的转换提升，而更多MOS管的耐压值可能大于或者小于第二电源电压，这使得对应电平转换电路的应用受到限制。
因此，目前亟需一种能灵活基于多个耐压值不等于第二电源电压的MOS管来设计电平转换技术方案，以有效地将第一电源电压的高电平转换提升为第二电源电压的高电平。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电平转换技术方案，结合第一反相模块、第二反相模块及交叉耦合上下拉模块设计电平转换电路，基于交叉耦合上下拉模块与第一反相模块及第二反相模块分别级联的结构设计，上拉时的第二电源电压的耐压可通过级联的两个下拉管进行分散承担，如此，基于耐压值大于第二电源电压的上拉管及耐压值小于第二电源电压的两个下拉管的级联组合设计，快速有效地实现了第一电源电压到第二电源电压的电平转换提升。
为实现上述目的及其他相关目的，本发明提供的技术方案如下。
一种电平转换电路，包括：
第一反相模块，接输入信号，对所述输入信号进行反相处理，得到第一反相信号；
第二反相模块，与所述第一反相模块级联，对所述第一反相信号进行反相处理，得到第二反相信号；
交叉耦合上下拉模块，与所述第一反相模块及所述第二反相模块分别级联，基于所述第一反相信号及所述第二反相信号的上下拉控制，产生输出信号；
其中，当所述输入信号为第一电源电压的高电平时，所述输出信号被上拉为第二电源电压的高电平，当所述输入信号为低电平时，所述输出信号被下拉为低电平，所述第二电源电压大于所述第一电源电压。
可选地，所述第一反相模块包括第一NMOS管及第一PMOS管，所述第一NMOS管的源极及衬底分别接地，所述第一NMOS管的栅极接所述输入信号，所述第一NMOS管的漏极接所述第一PMOS管的漏极，所述第一PMOS管的栅极接所述第一NMOS管的栅极，所述第一PMOS管的源极及衬底分别接所述第一电源电压，所述第一NMOS管的漏极输出所述第一反相信号。
可选地，所述第一NMOS管的耐压值及所述第一PMOS管的耐压值分别大于所述第一电源电压。
可选地，所述第二反相模块包括第二NMOS管及第二PMOS管，所述第二NMOS管的源极及衬底分别接地，所述第二NMOS管的栅极接所述第一反相信号，所述第二NMOS管的漏极接所述第二PMOS管的漏极，所述第二PMOS管的栅极接所述第二NMOS管的栅极，所述第二PMOS管的源极及衬底分别接所述第一电源电压，所述第二NMOS管的漏极输出所述第二反相信号。
可选地，所述第二NMOS管的耐压值及所述第二PMOS管的耐压值分别大于所述第一电源电压。
可选地，所述交叉耦合上下拉模块包括第三NMOS管、第四NMOS管、第三PMOS管及第四PMOS管，所述第三NMOS管的源极及衬底分别接所述第一反相信号，所述第三NMOS管的栅极接所述第一电源电压，所述第三NMOS管的漏极接所述第三PMOS管的漏极，所述第三PMOS管的栅极接所述第四PMOS管的漏极，所述第三PMOS管的源极及衬底分别接所述第二电源电压，所述第四NMOS管的源极及衬底分别接所述第二反相信号，所述第四NMOS管的栅极接所述第三NMOS管的栅极，所述第四NMOS管的漏极接所述第四PMOS管的漏极，所述第四PMOS管的栅极接所述第三PMOS管的漏极，所述第四PMOS管的源极及衬底分别接所述第二电源电压，所述第四PMOS管的漏极产生所述输出信号。
可选地，所述第三NMOS管的耐压值及所述第四NMOS管的耐压值分别大于所述第二电源电压与所述第一电源电压之间的差值，所述第三PMOS管的耐压值及所述第四PMOS管的耐压值分别大于所述第二电源电压。
一种模数转换器，包括如上述中任一项所述的电平转换电路，基于所述电平转换电路对所述输入信号的高电平进行转换提升。
如上所述，本发明提供的电平转换电路及模数转换器，至少具有以下有益效果：
结合第一反相模块、第二反相模块及交叉耦合上下拉模块设计电平转换电路，交叉耦合上下拉模块与第一反相模块及第二反相模块分别级联，在交叉耦合上下拉模块的上拉管导通时，通过截止的对应下拉管与第一反相模块或者第二反相模块中截止的下拉管对第二电源电压的耐压进行级联分散，如此，通过交叉耦合上下拉模块中耐压值大于第二电源电压的上拉管，及两个耐压值小于第二电源电压的下拉管的级联分散，即可快速有效地基于输入的第一电源电压上拉输出第二电源电压，且不需要对应耐压值刚好为第二电源电压的管子，简单高效地实现了第一电源电压的高电平到第二电源电压的高电平的转换提升。
附图说明
图1为本发明中电平转换电路的电路图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
首先，如图1所示，本发明提出一种电平转换电路，其包括：
第一反相模块1，接输入信号VIN，对输入信号VIN进行反相处理，得到第一反相信号VT1；
第二反相模块2，与第一反相模块1级联，对第一反相信号VT1进行反相处理，得到第二反相信号VT2；
交叉耦合上下拉模块3，与第一反相模块1及第二反相模块2分别级联，基于第一反相信号VT1及第二反相信号VT2的上下拉控制，产生输出信号VOUT；
其中，当输入信号VIN为第一电源电压VDD的高电平时，输出信号VOUT被上拉为第二电源电压VH的高电平，当输入信号VIN为低电平时，输出信号VOUT被下拉为低电平，第二电源电压VH大于第一电源电压VDD。
详细地，如图1所示，第一反相模块1包括第一NMOS管N1及第一PMOS管P1，第一NMOS管N1的源极及衬底分别接地GND，第一NMOS管N1的栅极接输入信号VIN，第一NMOS管N1的漏极接第一PMOS管P1的漏极，第一PMOS管P1的栅极接第一NMOS管N1的栅极，第一PMOS管P1的源极及衬底分别接第一电源电压VDD，第一NMOS管N1的漏极输出第一反相信号VT1。
其中，第一NMOS管N1的耐压值及第一PMOS管P1的耐压值分别大于第一电源电压VDD。
详细地，如图1所示，第二反相模块2包括第二NMOS管N2及第二PMOS管P2，第二NMOS管N2的源极及衬底分别接地GND，第二NMOS管N2的栅极接第一反相信号VT1，第二NMOS管N2的漏极接第二PMOS管P2的漏极，第二PMOS管P2的栅极接第二NMOS管N2的栅极，第二PMOS管P2的源极及衬底分别接第一电源电压VDD，第二NMOS管N2的漏极输出第二反相信号VT2。
其中，第二NMOS管N2的耐压值及第二PMOS管P2的耐压值分别大于第一电源电压VDD。
详细地，如图1所示，交叉耦合上下拉模块3包括第三NMOS管N3、第四NMOS管N4、第三PMOS管P3及第四PMOS管P4，第三NMOS管N3的源极及衬底分别接第一反相信号VT1，第三NMOS管N3的栅极接第一电源电压VDD，第三NMOS管N3的漏极接第三PMOS管P3的漏极，第三PMOS管P3的栅极接第四PMOS管P4的漏极，第三PMOS管P3的源极及衬底分别接第二电源电压VH，第四NMOS管N4的源极及衬底分别接第二反相信号VT2，第四NMOS管N4的栅极接第三NMOS管N3的栅极，第四NMOS管N4的漏极接第四PMOS管P4的漏极，第四PMOS管P4的栅极接第三PMOS管P3的漏极，第四PMOS管P4的源极及衬底分别接第二电源电压VH，第四PMOS管P4的漏极产生输出信号VOUT。
其中，第三NMOS管N3的耐压值及第四NMOS管N4的耐压值分别大于第二电源电压VDD与第一电源电压VH之间的差值，第三PMOS管P3的耐压值及第四PMOS管P4的耐压值分别大于第二电源电压VH。
更详细地，如图1所示，第一NMOS管N1及第一PMOS管P1构成第一反相模块1，对输入信号VIN进行反相处理，得到第一反相信号VT1；第二NMOS管N2及第二PMOS管P2构成第二反相模块2，对第一反相信号VT1进行反相处理，得到第二反相信号VT2；第三NMOS管N3、第四NMOS管N4、第三PMOS管P3及第四PMOS管P4构成交叉耦合上下拉模块3，第一反相信号VT1及第二反相信号VT2的控制下，对输出信号VOUT进行上拉或者下拉，将输出信号VOUT上拉到第二电源电压VH，或者将输出信号VOUT下拉到地。
在本发明的一可选实施例中，第一电源电压VDD＝5V，第二电源电压VH＝10V，第一NMOS管N1的耐压值、第二NMOS管N2的耐压值、第三NMOS管N3的耐压值、第四NMOS管N4的耐压值、第一PMOS管P1的耐压值及第二PMOS管P2的耐压值分别为6V，第三PMOS管P3的耐压值及第四PMOS管P4的耐压值分别为32V。
其对应的电平转换电路的工作原理分析如下。
1)、输入信号VIN为第一电源电压VDD(即5V)的高电平时，第一NMOS管N1导通、第一PMOS管P1截止，第一反相信号VT1为0V，这使得第二NMOS管N2截止、第二PMOS管P2导通，第二反相信号VT2为第一电源电压VDD(即5V)，使得第三NMOS管N3导通、第四NMOS管N4截止，第四PMOS管P4的栅端电压为0V，第四PMOS管P4导通，输出信号VOUT被上拉到第二电源电压VH(即10V)，此时，第三PMOS管P3截止。
因此，实现了输入的第一电源电压VDD到输出的第二电源电压VH的电平转换提升。同时，在高电平的转换过程中，第四PMOS管P4的漏源电压|VP4|＝0V，第三PMOS管P3的漏源电压|VP3|＝10V，均低于最大耐压值32V；第一NMOS管N1的漏源电压|VN1|＝0V，第一PMOS管P1的漏源电压|VP1|＝5V，第二NMOS管N2的漏源电压|VN2|＝5V，第二PMOS管P2的漏源电压|VP2|＝0V，第三NMOS管N3的漏源电压|VN3|＝0V，第四NMOS管N4的漏源电压|VN4|＝5V，均低于最大耐压值6V。
2)、输入信号VIN为0V的低电平时，第一NMOS管N1截止、第一PMOS管P1导通，第一反相信号VT1为第一电源电压VDD(即5V)，这使得第二NMOS管N2导通、第二PMOS管P2截止，第二反相信号VT2为0V，使得第三NMOS管N3截止、第四NMOS管N4导通，将输出信号VOUT下拉到0V，第三PMOS管P3的栅端电压为0V，第三PMOS管P3导通，第四PMOS管P4的栅端电压被上拉到第二电源电压VH(即10V)，此时，第四PMOS管P4截止。
因此，输入为低电平时，输出也为低电平。同时，在低电平的转换过程中，第四PMOS管P4的漏源电压|VP4|＝10V，第三PMOS管P3的漏源电压|VP3|＝0V，均低于最大耐压值32V；第一NMOS管N1的漏源电压|VN1|＝5V，第一PMOS管P1的漏源电压|VP1|＝0V，第二NMOS管N2的漏源电压|VN2|＝0V，第二PMOS管P2的漏源电压|VP2|＝5V，第三NMOS管N3的漏源电压|VN3|＝5V，第四NMOS管N4的漏源电压|VN4|＝0V，均低于最大耐压值6V。
如此一来，本发明的电平转换电路有效地对输入信号VIN的高电平进行了转换提升，将信号的高电平由输入的第一电源电压VDD提升为输出的第二电源电压VH，同时，保持信号的低电平不变，使输入信号VIN的低电平与输出信号VOUT的低电平相等，尤其适用于集成电路中的中高电平转换。
此外，需要说明的是，在本发明中，基于交叉耦合上下拉模块与第一反相模块及第二反相模块的级联，在交叉耦合上下拉模块的上拉管(即第三PMOS管P3及第四PMOS管P4)导通时，通过截止的对应下拉管(即第三NMOS管N3及第四NMOS管N4)与第一反相模块或者第二反相模块中截止的下拉管(即第一NMOS管N1及第二NMOS管N2)对第二电源电压VH的耐压进行级联分散，如此，通过交叉耦合上下拉模块中耐压值大于第二电源电压VH的上拉管，及两个耐压值小于第二电源电压VH的下拉管的级联分散，即可快速有效地基于输入的第一电源电压VDD上拉输出第二电源电压VH，且不需要对应耐压值刚好为第二电源电压VH的管子，简单高效地实现了第一电源电压VDD的高电平到第二电源电压VH的高电平的转换提升。
其次，本发明还提供模数转换器，包括上述电平转换电路，基于电平转换电路对输入信号的高电平进行转换提升。由于上述电平转换电路中管子的耐压值不局限于转换后的第二电源电压VH，而是通过多个耐压值小于或者大于转换后的第二电源电压VH的MOS管即可构建对应的电平转换电路，其适用性比较广，可用于多种目标电平的转换提升。
综上所述，在本发明提供的电平转换电路及模数转换器中，结合第一反相模块、第二反相模块及交叉耦合上下拉模块设计电平转换电路，交叉耦合上下拉模块与第一反相模块及第二反相模块分别级联，在交叉耦合上下拉模块的上拉管导通时，通过截止的对应下拉管与第一反相模块或者第二反相模块中截止的下拉管对第二电源电压的耐压进行级联分散，如此，通过交叉耦合上下拉模块中耐压值大于第二电源电压的上拉管，及两个耐压值小于第二电源电压的下拉管的级联分散，即可快速有效地基于输入的第一电源电压上拉输出第二电源电压，且不需要对应耐压值刚好为第二电源电压的管子，简单高效地实现了第一电源电压的高电平到第二电源电压的高电平的转换提升，适用于集成电路中的多种中高电平转换应用。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种电平转换电路，其特征在于，包括：
第一反相模块，接输入信号，对所述输入信号进行反相处理，得到第一反相信号；
第二反相模块，与所述第一反相模块级联，对所述第一反相信号进行反相处理，得到第二反相信号；
交叉耦合上下拉模块，与所述第一反相模块及所述第二反相模块分别级联，基于所述第一反相信号及所述第二反相信号的上下拉控制，产生输出信号；
其中，当所述输入信号为第一电源电压的高电平时，所述输出信号被上拉为第二电源电压的高电平，当所述输入信号为低电平时，所述输出信号被下拉为低电平，所述第二电源电压大于所述第一电源电压。
2.根据权利要求1所述的电平转换电路，其特征在于，所述第一反相模块包括第一NMOS管及第一PMOS管，所述第一NMOS管的源极及衬底分别接地，所述第一NMOS管的栅极接所述输入信号，所述第一NMOS管的漏极接所述第一PMOS管的漏极，所述第一PMOS管的栅极接所述第一NMOS管的栅极，所述第一PMOS管的源极及衬底分别接所述第一电源电压，所述第一NMOS管的漏极输出所述第一反相信号。
3.根据权利要求2所述的电平转换电路，其特征在于，所述第一NMOS管的耐压值及所述第一PMOS管的耐压值分别大于所述第一电源电压。
4.根据权利要求1所述的电平转换电路，其特征在于，所述第二反相模块包括第二NMOS管及第二PMOS管，所述第二NMOS管的源极及衬底分别接地，所述第二NMOS管的栅极接所述第一反相信号，所述第二NMOS管的漏极接所述第二PMOS管的漏极，所述第二PMOS管的栅极接所述第二NMOS管的栅极，所述第二PMOS管的源极及衬底分别接所述第一电源电压，所述第二NMOS管的漏极输出所述第二反相信号。
5.根据权利要求4所述的电平转换电路，其特征在于，所述第二NMOS管的耐压值及所述第二PMOS管的耐压值分别大于所述第一电源电压。
6.根据权利要求1所述的电平转换电路，其特征在于，所述交叉耦合上下拉模块包括第三NMOS管、第四NMOS管、第三PMOS管及第四PMOS管，所述第三NMOS管的源极及衬底分别接所述第一反相信号，所述第三NMOS管的栅极接所述第一电源电压，所述第三NMOS管的漏极接所述第三PMOS管的漏极，所述第三PMOS管的栅极接所述第四PMOS管的漏极，所述第三PMOS管的源极及衬底分别接所述第二电源电压，所述第四NMOS管的源极及衬底分别接所述第二反相信号，所述第四NMOS管的栅极接所述第三NMOS管的栅极，所述第四NMOS管的漏极接所述第四PMOS管的漏极，所述第四PMOS管的栅极接所述第三PMOS管的漏极，所述第四PMOS管的源极及衬底分别接所述第二电源电压，所述第四PMOS管的漏极产生所述输出信号。
7.根据权利要求6所述的电平转换电路，其特征在于，所述第三NMOS管的耐压值及所述第四NMOS管的耐压值分别大于所述第二电源电压与所述第一电源电压之间的差值，所述第三PMOS管的耐压值及所述第四PMOS管的耐压值分别大于所述第二电源电压。
8.一种模数转换器，其特征在于，包括如权利要求1-7中任一项所述的电平转换电路，基于所述电平转换电路对所述输入信号的高电平进行转换提升。
CN202311738619.8A 2023-12-15 2023-12-15 电平转换电路及模数转换器 Pending CN117955484A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311738619.8A CN117955484A (zh) 2023-12-15 2023-12-15 电平转换电路及模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311738619.8A CN117955484A (zh) 2023-12-15 2023-12-15 电平转换电路及模数转换器

Publications (1)

Publication Number Publication Date
CN117955484A true CN117955484A (zh) 2024-04-30

Family

ID=90792758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311738619.8A Pending CN117955484A (zh) 2023-12-15 2023-12-15 电平转换电路及模数转换器

Country Status (1)

Country Link
CN (1) CN117955484A (zh)

Similar Documents

Publication Publication Date Title
US7683668B1 (en) Level shifter
US8044683B2 (en) Logic circuit capable of level shifting
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
KR100800482B1 (ko) 부스팅 회로를 구비하는 레벨 쉬프터
CN108540121B (zh) 一种无静态功耗的栅驱动电路
CN107181482B (zh) 输入输出接收电路
KR20050079180A (ko) 레벨 쉬프터
CN112436834B (zh) 信号电平转换电路及其实现方法
KR100218336B1 (ko) 레벨 시프터
KR20180092804A (ko) 레벨 시프터
US20050007176A1 (en) Semiconductor integrated circuit
CN112671393A (zh) 电平转换电路
CN108233917B (zh) 电平转换电路
US7940108B1 (en) Voltage level shifter
TWI677189B (zh) 用於產生25％工作週期之時脈的裝置
CN117955484A (zh) 电平转换电路及模数转换器
US8570091B2 (en) Level shifter
CN107181481B (zh) 输入输出接收电路
US11239842B1 (en) Level down shifter
CN108206689B (zh) 电平转换驱动电路
CN114826244A (zh) 一种电平移位电路
TWM598009U (zh) 具輸出控制電路之電位轉換器
KR20100133610A (ko) 전압 레벨 시프터
TWM586017U (zh) 低功率電位轉換器
JP4588436B2 (ja) レベルシフタ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination