CN117917779A - 碳化硅晶片及使用它的碳化硅半导体装置 - Google Patents

碳化硅晶片及使用它的碳化硅半导体装置 Download PDF

Info

Publication number
CN117917779A
CN117917779A CN202311340342.3A CN202311340342A CN117917779A CN 117917779 A CN117917779 A CN 117917779A CN 202311340342 A CN202311340342 A CN 202311340342A CN 117917779 A CN117917779 A CN 117917779A
Authority
CN
China
Prior art keywords
substrate
silicon carbide
concentration
layer
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311340342.3A
Other languages
English (en)
Inventor
上东秀幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Publication of CN117917779A publication Critical patent/CN117917779A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

碳化硅(SiC)晶片具备由SiC构成的衬底和由SiC构成并配置在衬底上的外延层。从衬底侧朝向外延层,碳空位的浓度连续地减小,衬底构成为,碳空位的浓度为3.0×1015cm-3以上。

Description

碳化硅晶片及使用它的碳化硅半导体装置
技术领域
本发明涉及由碳化硅(以下也称作SiC)构成的SiC晶片及使用它的SiC半导体装置。
背景技术
以往,提出了由SiC构成的SiC半导体装置,例如提出了形成有MOSFET(MetalOxide Semiconductor Field Effect Transistor的简称)的SiC半导体装置。具体而言,这样的SiC半导体装置,在n+型的衬底上形成有比衬底低杂质浓度的n型的缓冲层,在缓冲层上形成有比缓冲层低杂质浓度的n型的漂移层。在漂移层上,配置有p型的基极(base)层。另外,缓冲层及漂移层由外延层构成。
在基极层的表层部,形成有n+型的源极区域。并且,以将源极区域及基极层贯通而达到漂移层的方式形成有多个沟槽,在各沟槽中依次形成有栅极绝缘膜及栅极电极。由此,形成沟槽栅构造。
并且,上述那样的SiC半导体装置,通过基极层等与漂移层的pn结而构成寄生二极管。
此外,在这样的SiC半导体装置中,有在衬底中存在基面位错(basal planedislocation,以下也简称BPD)的情况。并且,据报告,在上述那样的SiC半导体装置中,有可能由于在寄生二极管动作时被注入的空穴达到BPD从而BPD扩展为堆垛层错(stackingfault,以下也简称SF)(例如,参照非专利文献1)。
现有技术文献
专利文献
非专利文献1:M.Skowronski and S.Ha,“Degradation of hexagonal silicon-carbide-based bipolar devices”,Applied Physics Reviews 2006
发明内容
在上述那样的SiC半导体装置中,BPD由于是线状缺陷所以对元件动作带来的影响小,而SF由于成为面状缺陷所以成为电阻成分,对元件动作带来的影响变大。因而,在上述那样的SiC半导体装置中,导通电压有可能变高。
本公开鉴于上述问题,目的在于提供能够抑制BPD扩展为SF的SiC晶片及使用它的SiC半导体装置。
本公开的第1技术方案的SiC晶片,具备由SiC构成的衬底和由SiC构成并配置在衬底上的外延层;碳空位的浓度从衬底侧朝向外延层连续地减小;衬底的碳空位的浓度为3.0×1015cm-3以上。
由此,在形成了MOSFET等时,能够抑制BPD通过碳空位而扩展为SF。
本公开的第2技术方案的SiC半导体装置,具备上述第1技术方案的SiC晶片;衬底为第1导电型;外延层至少具有配置在衬底侧的第1导电型的漂移层和配置在漂移层上的基极层;在基极层的表层部,形成有第1导电型的源极区域。
本公开的第3技术方案的SiC半导体装置,具备上述第1技术方案的SiC晶片;构成有包含被设为第1导电型的衬底的二极管。
如以上那样,通过使用上述SiC晶片构成SiC半导体装置,能够得到抑制了BPD向SF的扩展的SiC半导体装置。
附图说明
图1是第1实施方式的SiC半导体装置的剖视图。
图2A是表示SiC半导体装置的制造工序的剖视图。
图2B是表示接着图2A的SiC半导体装置的制造工序的剖视图。
图2C是表示接着图2B的SiC半导体装置的制造工序的剖视图。
图3是表示进行加热处理前的外延层内的深度与碳空位的浓度的关系的图。
图4是表示进行加热处理后的外延层内的深度与碳空位的浓度的关系的图。
图5是表示进行加热处理后的外延层及衬底内的深度与碳空位的浓度的关系的图。
图6是表示进行加热处理后的外延层及衬底内的深度与碳空位的浓度的关系的图。
图7是在模拟中使用的SiC半导体装置的示意图。
图8是表示进行加热处理后的深度与碳空位的浓度的关系的图。
图9是表示衬底的碳空位的浓度为3.0×1015cm-3的情况下的正向电流与正向电压的变化量的关系的图。
图10是表示衬底的碳空位的浓度为1.0×1014cm-3的情况下的正向电流与正向电压的变化量的关系的图。
图11是衬底的碳空位的浓度为3.0×1015cm-3的情况下的光致发光图像,是通过光学滤波器拍摄了420±10nm的荧光的图。
图12是衬底的碳空位的浓度为1.0×1014cm-3的情况下的光致发光图像,是通过光学滤波器拍摄了420±10nm的荧光的图。
图13是表示衬底的碳空位的浓度为1.0×1014cm-3的情况下的正向电流与正向电压的变化量的关系的图。
图14是第2实施方式中的、衬底的碳空位的浓度为1.0×1014cm-3的情况下的光致发光图像,是通过光学滤波器拍摄了420±10nm的荧光的图。
具体实施方式
以下,基于附图对本公开的实施方式进行说明。另外,在以下的各实施方式中,对于相互相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
参照附图对第1实施方式进行说明。另外,在本实施方式中,以形成有MOSFET(Metal Oxide Semiconductor Field Effect Transistor的简称)的SiC半导体装置为例进行说明。
另外,虽不特别图示,但SiC半导体装置具有单元区域以及以将单元区域包围的方式形成的外周区域。并且,图1所示的MOSFET形成在SiC半导体装置中的单元区域。
SiC半导体装置利用由SiC构成的n+型的衬底10构成。在衬底10的表面上,配置有由SiC构成的外延层20。本实施方式的外延层20是依次配置有n型的缓冲层21、n型的漂移层22及p型的基极层23的结构。另外,在本实施方式中,SiC晶片1包含衬底10和外延层20而构成。此外,本实施方式的外延层20,若将沿着衬底10的面方向的法线方向的长度设为膜厚,则膜厚为4~40μm左右。
并且,在基极层23的表层部,形成有n+型的源极区域24。另外,源极区域24通过对基极层23的表层部进行离子注入或者在基极层23中形成槽并在该槽中配置n型的外延层而构成。
衬底10例如采用电阻率为1mΩ·cm以上且30mΩ·cm以下(例如20mΩ·cm)、表面为(0001)Si面、相对于(0001)Si面设有0.5~5°的偏离角(off-angle)的衬底。此外,衬底10通过如后述那样被规定碳空位的浓度,从而少数载流子的寿命τ被设为2.5ns以下。例如,缓冲层21的n型杂质浓度为1.0×1018~1.0×1019cm-3。例如,漂移层22的n型杂质浓度为1.0×1015~5.0×1016cm-3。另外,在本实施方式中,衬底10构成MOSFET的漏极层。
基极层23是形成沟道区域的部分,例如,p型杂质浓度为3.0×1017cm-3左右,厚度为0.5~2μm。源极区域24的杂质浓度比漂移层22高,例如,表层部中的n型杂质浓度为2.5×1018~1.0×1019cm-3左右,厚度为0.5~2μm。另外,漂移层22、基极层23及源极区域24的膜厚等是任意的,并不限定于上述。
此外,以将基极层23及源极区域24贯通而达到漂移层22的方式形成有沟槽30。并且,以与该沟槽30的侧面相接的方式配置有上述的基极层23及源极区域24。另外,在图1中,仅图示了1条沟槽30,但实际的沟槽30形成为在纸面左右方向上等间隔地配置有多条的条状。
在沟槽30的内壁面形成有栅极绝缘膜31。在栅极绝缘膜31的表面,形成有由掺杂Poly-Si(多晶硅)构成的栅极电极32。并且,沟槽30被这些栅极绝缘膜31及栅极电极32完全填埋。在本实施方式中,如这样构成沟槽栅构造。
在外延层20上,配置有与栅极电极32绝缘、与基极层23及源极区域24连接的作为源极电极的上部电极41。在本实施方式中,上部电极41例如由Ni/Al等多种金属构成。并且,多种金属中的与构成n型SiC(即,源极区域24)的部分接触的部分由能够与n型SiC欧姆接触的金属构成。此外,多种金属中的至少与p型SiC(即,基极层23)接触的部分由能够与p型SiC欧姆接触的金属构成。
在衬底10的背面侧,形成有与衬底10电连接的作为漏极电极的下部电极42。在本实施方式中,通过这样的构造,构成了n沟道型的反转型的沟槽栅构造的MOSFET。并且,通过将这样的MOSFET配置多个而构成了单元区域。
以上是本实施方式的SiC半导体装置的基本结构。另外,虽然没有特别图示,但有在衬底10中包含BPD的情况。并且,在上述那样的形成有MOSFET的SiC半导体装置中,有可能由于在寄生二极管动作时被注入的空穴达到BPD从而BPD扩展为SF。
这里,在由SiC构成的衬底10中包含作为本征缺陷的碳空位,据报告,碳空位形成在禁带中成为Z1/2这样的少数载流子杀手的缺陷能级。此外,还据报告,碳空位VC的浓度和Z1/2浓度大致处于1:1的关系。因此,本发明人对于碳空位的影响进行了专门研究。
首先,本发明人进行专门研究发现,通过进行加热,衬底10中包含的碳空位向外延层20扩散。因此,本实施方式的SiC半导体装置如以下这样制造。
首先,如图2A所示,准备衬底10。另外,衬底10通过将含有碳空位(即CarbonVacancy)VC的SiC锭切断来准备。SiC锭通常在2000℃以上的高温中制造,所以在衬底10中包含碳空位VC。此外,虽然没有特别图示,但在衬底10中还可以包含BPD。
接着,如图2B所示,在1600~1700℃左右使外延层20在衬底10上生长而构成SiC晶片1。此时,由于在1600~1700℃左右使外延层20生长,所以衬底10中包含的碳空位VC扩散到外延层20中。
然后,如图2C所示,在比使外延层20生长的温度高的温度下进行加热处理,使衬底10中包含的碳空位VC进一步向外延层20侧扩散。具体而言,通过进行加热处理,如图3及图4所示,能够提高外延层20中包含的碳空位VC的浓度。另外,图3及图4表示使9μm的外延层20在衬底10上进行了生长时的结果,将外延层20的表面(即,外延层20的与衬底10相反侧的面)设为0μm。即,图3及图4表示了外延层20内的碳空位VC的浓度。在图3及图4中,关于试样A~B,衬底10的供货商分别不同。此外,图3及图4是基于用DLTS(Deep Level TransientSpectroscopy的简称)法测量Z1/2浓度的分布的结果的,由于Z1/2浓度与碳空位VC的浓度大致相等,所以成为测量碳空位VC的结果。并且,对于后述的碳空位VC的浓度,也用DLTS法进行了确认。进而,在进行加热处理时,也可以为了抑制表面的粗糙而在配置有碳罩的状态下进行。
另外,基极层23及源极区域24通过对外延层20适当进行离子注入而构成,可以在进行加热处理之前形成,也可以在进行加热处理之后形成。进行加热处理时的温度是比使外延层20生长的温度高的温度,并且是低于SiC的升华温度的温度。
并且,通过这样使碳空位VC扩散,如图5及图6所示,碳空位VC成为从衬底10侧朝向外延层20侧连续地减少的浓度分布。图5及图6表示了将衬底10的厚度变更为50μm、100μm、200μm或300μm并且使9μm的外延层20在衬底10上生长、进行加热处理后的试样的结果。并且,如图5及图6所示,确认到外延层20的碳空位VC的浓度不依赖于衬底10的厚度。
图7是在衬底10上配置n型的杂质浓度为1.0×1015cm-3的外延层20、在外延层20侧配置肖特基电极50并且在衬底10侧配置下部电极42而构成了肖特基二极管的半导体装置的示意图。另外,由于在制作MOSFET之后得到图4所示的结果,所以也能够通过MOSFET的寄生二极管进行同样的评价。
图8是表示在改变了衬底10的碳空位VC的浓度的衬底A、衬底B、衬底C上使外延层生长并进行了加热处理时的外延层内的碳空位VC的浓度的图。衬底A中的碳空位VC的浓度是3.0×1015cm-3,衬底B中的碳空位VC的浓度是1.0×1014cm-3,衬底C中的碳空位VC的浓度是1.0×1014cm-3。如图8所示,确认到衬底10的碳空位VC的浓度越高则外延层20侧的碳空位VC的浓度越高。
本发明人进一步对碳空位VC的浓度与正向电流的关系进行了专门研究,得到了图9及图10所示的结果。另外,图9及图10表示了将图7中的外延层20变更为p型并且将肖特基电极50变更为上部电极41而构成了pn二极管时的结果。此外,图9表示采用碳空位VC的浓度为3.0×1015cm-3的衬底10形成的5个pn二极管(试样1~5)的正向电压的变化量,图10表示采用碳空位VC的浓度为1.0×1014cm-3的衬底10形成的4个pn二极管(试样1~4)的正向电压的变化量。此外,在图9及图10中,以将正向电流设为40A的情况下的正向电压为基准值(即,在图中是“初始”),将相对于基准值的变化量作为正向电压的变化量。
如图9所示,在衬底10中的碳空位VC的浓度是3.0×1015cm-3的情况下,确认到即使增大正向电流,正向电压的变化量也较小。另一方面,如图10所示,在衬底10中的碳空位VC的浓度是1.0×1014cm-3的情况下,确认到通过增大正向电流,正向电压的变化量变大。
并且,本发明人对于这样的半导体装置,在使正向电流流过后取得了光致发光(以下也简称PL)图像,得到了图11及图12所示的结果。另外,图11及图12是使用光学滤波器仅将420±10nm的光映照到检测器中的PL图像。此外,图11是使正向电流以2500A/cm2为止进行了流动后的图。图12是使正向电流以2000A/cm2为止进行了流动后的图。
如图11所示,在衬底10中的碳空位VC的浓度是3.0×1015cm-3的情况下,即使流过了正向电流,也未确认到SF等缺陷。另一方面,如图12所示,在衬底10中的碳空位的浓度是1.0×1014cm-3的情况下,确认到发生了多个SF。
因此,在本实施方式中,使得衬底10中的碳空位VC的浓度为3.0×1015cm-3以上。具体而言,衬底10通过将SiC锭切断而得到,在SiC锭中包含有碳空位VC。并且,SiC锭通过高温CVD法得到,碳空位VC的浓度根据制造时的温度而变化。详细地讲,SiC锭其制造时的温度越高,碳空位VC的浓度越高。因此,在本实施方式中,以约2500℃以上的条件进行高温CVD法,使得在进行了加热处理后成为包含3.0×1015cm-3以上的碳空位VC的衬底10。即,本实施方式的衬底10也可以说是在进行了加热处理后碳空位VC的浓度成为3.0×1015cm-3以上的碳空位高含量衬底。另外,如果碳空位Vc的浓度过于接近于杂质浓度(施主浓度)或超过杂质浓度,则电阻变高,所以器件特性有可能变差。因而,衬底10中的碳空位VC的浓度优选的是3.0×1015cm-3以上且1.0×1016cm-3以下。
根据以上说明的本实施方式,衬底10设为如下结构,即:包含3.0×1015cm-3以上的碳空位VC,碳空位VC的浓度从衬底10侧朝向外延层20侧逐渐减小。因此,能够使BPD难以扩展为SF。因而,例如,在形成了MOSFET的情况下,能够抑制导通电压的变高。
(第2实施方式)
对第2实施方式进行说明。本实施方式相对于第1实施方式,对衬底10添加了杂质。其他与第1实施方式是同样的,所以这里省略说明。
在本实施方式中,使衬底10中包含硼(B)、铝(Al)、钛(Ti)、钒(V)、硫(S)、铁(Fe)、铌(Nb)及钽(Ta)的至少某1种杂质。由此,杂质也作为少数载流子杀手发挥功能,所以能够进一步抑制BPD扩展为SF。
图13表示采用碳空位Vc的浓度为1.0×1014cm-3、并且添加了1.0×1016cm-3的硼的衬底10形成的5个pn二极管(试样1~5)的正向电压的变化量。与图10相比确认到,虽然碳空位VC的浓度相同,但通过含有杂质而正向电压的变化量变小。此外,虽然如图14所示那样确认到SF,但与图12相比确认到SF的数量变少。另外,图14是将使正向电流以2500A/cm2为止进行了流动后的PL图像二值化而表示的图。
根据以上说明的本实施方式,使衬底10为以下结构,即:包含3.0×1015cm-3以上的碳空位VC,碳空位VC从衬底10侧朝向外延层20侧逐渐减少。因而,能够得到与上述第1实施方式同样的效果。
(其他实施方式)
依据实施方式描述了本公开,但应理解的是本公开并不限定于该实施方式及构造。本公开也包含各种各样的变形例及等价范围内的变形。除此以外,各种各样的组合及形态,进而在它们中仅包含一要素、其以上或其以下的其他组合及形态也落入在本公开的范畴及思想范围中。
在上述各实施方式中,对形成有MOSFET的SiC半导体装置进行了说明。但是,SiC半导体装置也可以构成有上述图7那样的肖特基二极管,也可以构成有将图7的外延层20变更为p型并且将肖特基电极50变更为上部电极41的pn二极管。
此外,在上述各实施方式中,说明了形成有将第1导电型设为n型、将第2导电型设为p型的n沟道型的沟槽栅构造的MOSFET的SiC半导体装置。但是,例如也可以做成形成有相对于n沟道型使各构成要素的导电型反转了的p沟道型的沟槽栅构造的MOSFET的SiC半导体装置。

Claims (7)

1.一种碳化硅晶片,由碳化硅构成,其特征在于,
具备:
衬底,由碳化硅构成;以及
外延层,由碳化硅构成,配置在上述衬底上;
碳空位的浓度从上述衬底侧朝向上述外延层连续地减小;
上述衬底的碳空位的浓度为3.0×1015cm-3以上。
2.如权利要求1所述的碳化硅晶片,其特征在于,
在上述衬底中含有杂质,该杂质包含硼、铝、钛、钒、硫、铁、铌及钽的至少某1种。
3.如权利要求1或2所述的碳化硅晶片,其特征在于,
上述外延层具有膜厚为4~40μm并且杂质浓度为1.0×1015~1.0×1019cm-3的部分。
4.如权利要求3所述的碳化硅晶片,其特征在于,
上述外延层具有位于上述衬底侧的缓冲层和位于上述缓冲层上的漂移层;
上述缓冲层的杂质浓度为1.0×1018~1.0×1019cm-3
上述漂移层的杂质浓度为1.0×1015~5.0×1016cm-3
5.如权利要求1所述的碳化硅晶片,其特征在于,
上述衬底的电阻率为30mΩ·cm以下。
6.一种碳化硅半导体装置,其特征在于,
具备权利要求1所述的碳化硅晶片;
上述衬底为第1导电型;
上述外延层至少具有配置在上述衬底侧的第1导电型的漂移层和配置在上述漂移层上的基极层;
在上述基极层的表层部,形成有第1导电型的源极区域。
7.一种碳化硅半导体装置,其特征在于,
具备权利要求1所述的碳化硅晶片;
构成有包含被设为第1导电型的上述衬底的二极管。
CN202311340342.3A 2022-10-20 2023-10-17 碳化硅晶片及使用它的碳化硅半导体装置 Pending CN117917779A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022168533A JP2024060938A (ja) 2022-10-20 2022-10-20 炭化珪素ウェハおよびそれを用いた炭化珪素半導体装置
JP2022-168533 2022-10-20

Publications (1)

Publication Number Publication Date
CN117917779A true CN117917779A (zh) 2024-04-23

Family

ID=90729967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311340342.3A Pending CN117917779A (zh) 2022-10-20 2023-10-17 碳化硅晶片及使用它的碳化硅半导体装置

Country Status (2)

Country Link
JP (1) JP2024060938A (zh)
CN (1) CN117917779A (zh)

Also Published As

Publication number Publication date
JP2024060938A (ja) 2024-05-07

Similar Documents

Publication Publication Date Title
JP5357014B2 (ja) サージ電流保護を伴う半導体デバイスとその製造方法
US8269262B2 (en) Vertical junction field effect transistor with mesa termination and method of making the same
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
US10840339B2 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device
US8169034B2 (en) Semiconductor device
CN101533859B (zh) 二极管
JP2008172008A (ja) SiCショットキー障壁半導体装置
CN105103290B (zh) 半导体装置的制造方法
US8343841B2 (en) Method for fabricating a semiconductor device
WO2015160393A1 (en) Igbt structure for wide band-gap semiconductor materials
JP7181520B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR20020092415A (ko) 반도체 다이오드
JP2022024094A (ja) 半導体装置
CN111766490A (zh) 碳化硅半导体装置的筛选方法
US8164100B2 (en) Semiconductor device and method of manufacturing thereof
JP6550869B2 (ja) 半導体装置
KR102392244B1 (ko) 실리콘 카바이드 쇼트키 다이오드
CN117917779A (zh) 碳化硅晶片及使用它的碳化硅半导体装置
US20240136409A1 (en) Silicon carbide wafer and silicon carbide semiconductor device including the same
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP2008235767A (ja) 半導体素子及びその製造方法
US20240186381A1 (en) Silicon carbide substrate and silicon carbide semiconductor device including the same
CN118156288A (zh) 碳化硅基板及使用它的碳化硅半导体装置
JP7062946B2 (ja) 半導体装置および半導体装置の製造方法
JP4052463B2 (ja) 高耐圧ショットキーダイオード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination