CN117894262A - 驱动控制电路、栅极驱动电路及显示面板 - Google Patents

Abstract

本申请涉及一种驱动控制电路、栅极驱动电路及显示面板。该驱动控制电路包括第一输入模块、第一输出模块、第二输入模块和第二输出模块。第一输入模块用于根据第一输入信号和第一时钟信号控制第一节点的电位；第一输出模块用于响应第一节点的电位和第二输入信号，将第二时钟信号或第一电源信号作为扫描信号输出；第二输入模块用于根据第二输入信号和第二时钟信号控制第二节点的电位；第二输出模块用于响应于第二节点的电位和扫描信号，将第一电源信号或第二电源信号作为发光控制信号输出。该驱动控制电路可以同时输出扫描信号和发光控制信号，晶体管的使用数量和时钟信号的数量较少，由此可以缩减信号线的面积，进而缩小显示面板的边框。

Description

驱动控制电路、栅极驱动电路及显示面板

技术领域

本申请涉及显示技术领域，特别是涉及一种驱动控制电路、栅极驱动电路及显示面板。

背景技术

随着显示技术的不断进步，显示产品的应用范围越来越广泛，人们对显示产品的要求也越来越高，例如希望显示产品有更窄的边框。

目前，显示面板的边框宽度较大，难以满足用户对窄边框的追求。

发明内容

基于此，有必要提供一种利于显示面板窄边框设计的驱动控制电路、栅极驱动电路及显示面板。

第一方面，本发明实施例提供了一种驱动控制电路，包括：

第一输入模块，用于接收第一输入信号和第一时钟信号，所述第一输入模块与第一节点连接，用于根据所述第一输入信号和所述第一时钟信号控制所述第一节点的电位；

第一输出模块，用于接收第二输入信号、第二时钟信号和第一电源信号，所述第一输出模块与所述第一节点连接，用于响应所述第一节点的电位和所述第二输入信号，将所述第二时钟信号或所述第一电源信号作为扫描信号输出；

第二输入模块，用于接收所述第二输入信号和所述第二时钟信号，所述第二输入模块与第二节点连接，用于根据所述第二输入信号和所述第二时钟信号控制所述第二节点的电位；

第二输出模块，分别与所述第一输出模块和所述第二节点连接，用于接收所述第一电源信号和第二电源信号，以及响应于所述第二节点的电位和所述扫描信号，将所述第一电源信号或所述第二电源信号作为发光控制信号输出。

在一些实施例中，所述驱动控制电路用于连接一级像素电路，在所述像素电路处于非发光控制阶段，所述扫描信号的电平状态和所述发光控制信号的电平状态至少部分不同；

可选地，在所述像素电路处于非发光控制阶段，所述扫描信号为低电平有效状态时，所述发光控制信号为高电平无效状态，其中，所述发光控制信号处于高电平无效状态的持续时长大于所述扫描信号处于低电平有效状态的持续时长；

可选地，所述发光控制信号处于高电平无效状态的持续时长可调。

在一些实施例中，所述驱动控制电路还包括：

维持模块，所述维持模块的控制端用于接收维持控制信号，所述维持模块的第一端与所述第一输出模块的输出端连接，所述维持模块的第二端用于接收第一电源信号，其中，所述维持模块用于在所述维持控制信号的控制下，将所述第一电源信号作为所述扫描信号输出；

可选地，所述维持控制信号为第三时钟信号；

可选地，所述维持控制信号为所述驱动控制电路下级电路输出的所述扫描信号。

在一些实施例中，所述驱动控制电路还包括多个所述维持模块，其中，各所述维持模块的控制端接收的扫描信号不同；

可选地，所述驱动控制电路还包括第一维持模块和第二维持模块；其中，所述第一维持模块的控制端用于接收所述驱动控制电路下两级电路输出的所述扫描信号，所述第二维持模块的控制端用于接收所述驱动控制电路下四级电路输出的所述扫描信号。

在一些实施例中，所述第一输入模块包括第一晶体管，所述第一晶体管的控制端用于接收所述第一时钟信号，所述第一晶体管的第一端用于接收所述第一输入信号，所述第一晶体管的第二端与所述第一节点连接；

可选地，所述第一输入模块还包括偏压改善晶体管，所述偏压改善晶体管的受控端用于接收所述第二电源信号，所述偏压改善晶体管的第一端连接所述第一晶体管的第二端，所述偏压改善晶体管的第二端与所述第一节点连接；

可选地，所述第一输出模块包括第一输出单元和第二输出单元，其中，所述第一输出单元用于接收所述第二时钟信号，所述第一输出单元与所述第一节点连接，用于响应所述第一节点的有效电位，将所述第二时钟信号作为所述扫描信号输出；

所述第二输出单元用于接收所述第二输入信号和所述第一电源信号，所述第二输出单元与所述第一输出单元连接，用于响应所述第二输入信号的有效电位，将所述第一电源信号作为所述扫描信号输出；

可选地，所述第一输出单元包括第二晶体管和第一电容，所述第二晶体管的控制端与所述第一节点连接，所述第二晶体管的第一端为所述第一输出单元的输出端，所述第二晶体管的第二端用于接收所述第二时钟信号；所述第一电容的一端与所述第二晶体管的控制端连接，所述第一电容的另一端与所述第二晶体管的第一端连接；

可选地，所述第二输出单元包括第三晶体管，所述第三晶体管的控制端用于接收所述第二输入信号，所述第三晶体管的第一端用于接收所述第一电源信号，所述第三晶体管的第二端与所述第一输出单元的输出端连接。

在一些实施例中，所述第二输入模块包括第四晶体管，所述第四晶体管的控制端用于接收所述第二时钟信号，所述第四晶体管的第一端与所述第二节点连接，所述第四晶体管的第二端用于接收所述第二输入信号。

在一些实施例中，所述第二输出模块包括：

第三输出单元，与所述第二节点连接，用于接收所述第二电源信号，用于响应所述第二节点的有效电位，将所述第二电源信号作为所述发光控制信号输出；

节点控制单元，分别与所述第二节点和所述第一输出模块的输出端连接，用于根据所述第二节点的电位和所述扫描信号控制第三节点的电位；

第四输出单元，分别与所述第三节点和所述第三输出单元连接，用于接收所述第一电源信号，用于响应所述第三节点的有效电位，将所述第一电源信号作为所述发光控制信号输出；其中，所述第一电源信号和所述第二电源信号电位相反。

在一些实施例中，所述节点控制单元包括：

第一电位控制晶体管，所述第一电位控制晶体管的控制端与所述第二节点连接，所述第一电位控制晶体管的第一端用于接收所述第一电源信号，所述第一电位控制晶体管的第二端与所述第三节点连接；

第二电位控制晶体管，所述第二电位控制晶体管的控制端与所述第一输出模块的输出端连接，所述第二电位控制晶体管的第一端与所述第三节点连接，所述第二电位控制晶体管的第二端用于接收所述第二电源信号；

可选地，所述第三输出单元包括第五晶体管，所述第五晶体管的控制端与所述第二节点连接，所述第五晶体管的第一端用于接收所述第二电源信号，所述第五晶体管的第二端为所述第三输出单元的输出端；

可选地，所述第四输出单元包括第六晶体管和第二电容，所述第六晶体管的控制端与所述第三节点连接，所述第六晶体管的第一端与所述第三输出单元的输出端连接，所述第六晶体管的第二端用于接收所述第一电源信号；所述第二电容的第一端与所述第六晶体管的控制端连接，所述第二电容的第二端与所述第六晶体管的第二端连接。

第二方面，本发明实施例提供了一种栅极驱动电路，包括多个级联的如上述的驱动控制电路；其中，第一级驱动控制电路的信号输入端与起始信号线电连接，第i+1级驱动控制电路的信号输入端与第i级驱动控制电路的第一输出端电连接，其中，i为大于0的整数。

第三方面，本发明实施例提供了一种显示面板，包括如上述的栅极驱动电路。

上述驱动控制电路、栅极驱动电路及显示面板，驱动控制电路可以同时输出扫描信号和发光控制信号，相比于相关技术中设置两组单独的扫描驱动电路的方式，第二输出模块使用第一输出模块输出的扫描信号，可以减少节点控制模块的数量，从而使得驱动控制电路的架构得到了改善，由此减少晶体管的使用数量。而且，驱动控制电路仅需要两个时钟信号，与相关技术中每组扫描驱动电路均需要至少两个时钟信号的架构相比，时钟信号的数量减少，由此可以缩减信号线的面积，进而缩小显示面板的边框。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中驱动控制电路的模块示意图；

图2为一个实施例中驱动控制电路输出的扫描信号和发光控制信号的波形示意图；

图3为另一个实施例中驱动控制电路的模块示意图；

图4为又一个实施例中驱动控制电路的模块示意图；

图5为又一个实施例中驱动控制电路的模块示意图；

图6为又一个实施例中驱动控制电路的模块示意图；

图7为一个实施例中驱动控制电路的电路结构示意图；

图8为另一个实施例中驱动控制电路的电路结构示意图；

图9为又一个实施例中驱动控制电路的电路结构示意图；

图10为一个实施例中驱动控制电路的时序示意图。

附图标记说明：

110-第一输入模块，120-第一输出模块，130-第二输入模块，140-第二输出模块，SIN-第一输入信号，EIN-第二输入信号，CLK1-第一时钟信号，CLK2-第二时钟信号，VGH-第一电源信号，VGL-第二电源信号，Sn_out-扫描信号，Em_out-发光控制信号，121-第一输出单元，122-第二输出单元，150-维持模块，Sx-维持控制信号，151-第一维持模块，152-第二维持模块，Sn_2-下两级电路输出的扫描信号，141-第三输出单元，142-节点控制单元，143-第四输出单元，N1-第一节点，N2-第二节点，N3-第三节点，M1-第一晶体管，M2-第二晶体管，M3-第三晶体管，M4-第四晶体管，M5-第五晶体管，M6-第六晶体管，M7-第一电位控制晶体管，M8-第二电位控制晶体管，M9-维持晶体管，M10-偏压改善晶体管，C1-第一电容，C2-第二电容。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

可以理解，“至少一个”是指一个或多个，“多个”是指两个或两个以上。“元件的至少部分”是指元件的部分或全部。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

正如背景技术所述，相关技术中，像素电路需求的扫描驱动信号的类型和数量逐渐增加，使得扫描驱动电路的数量越来越多，进而使得显示面板的边框宽度较大，不符合用户对窄边框的追求的问题。发明人研究发现，相关技术中的像素电路存在同时需要高电位和低电位进行控制的情况，因此至少需要两组扫描驱动电路，一组用于输出高电位的控制信号，另一组用于输出低电位的控制信号。具体地，在像素电路处于非发光控制阶段，扫描信号需要为低电位，同时发光控制信号需要为高电位。因此，需要设置两组扫描驱动电路，一组扫描驱动电路（如13T3C电路）用于生成发光控制信号；另一组扫描驱动电路（如8T2C电路）用于生成扫描信号，以满足像素电路同时需要为低电位的扫描信号和为高电位的发光控制信号的需求。但是，两组扫描驱动电路需要的元器件数量和信号数量较多（如每组扫描驱动电路至少需要2个时钟信号），不利于实现窄边框。

基于上述技术问题，发明人经过长期研究发现，通过改善驱动控制电路的架构，可以设计出一个可以同时输扫描信号和发光控制信号的驱动控制电路，可以从而减少元器件数量和信号数量，利于实现窄边框。基于此，发明人进一步研究出本发明实施例的技术方案。具体地，本发明实施例提供一种驱动控制电路，包括第一输入模块、第一输出模块、第二输入模块和第二输出模块。第一输入模块用于接收第一输入信号和第一时钟信号，第一输入模块与第一节点连接，用于根据第一输入信号和第一时钟信号控制第一节点的电位。第一输出模块用于接收第二输入信号、第二时钟信号和第一电源信号，第一输出模块与第一节点连接，用于响应第一节点的有效电位或第二输入信号的有效电位，将所述第二时钟信号或所述第一电源信号作为扫描信号输出。第二输入模块用于接收第二输入信号和第二时钟信号，第二输入模块与第二节点连接，用于根据第二输入信号和第二时钟信号控制第二节点的电位。第二输出模块分别与第一输出模块和第二节点连接，用于接收第一电源信号和第二电源信号，以及响应于第二节点的有效电位或扫描信号的有效电位，将所述第一电源信号或所述第二电源信号作为发光控制信号输出。

采用上述技术方案，驱动控制电路可以同时输出扫描信号和发光控制信号，相比于相关技术中，设置两组单独的扫描驱动电路（每组扫描驱动电路中需要设置两个节点控制模块用以控制输出模块）的方式相比，第二输出模块使用第一输出模块输出的扫描信号，可以减少用以控制第二输出模块的节点控制模块，从而使得驱动控制电路的架构得到了改善，由此减少晶体管的使用数量。而且，驱动控制电路仅需要两个时钟信号，与相关技术中每组扫描驱动电路均需要至少两个时钟信号的架构相比，时钟信号的数量减少，由此可以缩减信号线的面积，进而缩小显示面板的边框。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种驱动控制电路的结构示意图，如图1所示，驱动控制电路包括：第一输入模块110、第一输出模块120、第二输入模块130和第二输出模块140。

第一输入模块110用于接收第一输入信号SIN和第一时钟信号CLK1，第一输入模块110与第一节点N1连接，用于根据第一输入信号SIN和第一时钟信号CLK1控制第一节点N1的电位。

第一输出模块120用于接收第二输入信号EIN、第二时钟信号CLK2和第一电源信号VGH，第一输出模块120与第一节点N1连接，用于响应第一节点N1的有效电位和第二输入信号EIN，将第二时钟信号CLK2或第一电源信号VGH作为扫描信号Sn_out输出。

第二输入模块130用于接收第二输入信号EIN和第二时钟信号CLK2，第二输入模块130与第二节点N2连接，用于根据第二输入信号EIN和第二时钟信号CLK2控制第二节点N2的电位。

第二输出模块140分别与第一输出模块130和第二节点N2连接，用于接收第一电源信号VGH和第二电源信号VGL，以及响应于第二节点N2的有效电位和扫描信号Sn_out，将第一电源信号VGH或第二电源信号VGL作为发光控制信号Em_out输出。

具体地，第一输入模块110在第一时钟信号CLK1的控制下导通或关断，第一输入模块110导通时，可以将第一输入信号SIN传输至第一节点N1，从而根据第一输入信号SIN控制第一节点N1的电位。在第一节点N1的电位为有效电位时，第一输出模块120导通，将第二时钟信号CLK2作为扫描信号Sn_out输出。

第一输出模块120还受控于第二输入信号EIN，在根据第二输入信号EIN的控制导通时，将第一电源信号VGH作为扫描信号Sn_out输出。

第二输入模块130在第二时钟信号CLK2的控制下导通或断开，第二输入模块130导通时，可以将第二输入信号EIN传输至第二节点N2，从而根据第二输入信号EIN控制第二节点N2的电位。

第二输出模块140分别受控于第二节点N2的电位和扫描信号Sn_out，示例性地，第二输出模块140在接受扫描信号Sn_out的控制导通时，将第一电源信号VGH作为发光控制信号Em_out输出；在第二节点N2的电位为有效电位时，第二输出模块140导通，将第二电源信号VGL作为发光控制信号Em_out输出。

具体地，第一电源信号VGH和第二电源信号VGL的电位不同，例如，一个为高电位，另一个为低电位。在一些实施例中，第一电源信号VGH为高电位，第二电源信号VGL为低电位。第一电源信号VGH和第二电源信号VGL的具体电位值需要结合实际需要设置。第一电源信号VGH、第二电源信号VGL、第一时钟信号CLK1和第二时钟信号CLK2可以由外部电路输入，第一时钟信号CLK1和第二时钟信号CLK2的脉冲宽度需要结合实际情况设置。在一些实施例中，第一时钟信号CLK1为低电位时第一输入模块110导通，第二时钟信号CLK2为低电位时第二输入模块130导通。结合实际需要，第一时钟信号CLK1和第二时钟信号CLK2低电位的时长可以小于高电位的时长。

第一输入信号SIN和第二输入信号EIN可以根据实际情况设置，例如为外部电路输入或者上级电路的输出信号。在实际实施时，该驱动控制电路可以用于显示面板，显示面板包括由多个级联的驱动控制电路构成的栅极驱动电路，其中，第一级驱动控制电路的信号输入端与起始信号线电连接，第i+1级驱动控制电路的信号输入端与第i级驱动控制电路的第一输出端电连接，i为大于0的整数。

具体地，驱动控制电路的输入端包括第一信号输入端和第二信号输入端，第一输入模块110的输入端作为第一信号输入端，用于接收第一输入信号SIN；第二输入模块130的输入端作为第二信号输入端，用于接收第二输入信号EIN。驱动控制电路的输出端包括扫描信号输出端和发光控制信号输出端，第一输出模块120的输出端作为扫描信号输出端，用于输出扫描信号Sn_out；第二输出模块140的输出端作为发光控制信号输出端，用于输出发光控制信号Em_out。驱动控制电路级联时，第i+1级驱动控制电路接收第i级驱动控制电路输出的扫描信号Sn_out，作为第一输入信号SIN；接收第i级驱动控制电路输出的发光控制信号Em_out，作为第二输入信号EIN。第一级驱动控制电路接收由外部电路提供的起始扫描信号和起始发光控制信号。

其中，扫描信号Sn_out为有效电位的时长受第一输入信号SIN处于有效电位的时长影响，发光控制信号Em_out为有效电位的时长受第二输入信号EIN处于有效电位的时长影响，从而扫描信号Sn_out和发光控制信号Em_out的电位和处于不同电位的时长可以根据实际需要调整，以满足像素电路的控制需要。

上述驱动控制电路可以同时输出扫描信号Sn_out和发光控制信号Em_out，相比于相关技术中，设置两组单独的扫描驱动电路的方式相比，驱动控制电路的架构得到了改善，通过第二输出模块140共用第一输出模块130的输出端，可以减少用于控制第二输出模块140的节点控制模块的数量，从而减少晶体管的使用数量。而且，驱动控制电路仅需要两个时钟信号，与相关技术中每组扫描驱动电路均需要至少两个时钟信号，同时输出扫描信号和发光控制信号需要四个时钟信号的架构相比，时钟信号的数量减少一半，由此可以缩减信号线的面积，进而缩小显示面板的边框。此外，由于时钟信号和晶体管的数量减少，可以降低屏体功耗。

在实际实施时，驱动控制电路用于连接显示面板中的一级像素电路，以传输扫描信号Sn_out和发光控制信号Em_out至该行像素电路。在一个实施例中，在像素电路处于非发光控制阶段，扫描信号Sn_out的电平状态和发光控制信号Em_out的电平状态至少部分不同。

可以理解，像素电路在接收到处于有效状态的扫描信号Sn_out时开始被驱动，进而进入初始化阶段、数据写入阶段、阈值补偿阶段等非发光控制阶段，这个过程中，发光控制信号Em_out应该处于无效状态，以控制驱动电流不经过发光元件，从而稳定地控制发光元件。

示例性地，如图2所示，在像素电路处于非发光控制阶段，驱动控制电路输出的扫描信号Sn_out为低电平有效状态时，发光控制信号Em_out为高电平无效状态。其中，驱动控制电路输出的发光控制信号Em_out为高电平无效状态的时长，可以大于扫描信号Sn_out为低电平有效状态的时长。由此可以使像素电路在非发光控制阶段，驱动电流不经过发光元件，从而稳定地控制发光元件，进而保证显示面板的输出可靠性。

进一步地，在一些实施例中，发光控制信号Em_out处于高电平无效状态的持续时长可调。

具体地，发光控制信号Em_out处于高电平无效状态的时长，可以结合像素电路的时序控制需要调整，以使像素电路驱动发光元件发光的时间可调，从而方便调整屏体显示效果。

在实际实施时，第一输出模块120的结构可以根据实际需要设置。在一个实施例中，如图3所示，第一输出模块120包括第一输出单元121和第二输出单元122，其中，第一输出单元121用于接收第二时钟信号CLK2，第一输出单元121与第一节点N1连接，用于响应第一节点N1的有效电位，将第二时钟信号CLK2作为扫描信号Sn_out输出。

第二输出单元122用于接收第二输入信号EIN和第一电源信号VGH，第二输出单元122与第一输出单元121连接，用于响应第二输入信号EIN的有效电位，将第一电源信号VGH作为扫描信号Sn_out输出。第二输出单元122的输出端与第一输出单元121的输出端连接，连接的公共端作为第一输出模块120的输出端。

具体地，在第一节点N1处于有效电位时，第一输出单元121导通，此时第二输出单元122在第二输入信号EIN的控制下断开。由此，在第一输出单元121关断前，由第一输出单元121将接收到的第二时钟信号CLK2传输至输出端，作为扫描信号Sn_out输出。

根据实际需要，可以使第一输出单元121导通时，第二时钟信号CLK2的电位处于扫描信号Sn_out的有效电位，如低电位，从而实现输出低电位有效的扫描信号Sn_out。随着第二时钟信号CLK2的电位翻转，使得扫描信号Sn_out转换为高电位无效状态，从而完成扫描信号Sn_out低电位有效的电位输出。

在第一输出单元121关断后，第一输出单元121的输出端的输出状态继续维持高电位无效状态，直至第二输出单元122在第二输入信号EIN的控制下导通，由第二输出单元122将第一电源信号VGH传输至输出端，作为扫描信号Sn_out输出。从而通过使第一电源信号VGH为高电位，使得扫描信号Sn_out处于稳定的高电位，保证扫描信号Sn_out的驱动能力。

在一个实施例中，如图4所示，驱动控制电路还包括维持模块150。维持模块150的控制端用于接收维持控制信号SX，维持模块150的第一端与第一输出模块120的输出端连接，维持模块150的第二端用于接收第一电源信号VGH，其中，维持模块150用于在维持控制信号SX的控制下，将第一电源信号VGH作为扫描信号Sn_out输出。

需要说明的是，由于上一级驱动控制电路输出的扫描信号Sn_out处于低电平有效状态时，发光控制信号Em_out处于高电平无效状态，且发光控制信号Em_out处于高电平无效状态的持续时长大于扫描信号Sn_out处于低电平有效状态的持续时长，因此，该驱动控制电路的第一输入信号SIN处于低电位的时长，小于第二输入信号EIN处于高电位的时长，即第一输入信号SIN由低电位转换为高电位后的一段时间内，第二输入信号EIN仍处于高电位，此时受控于第二输入信号EIN的第二输出单元122仍为关断状态，这段时间内，扫描信号Sn_out的电位有可能会降低，电位降低的扫描信号Sn_out的驱动能力也会降低。

本实施例中，可以在第二输出单元122导通前，由维持模块150输出第一电源信号VGH至第一输出模块120的输出端，以维持扫描信号Sn_out的高电位，从而保持扫描信号Sn_out的驱动能力。

其中，维持控制信号SX可以结合实际需要设置，在一些实施例中，维持控制信号SX可以为外部电路输入的第三时钟信号CLK3。在一些实施例中，维持控制信号SX可以为下级驱动控制电路输出的扫描信号，具体为下几级驱动控制电路输出的扫描信号需要结合发光控制信号Em_out处于高电平无效状态的持续时长确定。示例性地，如图2所示，扫描信号Sn_out处于低电平有效状态的持续时长对应一个时钟脉冲，对应扫描信号Sn_out的低电平状态，发光控制信号Em_out处于高电平的持续时长，比扫描信号Sn_out处于低电平有效状态的持续时长大三个时钟脉冲，优选地，维持控制信号SX可以为下两级驱动控制电路输出的扫描信号，即，在下两级驱动控制电路输出的扫描信号为低电平时，维持模块150导通，将第一电源信号VGH至第一输出模块120的输出端，以对扫描信号Sn_out的高电位进行维持。这种通过复用下级电路的扫描信号的方式，不需要新增信号线，因此不会增大显示面板的边框。在实际实施时，维持控制信号SX还可以复用下一级或下三级驱动控制电路输出的扫描信号Sn_out，具体可以结合实际情况设置。

在一个实施例中，维持模块150的数量可以为多个，其中，各维持模块150的控制端接收的扫描信号Sn_out不同。

具体地，维持模块的数量可以结合扫描信号Sn_out处于低电平的实际时长，以及发光控制信号Em_out处于高电平的实际时长具体设置，各维持模块150可以接收不同级的驱动控制电路输出的扫描信号Sn_out，从而持续对第一输出模块120的输出端电平进行维持，是扫描信号Sn_out输出高电平。

示例性地，如图5所示，驱动控制电路包括第一维持模块151和第二维持模块152；其中，第一维持模块151的控制端用于接收驱动控制电路下两级电路输出的扫描信号Sn_2，第二维持模块152的控制端用于接收驱动控制电路下四级电路输出的扫描信号Sn_4。

本实施例中，通过使两个维持模块的控制端接收到相差两级的扫描信号，能够保持第一输出模块120的输出端电平的维持效果，以保持扫描信号Sn_out输出高电平。

在一个实施例中，如图6所示，第二输出模块140包括第三输出单元141、节点控制单元142和第四输出单元143。第三输出单元141与第二节点N2连接；第三输出单元141用于接收第二电源信号VGL，第三输出单元141用于响应第二节点N2的有效电位，将第二电源信号VGL作为发光控制信号Em_out输出。

节点控制单元142分别与第二节点N2和第一输出模块120的输出端连接，用于根据第二节点N2的电位和扫描信号Sn_out控制第三节点N3的电位。第四输出单元143分别与第三节点N3和第三输出单元141连接，第四输出单元143用于接收第一电源信号VGH，第四输出单元143用于响应第三节点N3的有效电位，将第一电源信号VGH作为发光控制信号Em_out输出；其中，第一电源信号VGH和第二电源信号VGL电位相反。

具体地，节点控制单元142分别接收第一电源信号VGH和第二电源信号VGL，在扫描信号Sn_out为低电平时，节点控制单元142受控于扫描信号Sn_out导通，将第二电源信号VGL传输至第三节点N3，使第三节点N3处于低电位，进而使得第四输出单元143处于导通状态，将第一电源信号VGH作为发光控制信号Em_out输出。

在第二节点N2为有效电位时，节点控制单元142响应第二节点N2的有效电位，将第一电源信号VGH传输至第三节点N3，使第三节点N3处于高电位，即第三节点N3处于无效电位状态，以使得第四输出单元143处于关断状态。同时，在第二节点N2为有效电位时，第三输出单元141导通，将第二电源信号VGL作为发光控制信号Em_out输出。

本实施例中，节点控制单元142分别受控于第二节点N2和扫描信号Sn_out，即，节点控制单元142根据第一输出模块120的输出端进行节点控制。与相关技术中，每组扫描驱动电路中均设置节点控制模块的架构相比，驱动电路的架构得到简化，从而可以减少所需要的晶体管数量，进而减小所需要的面积，利于显示面板边框缩窄。

在实际实施时，第一输入模块110的电路结构可以根据实际需要设置。在一个实施例中，如图7所示，第一输入模块110可以包括第一晶体管M1，第一晶体管M1的控制端用于接收第一时钟信号CLK1，第一晶体管M1的第一端用于接收第一输入信号SIN，第一晶体管M1的第二端与第一节点N1连接。

具体地，第一晶体管M1在第一时钟信号CLK1的控制下导通或断开，第一晶体管M1导通时，可以将第一输入信号SIN传输至第一节点N1，从而根据第一输入信号SIN控制第一节点N1的电位。

需要说明的是，该驱动控制电路中的晶体管的类型需要结合实际情况设置，本领域技术人员可以理解，晶体管的第一端和第二端也需要结合晶体管的类型和实际使用情况确定，本实施例对此不进行限定。为了便于解释，下述均以晶体管为P型为例进行说明。在其他的实施例中，各晶体管也可以为N型晶体管。在像素电路处于非发光控制阶段，扫描信号也可以为高电平有效状态，发光控制信号为低电平无效状态，其中，发光控制信号处于低电平无效状态的持续时长大于扫描信号处于高电平有效状态的持续时长。

在一个实施例中，第一输出单元121可以包括第二晶体管M2和第一电容C1。第二晶体管M2的控制端与第一节点N1连接，第二晶体管M2的第一端为第一输出单元121的输出端，第二晶体管M2的第二端用于接收第二时钟信号CLK2。第一电容C1的一端与第二晶体管M2的控制端连接，第一电容C1的另一端与第二晶体管M2的第一端连接。

第二输出单元122可以包括第三晶体管M3，第三晶体管M3的控制端用于接收第二输入信号EIN，第三晶体管M3的第一端用于接收第一电源信号VGH，第三晶体管M3的第二端与第一输出单元121的输出端连接。具体地，第三晶体管M3的第二端与第二晶体管M2的第二端连接，连接的公共端作为第一输出模块120的输出端。

在一个实施例中，第二输入模块130可以包括第四晶体管M4，第四晶体管M4的控制端用于接收第二时钟信号CLK2，第四晶体管M4的第一端与第二节点N2连接，第四晶体管M4的第二端用于接收第二输入信号EIN。

在一个实施例中，第三输出单元141包括第五晶体管M5，第五晶体管M5的控制端与第二节点N2连接，第五晶体管M5的第一端用于接收第二电源信号VGL，第五晶体管M5的第二端为第三输出单元141的输出端。

在一个实施例中，第四输出单元143包括第六晶体管M6和第二电容C2，第六晶体管M6的控制端与第三节点N3连接，第六晶体管M6的第一端与第三输出单元141的输出端连接，第六晶体管M6的第二端用于接收第一电源信号VGH。第二电容C2的第一端与第六晶体管M6的控制端连接，第二电容C2的第一端与第六晶体管M6的第二端连接。

在一个实施例中，节点控制单元142可以包括第一电位控制晶体管M7和第二电位控制晶体管M8。第一电位控制晶体管M7的控制端与第二节点N2连接，第一电位控制晶体管M7的第一端用于接收第一电源信号VGH，第一电位控制晶体管M7的第二端与第三节点N3连接。第二电位控制晶体管M8的控制端与第一输出模块120的输出端连接，第二电位控制晶体管M8的第一端与第三节点N3连接，第二电位控制晶体管M8的第二端用于接收第二电源信号VGL。

如图7所示的实施例中，该驱动控制电路共需要8T2C以及两个时钟控制信号即可实现像素驱动，该电路所需版图空间和信号数量均较少，有利于实现屏体窄边框和低功耗。

在一个实施例中，如图8所示，驱动控制电路的维持模块150包括维持晶体管M9，维持晶体管M9的控制端用于接收下两级电路输出的扫描信号Sn_2，维持晶体管M9的第一端与第一输出模块120的输出端连接，维持晶体管M9的第二端接收第一电源信号VGH。

在一个实施例中，如图9所示，第一输入模块还可以包括偏压改善晶体管M10，偏压改善晶体管M10的受控端用于接收第二电源信号VGL，偏压改善晶体管M10的第一端连接第一晶体管M1的第二端，偏压改善晶体管M10的第二端与第一节点N1连接。偏压改善晶体管M10用于改善第一晶体管M1的偏压状态，从而改善第一晶体管M1因偏压而产生的特性偏移，以提升第一晶体管M1的特征。

为了更好的理解上述实施例，以下结合一个具体的实施例进行详细的解释说明。具体地，请参照图8和图10，图10为一个实施例中驱动控制电路的时序示意图。

该驱动控制电路的工作过程可以包括T1阶段-T8阶段。

在T1阶段，第一输入信号SIN位低电平，第一时钟信号CLK1为低电平，第二时钟信号CLK2为高电平，第二输入信号EIN为高电平。V_N1=V_N2=VGL-Vth，V_N3=VGH，其中，V_N1表示第一节点N1的电位，V_N2表示第二节点N2的电位，V_N3表示第三节点N3的电位，VGL表示第二电源信号的电位，VGH表示第一电源信号的电位，Vth表示第一晶体管M1的阈值电压。

该阶段，第一晶体管M1和第二晶体管M2导通，扫描信号Sn_out=VGH。第五晶体管M5导通，发光控制信号Em_out=VGL。

在T2阶段，第一输入信号SIN位高电平，第一时钟信号CLK1为高电平，第二时钟信号CLK2为低电平，第二输入信号EIN为高电平。V_N1≈VGL- Vth+（Cgs1+C1）/((Cgs1+C1+Cother)(VGH-VGL))。其中，Cgs1表示第二晶体管M2的G极与源极、漏极的寄生电容，Cother表示其它寄生电容，C1表示第一电容的容值。

该阶段，第一晶体管M1关断，第二晶体管M2、第四晶体管M4、第二电位控制晶体管M8、第六晶体管M6导通；V_N2=VGH，V_N3=VGL，扫描信号Sn_out=VGL，发光控制信号Em_out=VGH。

在T3阶段，第一输入信号SIN位高电平，第一时钟信号CLK1为低电平，第二时钟信号CLK2为高电平，第二输入信号EIN为高电平。V_N1=V_N2=VGH，V_N3=VGL，第三节点N3维持低电平。第一晶体管M1、第六晶体管M6导通，第二晶体管M2未完全关断，扫描信号Sn_out=VGH，发光控制信号Em_out=VGH。

在T4阶段，第一输入信号SIN位高电平，第一时钟信号CLK1为高电平，第二时钟信号CLK2为低电平，第二输入信号EIN为高电平。V_N1=V_N2=V_N3=VGH，下两级的扫描信号Sn_2为低电平，维持晶体管M9、第六晶体管M6未关断，扫描信号Sn_out=VGH，发光控制信号Em_out=VGH。

在T5阶段，第一输入信号SIN位高电平，第一时钟信号CLK1为低电平，第二时钟信号CLK2为高电平，第二输入信号EIN为低电平。V_N1=V_N2=VGH，V_N3=VGL。第三晶体管M3、第六晶体管M6导通，扫描信号Sn_out=VGH，发光控制信号Em_out=VGH。

在T6阶段，第一输入信号SIN位高电平，第一时钟信号CLK1为高电平，第二时钟信号CLK2为低电平，第二输入信号EIN为低电平。V_N1=V_N3=VGH，V_N2=VGL-Vth，第四晶体管M4、第三晶体管M3、第一电位控制晶体管M7、第五晶体管M5导通。扫描信号Sn_out=VGH，发光控制信号Em_out=VGL。

在T7阶段，第一输入信号SIN位高电平，第一时钟信号CLK1为低电平，第二时钟信号CLK2为高电平，第二输入信号EIN为低电平。V_N1=V_N3=VGH，V_N2=VGL-Vth，第四晶体管M4、第三晶体管M3、第一电位控制晶体管M7、第五晶体管M5导通。扫描信号Sn_out=VGH，发光控制信号Em_out=VGL。

在T8阶段，第一输入信号SIN位高电平，第一时钟信号CLK1为高电平，第二时钟信号CLK2为低电平，第二输入信号EIN为低电平。V_N1=V_N3=VGH，V_N2=VGL-Vth，第四晶体管M4、第三晶体管M3、第一电位控制晶体管M7、第五晶体管M5导通。扫描信号Sn_out=VGH，发光控制信号Em_out=VGL。

该驱动控制电路只需要少量的晶体管和2个电容即可以实现根据第一输入信号SIN和第二输入信号EIN输出扫描信号Sn_out和发光控制信号Em_out，即实现两种信号的移位输出。电路结构简单，晶体管数量和信号数量都很少，所需版图空间和信号均较少，有利于实现屏体窄边框和低功耗要求。

在一个实施例中，提供一种栅极驱动电路，包括多个级联的驱动控制电路；其中，第一级驱动控制电路的信号输入端与起始信号线电连接，第i+1级驱动控制电路的信号输入端与第i级驱动控制电路的第一输出端电连接，其中，i为大于0的整数。具体地，驱动控制电路可以参照上述各实施例设置，不实施例不再赘述。

在一个实施例中，提供一种显示面板，包括栅极驱动电路，栅极驱动电路可以参照上述各实施例设置，不实施例不再赘述。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种驱动控制电路，其特征在于，包括：

第一输入模块，用于接收第一输入信号和第一时钟信号，所述第一输入模块与第一节点连接，用于根据所述第一输入信号和所述第一时钟信号控制所述第一节点的电位；

第一输出模块，用于接收第二输入信号、第二时钟信号和第一电源信号，所述第一输出模块与所述第一节点连接，用于响应所述第一节点的电位和所述第二输入信号，将所述第二时钟信号或所述第一电源信号作为扫描信号输出；

第二输入模块，用于接收所述第二输入信号和所述第二时钟信号，所述第二输入模块与第二节点连接，用于根据所述第二输入信号和所述第二时钟信号控制所述第二节点的电位；

第二输出模块，分别与所述第一输出模块和所述第二节点连接，用于接收所述第一电源信号和第二电源信号，以及响应于所述第二节点的电位和所述扫描信号，将所述第一电源信号或所述第二电源信号作为发光控制信号输出。

2.根据权利要求1所述的驱动控制电路，其特征在于，所述驱动控制电路用于连接一级像素电路，在所述像素电路处于非发光控制阶段，所述扫描信号的电平状态和所述发光控制信号的电平状态至少部分不同；

可选地，在所述像素电路处于非发光控制阶段，所述扫描信号为低电平有效状态时，所述发光控制信号为高电平无效状态，其中，所述发光控制信号处于高电平无效状态的持续时长大于所述扫描信号处于低电平有效状态的持续时长；

可选地，所述发光控制信号处于高电平无效状态的持续时长可调。

3.根据权利要求1所述的驱动控制电路，其特征在于，所述驱动控制电路还包括：

维持模块，所述维持模块的控制端用于接收维持控制信号，所述维持模块的第一端与所述第一输出模块的输出端连接，所述维持模块的第二端用于接收第一电源信号，其中，所述维持模块用于在所述维持控制信号的控制下，将所述第一电源信号作为所述扫描信号输出；

可选地，所述维持控制信号为第三时钟信号；

可选地，所述维持控制信号为所述驱动控制电路下级电路输出的所述扫描信号。

4.根据权利要求3所述的驱动控制电路，其特征在于，所述驱动控制电路包括多个所述维持模块，其中，各所述维持模块的控制端接收的扫描信号不同；

可选地，所述驱动控制电路还包括第一维持模块和第二维持模块；其中，所述第一维持模块的控制端用于接收所述驱动控制电路下两级电路输出的所述扫描信号，所述第二维持模块的控制端用于接收所述驱动控制电路下四级电路输出的所述扫描信号。

5.根据权利要求1所述的驱动控制电路，其特征在于，所述第一输入模块包括第一晶体管，所述第一晶体管的控制端用于接收所述第一时钟信号，所述第一晶体管的第一端用于接收所述第一输入信号，所述第一晶体管的第二端与所述第一节点连接；

可选地，所述第一输入模块还包括偏压改善晶体管，所述偏压改善晶体管的受控端用于接收所述第二电源信号，所述偏压改善晶体管的第一端连接所述第一晶体管的第二端，所述偏压改善晶体管的第二端与所述第一节点连接；

可选地，所述第一输出模块包括第一输出单元和第二输出单元，其中，所述第一输出单元用于接收所述第二时钟信号，所述第一输出单元与所述第一节点连接，用于响应所述第一节点的有效电位，将所述第二时钟信号作为所述扫描信号输出；

所述第二输出单元用于接收所述第二输入信号和所述第一电源信号，所述第二输出单元与所述第一输出单元连接，用于响应所述第二输入信号的有效电位，将所述第一电源信号作为所述扫描信号输出；

可选地，所述第一输出单元包括第二晶体管和第一电容，所述第二晶体管的控制端与所述第一节点连接，所述第二晶体管的第一端为所述第一输出单元的输出端，所述第二晶体管的第二端用于接收所述第二时钟信号；所述第一电容的一端与所述第二晶体管的控制端连接，所述第一电容的另一端与所述第二晶体管的第一端连接；

可选地，所述第二输出单元包括第三晶体管，所述第三晶体管的控制端用于接收所述第二输入信号，所述第三晶体管的第一端用于接收所述第一电源信号，所述第三晶体管的第二端与所述第一输出单元的输出端连接。

6.根据权利要求1所述的驱动控制电路，其特征在于，所述第二输入模块包括第四晶体管，所述第四晶体管的控制端用于接收所述第二时钟信号，所述第四晶体管的第一端与所述第二节点连接，所述第四晶体管的第二端用于接收所述第二输入信号。

7.根据权利要求1至6任一项所述的驱动控制电路，其特征在于，所述第二输出模块包括：

第三输出单元，与所述第二节点连接，用于接收所述第二电源信号，用于响应所述第二节点的有效电位，将所述第二电源信号作为所述发光控制信号输出；

节点控制单元，分别与所述第二节点和所述第一输出模块的输出端连接，用于根据所述第二节点的电位和所述扫描信号控制第三节点的电位；

第四输出单元，分别与所述第三节点和所述第三输出单元连接，用于接收所述第一电源信号，用于响应所述第三节点的有效电位，将所述第一电源信号作为所述发光控制信号输出；其中，所述第一电源信号和所述第二电源信号电位相反。

8.根据权利要求7所述的驱动控制电路，其特征在于，所述节点控制单元包括：

第一电位控制晶体管，所述第一电位控制晶体管的控制端与所述第二节点连接，所述第一电位控制晶体管的第一端用于接收所述第一电源信号，所述第一电位控制晶体管的第二端与所述第三节点连接；

第二电位控制晶体管，所述第二电位控制晶体管的控制端与所述第一输出模块的输出端连接，所述第二电位控制晶体管的第一端与所述第三节点连接，所述第二电位控制晶体管的第二端用于接收所述第二电源信号；

可选地，所述第三输出单元包括第五晶体管，所述第五晶体管的控制端与所述第二节点连接，所述第五晶体管的第一端用于接收所述第二电源信号，所述第五晶体管的第二端为所述第三输出单元的输出端；

可选地，所述第四输出单元包括第六晶体管和第二电容，所述第六晶体管的控制端与所述第三节点连接，所述第六晶体管的第一端与所述第三输出单元的输出端连接，所述第六晶体管的第二端用于接收所述第一电源信号；所述第二电容的第一端与所述第六晶体管的控制端连接，所述第二电容的第二端与所述第六晶体管的第二端连接。

9.一种栅极驱动电路，包括多个级联的如权利要求1至8中任一项所述的驱动控制电路；其中，

第一级驱动控制电路的信号输入端与起始信号线电连接，第i+1级驱动控制电路的信号输入端与第i级驱动控制电路的第一输出端电连接，其中，i为大于0的整数。

10.一种显示面板，其特征在于，包括如权利要求9所述的栅极驱动电路。