CN117858564A - 显示面板及显示装置 - Google Patents

Abstract

本公开的实施例提供了一种显示面板及显示装置，涉及显示技术领域，用于改善连接信号线与GOA信号线负载增大的问题。该显示面板具有显示区、第一边框区、第二边框区和绑定区，第一边框区包括拐角区。显示面板包括还包括：多个像素驱动电路、多个栅极驱动电路、多个GOA信号线组和多个连接信号线组。GOA信号线组经由拐角区延伸至绑定区。一个连接信号线组与至少一行像素驱动电路电连接，且与多个栅极驱动电路电连接。同一连接信号线组中：一部分连接信号线位于第一源漏金属层，另一部分连接信号线位于第二源漏金属层。在拐角区内：相邻的连接信号线组和GOA信号线组在衬底基板上的正投影之间具有第一间距。上述显示面板用于显示图像。

Description

显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

OLED(Organic Light Emitting Diode，有机电致发光二极管)显示装置由于具有自发光、响应速度快、亮度高、全视角、可柔性显示等一系列优点，因而成为目前极具竞争力和发展前景的显示装置之一。

发明内容

本公开的实施例的目的在于提供一种显示面板及显示装置，用于改善连接信号线与GOA信号线负载增大的问题。

为达到上述目的，本公开的实施例提供了如下技术方案：

一方面，提供一种显示面板。

所述显示面板具有显示区、第一边框区、第二边框区和绑定区，所述第一边框区包括拐角区。沿第一方向上，所述第一边框区位于所述显示区的至少一侧，沿第二方向上，所述第二边框区位于所述显示区的一侧，且所述绑定区位于所述第二边框区远离所述显示区的一侧。其中，所述第一方向和所述第二方向交叉。所述显示面板包括衬底基板、多个像素驱动电路、多个栅极驱动电路、多个GOA信号线组和多个连接信号线组。所述多个像素驱动电路位于所述显示区的所述衬底基板上，所述多个栅极驱动电路位于所述第一边框区的所述衬底基板上。一个所述GOA信号线组与一个所述栅极驱动电路电连接，所述GOA信号线组沿所述第一边框区延伸，并经由所述拐角区延伸至所述绑定区。所述多个连接信号线组位于所述第一边框区，一个所述连接信号线组与至少一行所述像素驱动电路电连接，且与所述多个栅极驱动电路电连接。所述连接信号线组包括多条连接信号线，同一所述连接信号线组中：一部分所述连接信号线位于所述第一源漏金属层，另一部分所述连接信号线位于所述第二源漏金属层。其中，所述第一源漏金属层位于所述衬底基板和所述第二源漏金属层之间。在所述拐角区内：相邻的所述连接信号线组和所述GOA信号线组在所述衬底基板上的正投影之间具有第一间距。

上述显示面板中，通过将连接信号线组中的多条连接信号线异层设置于第一源漏金属层和第二源漏金属层中，不仅可以增加相邻的连接信号线与GOA信号线之间沿拐角区指向显示区的方向上的间距，还可以增加连接信号线与GOA信号线在垂直衬底基板的方向上的间距，以改善连接信号线与GOA信号线负载增大的问题，提高显示面板的显示均一性，提高显示面板的显示效果。

在一些实施例中，所述第一间距的大于或等于1.5μm。

在一些实施例中，所述显示面板还包括栅金属层，所述栅金属层位于所述衬底基板和所述第一源漏金属层之间；所述GOA信号线组位于所述栅金属层。在所述拐角区内：沿多条所述连接信号线排布的方向，同一个所述连接信号线组中最靠近所述GOA信号线组的所述连接信号线位于所述第二源漏金属层。

在一些实施例中，同一个所述连接信号线组中：沿所述第二方向上，多条连接信号线交替设置于所述第二源漏金属层和第一源漏金属层。

在一些实施例中，所述显示面板还包括栅金属层和第三源漏金属层，所述栅金属层位于所述衬底基板和所述第一源漏金属层之间，所述GOA信号线组位于所述栅金属层。所述第三源漏金属层位于所述第二源漏金属层背离所述第一源漏金属层的一侧，同一个所述连接信号线组中：再一部分所述连接信号线位于所述第三源漏金属层。

在一些实施例中，在所述拐角区内：沿多条所述连接信号线排布的方向上，同一个所述连接信号线组中最靠近所述GOA信号线组的所述连接信号线位于所述第三源漏金属层。

在一些实施例中，沿多条所述连接信号线排布的方向上，同一个所述连接信号线组中，多条所述连接信号线交替设置于所述第三源漏金属层、第二源漏金属层和第一源漏金属层。

在一些实施例中，同一所述连接信号线组中：沿多条所述连接信号线排布的方向上，相邻两条所述连接信号线之间的最小间距的取值范围为0.8μm～1.2μm。

在一些实施例中，位于所述第一源漏金属层中的所述连接信号线为第一种连接信号线，位于所述第二源漏金属层中所述连接信号线为第二种连接信号线，位于所述第三源漏金属层中的所述连接信号线为第三种连接信号线。在所述拐角区内：相邻的所述第三种连接信号线和所述第一种连接信号线之间的最小间距，小于或等于相邻的所述第三种连接信号线和所述第二种连接信号线之间的最小间距。

在一些实施例中，同一个所述第一信号线组中的多条第一信号线中包括：多条初始化信号线和多条栅极信号线。在所述拐角区内：同一个所述连接信号线组中，与所述初始化信号线电连接的所述连接信号线，位于与所述栅极信号线电连接的连接信号线靠近所述GOA信号线组的一侧。

在一些实施例中，所述显示面板还包括栅金属层，所述栅金属层位于所述衬底基板和所述第一源漏金属层之间；所述GOA信号线组位于所述栅金属层。所述栅金属层包括第一栅金属层和第二栅金属层，所述第一栅金属层位于所述衬底基板和所述第二栅金属层之间。所述GOA信号线组包括多条GOA信号线，在所述拐角区内：沿多条所述GOA信号线排布的方向上，同一个所述GOA信号线组中最靠近所述连接信号线组的所述GOA信号线位于所述第一栅金属层。

在一些实施例中，所述显示面板具有透光区，所述显示区围绕所述透光区。所述显示面板还包括多条数据写入信号线，多条数据写入信号线位于所述显示区，一条所述数据写入信号线与至少一列所述像素驱动电路电连接。多条所述数据写入信号线包括目标信号线，所述目标信号线包括相连接的引线部和绕线部，所述引线部沿所述第二方向延伸，且所述引线部的延伸线与贯穿所述透光区，所述绕线部沿所述透光区的边缘设置，且至少部分所述绕线部延伸至所述显示区外部。

在一些实施例中，所述显示面板还包括发光器件层和辅助电极。所述发光器件层位于所述像素驱动电路背离所述衬底基板的一侧，沿远离所述衬底基板的方向上，所述发光器件层包括阳极层、发光层和阴极层。辅助电极，位于所述显示区的至少一侧，且所述辅助电极与所述阳极层同层，所述辅助电极与所述阴极层电连接。

在一些实施例中，所述辅助电极靠近所述显示区的一侧包括开口，所述开口朝向所述显示区。所述绕线部在所述衬底基板上的正投影中位于所述显示区外部的部分，延伸至所述开口内。

在一些实施例中，所述显示面板还包括虚拟信号线，所述虚拟信号线与所述数据写入信号线同层，且所述虚拟信号线在衬底基板上的正投影，位于相邻的所述目标信号线的绕线部和所述辅助电极在所述衬底基板上的正投影之间。

另一方面，提供一种显示装置。所述显示装置包括：盖板和如上述任一实施例所述的显示面板，所述盖板位于所述显示面板的出光侧。

上述显示装置具有与上述一些实施例中提供的显示面板相同的结构和有益技术效果，在此不再赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为根据一些实施例的显示装置的结构图；

图2为根据一些实施例的显示装置的电路结构图；

图3为根据一些实施例的显示面板的整体结构图；

图4为根据一些实施例的显示面板的膜层结构图；

图5为根据一些实施例的像素驱动电路的等效电路图；

图6为根据一些实施例的显示面板的局部结构图；

图7为根据一些实施例的栅极驱动电路的等效电路图；

图8A为根据另一些实施例的显示面板的局部结构图；

图8B为图8A中E-E’向的一种剖面图；

图9为图8A中M1的局部放大图；

图10为图8A中M2的局部放大图；

图11A为根据又一些实施例的显示面板的局部结构图；

图11B为图11A中F-F’向的一种剖面图；

图12为图11A中M3的局部放大图；

图13A为根据一些实施例的拐角区的结构图；

图13B为图13A中J-J’向的一种剖面图；

图14为图3中W1的局部放大图；

图15为根据另一些实施例的显示面板的剖面结构图；

图16为根据另一些实施例的显示面板的膜层结构图；

图17为根据又一些实施例的显示面板的膜层结构图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。术语“耦接”例如表明两个或两个以上部件有直接物理接触或电接触。术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。

应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层的厚度和区域的面积。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

图1为根据一些实施例的显示装置的结构图。请参阅图1所示，本公开的一些实施例提供了一种显示装置200，该显示装置200包括显示面板100。

示例性的，显示装置200还包括框架、盖板，以及其他电子配件等。其中，盖板位于显示面板100的出光侧，起到保护显示面板100的作用。

示例性的，显示装置200可以为电致发光显示装置或光致发光显示装置。在该显示装置为电致发光显示装置的情况下，电致发光显示装置可以为有机电致发光二极管(Organic Light Emitting Diode，简称OLED)或量子点电致发光显示装置(Quantum DotLight Emitting Diodes，简称QLED)。在该显示装置为光致发光显示装置的情况下，光致发光显示装置可以为量子点光致发光显示装置。

示例性的，上述显示装置200可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何显示装置。更明确地说，预期所述实施例的显示装置可实施应用在多种电子中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

图2为根据一些实施例的显示装置的电路结构图。

在一些实施例中，如图2所示，显示装置200可以包括显示面板100，显示装置200还可以包括与显示面板100耦接的驱动控制电路210。驱动控制电路210被配置为向显示面板100提供电信号。

示例性的，驱动控制电路210可以包括：数据驱动电路201(也可以称为源极驱动器，Source Driver IC)，数据驱动电路201被配置为向显示面板100提供数据驱动信号(也称为数据信号)。驱动控制电路210还可以包括与数据驱动电路201耦接的时序控制电路202(也可以称为时序控制器，Timer Control Register，简称为TCON)等。

在一些实施例中，驱动控制电路210还可以包括栅极驱动电路110。在另一些实施例中，栅极驱动电路110可以集成在显示面板100中，也可以说，显示面板100可以包括栅极驱动电路110。由于栅极驱动电路110设置在显示面板100上，因此，栅极驱动电路110也可以称为GOA(Gate Driver on Array，设置在阵列基板上的栅极驱动电路)。其中，下文以栅极驱动电路110设置在显示面板100上为例进行介绍。

具体地，时序控制电路202可以与栅极驱动电路110耦接，还可以与数据驱动电路201耦接。时序控制电路202可以被配置为接收显示信号，显示信号例如包括电源信号、视频图像信号、通信信号(例如IIC通信协议对应的信号)、以及模式控制信号(例如测试模式对应的模式控制信号，或者正常显示模式对应的模式控制信号)等。其中，视频图像信号例如是MIPI(Mobile Industry Processor Interface，移动行业处理器接口)信号、LVDS(Low-Voltage Differential Signaling，低电压差分信号)信号。视频图像信号可以包括：图像数据和时序控制信号。图像数据例如包括多个子像素的像素数据，像素数据可以是RGB数据等。时序控制信号例如包括数据能使信号(Data Enable，可以简称为DE)、行同步信号(Hsync，可以简称为HS)、场同步信号(Vsync，可以简称为VS)。

时序控制电路202还可以被配置为响应于显示信号，向数据驱动电路201输出第一控制信号和图像数据，向栅极驱动电路110输出第二控制信号。其中，第一控制信号被配置为控制数据驱动电路201的工作时序，第二控制信号被配置为控制栅极驱动电路110的工作时序。

数据驱动电路201可以被配置为将接收到的图像数据转换成显示面板100中的多个子像素P(将在下文进行说明)的数据信号，并按照第一控制信号确定的工作时序将数据信号输出至相应子像素P中的像素驱动电路Q(将在下文进行说明)。栅极驱动电路110被配置为按照第二控制信号确定的工作时序将扫描信号输出至多个子像素P中的像素驱动电路Q。

图3为根据一些实施例的显示面板的整体结构图。

本公开的一些实施例提供了一种显示面板100，如图3所示，显示面板100包括显示区(英文全称：Active Area，简称AA区；也可称为有效显示区)AA、第一边框区SA1、第二边框区SA2和绑定区BB。沿第一方向X，第一边框区SA1位于显示区AA的至少一侧，沿第二方向Y，第二边框区SA2位于显示区AA的一侧，且绑定区BB位于第二边框区SA2远离显示区AA的一侧。其中，第一方向X和第二方向Y交叉。

在一些示例中，第一方向X和第二方向Y可以近似垂直设置，此时，第一方向X与第二方向Y之间的夹角大约等于90°。例如，第一方向X与第二方向Y之间的夹角可以为85°、90°或95°。

在一些示例中，第一边框区SA1还包括至少一个拐角区R，第一边框区SA1靠近第二边框区SA2一侧的拐角区R的边界与第二边框区SA2的边界相邻。示例性的，沿第二方向Y上，第一边框区SA1的两侧均包括拐角区R。

如图3所示，显示面板100可以包括多个子像素P，多个子像素P设置于显示区AA，其中，多个子像素可以阵列排布。

显示面板100包括设置在显示区AA中的多个子像素P。通过多个子像素P发射的光，显示面板100可以在显示区AA中显示预定的图像。具体地，多个子像素P可以包括发光颜色不同的多个子像素。示例性地，多个子像素P包括第一子像素、第二子像素以及第三子像素。第一子像素、第二子像素和第三子像素分别发射三基色光，例如，第一子像素可以发射红光，第二子像素可以发射绿光，第三子像素可以发射蓝光。

在另外一些示例中，显示面板100还可以包括白色子像素。

如图3所示，一个子像素P可以包括发光器件O和用于驱动该发光器件O发光的像素驱动电路Q。

其中，发光器件O可以是有机发光二极管OLED、量子点发光二极管QLED、发光二极管LED和液晶发光器件中的一种，但不限于此。本公开的实施例对发光器件的种类不作限制，即，发光器件O可以是任何其他发光器件(例如通过放电发光的发光器件)，只要它们能发射光线，使得显示面板100可以显示画面即可。

图4为根据一些实施例的显示面板的膜层结构图。

结合图3和图4所示，显示面板100包括衬底基板10，以及位于衬底基板10一侧的驱动电路层20和发光器件层30。

在一些示例中，衬底基板10可以为柔性衬底。示例性的，衬底基板10的材料可以为有机材料。例如，衬底基板10的材料可以为聚酰亚胺(Polyimide，简称：PI)、聚碳酸酯(Polycarbonate，简称：PC)或者聚氯乙烯(Polyvinyl Chloride，简称：PVC)中的任一个。

在另一些示例中，衬底基板10可以为刚性衬底。示例的，该刚性衬底可以为玻璃衬底或PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)衬底等。

驱动电路层20包括多个像素驱动电路Q(如图3所示)，多个像素驱动电路Q在显示区AA内呈多行多列排布。其中，沿第一方向X排列成一排的像素驱动电路Q称为一个像素驱动电路行，沿第二方向Y排列成一排的像素驱动电路Q称为一个像素驱动电路列。

发光器件层30位于驱动电路层20背离衬底基板10的一侧。也即，发光器件层30位于多个像素驱动电路Q背离衬底基板10的一侧。发光器件层30包括多个发光器件O(如图3所示)。多个发光器件O与多个像素驱动电路Q电连接。

在一些示例中，上述多个像素驱动电路Q和多个发光器件O可以一一对应电连接。在另一些示例中，一个像素驱动电路Q可以与多个发光器件O电连接，或者，多个像素驱动电路Q可以与一个发光器件O电连接。

下面，本公开以一个像素驱动电路Q与一个发光器件O电连接为例，对显示面板100的结构进行示意性说明。

在一些示例中，显示面板100还包括封装层40，封装层40位于发光器件层30背离驱动电路层20的一侧。封装层40能够覆盖发光器件层30中的多个发光器件O，将发光器件O包覆起来，以防止外界环境中的水汽和氧气进入显示面板100内，损伤发光器件O中的有机材料，造成显示面板100的寿命缩短。

此外，驱动电路层20中还可以包括多种信号线。示例性的，如图3所示，信号线可以包括数据线Dt、第一电源信号线Vdd、第一扫描信号线G-N、第二扫描信号线G-P、发光控制信号线Em、第一复位信号线Rst-P、第二复位信号线Rst-H、第一初始化信号线(图3中未示出)Vt1、第二初始化信号线(图3中未示出)Vt2以及第三初始化信号线(图3中未示出)Vt3等。上述的多个信号线可以与像素驱动电路Q电连接，以此为像素驱动电路Q提供其所需要的信号。

示例性的，数据线Dt被配置为提供数据写入信号、第一电源信号线Vdd被配置为提供第一电源信号、第一扫描信号线G-N被配置为提供第一扫描信号、第二扫描信号线G-P被配置为提供第二扫描信号、发光控制信号线Em被配置为提供使能信号、第一复位信号线Rst-P被配置为提供第一复位信号、第二复位信号线Rst-H被配置为提供第二复位信号、第一初始化信号线被配置为提供第一初始化信号、第二初始化信号线被配置为提供第二初始化信号，以及第三初始化信号线被配置为提供第三初始化信号。

其中，第一扫描信号线G-N、第二扫描信号线G-P、发光控制信号线Em、第一复位信号线Rst-P、第二复位信号线Rst-H、第一初始化信号线(图3中未示出)Vt1、第二初始化信号线(图3中未示出)Vt2以及第三初始化信号线(图3中未示出)Vt3为沿第一方向X延伸的信号线。数据线Dt和第一电源信号线Vdd为沿第二方向Y延伸的信号线。

在一些实施例中，像素驱动电路Q中包括多个晶体管。在一些实施例中，本公开中的像素驱动电路Q的结构包括多种，可以根据实际需要选择设置。例如，像素驱动电路的结构可以包括“2T1C”、“6T1C”、“7T1C”、“6T2C”、“7T2C”或“8T1C”等。此处，“T”表示为薄膜晶体管，位于“T”前面的数字表示为薄膜晶体管的数量；“C”表示为存储电容器C，位于“C”前面的数字表示为存储电容器C的数量。以下以“8T1C”的像素驱动电路为例做介绍。

图5为根据一些实施例的像素驱动电路的等效电路图。

请参阅图5，像素驱动电路Q包括：第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7、第三复位晶体管T8和存储电容器Cst。

其中，第一复位晶体管T1的栅极g1电连接于第一复位信号线Rst-P，第一复位晶体管T1的第一极s1电连接于第一初始化信号线Vt1，第一复位晶体管T1的第二极d1电连接于第三节点N3。

补偿晶体管T2的栅极g2电连接于第一扫描信号线G-N，补偿晶体管T2的第一极s2电连接于第三节点N3，补偿晶体管T2的第二极d2电连接于第一节点N1。

驱动晶体管T3的栅极g3电连接于第一扫描信号线G-N，驱动晶体管T3的第一极s3电连接于第二节点N2，驱动晶体管T3的第二极d3电连接于第三节点N3。

数据写入晶体管T4的栅极g4电连接于第二扫描信号线G-P，数据写入晶体管T4的第一极s4电连接于数据写入信号线Dt，数据写入晶体管T4的第二极d4电连接于第二节点N2。

第一发光控制晶体管T5的栅极g5电连接于发光控制信号线Em，第一发光控制晶体管T5的第一极s5电连接于第一电源信号线Vdd，第一发光控制晶体管T5的第二极d5电连接于第二节点N2。

第二发光控制晶体管T6的栅极g6电连接于发光控制信号线Em，第二发光控制晶体管T6的第一极s6电连接于第三节点N3，第二发光控制晶体管T6的第二极d6电连接于发光器件O的阳极。

第二复位晶体管T7的栅极g7电连接于第二复位信号线Rst-H，第二复位晶体管T7的第一极s7电连接于第二初始化信号线Vt2，第二复位晶体管T7的第二极d7电连接于发光器件O的阳极以及第二发光控制晶体管T6的第二极d6。

第三复位晶体管T8的栅极g8电连接于第二复位信号线Rst-H，第三复位晶体管T8的第一极s8电连接于第三初始化信号线Vt3，第三复位晶体管T8的第二极d8电连接于第二节点N2。

存储电容器Cst的第一极电连接于第一节点N1，第二极电连接于第一电源信号线Vdd。

发光器件O的阴极电连接于第二电源信号线Vss，第二电源信号线Vss被配置为提供第二电源信号。

在一些示例中，第一电源信号线Vdd所提供的第一电源信号的电压高于第二电源信号线Vss所提供的第二电源信号的电压。

在一些示例中，补偿晶体管T2可以为N型晶体管，第一复位晶体管T1、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7和第三复位晶体管T8可以为P型晶体管。

在一些示例中，补偿晶体管T2可以为氧化物晶体管，而氧化物晶体管可以为N型晶体管，而其他晶体管可以为LTPS(Low Temperature Poly Silicon，低温多晶硅)晶体管，LTPS晶体管可以为P型晶体管。

其中，N型晶体管在栅极接收到高电压信号的情况下打开，而P型晶体管在栅极接收到低电压信号的情况下打开。需要说明的是，上述提到的“高电压信号”和“低电压信号”是通俗说法，一般来说，N型晶体管的打开条件为栅源电压差大于其阈值电压，即N型晶体管的栅极电压大于其源极电压与其阈值电压之和，N型晶体管的阈值电压为正值，则称使得N型晶体管打开的栅极电压信号为高电压信号，P型晶体管的打开条件为栅源电压差的绝对值大于其阈值电压，P型晶体管的阈值电压为负值，即P型晶体管的栅极电压小于其源极电压与其阈值电压之和，则称使得P型晶体管打开的栅极电压信号为低电压信号，其中，“高电压信号”的电压大于“低电压信号”的电压。

在另一些示例中，上述多个晶体管可以均为P型晶体管，而在其他的一些示例中，上述多个晶体管可以均为N型晶体管。其中，图5以补偿晶体管T2为N型晶体管，而其他的晶体管为P型晶体管为例进行示意。

图6为根据一些实施例的显示面板的局部结构图。其中，图6可以对应图3中显示面板100左下角U位置处的局部结构图，为了清晰表示各个信号线的结构，并未示意出栅极驱动电路。具体的，如图6所示，沿第一方向X上，栅极驱动电路可以位于信号线背离子像素P的一侧，也就是说，栅极驱动电路可以位于信号线的左侧。

需要说明的是，图6中以拐角区R中U位置处走线对应的三行像素驱动电路Q为了进行示意。但是，并不表示拐角区R位置处走线仅对应三行像素驱动电路Q。也即，拐角区R位置处走线可以对应三行以上像素驱动电路Q。本公开实施例不限制于此。

结合图3、图5和图6所示，驱动电路层20中还包括多个栅极驱动电路110、多个第一信号线组21、多个GOA信号线组22和多个连接信号线组23。多个第一信号线组21位于显示区AA，一个第一信号线组21与一行像素驱动电路Q电连接，第一信号线组21包括沿第一方向X延伸，第二方向Y排布的多条第一信号线211。

示例性的，一个第一信号线组21中的多条第一信号线211可以包括：第一扫描信号线G-N、第二扫描信号线G-P、发光控制信号线Em、第一复位信号线Rst-P、第二复位信号线Rst-H、第一初始化信号线Vt1、第二初始化信号线Vt2以及第三初始化信号线Vt3等。其中，第一信号线组21中第一扫描信号线G-N、第二扫描信号线G-P、发光控制信号线Em、第一复位信号线Rst-P、第二复位信号线Rst-H可以划分为栅极信号线，而第一初始化信号线Vt1、第二初始化信号线Vt2以及第三初始化信号线Vt3可以划分为初始化信号线。

其中，图6可以为图3中显示面板100左下角U位置处的局部结构图，所以并未示意出用于连接位于显示面板100右下角位置处的栅极驱动电路中的发光控制信号线Em和第二复位信号线Rst-H。但是，显示面板100右下角位置处的结构图与图6相似，可以将图6中第一复位信号线Rst-P替换为发光控制信号线Em，以及将第一扫描信号线G-N替换为第二复位信号线Rst-H。

多个栅极驱动电路110位于第一边框区SA1。其中，多个栅极驱动电路110可以沿第一方向X排布。但是，本公开实施例不限制于此。

图7为根据一些实施例的栅极驱动电路的等效电路图。

在一些示例中，结合图3和图7所示，栅极驱动电路110包括多个级联的移位寄存器101。移位寄存器101可以包括输入信号端Input、第一时钟控制信号端CLK、第二时钟控制信号端CLKB、输出信号端Output、复位信号端Reset和低电平电源信号端VGL。

多个GOA信号线组22位于第一边框区SA1。GOA信号线组22包括多条GOA信号线221。一个GOA信号线组22中的每条GOA信号线221的一端与一个栅极驱动电路110电连接，且该GOA信号线组22中的每条GOA信号线221的另一端经由拐角区R延伸至绑定区BB。

其中GOA信号线组22中的任一条信号线221可以沿第一边框区SA1延伸，以实现GOA信号线221依次经过第一边框区SA1、第二边框区SA2至绑定区BB(如图3所示)，可以与位于绑定区BB内的电路电连接。

示例性的，一个GOA信号线组22中的多条GOA信号线221可以包括第一时钟信号线LCLK、第二时钟信号线LCLKB、起始触发信号线STV、低电平电源信号线LVGL、复位信号线LReset。但是，本公开实施例不限制于此。例如，一个GOA信号线组22除了上述各个信号线，还可以包括一个输出检测信号线221b，用于检测具有该输出检测信号线221b的GOA信号线组22所电连接的栅极驱动电路110是否合格。

一个GOA信号线组22中的每条GOA信号线的一端与一个栅极驱动电路110电连接。具体的，一个GOA信号线组22中：第一时钟信号线LCLK可以与移位寄存器101的第一时钟控制信号端CLK电连接，第二时钟信号线LCLKB可以与移位寄存器101的第二时钟控制信号端CLKB电连接，起始触发信号线STV可以与移位寄存器101的输入信号端Input电连接，低电平电源信号线LVGL可以与移位寄存器101的低电平电源信号端VGL电连接，以及复位信号线LReset可以与移位寄存器101的复位信号端Reset电连接。

也就是说，一个GOA信号线组22中的第一时钟信号线LCLK、第二时钟信号线LCLKB、起始触发信号线STV、低电平电源信号线LVGL、复位信号线LReset均会在拐角区R中经过，以实现一个GOA信号线组22中的多条GOA信号线221可以与位于绑定区BB内的电路电连接，以驱动栅极驱动电路110生成扫描信号至像素驱动电路。

另外，显示面板100的第一边框区SA1内还可以设有多条初始化信号线总线，初始化信号线总线也可以沿第一边框区SA1延伸，以实现初始化信号线总线依次经过第一边框区SA1、第二边框区SA2至绑定区BB(如图3所示)。

其中，多条初始化信号线总线可以包括第一初始化信号总线、第二初始化信号线总线以及第三初始化信号总线。第一初始化信号总线与第一信号线组21中第一初始化信号线对应连接，第二初始化信号总线与第一信号线组21中第二初始化信号线对应连接，第三初始化信号总线与第一信号线组21中第三初始化信号线对应连接。

结合图3、图5和图6所示，多个连接信号线组23位于第一边框区SA1。其中，一个连接信号线组23可以包括多条连接信号线231。一个连接信号线组23，与至少一行像素驱动电路Q电连接，且与多个栅极驱动电路Q电连接。

基于此，可以利用连接信号线组23将多个栅极驱动电路110与像素驱动电路Q电连接，以利用驱动栅极驱动电路110提供的扫描信号驱动像素驱动电路。

在一些示例中，连接信号线组23可以通过第一信号线组21与像素驱动电路Q电连接。基于此，相当于利用连接信号线231间接将位于显示区AA内的第一信号线211延长至第一侧边框SA1，以便于位于显示区AA内的第一信号线211与第一侧边框SA1内的器件进行电连接。

针对一个连接信号线组23，与至少一行像素驱动电路Q电连接，且与多个栅极驱动电路Q电连接，可以包括以下两种情况：

第一种：一个连接信号线组23，可以与多行像素驱动电路Q电连接，且与多个栅极驱动电路Q电连接。此时，可以利用多个栅极驱动电路110同时驱动多行像素驱动电路Q。

基于此，一个连接信号线组23可以通过与多个第一信号线组21电连接，以实现与多行像素驱动电路Q电连接。也即，相当于连接信号线组23中的一条连接信号线231，与多个第一信号线组21中同一种第一信号线211电连接。

示例性的，连接信号线组23中的一条连接信号线231，可以与多个第一信号线组21中的第一扫描信号线G-N电连接，以实现栅极驱动电路110将第一扫描信号经由连接信号线231和第一扫描信号线G-N，传输至像素驱动电路Q内的部分晶体管的控制极。

第二种，一个连接信号线组23，可以与一行像素驱动电路Q电连接，且与多个栅极驱动电路Q电连接。此时，可以利用多个像素驱动电路Q驱动该行像素驱动电路Q。

基于此，一个连接信号线组23可以通过一个第一信号线组21与一行像素驱动电路Q电连接。也即，相当于连接信号线组23中的一条连接信号线231与一个第一信号线组21中的第一信号线231电连接。

示例性的，连接信号线组23中的一条连接信号线231，可以与一个第一信号线组21中的第一扫描信号线G-N电连接，以实现栅极驱动电路110将第一扫描信号经由连接信号线231和第一扫描信号线G-N，传输至像素驱动电路Q内的部分晶体管的控制极。

需要说明的是，同一个第一信号线组21中的多条第一信号线211可以分为栅极信号线和初始化信号线。与该第一信号线组21电连接的连接信号线组23中的多条连接信号线231也可以划分为与栅极连接信号线和初始化连接信号线电连接的两种连接信号线。

其中，连接信号线组23中的栅极连接信号线用于连接第一信号线组21中第一信号线211(栅极信号线)和栅极驱动电路110，而连接信号线组23中的初始化连接信号线用于连接第一信号线组21中第一信号线211(初始化信号线)和初始化信号走线。

示例性的，连接信号线组23中一条栅极连接信号线(连接信号线231)的一端与栅极驱动信号线(第一信号线211)电连接，以及利用该条栅极连接信号线(连接信号线231)的另一端与位于第一边框区SA1的一个栅极驱动电路110的移位寄存器101的输出端Output电连接。以实现栅极驱动电路110将扫描信号输出至多个子像素P中的像素驱动电路Q。

例如，当第一信号线211为第一扫描信号线G-N时，可以利用连接信号线231将第一扫描信号线G-N，与多个栅极驱动电路110中与第一扫描信号线G-N对应的栅极驱动电路Q电连接，以实现栅极驱动电路110将第一扫描信号经由连接信号线231和第一扫描信号线G-N，传输至像素驱动电路Q内的部分晶体管的控制极。

示例性的，连接信号线组23中一条初始化连接信号线(连接信号线231)的一端与初始化信号线(第一信号线211)电连接，以及利用该条初始化连接信号线(连接信号线231)的另一端与位于第一边框区SA1的初始化信号总线电连接，以实现初始化信号线总线将初始化信号传输至多个子像素P中的像素驱动电路Q。

例如，当第一信号线211为第一初始化信号线Vt1时，可以利用连接信号线231将第一初始化信号线Vt1和第一初始化信号总线电连接，以实现第一初始化信号线总线将第一初始化信号经由连接信号线231和第一初始化信号线Vt1，传输至像素驱动电路Q内的部分晶体管的第一极。

需要说明的是，在一些示例中，位于第一边框区SA1内的连接信号线231可以延伸至显示区AA，与显示区AA内的第一信号线211电连接。或者，在另一些示例中，位于显示区AA内的第一信号线211可以延伸至第一边框区SA1，与位于第一边框区SA1内的连接信号线231电连接。或者，在又一些示例中，连接信号线231与第一信号线211连接位置处于显示区AA与第一边框区SA1的交界处。

一般情况下全部连接信号线231可以同层设置，以便于简化显示面板100的制作工艺。“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。

但是，经由发明人研究发现，由于全部连接信号线231同层设置，为改善相邻两条连接信号线231之间的相互影响，可以设置相邻两条连接信号线231之间的最小间距大于或等于3μm，以增大相邻两条连接信号线231之间的间距，降低二者之间的相互影响。然而，在增大相邻两条连接信号线231之间的间距时，会导致增大全部连接信号线231对拐角区R空间的占用。再由于第一边框区SA1的拐角区R的空间限制，会导致在拐角区R内：GOA信号线221在衬底基板10上的正投影，与第一信号线211在衬底基板10上的正投影有交叠。进而，会导致具有交叠的GOA信号线221与第一信号线211之间形成电容，进而会导致增大GOA信号线221与第一信号线211上的负载。由此，会导致影响经由GOA信号线221传输的信号，和经由第一信号线211传输的信号。最终，会导致影响像素驱动电路Q所接收的信号，影响显示面板100的显示均一性，降低显示面板100的显示效果。

需要说明的是，图3中U位置处为清晰示意出像素驱动电路如何与第一信号线组22和连接信号线组23电连接，仅示意出一行像素驱动电路Q及与其电连接的第一信号线组22和连接信号线组23。但是并不表示实际产品中拐角区R位置处的走线仅对应一行像素驱动电路Q。也即，拐角区R位置处的走线可以对应多行像素驱动电路Q。

图8A为根据另一些实施例的显示面板的局部结构图，图8B为图8A中E-E’向的一种剖面图。其中，图8A可以对应图3中显示面板100左下角U位置处的局部结构图，为了清晰表示各个信号线的结构，并未示意出栅极驱动电路。具体的，如图8A所示，沿第一方向X上，栅极驱动电路可以位于信号线背离像素P的一侧，也就是说，栅极驱动电路可以位于信号线的左侧。

需要说明的是，图8A中以拐角区R中U位置处走线对应的三行像素驱动电路Q为了进行示意。但是，并不表示拐角区R位置处走线仅对应三行像素驱动电路Q。也即，拐角区R位置处走线可以对应三行以上像素驱动电路Q。本公开实施例不限制于此。

基于此，如图8A和图8B所示，本公开一些实施例提供的显示面板100，沿远离衬底基板10的方向上，驱动电路层20包括栅金属层、第一源漏金属层SD1和第二源漏金属层SD2。其中，栅金属层包括第一栅金属层Gate1和第二栅金属层Gate2，第一栅金属层Gate1位于衬底基板10和第二栅金属层Gate2之间。

第一栅金属层Gate1可以包括像素驱动电路Q中至少部分晶体管的控制极，第一栅金属层Gate1还可以用于形成部分信号线。

在一些示例中，第一栅金属层Gate1的材料包括导电金属。该导电金属可以包括铝、铜、钼中的至少一种，本公开不限于此。

第二栅金属层Gate2位于第一栅金属层Gate1远离衬底基板10的一侧。第二栅金属层Gate2可以包括像素驱动电路Q中至少部分晶体管的控制极，第一栅金属层Gate1还可以用于形成部分信号线。

在一些示例中，第二栅金属层Gate2可以与第一栅金属层Gate1材料可以相同。可以理解的是，在另一些示例中，第二栅金属层Gate2可以与第一栅金属层Gate1材料可以不同。本公开的实施例对此不做限制。

在一些示例中，第二栅金属层Gate2可以与第一栅金属层Gate1之间设有栅绝缘层GI。栅绝缘层GI使第二栅金属层Gate2和第一栅金属层Gate1电绝缘。

示例性的，栅绝缘层GI的材料包括氮化硅、氮氧化硅和氧化硅的无机绝缘材料中的任一种。栅绝缘层GI的材料还可以包括二氧化硅，本公开不限于此。

第一源漏金属层SD1位于第二栅金属层Gate2远离第一栅金属层Gate1的一侧。也即，第一源漏金属层SD1位于第二栅金属层Gate2和第二源漏金属层SD2之间。

示例性的，第一源漏金属层SD1的材料可以包括钛(Ti)-铝(Al)-钛(Ti)多层层状复合材料。

示例性的，第一源漏金属层SD1和第二栅金属层Gate2之间设有第一平坦化层PLN1(英文全称：Planarization Layer，英文简称PLN)。第一平坦化层PLN1可以使第一源漏金属层SD1和第二栅金属层Gate2电绝缘。

示例性的，第一平坦化层PLN1的材料一般为有机材料。例如，第一平坦化层PLN1的材料可包括聚酰亚胺(英文全称：Polyimide，英文简称：PI)、丙烯酸基聚合物或硅基聚合物中至少一种。

第二源漏金属层SD2位于第一源漏金属层SD1远离第二栅金属层Gate2的一侧。

在一些示例中，第二源漏金属层SD2的材料可以与第一源漏金属层SD1的材料相同。或者，在另一些示例中，第二源漏金属层SD2的材料可以与第一源漏金属层SD1的材料不同。本公开的实施例对此不做限制。

在一些示例中，第二源漏金属层SD2和第一源漏金属层SD1之间设有第二平坦化层PLN2。第二平坦化层PLN2使第二源漏金属层SD2和第一源漏金属层SD1电绝缘。

示例性的，第二平坦化层PLN2材料一般为有机材料。例如，第二平坦化层PLN2的材料可包括聚酰亚胺(英文全称：Polyimide，英文简称：PI)、丙烯酸基聚合物或硅基聚合物中至少一种。

由于源漏金属层(第一源漏金属层SD1和第二源漏金属层SD2)的材料与栅金属层(第一栅金属层Gate1和第二栅金属层Gate2)的材料不同，源漏金属层(第一源漏金属层SD1和第二源漏金属层SD2)的材料可以包括钛(Ti)-铝(Al)-钛(Ti)多层层状复合材料，可以使得形成在源漏金属层上的信号线的电阻较小，以使所形成的信号线具有较小的阻抗。

基于此，可以将连接信号线组23中的连接信号线231形成在源漏金属层中，以降低连接信号线231的阻抗，降低对连接信号线231上所传输的信号的损耗。并且，将同一连接信号线组23中：一部分连接信号线231位于第一源漏金属层SD1，另一部分连接信号线231位于第二源漏金属层SD2。

需要说明的是，各个连接信号线组23中同一种连接信号线231同层设置，可以设置不同种连接信号线231异层设置。例如，各个连接信号线组23中与第一扫描信号线G-N电连接的连接信号线231同层设置，或者，各个连接信号线组23中与第一复位信号线Rst-P电连接的连接信号线231同层设置。而各个连接信号线组23中与第一扫描信号线G-N电连接的连接信号线231，与连接信号线组23中与第一复位信号线Rst-P电连接的连接信号线231异层设置。

进一步设置，如图9所示，图9为图8A中M1处的局部放大图，在拐角区R内：相邻的连接信号线组23与GOA信号线组22在衬底基板10上的正投影之间具有第一间距D1。

其中，在拐角区R内：沿多条连接信号线231排布的方向上，多个连接信号线组23中最靠近GOA信号线组22的连接信号线组23定义为目标连接信号线组23A，目标连接信号线组23A中最靠近GOA信号线组22的连接信号线231定义为目标连接信号线231A。

多个GOA信号线组22中最靠近连接信号线组23中的GOA信号线组22定义为目标GOA信号线组22A，目标GOA信号线组22A中最靠近连接信号线组23中的GOA信号线221定义为目标GOA信号线221A。

在拐角区R内：沿多条连接信号线231排布的方向上，目标连接信号线231A与目标GOA信号线221A相邻设置，目标连接信号线231A与目标GOA信号线221A之间具有第一间距D1。

如此设置，将连接信号线组23中的多条连接信号线231异层设置于第一源漏金属层SD1和第二源漏金属层SD2中，可以减少全部连接信号线231在衬底基板10上的正投影，对拐角区R空间的占用。进而，可以增大连接信号线组23与GOA信号线组22之间的间距，以实现连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠。由此，以改善GOA信号线221与第一信号线211负载增大的问题。

在一些示例中，GOA信号线组22中的多条GOA信号线221可以位于栅金属层中。基于此，将连接信号线组23中的多条连接信号线231异层设置于第一源漏金属层SD1和第二源漏金属层SD2中，还可以增加连接信号线231与GOA信号线221在垂直衬底基板10的方向上的间距，以防止二者之间形成电容，导致增大连接信号线231与GOA信号线221负载的问题。其中，对于GOA信号线组22中的多条GOA信号线221如何分部与栅金属层中，下文将进行详细阐述。

综上所述，本公开实施例提供的显示面板100，通过将连接信号线组23中的多条连接信号线231异层设置于第一源漏金属层SD1和第二源漏金属层SD2中，不仅可以增加相邻的连接信号线231与GOA信号线221之间沿拐角区R指向显示区AA的方向上的间距，还可以增加连接信号线231与GOA信号线221在垂直衬底基板10的方向上的间距，以改善连接信号线231与GOA信号线221负载增大的问题，提高显示面板100的显示均一性，提高显示面板100的显示效果。

在一些示例中，沿多条连接信号线231排布的方向上，连接信号线231的线宽的取值范围为2.4μm～3.5μm。

当连接信号线231的线宽等于或趋近于2.4μm时，连接信号线231的线宽较窄，有利于减少全部连接信号线231在衬底基板10上的正投影，对拐角区R空间的占用。进而，可以增大连接信号线组23与GOA信号线组22之间的间距，以实现连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠。由此，以改善GOA信号线221与第一信号线211负载增大的问题。

当连接信号线231的线宽等于或趋近于3.5μm时，连接信号线231的线宽较宽，可以在满足连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠的情况下，降低连接信号线231的阻抗，以降低连接信号线231对其所传输的信号造成损耗。

在一些示例中，沿多条连接信号线231排布的方向上，连接信号线231的线宽的取值范围为2.8μm～3.2μm。

沿多条连接信号线231排布的方向上，连接信号线231的线宽在2.8μm～3.2μm范围内时，可以既满足连接信号线231对其阻抗的需求，又实现连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠。

示例性的，沿多条连接信号线231排布的方向上，连接信号线231的线宽大约为2.4μm、2.5μm、2.6μm、2.8μm、3μm、3.2μm、3.3μm、3.4μm或3.5μm中任一种。但是，本公开实施例不限制于此。

需要说明的是，以连接信号线231的线宽大约为3μm为例进行介绍。由于存在一定的不可控的误差(如制作工艺误差、设备精度、测量误差等)，当连接信号线231的线宽在±10％×3μm范围内浮动时，也可以认为连接信号线231的线宽大小满足等于3μm。

在一些实施例中，结合图8A、图8B和图9所示，在拐角区R内：沿多条连接信号线231排布的方向上，连接信号线组23在衬底基板10上的正投影，与GOA信号线组22在衬底基板10上的正投影之间的第一间距D1大于或等于1.5μm。

也即，在拐角区R内：沿多条连接信号线231排布的方向上，目标连接信号线231A与目标GOA信号线221A相邻设置，目标连接信号线231A与目标GOA信号线221A之间的最小间距为第一间距D1，且第一间距D1大于或等于1.5μm。

当第一间距D1等于或趋近于1.5μm时，可以使在拐角区R内的目标连接信号线231A在衬底基板10上的正投影，与目标GOA信号线221A在衬底基板10上的正投影无交叠，且目标连接信号线231A与目标GOA信号线221A之间的间距较大，以改善二者之间形成电容，导致增大连接信号线231与GOA信号线221负载的问题。由此，提高显示面板100的显示均一性，提高显示面板100的显示效果。

在一些示例中，在拐角区R内：沿多条连接信号线231排布的方向上，连接信号线组23在衬底基板10上的正投影，与GOA信号线组22在衬底基板10上的正投影之间具有第一间距D1小于或等于45μm。

也即，在拐角区R内：沿多条连接信号线231排布的方向上，目标连接信号线231A与目标GOA信号线221A相邻设置，目标连接信号线231A与目标GOA信号线221A之间的最小间距为第一间距D1，且第一间距D1于或等于45μm。

当第一间距D1小于或等于45μm时，可以增大目标连接信号线231A与目标GOA信号线221A之间的最小间距，同时满足显示面板100对拐角区R尺寸的需求。

在一些示例中，第一间距D1的取值范围为1.5μm～45μm。当第一间距D1的取值范围在1.5μm～45μm范围内时，既可以使在拐角区R内的目标连接信号线231A在衬底基板10上的正投影，与目标GOA信号线221A在衬底基板10上的正投影无交叠，且目标连接信号线231A与目标GOA信号线221A之间的间距较大，又可以满足显示面板100对拐角区R尺寸的需求。

在另一些示例中，第一间距D1的取值范围为5μm～45μm。或者，在又一些示例中，第一间距D1的取值范围为10μm～45μm。可以理解的是，针对第一间距D1的尺寸限定，可以在满足显示面板100对拐角区R尺寸的需求的情况下，尽量增大第一间距D1的大小，以改善连接信号线231与GOA信号线221负载增大的问题。由此，提高显示面板100的显示。

示例性的，第一间距D1大约为1.5μm、3μm、5μm、8μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm或45μm中任一种。但是，本公开实施例不限制于此。

需要说明的是，以第一间距D1大约为3μm为例进行介绍。由于存在一定的不可控的误差(如制作工艺误差、设备精度、测量误差等)，第一间距D1在±10％×3μm范围内浮动时，也可以认为第一间距D1大小满足等于3μm。

图10为图8A中M2的局部放大图。其中，图10可以为图3中显示面板100左下角U位置处的局部结构图，所以并未示意出用于连接位于显示面板100右下角位置处的栅极驱动电路中的发光控制信号线Em和第二复位信号线Rst-H。但是，显示面板100右下角位置处的结构图与图10相似，可以将图10中第一复位信号线Rst-P替换为发光控制信号线Em，以及将第一扫描信号线G-N替换为第二复位信号线Rst-H。

在一些实施例中，如图8A所示，沿多条连接信号线231排布的方向上，在拐角区R内最靠近显示区AA的连接信号线231，与其相邻像素驱动电路Q之间的最小间距为第二间距D2，且第二间距D2的取值范围为2.5μm～15μm。

当第二间距D2等于或趋近于1.5μm时，可以使连接信号线231与其相邻的像素驱动电路Q之间的间距较小。也即，可以使连接信号线231靠近像素驱动电路Q设置，相当于将连接信号线231向远离GOA信号线组22一侧移动，以增加接信号线231与GOA信号线221在沿拐角区R指向显示区AA之间的间距，改善连接信号线231与GOA信号线221负载增大的问题，以提高显示面板100的显示均一性，提高显示面板100的显示效果。并且，设置第二间距D2等于或趋近于1.5μm，也可以使得连接信号线231与其相邻的像素驱动电路Q之间具有间隙，以防止二者之间出现相互串扰的问题。

当第二间距D2等于或趋近于15μm时，可以使得连接信号线231与其相邻的像素驱动电路Q之间的最小间距较大，以便于更好的防止连接信号线231与其相邻的像素驱动电路Q之间形成耦合电容，而导致影响显示面板100显示效果的问题。并且，当第二间距D2等于或趋近于15μm时，也可以满足拐角区R空间的限制，确保连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠，改善连接信号线231与GOA信号线221负载增大的问题，以提高显示面板100的显示均一性，提高显示面板100的显示效果。

在一些示例中，第二间距D2的取值范围为2.5μm～8μm。当第二间距D2在2.5μm～8μm范围内时，既可以满足增大连接信号线231与GOA信号线221之间的间距，又可以满足连接信号线231与其相邻的像素驱动电路Q之间间距的需求，以提高显示面板100的显示均一性，提高显示面板100的显示效果。

在另一些示例中，第二间距D2的取值范围为2.5μm～3μm。当第二间距D2在2.5μm～3μm范围内时，可以使得连接信号线231紧邻像素驱动电路Q的外围设置，以更好的增大连接信号线231与GOA信号线221之间的间距，又可以满足连接信号线231与其相邻的像素驱动电路Q之间间距的需求，以提高显示面板100的显示均一性，提高显示面板100的显示效果。

示例性的，第二间距D2大约为1.5μm、2μm、2.5μm、3μm、4μm、5μm、8μm、10μm、12μm或15μm中任一种。但是，本公开实施例不限制于此。

需要说明的是，以第二间距D2大约为3μm为例进行介绍。由于存在一定的不可控的误差(如制作工艺误差、设备精度、测量误差等)，第二间距D2在±10％×3μm范围内浮动时，也可以认为第二间距D2大小满足等于3μm。

在一些实施例中，结合图3、图8A和图10所示，同一个第一信号线组21中的多条第一信号线211中包括：多条初始化信号线211A和多条栅极信号线211B。

初始化信号线211A用于传输恒压信号，以向像素驱动电路Q中部分晶体管的第一极传输恒压信号，以对像素驱动电路Q中与该晶体管电连接的节点进行复位。

栅极信号线211B用于传输扫描信号(脉冲信号)，以向像素驱动电路Q中部分晶体管的控制极传输扫描信号，以控制该晶体管的导通或关断。

在拐角区R内：同一个连接信号线组23中，与初始化信号线211A电连接的连接信号线231，位于与栅极信号线211B电连接的连接信号线231靠近GOA信号线221的一侧。

也即，同一个连接信号线组23中，设置用于传输扫描信号的连接信号线231(栅极连接信号线)，位于用于传输恒压信号的连接信号线231(初始化连接信号线)远离GOA信号线组22的一侧。

基于此，可以增大连接信号线组23中连接信号线231(栅极连接信号线)，与GOA信号线221之间的间距，以降低连接信号线231(栅极连接信号线)与GOA信号线221之间形成电容的几率。由此，可以防止连接信号线组23中连接信号线231(栅极连接信号线)与GOA信号线之间形成耦合电容时，对连接信号线231(栅极连接信号线)传输的扫描信号跳变的影响。有利于提高连接信号线组23中连接信号线231(栅极连接信号线)传输的扫描信号的准确性，提高显示面板100的显示效果。

在一些示例中，第一信号线组21中的多条第一信号线211可以包括：第一扫描信号线G-N、第二扫描信号线G-P、发光控制信号线Em、第一复位信号线Rst-P、第二复位信号线Rst-H、第一初始化信号线Vt1、第二初始化信号线Vt2以及第三初始化信号线Vt3等。

其中，第一扫描信号线G-N、第二扫描信号线G-P、发光控制信号线Em、第一复位信号线Rst-P、第二复位信号线Rst-H属于栅极信号线211B，第一初始化信号线Vt1、第二初始化信号线Vt2以及第三初始化信号线Vt3属于初始化信号线211A。

基于此，可以设置第一初始化信号线Vt1、第二初始化信号线Vt2以及第三初始化信号线Vt3三者均位于第一扫描信号线G-N、第二扫描信号线G-P、发光控制信号线Em、第一复位信号线Rst-P、第二复位信号线Rst-H和GOA信号线组22之间。

由此，以降低拐角区R中GOA信号线组22中最靠近连接信号线组23的GOA信号线，与连接信号线组23中最靠近中GOA信号线组22的连接信号线231之间的相互串扰。由此，以提高显示面板100的显示效果。

在一些实施例中，结合图3、图8A和图10所示，沿第一方向X上，第一边框区SA1位于显示区AA的至少一侧，包括以下两种情况。

第一种：第一边框区SA1位于显示区AA的两侧。其中，第一边框区SA1可以位于显示区AA的的左侧，或者，第一边框区SA1可以位于显示区AA的右侧。

第二种：第一边框区SA1可以包括第一子边框区SA11和第二子边框区SA12。沿第一方向X上，显示区AA位于第一子边框区SA11和第二子边框区SA12之间。也即，第一子边框区SA11和第二子边框区SA12相当于分别位于显示区AA的左右两侧，以实现第一边框区SA1位于显示区AA的两侧。其中，第一子边框区SA11靠近第二边框区SA2的一侧包括拐角区R，第二子边框区SA12靠近第二边框区SA2的一侧包括拐角区R。

由于第一连接信号线组21中的每一个栅极信号线211B均需要对应一个栅极驱动电路110，以第一连接信号线组21中包括5条栅极信号线211B为例进行介绍。也即，第一扫描信号线G-N、第二扫描信号线G-P、发光控制信号线Em、第一复位信号线Rst-P、第二复位信号线Rst-H中任一条第一连接信号线211均需要对应一个栅极驱动电路110。换句话说，第一边框区SA1需设置有至少5个栅极驱动电路110。

基于此，可以将5个栅极驱动电路110分散设置于第一子边框区SA11和第二子边框区SA12内，也即将同一个连接信号线组23中的多条连接信号线231分散设置在第一子边框区SA11和第二子边框区SA12内，可以利于缩减沿多条连接信号线231排布的方向上，全部连接信号线231在衬底基板10上的正投影，对拐角区R空间的占用。

进而，可以增大连接信号线组23与GOA信号线组22之间的间距，以实现连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠。由此，以改善GOA信号线221与第一信号线211负载增大的问题。

在一些示例中，第二扫描信号线G-P可以采用双边驱动的方式。也即，第二扫描信号线G-P的一端与一个栅极驱动电路110电连接，第二扫描信号线G-P的另一端与另一个栅极驱动电路110电连接。左侧栅极驱动电路110和右侧栅极驱动电路110各驱动一半的第二扫描信号线G-P，可以提高像素驱动电路Q的充电时间，提高刷频率。

此时，第一边框区SA1需设有6个栅极驱动电路110。其中，6个栅极驱动电路110分别为一个栅极驱动电路111、第二个栅极驱动电路112、第三个栅极驱动电路113、第四个栅极驱动电路114、第五个栅极驱动电路115和第六个栅极驱动电路116。

具体的，第一个栅极驱动电路111与第二扫描信号线G-P的一端电连接，第二个栅极驱动电路112与第二扫描信号线G-P的另一端电连接，第三个栅极驱动电路113与第一复位信号线Rst-P电连接，第四个栅极驱动电路114与第一扫描信号线G-N电连接，第五个栅极驱动电路115与发光控制信号线Em电连接，第六个栅极驱动电路116与第二复位信号线Rst-H电连接。

需要说明的是，每条第一连接信号线(第一扫描信号线G-N、第二扫描信号线G-P、发光控制信号线Em、第一复位信号线Rst-P或第二复位信号线Rst-H)，均通过连接信号线231与其对应的栅极驱动电路110电连接。

针对上述第一边框区SA1内的6个栅极驱动电路110可以设置3个栅极驱动电路110位于第一子边框区SA11内，另外3个栅极驱动电路110位于第二子边框区SA12内。

示例性的，第一子边框区SA11内设有第一个栅极驱动电路111、第三个栅极驱动电路113和第四个栅极驱动电路114，第二子边框区SA12内设有第二个栅极驱动电路112、第五个栅极驱动电路115和第六个栅极驱动电路116。但是，本公开实施例不限制于此。

在一些实施例中，结合图3和图8A所示，GOA信号线组22位于栅金属层。将GOA信号线组22中的多条GOA信号线221形成于栅金属层中，可以便于多条GOA信号线221与栅极驱动电路中移位寄存器中的部分晶体管进行电连接。

其中，其中，对于同一个GOA信号线组22中的多条GOA信号线221在栅金属层的分布，可以包括以下三种设置方式。

第一种：同一个GOA信号线组22中：多条GOA信号线221位于第一栅金属层Gate1。

第二种：同一个GOA信号线组22中：多条GOA信号线221位于第二栅金属层Gate2。

第三种：同一个GOA信号线组22中：多条GOA信号线221分散于第一栅金属层Gate1和第二栅金属层Gate2。

其中，针对同一个GOA信号线组22中的多条GOA信号线221的第三种设置方式，可以将同一个GOA信号线组22中一部分GOA信号线221设置于第一栅金属层Gate1中，另一部分设置于第二栅金属层Gate2中。或者，同一个GOA信号线组22中部分GOA信号线221包括主信号线和辅助信号线，将主信号线设置于第一栅金属层Gate1中，辅助信号线设置于第二栅金属层Gate2中，将主信号线与辅助信号线电连接以构成对应的GOA信号线221。如此设置，有利于降低GOA信号线221的阻抗，降低GOA信号线221对其所传输的信号的损耗。

在一些实施例中，结合图3和图8A所示，在拐角区R内：沿多个GOA信号线221排布的方向上，同一个GOA信号线组22中最靠近连接信号线组23的GOA信号线221位于第一栅金属层Gate1中。

基于此，相对于将同一个GOA信号线组22中最靠近连接信号线组23的GOA信号线221位于第二栅金属层Gate2而言，设置GOA信号线组22中最靠近连接信号线组23的GOA信号线221位于第一栅金属层Gate1中，可以增加连接信号线231与GOA信号线221在垂直衬底基板10的方向上的间距，以防止二者之间形成电容，导致增大连接信号线231与GOA信号线221负载的问题。

在一些示例中，GOA信号线组22中多条GOA信号线221可以包括多条输入信号线221a和一条输出检测信号线221b。

其中，多条输入信号线221a用于为栅极驱动电路110提供信号，而输出检测信号线221b用于输出栅极驱动电路110输出的信号，并可以传输至位于显示面板100绑定区内的检测电路内，以用于检测栅极驱动电路110是否正常。

输出检测信号线221b可以位于第一栅金属层Gate1。基于此，在拐角区R内：沿多个GOA信号线221排布的方向上，同一个GOA信号线组22中最靠近连接信号线组23的GOA信号线221为输出检测信号线221b。

由此，以增加连接信号线231与输出检测信号线221b在垂直衬底基板10的方向上的间距，以防止二者之间形成电容，导致增大连接信号线231与输出检测信号线221b负载的问题。

在另一些示例中，GOA信号线组22中多条输入信号线221a包括多条GOA扫描信号线和多条GOA恒压信号线。

其中，多条扫描信号线可以包括第一时钟信号线LCLK、第二时钟信号线LCLKB和起始触发信号线STV。多条扫描信号线可以用于为栅极驱动电路110提供脉冲信号，以控制栅极驱动电路110中部分晶体管的导通和关断。多条GOA恒压信号线可以包括低电平电源信号线LVGL和复位信号线LReset。GOA恒压信号线可以用于为栅极驱动电路110提供恒压信号。

在拐角区R内：沿多个GOA信号线221排布的方向上，同一个GOA信号线组22中GOA恒压信号线相对GOA扫描信号线更靠近连接信号线组23。也即，将同一个GOA信号线组22中GOA扫描信号线设置于GOA恒压信号线远离连接信号线组23。

由此，以增大GOA扫描信号线与连接信号线组23之间的间距，以降低GOA扫描信号线与连接信号线组23中连接信号线231之间形成电容的几率。由此，可以防止GOA扫描信号线与连接信号线231之间形成耦合电容时，对GOA扫描信号线传输的扫描信号跳变的影响。有利于提高GOA扫描信号线传输的扫描信号的准确性，提高显示面板100的显示效果。

在一些示例中，结合图3和图8A所示，GOA信号线组22中的输入信号线221a可以包括主信号线和辅助信号线，将主信号线设置于第一栅金属层Gate1中，辅助信号线设置于第二栅金属层Gate2中，将主信号线与辅助信号线电连接以构成对应的输入信号线221a。如此设置，有利于降低输入信号线221a的阻抗，降低输入信号线221a对其所传输的信号的损耗。

在一些实施例中，结合图3和图8A所示，基于将GOA信号线组22设置于栅金属层(第一栅金属层Gate1和/或第二栅金属层Gate2)的情况下：可以设置拐角区R内：沿多条连接信号线231排布的方向上，同一个连接信号线组23中最靠近GOA信号线组22的连接信号线231位于第二源漏金属层SD2。

基于此，可以使同一个连接信号线组23中最靠近GOA信号线组22的连接信号线231，与GOA信号线组22之间至少间隔一个第一源漏金属层SD1，可以增大二者之间沿垂直衬底基板10方向上的间距，进一步降低二者之间形成耦合电容的风险，以改善连接信号线231与GOA信号线221负载增大的问题。由此，提高显示面板100的显示均一性，提高显示面板100的显示效果。

在一些实施例中，结合图3和图8A所示，可以设置在拐角区R内：沿多条连接信号线231排布的方向上，同一个连接信号线组23中最远离GOA信号线组22的连接信号线231位于第一源漏金属层SD1。

也即，同一个连接信号线组23中最远离GOA信号线组22的连接信号线231，设置在源漏金属层中更靠近栅金属层的第一源漏金属层SD1中，以便预留出第二源漏金属层SD2中的空间。以便于沿多条连接信号线231排布的方向上，同一个连接信号线组23中最靠近GOA信号线组22的连接信号线231位于第二源漏金属层SD2。以实现一个连接信号线组23中最靠近GOA信号线组22的连接信号线231与GOA信号线组22之间至少间隔一个第一源漏金属层SD1，可以增大二者之间沿垂直衬底基板10方向上的间距，进一步降低二者之间形成耦合电容的风险，以改善连接信号线231与GOA信号线221负载增大的问题。由此，提高显示面板100的显示均一性，提高显示面板100的显示效果。

在一些实施例中，结合图3和图8A所示，同一个连接信号线组23中：沿多条连接信号线231排布的方向上，多条连接信号线231交替设置于第二源漏金属层SD2和第一源漏金属层SD1。

一方面，可以使得多条连接信号线231均匀分布于第一源漏金属层SD1和第二源漏金属层SD2，便于第一源漏金属层SD1和第二源漏金属层SD2中的走线布局。

另一方面，相邻两条连接信号线231：一条位于第一源漏金属层SD1，另一条位于第二源漏金属层SD2，可以增大这两条连接信号线231在垂直衬底基板10方向上之间的间距，以降低这两条连接信号线231之间形成耦合电容的几率。并且，由于相邻两条连接信号线231异层设置，增大了二者在垂直衬底基板10方向上之间的间距，进而可以相对减小设置相邻两条信号线231在沿多条连接信号线231排布的方向上之间的间距，以实现减小全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用。

由此，可以增大连接信号线组23与GOA信号线组22之间的间距，以实现连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠，改善GOA信号线221与第一信号线211负载增大的问题。

需要说明的是，文中相邻两条连接信号线231指的是，这两条连接信号线231在衬底基板10上的正投影相邻。

在一些实施例中，结合图3、图8A和图9所示，相邻两条连接信号线231：一条位于第一源漏金属层SD1，另一条位于第二源漏金属层SD2，可以增大这两条连接信号线231在垂直衬底基板10方向上之间的间距，以降低这两条连接信号线231之间形成耦合电容的几率。

基于此，可以使得同一连接信号线组23中：相邻两条信号线231在沿多条连接信号线231排布的方向上之间的最小间距(第三间距D3)，小于将全部连接信号线231同层设置时相邻两条信号线231在沿多条连接信号线231排布的方向上之间的最小间距。例如，第三间距D3小于3μm。

由此，相邻两条连接信号线231异层设置，可以缩减任意相邻两条连接信号线231之间第三间距D3，以缩减全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用，以缩减拐角区R内全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用。

由此，可以增大拐角区R内连接信号线组23与GOA信号线组22之间的间距，以实现连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠，改善GOA信号线221与第一信号线211负载增大的问题。

在一些示例中，第三间距D3取值范围为0.8μm～1.2μm。

当第三间距D3等于或趋近于0.8μm时，相邻两条信号线231在沿多条连接信号线231排布的方向上之间的最小间距较小，可以更好的缩减拐角区R内全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用。以增大拐角区R内连接信号线组23与GOA信号线组22之间的间距，降低二者之间的影响，提高显示面板100的显示效果。并且，当第三间距D3等于或趋近于0.8μm时，也可以满足相邻两条信号线231之间对间距的需求，防止二者之间形成耦合电容。

当第三间距D3等于或趋近于1.2μm时，相邻两条信号线231在沿多条连接信号线231排布的方向上之间的最小间距较大，可以更好的降低相邻两条信号线231之间形成耦合电容的几率，以防止二者之间相互影响。并且，当第三间距D3等于或趋近于1.2μm时，也可以满足对连接信号线组23与GOA信号线组22之间的第一间距D1大小的需求，以实现改善GOA信号线221与第一信号线211负载增大的问题。

示例性的，第三间距D3大约为0.8μm、0.9μm、1μm、1.1μm、1.2μm、1.3μm、1.4μm或1.5μm中任一种。但是，本公开实施例不限制于此。

需要说明的是，以第三间距D3大约为1μm为例进行介绍。由于存在一定的不可控的误差(如制作工艺误差、设备精度、测量误差等)，第三间距D3在±10％×1μm范围内浮动时，也可以认为第三间距D3大小满足等于1μm。

在一些示例中，在拐角区R内：在沿多条连接信号线231排布的方向上，任意相邻两条信号线231之间的线间距(第三间距D3)大致相等。基于此，有利于提高拐角区R内连接信号线231排布的规整度。

需要说明的是，由于存在一定的不可控的误差(如制作工艺误差、设备精度、测量误差等)，当第二方向Y上，任意相邻两条信号线231之间的线间距的差值在二者任一线间距的±10％范围内浮动时，也可以认为第二方向Y上，任意相邻两条信号线231之间的线间距的差值满足相等。

图11A为根据又一些实施例的显示面板的局部结构图，图11B为图11A中F-F’向的一种剖面图。其中，图11A可以为图3中显示面板100左下角U位置处的局部结构图，为了清晰表示各个信号线的结构，并未示意出栅极驱动电路。具体的，如图11A所示，沿第一方向X上，栅极驱动电路可以位于信号线背离像素P的一侧，也就是说，栅极驱动电路可以位于信号线的左侧。

需要说明的是，图11A中以拐角区R中U位置处走线对应的三行像素驱动电路Q为了进行示意。但是，并不表示拐角区R位置处走线仅对应三行像素驱动电路Q。也即，拐角区R位置处走线可以对应三行以上像素驱动电路Q。本公开实施例不限制于此。

在一些实施例中，结合图11A和图11B所示，驱动电路层20还包括第三源漏金属层SD3，第三源漏金属层SD3位于第二源漏金属层SD2背离第一源漏金属层SD1的一侧。

在一些示例中，第三源漏金属层SD3的材料可以与第一源漏金属层SD1的材料相同。或者，在另一些示例中，第三源漏金属层SD3的材料可以与第一源漏金属层SD1的材料不同。本公开的实施例对此不做限制。

在一些示例中，第三源漏金属层SD3和第二源漏金属层SD2之间设有第三平坦化层PLN3。第三平坦化层PLN3使第三源漏金属层SD3和第二源漏金属层SD2电绝缘。

示例性的，第三平坦化层PLN3材料一般为有机材料。例如，第三平坦化层PLN3的材料可包括聚酰亚胺(英文全称：Polyimide，英文简称：PI)、丙烯酸基聚合物或硅基聚合物中至少一种。

由于源漏金属层(第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3)的材料与栅金属层(第一栅金属层Gate1和第二栅金属层Gate2)的材料不同，源漏金属层(第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3)的材料可以包括钛(Ti)-铝(Al)-钛(Ti)多层层状复合材料，可以使得形成在源漏金属层上的信号线的电阻较小，以使所形成的信号线具有较小的阻抗。

基于此，可以将连接信号线组23中的连接信号线231形成在源漏金属层中，以降低连接信号线231的阻抗，降低对连接信号线231上所传输的信号的损耗。具体的，将同一连接信号线组23中：一部分连接信号线231位于第一源漏金属层SD1，另一部分连接信号线231位于第二源漏金属层SD2，再一部分连接信号线231位于第三源漏金属层SD3。

如此设置，将连接信号线组23中的多条连接信号线231异层设置于第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3中，可以减少全部连接信号线231在衬底基板10上的正投影，对拐角区R空间的占用。进而，可以增大连接信号线组23与GOA信号线组22之间的间距，以实现连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠。由此，以改善GOA信号线221与第一信号线211负载增大的问题。

另外，由于GOA信号线组22中的GOA信号线221可以分散于第一栅金属层Gate1和第二栅金属层Gate2中。基于此，将连接信号线组23中的多条连接信号线231异层设置于第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3中，还可以增加连接信号线231与GOA信号线221在垂直衬底基板10的方向上的间距，以防止二者之间形成电容，导致增大连接信号线231与GOA信号线221负载的问题。

在一些实施例中，结合图11A和图11B所示，在拐角区R内：沿多条连接信号线231排布的方向上，同一个连接信号线组23中最靠近GOA信号线组22的连接信号线231位于第三源漏金属层SD3。

基于此，可以使同一个连接信号线组23中最靠近GOA信号线组22的连接信号线231，与GOA信号线组22之间至少间隔第一源漏金属层SD1和第二源漏金属层SD2，可以增大二者之间沿垂直衬底基板10方向上的间距，进一步降低二者之间形成耦合电容的风险，以改善连接信号线231与GOA信号线221负载增大的问题。由此，提高显示面板100的显示均一性，提高显示面板100的显示效果。

在一些实施例中，结合图11A和图11B所示，可以设置在拐角区R内：沿多条连接信号线231排布的方向上，同一个连接信号线组23中最远离GOA信号线组22的连接信号线231位于第一源漏金属层SD1。

也即，同一个连接信号线组23中最远离GOA信号线组22的连接信号线231，设置在源漏金属层中更靠近栅金属层的第一源漏金属层SD1中，以便预留出第三源漏金属层SD3中的空间。以便于沿多条连接信号线231排布的方向上，同一个连接信号线组23中最靠近GOA信号线组22的连接信号线231位于第三源漏金属层SD3。以实现一个连接信号线组23中最靠近GOA信号线组22的连接信号线231与GOA信号线组22之间至少间隔两层源漏金属层，可以增大二者之间沿垂直衬底基板10方向上的间距，进一步降低二者之间形成耦合电容的风险，以改善连接信号线231与GOA信号线221负载增大的问题。由此，提高显示面板100的显示均一性，提高显示面板100的显示效果。

在一些实施例中，结合图11A和图11B所示，沿多条连接信号线231排布的方向上，同一个连接信号线组23中，多条连接信号线231交替设置于第三源漏金属层SD3、第二源漏金属层SD2和第一源漏金属层SD1。

例如，同一个连接信号线组23中包括6条连接信号线231。此时，沿多条连接信号线231排布的方向上，同一个连接信号线组23中，第一条连接信号线位于第三源漏金属层SD3、第二条连接信号线位于第二源漏金属层SD2、第三条连接信号线位于第一源漏金属层SD1、第四条连接信号线位于第三源漏金属层SD3、第五条连接信号线位于第二源漏金属层SD2、以及第六条连接信号线位于第一源漏金属层SD1。

一方面，可以使得多条连接信号线231均匀分布于第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3，便于第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3中的走线布局。

另一方面，同一个连接信号线组23中，顺次相邻的三条连接信号线231：一条位于第一源漏金属层SD1、另一条位于第二源漏金属层SD2、再一条位于第三源漏金属层SD3。也即，同一个连接信号线组23中顺次相邻三条连接信号线231分布于三层源漏金属层中，增大了任意相邻两条连接信号线231在垂直衬底基板10方向上之间的间距，进而可以相对减小设置相邻两条信号线231在沿多条连接信号线231排布的方向上之间的间距，以实现减小全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用。由此，可以实现增大连接信号线组23与GOA信号线组22之间的间距，改善GOA信号线221与第一信号线211负载增大的问题。

需要说明的是，文中相邻两条连接信号线231指的是，这两条连接信号线231在衬底基板10上的正投影相邻。

图12为图11A中M3的局部放大图。

在一些实施例中，结合图11A、图11B和图12所示，在拐角区R内，同一连接信号线组23中顺次相邻三条连接信号线231：一条位于第一源漏金属层SD1、另一条位于第二源漏金属层SD2，以及再一条位于第三源漏金属层SD3中。也即，任意相邻两条连接信号线231异层设置，可以增大这两条连接信号线231在垂直衬底基板10方向上之间的间距，以降低这两条连接信号线231之间形成耦合电容的几率。

基于此，可以使得同一连接信号线组23中：相邻两条信号线231在沿多条连接信号线231排布的方向上之间的最小间距(第四间距D4)，小于将全部连接信号线231同层设置时相邻两条信号线231在沿多条连接信号线231排布的方向上之间的最小间距。也即，第四间距D4小于3μm。

由此，同一连接信号线组23中顺次相邻三条连接信号线231分部在三层源漏金属层，可以缩减任意相邻两条连接信号线231之间第四间距D4，以缩减全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用，以缩减拐角区R内全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用。

由此，可以增大拐角区R内连接信号线组23与GOA信号线组22之间的间距，以实现连接信号线231在衬底基板10上的正投影，与GOA信号线221在衬底基板10上的正投影无交叠，改善GOA信号线221与第一信号线211负载增大的问题。

在一些示例中，第四间距D4取值范围为0.8μm～1.2μm。

当第四间距D4等于或趋近于0.8μm时，相邻两条信号线231在沿多条连接信号线231排布的方向上之间的最小间距较小，可以更好的缩减拐角区R内全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用。以增大拐角区R内连接信号线组23与GOA信号线组22之间的间距，降低二者之间的影响，提高显示面板100的显示效果。并且，当第四间距D4等于或趋近于0.8μm时，也可以满足相邻两条信号线231之间对间距的需求，防止二者之间形成耦合电容。

当第四间距D4等于或趋近于1.2μm时，相邻两条信号线231在沿多条连接信号线231排布的方向上之间的最小间距较大，可以更好的降低相邻两条信号线231之间形成耦合电容的几率，以防止二者之间相互影响。并且，当第四间距D4等于或趋近于1.2μm时，也可以满足对连接信号线组23与GOA信号线组22之间的第一间距D1大小的需求，以实现改善GOA信号线221与第一信号线211负载增大的问题。

示例性的，第四间距D4大约为0.8μm、0.9μm、1μm、1.1μm、1.2μm、1.3μm、1.4μm或1.5μm中任一种。但是，本公开实施例不限制于此。

需要说明的是，以第四间距D4大约为1μm为例进行介绍。由于存在一定的不可控的误差(如制作工艺误差、设备精度、测量误差等)，第四间距D4在±10％×1μm范围内浮动时，也可以认为第四间距D4大小满足等于1μm。

在一些示例中，在拐角区R内：在沿多条连接信号线231排布的方向上，任意相邻两条信号线231之间的线间距(第四间距D4)大致相等。基于此，有利于提高拐角区R内连接信号线231排布的规整度。

需要说明的是，由于存在一定的不可控的误差(如制作工艺误差、设备精度、测量误差等)，当第二方向Y上，任意相邻两条信号线231之间的线间距的差值在二者任一线间距的±10％范围内浮动时，也可以认为第二方向Y上，任意相邻两条信号线231之间的线间距的差值满足相等。

图13A为根据一些实施例的拐角区的结构图，图13B为图13A中J-J’向的一种剖面图。

其中，图13A可以为图3中显示面板100左下角U位置处的局部结构图，为了清晰表示各个信号线的结构，并未示意出栅极驱动电路。具体的，如图13A所示，沿第一方向X上，栅极驱动电路可以位于信号线背离像素P的一侧，也就是说，栅极驱动电路可以位于信号线的左侧。

需要说明的是，图13A中以拐角区R中U位置处走线对应的三行像素驱动电路Q为了进行示意。但是，并不表示拐角区R位置处走线仅对应三行像素驱动电路Q。也即，拐角区R位置处走线可以对应三行以上像素驱动电路Q。本公开实施例不限制于此。

在一些实施例中，结合图13A和图13B所示，位于第一源漏金属层SD1中的连接信号线231为第一种连接信号线2311，位于第二源漏金属层SD2中连接信号线231为第二种连接信号线2312，位于第三源漏金属层SD3中的连接信号线231为第三种连接信号线2313。

由于位于第三源漏金属层SD3层中的第三种连接信号线2313，与位于第一源漏金属层SD1中的第一种连接信号线2311之间在垂直衬底基板10方向上的最小间距，小于位于第三源漏金属层SD3层中的第三种连接信号线2313，与位于第二源漏金属层SD2中的第二种连接信号线2312之间在垂直衬底基板10方向上的最小间距。

故而，可以使相邻的第三种连接信号线2313和第一种连接信号线2311之间在垂直衬底基板10方向上的间距较大，二者之间不易形成耦合电容。

基于此，在拐角区R内：相邻的第三种连接信号线2313和第二种连接信号线2312在衬底基板10之间的最小间距(第五间距D5)，小于或等于相邻的第三种连接信号线2313和第一种连接信号线2311在衬底基板10之间的最小间距(第六间距D6)。

由此，可以减小相邻第三种连接信号线2313和第一种连接信号线2311之间沿多条连接信号线231排布方向上的间距(第五间距D5)。进而，可以更进一步的缩减全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用，以缩减拐角区R内全部连接信号线231在衬底基板10上的正投影所形成的区域对拐角区R空间的占用。

在一些示例中，在拐角区R内：顺次相邻的第二种连接信号线2312第三种连接信号线2313和第一种连接信号线2311中：第三种连接信号线2313和第二种连接信号线2312在衬底基板10之间的最小间距(第五间距D5)，小于或等于第三种连接信号线2313和第二种连接信号线2312在衬底基板10之间的最小间距(第六间距D6)。

基于此，可以防止出现第三种连接信号线2313与其相邻的第二种连接信号线2312在衬底基板10上正投影之间的最小间距(第五间距D5)，大于该第三种连接信号线2313与其相邻的第一种连接信号线2311在衬底基板10上正投影之间的最小间距(第六间距D6)。由此，以实现在拐角区R内，任意相邻两条连接信号线231之间不易形成耦合电容，以防止二者之间相互影响而导致连接信号线231负载增大的问题。

在一些示例中，在拐角区R内，至少两组相邻的第三种连接信号线2313和第二种连接信号线2312在衬底基板10之间的最小间距大致相等。在另一些示例中，在拐角区R内，至少两组相邻的第三种连接信号线2313和第一种连接信号线2311在衬底基板10之间的最小间距大致相等。在一又些示例中，在拐角区R内，至少两组相邻的第二种连接信号线2312和第一种连接信号线2311在衬底基板10之间的最小间距大致相等。基于此，有利于提高拐角区R位置处连接信号线231排布的规整度。

图14为图3中W1的一种局部放大图。其中，图14中为清晰示意出显示面板100中数据写入信号线Dt的排布，图14中并未示意出其他走线。例如，图14中并未示意出第一连接信号线和第一电源信号线等。

在一些实施例中，如图14所示，显示面板100还具有透光区K，显示区AA围绕透光区K。驱动电路层20还包括：沿第二方向Y延伸，第一方向X排布的多条数据写入信号线Dt，位于显示区AA，一条数据写入信号线Dt与至少一列像素驱动电路Q电连接。数据写入信号线Dt用于向其电连接的像素驱动电路Q提供数据写入信号。下文以一条数据写入信号线Dt与一列像素驱动电路Q电连接为例进行介绍。

多条数据写入信号线Dt包括目标信号线Dt1，目标信号线Dt1包括相连接的引线部H1和绕线部H2，引线部H1沿第二方向Y延伸，且引线部H1的延伸线与贯穿透光区K，绕线部H2沿透光区K的边缘设置。其中，多条目标信号线Dt1的绕线部H2均沿透光区K的边缘设置，可能会导致至少部分绕线部H2延伸至显示区AA的外部。

基于此，目标信号线Dt1可以利用绕线部H2避让透光区K，以防止目标信号线Dt1降低透光区K的透光率。

示例性的，透光区K可以为摄像区域或者指纹识别区等，下文仅以透光区K为摄像区域为例，但是指纹识别同样适用。

图15为根据另一些实施例的显示面板的剖面结构图。

在一些示例中，如图15所示，沿远离衬底基板10的方向上，发光器件层30包括依次层叠设置的阳极层31、发光功能层32和阴极层33。其中，发光功能层32包括发光层(Emitting Layer,简称：EML)。

在一些示例中，发光功能层32除了包括发光层外，还包括电子传输层(electiontransporting layer，简称ETL)、电子注入层(election injection layer，简称EIL)、空穴传输层(hole transporting layer，简称HTL)以及空穴注入层(hole injection layer，简称HIL)中的一层或多层。

在一些示例中，当显示面板100为电致发光显示面板时，显示面板100可以是顶发射型显示面板，在此情况下，靠近衬底基板10的阳极层31呈不透明，远离衬底基板10的阴极层33呈透明或半透明；显示面板100也可以是底发射型显示面板，在此情况下，靠近衬底基板10的阳极层31呈透明或半透明，远离衬底基板10的阴极层33呈不透明；显示面板100也可以为双面发光型显示面板，在此情况下，靠近衬底基板10的阳极层31和远离衬底基板10的阴极层33均呈透明或半透明。

图16为根据另一些实施例的显示面板的膜层结构图。其中，图16所示显示面板的结构对应图14中W2位置处的膜层结构图。

在一些示例中，结合图14～图16所示，显示面板100还包括辅助电极50，辅助电极50位于显示区AA的至少一侧，且辅助电极50与阳极层31同层，辅助电极50与阴极层33电连接，且辅助电极50还与第二电源信号线Vss(如图5所示)电连接。

基于此，可以利用辅助电极50降低阴极层33的整体阻抗，减轻或消除阴极层33中IR Drop的现象，提高显示面板100的显示效果。另外，设置辅助电极50与阳极层31同层，可以便于简化显示面板100的工艺制程。

需要说明的是，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。

在一些示例中，辅助电极50围绕显示区AA设置。基于此，有利于增大辅助电极50的尺寸，以便于进一步降低阴极层33的整体阻抗。

在一些实施例中，结合图14～图16所示，辅助电极50靠近显示区AA的一侧包括开口G，开口朝向显示区AA。目标信号线Dt1的绕线部H2在衬底基板10上的正投影中位于显示区AA外部的部分延伸至开口G内。

也即，延伸至显示区AA外部的的绕线部H2在衬底基板10上的正投影，与辅助电极50在衬底基板10上的正投影无交叠。以防止二者在衬底基板10上的正投影交叠，而导致目标信号线Dt1负载增大的问题，影响显示面板100的显示效果。

在一些示例中，显示面板还具有周边区SA，周边区SA围绕显示区AA设置。其中，周边区SA包括第一边框区SA1和第二边框区SA2。并且，周边区SA还包括第三边框区SA3。其中，沿第二方向Y上，显示区AA位于第二边框区SA2和第三边框区SA3之间。

沿第二方向Y上，透光区K与第三边框区SA3之间的间距，小于透光区K与第二边框区SA2之间的间距的情况下，透光区K相对于第二边框区SA2更靠近第三边框区SA3。此时，位于第三边框区SA3内的辅助电极50靠近显示区AA的一侧包括开口G，并且，延伸至显示区AA外部的的绕线部H2在衬底基板10上的正投影，位于第三边框区SA3中。

如此设置，可以防止目标信号线Dt1的绕线部H2的长度过长，增大显示面板100内走线布局的问题。

在一些示例中，相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距大于或等于5μm。也即，目标信号线Dt1的绕线部H2在衬底基板10上的正投影中位于显示区AA外部，且延伸至开口G内的部分，与开口区G靠近显示区AA一侧的边界之间的最小间距大于或等于5μm。

如此设置，可以使得相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距较大，以防止二者之间相距较近而产生寄生电容，导致增大目标信号线Dt1负载的问题。

在一些示例中，相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距小于或等于15μm。

如此设置，可以防止相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距过大，而导致目标信号线Dt1的绕线部H2占用过多周边区SA的空间的问题。

在一些示例中，相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距的取值范围为5μm～15μm。

如此设置，既可以使得相邻的目标信号线Dt1的绕线部H2和辅助电极50之间的间距较大，以防止二者之间形成电容而导致目标信号线Dt1负载增大的问题，又可以满足显示面板100对周边区SA尺寸大小的需求。

在另一些示例中，相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距的取值范围为5μm～10μm。

如此设置，既可以使得相邻的目标信号线Dt1的绕线部H2和辅助电极50之间的间距较大，以防止二者之间形成电容而导致目标信号线Dt1负载增大的问题，又可以缩减显示面板100对周边区SA尺寸。

示例性的，相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距大约为5μm、6μm、8μm、10μm、12μm或15μm中任一种。但是，本公开实施例不限制于此。

需要说明的是，以相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距大约为8μm为例进行介绍。由于存在一定的不可控的误差(如制作工艺误差、设备精度、测量误差等)，当相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距在±10％×8μm范围内浮动时，也可以认为相邻的目标信号线Dt1的绕线部H2和辅助电极50在衬底基板10上的正投影之间的最小间距大小满足等于8μm。

由于最靠近辅助电极50的目标信号线Dt1的绕线部H2背离辅助电极50的一侧设有多个目标信号线Dt1的绕线部H2。而最靠近辅助电极50的目标信号线Dt1的绕线部H2，与辅助电极50之间未设有其他走线部。也即，最靠近辅助电极50的目标信号线Dt1的绕线部H2，与辅助电极50之间属于留白区域。

基于此，在通过刻蚀手段形成数据写入信号线Dt时，由于最靠近辅助电极50的目标信号线Dt1两侧绕线部L2设置密度、数量不同，会导致在刻蚀过程中存在负载效应，导致显影和刻蚀的不均一性，在负载小的地方刻蚀量会更多，导致线宽变小甚至断线。也即，由于最靠近辅助电极50的目标信号线Dt1两侧图形密度存在明显差异，导致最靠近辅助电极50的目标信号线Dt1的绕线部H2容易出现线宽变小、甚至断线的问题。

图17为根据另一些实施例的显示面板的膜层结构图。其中，图17所示显示面板的结构对应图14中W2位置处的膜层结构图。

基于此，在一些实施例中，结合图14和图17所示，显示面板100中还包括虚拟信号线60，虚拟信号线60与数据写入信号线Dt同层，且虚拟信号线60在衬底基板10上的正投影，位于辅助电极50和与其相邻绕线部H2在衬底基板10上的正投影之间。

由此，可以使得最靠近辅助电极50的目标信号线Dt1两侧均设有走线，进而可以利用虚拟信号线60起到间接保护最靠近辅助电极50的目标信号线Dt1的作用，防止最靠近辅助电极50的目标信号线Dt1的绕线部H2容易出现线宽变小、甚至断线的问题。

另外，虚拟信号线60与数据写入信号线Dt同层，不仅可以改善靠近辅助电极50的目标信号线Dt1的绕线部H2容易出现线宽变小、甚至断线的问题，还无需增加新的工艺制程，有利于简化显示面板100的制作工艺。

需要说明的是，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。

在一些示例中，沿第二方向Y上，虚拟信号线60与最靠近辅助电极50的目标信号线Dt1的绕线部H2之间的间距，大约等于任意相邻两条数据写入信号线Dt之间的间距。

如此设置，可以使得最靠近辅助电极50的目标信号线Dt1的绕线部H2与其两侧走线之间的间距大致相等，可以更好的平衡最靠近辅助电极50的目标信号线Dt1的绕线部H2两侧刻蚀速率，以防止由于刻蚀速率不同导致最靠近辅助电极50的目标信号线Dt1的绕线部H2容易出现线宽变小、甚至断线的问题。并且，如此设置还有利于显示面板100中走向排布规整。

需要说明的是，由于存在一定的不可控的误差(如制作工艺误差、设备精度、测量误差等)，当第二方向Y上，虚拟信号线60与最靠近辅助电极50的目标信号线Dt1的绕线部H2之间的间距(第七间距)，大约等于任意相邻两条数据写入信号线Dt之间的间距(第八间距)的差值在第七间距或第八间距的±10％范围内浮动时，也可以认为第七间距和第八间距满足相等。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种显示面板，其特征在于，具有显示区、第一边框区、第二边框区和绑定区，所述第一边框区包括拐角区；沿第一方向上，所述第一边框区位于所述显示区的至少一侧，沿第二方向上，所述第二边框区位于所述显示区的一侧，且所述绑定区位于所述第二边框区远离所述显示区的一侧；所述第一方向和所述第二方向交叉；

所述显示面板包括：

衬底基板；

多个像素驱动电路，位于所述显示区的所述衬底基板上；

多个栅极驱动电路，位于所述第一边框区的所述衬底基板上；

多个GOA信号线组，一个所述GOA信号线组与一个所述栅极驱动电路电连接，所述GOA信号线组沿所述第一边框区延伸，并经由所述拐角区延伸至绑定区；

多个连接信号线组，位于所述第一边框区，一个所述连接信号线组与至少一行所述像素驱动电路电连接，且与所述多个栅极驱动电路电连接；

所述连接信号线组包括多条连接信号线，同一所述连接信号线组中：一部分所述连接信号线位于第一源漏金属层，另一部分所述连接信号线位于第二源漏金属层，其中所述第一源漏金属层位于所述衬底基板与所述第二源漏金属层之间；在所述拐角区内：相邻的所述连接信号线组和所述GOA信号线组在所述衬底基板上的正投影之间具有第一间距。

2.根据权利要求1所述的显示面板，其特征在于，所述第一间距的大于或等于1.5μm。

3.根据权利要求1所述的显示面板，其特征在于，还包括栅金属层，所述栅金属层位于所述衬底基板和所述第一源漏金属层之间；所述GOA信号线组位于所述栅金属层；

在所述拐角区内：沿多条所述连接信号线排布的方向，同一个所述连接信号线组中最靠近所述GOA信号线组的所述连接信号线位于所述第二源漏金属层。

4.根据权利要求1所述的显示面板，其特征在于，同一个所述连接信号线组中：沿所述第二方向上，多条连接信号线交替设置于所述第二源漏金属层和第一源漏金属层。

5.根据权利要求1所述的显示面板，其特征在于，还包括栅金属层和第三源漏金属层；

所述栅金属层位于所述衬底基板和所述第一源漏金属层之间，所述GOA信号线组位于所述栅金属层；

所述第三源漏金属层位于所述第二源漏金属层背离所述第一源漏金属层的一侧；同一个所述连接信号线组中：再一部分所述连接信号线位于所述第三源漏金属层。

6.根据权利要求5所述的显示面板，其特征在于，在所述拐角区内：沿多条所述连接信号线排布的方向上，同一个所述连接信号线组中最靠近所述GOA信号线组的所述连接信号线位于所述第三源漏金属层。

7.根据权利要求5所述的显示面板，其特征在于，沿多条所述连接信号线排布的方向上，同一个所述连接信号线组中，多条所述连接信号线交替设置于所述第三源漏金属层、第二源漏金属层和第一源漏金属层。

8.根据权利要求4或7所述的显示面板，其特征在于，同一所述连接信号线组中：沿多条所述连接信号线排布的方向上，相邻两条所述连接信号线之间的最小间距的取值范围为0.8μm～1.2μm。

9.根据权利要求5所述的显示面板，其特征在于，位于所述第一源漏金属层中的所述连接信号线为第一种连接信号线，位于所述第二源漏金属层中所述连接信号线为第二种连接信号线，位于所述第三源漏金属层中的所述连接信号线为第三种连接信号线；

在所述拐角区内：相邻的所述第三种连接信号线和所述第一种连接信号线之间的最小间距，小于或等于相邻的所述第三种连接信号线和所述第二种连接信号线之间的最小间距。

10.根据权利要求1所述的显示面板，其特征在于，同一个所述第一信号线组中的多条第一信号线中包括：多条初始化信号线和多条栅极信号线；

在所述拐角区内：同一个所述连接信号线组中，与所述初始化信号线电连接的所述连接信号线，位于与所述栅极信号线电连接的连接信号线靠近所述GOA信号线组的一侧。

11.根据权利要求1所述的显示面板，其特征在于，还包括栅金属层，所述栅金属层位于所述衬底基板和所述第一源漏金属层之间；所述GOA信号线组位于所述栅金属层；

所述栅金属层包括第一栅金属层和第二栅金属层，所述第一栅金属层位于所述衬底基板和所述第二栅金属层之间；

所述GOA信号线组包括多条GOA信号线，在所述拐角区内：沿多条所述GOA信号线排布的方向上，同一个所述GOA信号线组中最靠近所述连接信号线组的所述GOA信号线位于所述第一栅金属层。

12.根据权利要求1所述的显示面板，其特征在于，还具有透光区，所述显示区围绕所述透光区；所述显示面板还包括：

多条数据写入信号线，位于所述显示区，一条所述数据写入信号线与至少一列所述像素驱动电路电连接；

多条所述数据写入信号线包括目标信号线，所述目标信号线包括相连接的引线部和绕线部，所述引线部沿所述第二方向延伸，且所述引线部的延伸线与贯穿所述透光区，所述绕线部沿所述透光区的边缘设置，且至少部分所述绕线部延伸至所述显示区外部。

13.根据权利要求12所述的显示面板，其特征在于，还包括：

发光器件层，位于所述像素驱动电路背离所述衬底基板的一侧，沿远离所述衬底基板的方向上，所述发光器件层包括阳极层、发光层和阴极层；

辅助电极，位于所述显示区的至少一侧，且所述辅助电极与所述阳极层同层，所述辅助电极与所述阴极层电连接。

14.根据权利要求13所述的显示面板，其特征在于，所述辅助电极靠近所述显示区的一侧包括开口，所述开口朝向所述显示区；

所述绕线部在所述衬底基板上的正投影中位于所述显示区外部的部分，延伸至所述开口内。

15.根据权利要求12所述的显示面板，其特征在于，还包括虚拟信号线，所述虚拟信号线与所述数据写入信号线同层，且所述虚拟信号线在衬底基板上的正投影，位于相邻的所述目标信号线的绕线部和所述辅助电极在所述衬底基板上的正投影之间。

16.一种显示装置，其特征在于，包括：

如权利要求1～15中任一项所述的显示面板；和，

设于所述显示面板的出光侧的盖板。