WO2023044763A9 - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
WO2023044763A9
WO2023044763A9 PCT/CN2021/120354 CN2021120354W WO2023044763A9 WO 2023044763 A9 WO2023044763 A9 WO 2023044763A9 CN 2021120354 W CN2021120354 W CN 2021120354W WO 2023044763 A9 WO2023044763 A9 WO 2023044763A9
Authority
WO
WIPO (PCT)
Prior art keywords
voltage line
auxiliary voltage
array substrate
line
common voltage
Prior art date
Application number
PCT/CN2021/120354
Other languages
English (en)
French (fr)
Other versions
WO2023044763A1 (zh
Inventor
汪锐
曾超
邱远游
胡明
温为舒
Original Assignee
京东方科技集团股份有限公司
重庆京东方显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 重庆京东方显示技术有限公司 filed Critical 京东方科技集团股份有限公司
Priority to PCT/CN2021/120354 priority Critical patent/WO2023044763A1/zh
Priority to CN202180002657.XA priority patent/CN116171655A/zh
Publication of WO2023044763A1 publication Critical patent/WO2023044763A1/zh
Publication of WO2023044763A9 publication Critical patent/WO2023044763A9/zh

Links

Images

Definitions

  • the present disclosure relates to the field of display technology, and in particular, to an array substrate and a display device.
  • OLED display panels have gradually become the mainstream in the display field due to their excellent properties such as low power consumption, high color saturation, wide viewing angle, thin thickness, and flexibility. one.
  • OLED display panels adopt narrow frame design, which can beautify the frame and increase the display area.
  • an array substrate has a display area and a peripheral area.
  • the array substrate includes: a substrate, a first common voltage line provided on a first side of the substrate, and a voltage signal introduction structure provided on the first side of the substrate.
  • the first common voltage line is located in the peripheral area and is arranged around at least part of the boundary of the display area.
  • the voltage signal introduction structure is electrically connected to at least one position other than two ends of the first common voltage line to input a voltage signal to the first common voltage line.
  • the voltage signal introduction structure further includes: a first conductive connection portion located between the first portion and the display area. Wherein, the first end of the first auxiliary voltage line is electrically connected to the first part through the first conductive connection part.
  • the voltage signal introduction structure further includes: at least one second auxiliary voltage line, and the second auxiliary voltage line extends in the same direction as the first part.
  • the first common voltage line also includes a second part and a third part arranged oppositely. The first end of the second auxiliary voltage line is connected to the second connection line, and the second end of the second auxiliary voltage line is connected to the second part or the third part.
  • the voltage signal introduction structure further includes: a second conductive connection portion located between two ends of the first common voltage line, and the second end of the first auxiliary voltage line is connected to the second end of the first common voltage line.
  • the second conductive connection part is electrically connected.
  • the second conductive connection part includes: a connection section and a plurality of voltage signal input sections, and the connection section is located on a side of the display area away from the first part.
  • a plurality of voltage signal input sections are connected to the connecting section and extend to a side away from the display area.
  • the second end of the first auxiliary voltage line is connected to the connecting section.
  • the first auxiliary voltage line and the third auxiliary voltage line are arranged on the same layer as the first common voltage line.
  • the first auxiliary voltage line and the third auxiliary voltage line are arranged in different layers from the first common voltage line.
  • part of them is arranged on the same layer as the first common voltage line, and another part is arranged on a different layer than the first common voltage line. And/or, among all the third auxiliary voltage lines, part of them is arranged on the same layer as the first common voltage line, and another part is arranged on a different layer than the first common voltage line.
  • the array substrate further includes: a circuit structure layer located on a first side of the substrate, an anode layer located on a side of the circuit structure layer away from the substrate, and, located on the circuit structure layer.
  • the circuit structure layer includes at least one conductive layer.
  • the first common voltage line is provided in the same layer as any one of the at least one conductive layer and the anode layer.
  • the first auxiliary voltage line or the third auxiliary voltage line which is arranged in a different layer from the first common voltage line is arranged in the same layer as the light-shielding metal layer.
  • the display area includes multiple sub-pixel areas, and the multiple sub-pixel areas are arranged in multiple rows and multiple columns.
  • the first auxiliary voltage line and the third auxiliary voltage line both pass through the display area through gaps between the plurality of sub-pixel areas.
  • the number of the connecting blocks is multiple, and the multiple connecting blocks are arranged at equal intervals along the extending direction of the first part.
  • the display device includes: the array substrate according to any one of the above.
  • Figure 1 is a longitudinal cross-sectional structural view of a display device according to some embodiments.
  • Figure 2 is a longitudinal cross-sectional structural view of a light emitting device layer and an array substrate according to some embodiments
  • Figure 4 is a structural diagram of an array substrate according to other embodiments.
  • Figure 5 is a structural diagram of an array substrate according to still other embodiments.
  • Figure 6 is a layout structure diagram of an array substrate according to some embodiments.
  • Figure 8 is a structural diagram of an array substrate according to further embodiments.
  • connection and its derivatives may be used.
  • some embodiments may be described using the term “connected” to indicate that two or more components are in direct physical or electrical contact with each other.
  • the embodiments disclosed herein are not necessarily limited by the content herein.
  • parallel includes absolutely parallel and approximately parallel, and the acceptable deviation range of approximately parallel may be, for example, a deviation within 5°;
  • perpendicular includes absolutely vertical and approximately vertical, and the acceptable deviation range of approximately vertical may also be, for example, Deviation within 5°.
  • equal includes absolute equality and approximate equality, wherein the difference between the two that may be equal within the acceptable deviation range of approximately equal is less than or equal to 5% of either one, for example.
  • Example embodiments are described herein with reference to cross-sectional illustrations and/or plan views that are idealized illustrations.
  • the thickness of layers and regions are exaggerated for clarity. Accordingly, variations from the shapes in the drawings due, for example, to manufacturing techniques and/or tolerances are contemplated.
  • example embodiments should not be construed as limited to the shapes of regions illustrated herein but are to include deviations in shapes that result from, for example, manufacturing. For example, an etched area shown as a rectangle will typically have curved features. Accordingly, the regions shown in the figures are schematic in nature and their shapes are not intended to illustrate the actual shapes of regions of the device and are not intended to limit the scope of the exemplary embodiments.
  • the display device 1000 includes an array substrate 100 .
  • the display device 1000 includes an array substrate 100 , a light emitting device layer 101 , a housing 102 , a cover 103 , a circuit board 104 and so on.
  • the longitudinal section of the housing 102 can be U-shaped.
  • the array substrate 100, the light-emitting device layer 101, the circuit board 104 and other accessories are all arranged in the housing 102.
  • the circuit board 104 is arranged on one side of the array substrate 100, and the light-emitting device layer 101 is disposed on the side of the array substrate 100 away from the circuit board 104 , and the cover plate 103 is disposed on the side of the light emitting device layer 101 away from the array substrate 100 .
  • the light-emitting device layer 101 includes a plurality of light-emitting devices 101' (ie, OLEDs). Each light-emitting device 101' includes: a first electrode 101a, a second electrode 101b, and a first electrode 101a and a second electrode 101b. between the luminescent layer 101c.
  • OLEDs light-emitting devices
  • first electrode 101a is an anode and second electrode 101b is a cathode. In other examples, the first electrode 101a is a cathode and the second electrode 101b is an anode.
  • the above-mentioned display device 1000 can be of various types, such as an organic light-emitting diode (OLED) display device or a quantum dot light-emitting diode (Quantum Dot Light Emitting Diodes, QLED) display device. Or light emitting diode (Light Emitting-Diodes, LED for short) display device, etc.
  • the organic light-emitting diode (Organic Light-Emitting Diode, OLED for short) display device may include, for example, an active matrix organic light-emitting diode (Active Matrix/Organic Light Emitting Diode, AMOLED for short) display device.
  • the above-mentioned display device 1000 also includes a variety of product forms, for example, it can be any device that displays text or images, whether moving (e.g., video) or fixed (e.g., still images). More specifically, the display device 1000 may be disposed in or associated with a variety of electronic devices, such as (but not limited to) mobile phones, wireless devices, and personal data assistants (PDAs). , handheld or portable computers, GPS receivers/navigators, cameras, MP4 video players, camcorders, game consoles, watches, clocks, calculators, TV monitors, flat panel displays, computer monitors, automotive monitors (e.g.
  • PDAs personal data assistants
  • odometer display can (such as odometer display), navigator, cockpit controller and/or display, camera view display (for example, it can be a display of a rear view camera in a vehicle), electronic photos, electronic billboards or signs, projectors, building structures, packaging and aesthetic structures (which may be, for example, a display of an image of a piece of jewelry), etc.
  • camera view display for example, it can be a display of a rear view camera in a vehicle
  • electronic photos electronic billboards or signs
  • projectors building structures
  • packaging and aesthetic structures which may be, for example, a display of an image of a piece of jewelry
  • some embodiments of the present disclosure provide an array substrate 100 , which can be applied to the above-mentioned display device 1000 .
  • the array substrate 100 can also be applied to other devices.
  • the array substrate 100 has a display area AA and a peripheral area BB.
  • the array substrate 100 is generally rectangular.
  • the cross-section of the array substrate 100 may also be circular, heart-shaped, or other irregular shapes.
  • the array substrate 100 includes a substrate 1 , a first common voltage line 2 disposed on a first side of the substrate 1 , and a voltage signal introduction structure 3 disposed on the first side of the substrate 1 .
  • the first common voltage line 2 is located in the peripheral area BB and is arranged around at least part of the boundary of the display area AA.
  • the voltage signal introduction structure 3 is electrically connected to at least one position of the first common voltage line 2 except for the two ends D, so as to input a voltage signal to the first common voltage line 2 .
  • the inventor of the present disclosure found through research that since the cathode common voltage line is arranged in the peripheral area, when the peripheral area becomes narrower, the line width of the cathode common voltage line will be compressed. The reduction in the width of the cathode common voltage line will cause its resistance to increase, thereby increasing the resistance drop (IR-Drop) on the cathode common voltage line. That is, the further away from the signal input terminal, the smaller the current on the cathode common voltage line. In order to ensure that the current value far away from the signal input terminal reaches the set value, a larger voltage signal needs to be input at the signal input terminal to generate a larger current.
  • the two ends D of the first common voltage line 2 are located on the same side of the display area AA. Both ends D of the first common voltage line 2 are signal input terminals.
  • the first common voltage line 2 includes a first portion 21 located on a side of the display area AA away from the two ends D.
  • the voltage signal introduction structure 3 is electrically connected to at least one location on the first part 21 .
  • the array substrate 100 is also provided with a VDD signal line 11 .
  • the VDD signal line 11 includes a display area VDD signal line 111 located in the display area AA and a peripheral area located in the peripheral area BB.
  • the display area VDD signal line 111 is electrically connected to the pixel driving circuit of the sub-pixel, and is used to provide the VDD signal to the pixel driving circuit.
  • the peripheral area VDD signal line 112 is electrically connected to the display area VDD signal line 111.
  • the array substrate 100 is also provided with a bonding pad 12 for connecting to a Flexible Printed Circuit (FPC).
  • FPC Flexible Printed Circuit
  • the two ends D of the first common voltage line 2 and the peripheral area VDD signal line 112 are respectively bonded.
  • Pad 12 is electrically connected. Used to receive VSS signal or VDD signal from outside.
  • the array substrate 100 also has a fan-out area 13 .
  • the fan-out area 13 and the two ends D of the first common voltage line 2 are located on the same side of the display area.
  • the fan-out area 13 is the lead-out part of the data line 131 in the display area AA.
  • the array substrate 100 further includes a display screen test circuit (Cell Test) 14.
  • Cell Test display screen test circuit
  • the display screen test circuit 14 is used to perform a panel function test, and detect defects in the panel through the panel function test, so as to facilitate the removal of defective products.
  • the array substrate 100 further includes driver integrated circuits (Integrated Circuits, ICs) 15.
  • the driver IC is used to receive and send signals to drive the array substrate 100 to operate.
  • a shift register circuit 16 is also provided on the array substrate 100 .
  • the shift register circuit 16 can be a scan signal shift register for providing scan signals.
  • circuit Gate Driver On Array, Gate GOA
  • EM GOA enable signal shift register circuit
  • the shift register circuit 16 communicates with the pixel driver of the display area AA through the signal line 161 The circuit is electrically connected to provide an enable signal or a scan signal to the pixel driving circuit.
  • the shift register circuit 16 is disposed on both sides of the display area AA, and is located on one side of the first common voltage line 2 close to the display area AA.
  • the arrangement manner of the shift register circuit 16 is not limited to this. Examples , the shift register circuit 16 may also be provided only in the peripheral area BB on one side of the display area AA.
  • the array substrate 100 is also provided with an initialization signal line 17 for transmitting an initialization signal.
  • the initialization signal line 17 includes a peripheral area initialization signal line 171 provided in the peripheral area BB and a peripheral area initialization signal line 171 .
  • the display area initialization signal line 172 of the display area AA the display area initialization signal line 172 is electrically connected to the pixel drive circuit and the peripheral area initialization signal line 171 to transmit the signal on the peripheral area initialization signal line 171 to the pixel drive circuit.
  • the voltage signal introduction structure 3 includes: at least one first auxiliary voltage line 31 , the first auxiliary voltage line 31 passes through the display area AA, and the first auxiliary voltage line 31 The first end of the first auxiliary voltage line 31 is electrically connected to the first part 21, and the second end of the first auxiliary voltage line 31 and the two ends D of the first common voltage line 2 are located on the same side of the display area AA.
  • the voltage signal is input through the second end of the first auxiliary voltage line 31 and the voltage signal is transmitted to the first end through the first auxiliary voltage line 31. Due to the difference between the first auxiliary voltage line 31 and the first common voltage line 2 The first part 21 is electrically connected, so the signal on the first auxiliary voltage line 31 is transmitted to the first part 21, increasing the current at a location far away from the signal input end. Moreover, the first end of the first auxiliary voltage line 31 and the two ends D of the first common voltage line 2 are located on the same side of the display area AA, and can share a signal input structure without the need for additional structures, which is convenient for installation.
  • a plurality of first auxiliary voltage lines 31 are provided, and the widths of the plurality of first auxiliary voltage lines 31 may be the same or different.
  • the plurality of first auxiliary voltage lines 31 are arranged at intervals.
  • the setting range of the plurality of first auxiliary voltage lines 31 can cover the entire display area AA.
  • the setting range of the plurality of first auxiliary voltage lines 31 can also cover only a certain part of the display area AA. area.
  • the voltage signal introduction structure 3 further includes: a first conductive connection part 32 , the first conductive connection part 32 is located between the first part 21 and the display area AA. The first end of the first auxiliary voltage line 31 is electrically connected to the first part 21 through the first conductive connection part 32 .
  • the first conductive connection portion 32 is a structure extending from the peripheral area BB to the display area AA.
  • the first conductive connection portion 32 is provided so that the first auxiliary voltage line 31 can pass through the first conductive connection portion.
  • 32 is electrically connected to the first part 21 of the first common voltage line 2 , and the location and range of the first auxiliary voltage line 31 can be conveniently determined through the first conductive connection part 32 .
  • the first conductive connection part 32 may be disposed at any position between the first part 21 and the display area AA.
  • the length range of the first conductive connection part 32 along the extension direction X of the first part 21 may be the same as or longer than the length of the first part 21 .
  • Part 21 is short in length.
  • the number of the first conductive connection parts 32 there is no specific limitation on the number of the first conductive connection parts 32.
  • the number of the first conductive connection parts 32 may be one or more.
  • the first conductive connection part 32 has six first auxiliary voltage lines 31 spaced on the first conductive connection part 32 .
  • a plurality of first conductive connection portions 32 may be disposed at intervals.
  • the first conductive connection part 32 includes: a first connection line 321 and a plurality of second connection lines 322 .
  • the first connection line 321 is spaced apart from the first part 21 .
  • the plurality of second connection lines 322 are respectively connected between the first connection lines 321 and the first part 21 .
  • the first end of the first auxiliary voltage line 31 is connected to the first connection line 321 .
  • each second connection line 322 is equivalent to a signal input port
  • the first connection line 321 is connected to the first part 21 of the first common voltage line 2 through a plurality of second connection lines 322, which is equivalent to the The first part 21 of the first common voltage line 2 is provided with a plurality of signal input ports.
  • the current on the first auxiliary voltage line 31 passes through the first connection line 321, and then is transmitted to the first part 21 of the first common voltage line 2 through a plurality of second connection lines 322, thereby controlling a certain distance of the first part 21. Current compensation.
  • the first connection line 321 and the second connection line 322 are equal to the width of the first part 21 of the first common voltage line 2 , and the width of the first auxiliary voltage line 31 is smaller than the first part of the first common voltage line 2 21, the width of the first connection line 321 and the width of the second connection line 322.
  • Such an arrangement can ensure that the first connection line 321 and the second connection line 322 have a larger width, thereby reducing their resistance and avoiding a larger resistance voltage drop and loss of more current.
  • the width of the first auxiliary voltage line 31 Being narrower can facilitate the placement of the first auxiliary voltage line 31 through the display area AA and avoid affecting the pixel aperture ratio of the display area AA.
  • the plurality of second connection lines 322 are arranged at equal intervals along the extension direction X of the first part 21 .
  • This arrangement means that multiple signal input ports are evenly arranged at a certain distance along the extension direction X of the first part 21, so that uniform current compensation can be performed on the first common voltage line 2 along the extension direction .
  • the voltage signal introduction structure 3 further includes: at least one second auxiliary voltage line 33 , and the second auxiliary voltage line 33 extends in the same direction as the first part 21 .
  • the first common voltage line 2 also includes a second portion 22 and a third portion 23 arranged oppositely. The first end of the second auxiliary voltage line 33 is connected to the second connection line 322 , and the second end of the second auxiliary voltage line 33 is connected to the second part 22 or the third part 23 .
  • a second auxiliary voltage line 33 is provided at the upper left corner and the upper right corner of the array substrate 100 respectively.
  • the second end of the second auxiliary voltage line 33 is connected to the second part 22 or the third part 23 of the first common voltage line 2, it is equivalent to setting the second part 22 or the third part 23 on the second part 22 or the third part 23.
  • the second auxiliary voltage line 33 is arranged at two corners on the side far away from the signal input end of the first common voltage line 2. Since this place is far away from the signal input end, it is also easy to There is a problem of large voltage drop and reduced current. Therefore, setting the second auxiliary voltage line 33 at this position can compensate for the current there.
  • the voltage signal introduction structure 3 also includes: a second conductive connection portion 34 located between the two ends D of the first common voltage line 2, a first auxiliary voltage The second end of the line 31 is electrically connected to the second conductive connection portion 34 .
  • one end of the second conductive part 34 is connected to the bonding pad 12 and the other end is overlapped with the cathode of the OLED for providing VSS voltage to the cathode of the OLED.
  • the two ends D of the first common voltage line 2 are spaced apart, and the second conductive connection portion 34 is provided between the two ends D, so that the first common voltage line 2 and the second conductive connection portion 34 jointly surround the display area.
  • AA is arranged in a circle. When the display area AA is larger, the second conductive connection portion can provide a more stable and uniform cathode voltage for the cathode of the OLED.
  • the second conductive connection part 34 includes: a connection section 341 and a plurality of voltage signal input sections 342 .
  • the connecting section 341 is located on the side of the display area AA away from the first part 21 .
  • the plurality of voltage signal input sections 342 are connected to the connection section 341 and extend to the side away from the display area AA.
  • the second end of the first auxiliary voltage line 31 is connected to the connecting section 341 .
  • connection section 341 extends along the extension direction X of the first part 21 of the first common voltage line 2, that is, the connection section 341 is arranged parallel to the first part 21, and the voltage signal input section
  • the number of 342 is three.
  • the three voltage signal input sections 342 are respectively arranged perpendicularly to the connection section 341, and the three voltage signal input sections 342 are arranged at equal intervals along the extension direction X of the connection section 341, so that the input current can be made more uniform.
  • the voltage signal introduction structure 3 also includes: at least one third auxiliary voltage line 35.
  • the third auxiliary voltage line 35 passes through the display area AA and is connected to the first auxiliary voltage line. 31 cross settings.
  • the first end of the third auxiliary voltage line 35 is connected to the second part 22 of the first common voltage line 2
  • the second end of the third auxiliary voltage line 35 is connected to the third part 23 of the first common voltage line 2 .
  • arranging the third auxiliary voltage line 35 crossing the first auxiliary voltage line 31 can increase the current of the second part 22 and the third part 23 of the first common voltage line 2, thereby further increasing the current of the first common voltage line 2.
  • the uniformity of the current across the voltage line 2 improves the long-range brightness uniformity of the array substrate 100 .
  • third auxiliary voltage lines 35 there may be one or more third auxiliary voltage lines 35 .
  • the widths of the plurality of third auxiliary voltage lines 35 may be equal. Or not equal.
  • a plurality of third auxiliary voltage lines 35 are arranged at intervals, and the setting range of the third auxiliary voltage lines 35 can cover the entire display area AA, or cover part of the display area AA.
  • the third auxiliary voltage line 35 is disposed in a certain area close to one end of the first part 21 of the first common voltage line 2, thereby increasing the current of the end of the second part 22 and the third part 23 away from the two ends D. .
  • the third auxiliary voltage line 35 and the first auxiliary voltage line 31 are electrically connected at the intersection position.
  • the third auxiliary voltage line 35 and the first auxiliary voltage line 31 when they have multiple crossing locations, they may be electrically connected at one crossing location, multiple crossing locations, or all crossing locations. .
  • the third auxiliary voltage line 35 and the first auxiliary voltage line 31 are not electrically connected at the intersection position, the third auxiliary voltage line 35 is equivalent to being connected in parallel with the first common voltage line 2 , which is beneficial to reducing the overall resistance and improving the first common voltage line 2 . Current on common voltage line 2.
  • the first conductive connection part 32 and the second conductive connection part 34 are arranged on the same layer as the first common voltage line 2 .
  • both ends of the first auxiliary voltage line 31 are connected to the first conductive connection part 32 and the second conductive connection part 34 respectively. are directly connected, and the first auxiliary voltage line 31 and the third auxiliary voltage line 35 are directly electrically connected at the intersection position.
  • the first auxiliary voltage line 31 and the third auxiliary voltage line 35 are arranged in different layers from the first common voltage line 2 because the first conductive connection portion 32 and the second conductive connection portion 34 are not connected to the first common voltage line 2 . 2 are arranged on the same layer, then both ends of the first auxiliary voltage line 31 are electrically connected to the first conductive connection part 32 and the second conductive connection part 34 through via holes. Or one end of the first auxiliary voltage line 31 is directly electrically connected to the first common voltage line 2 through a via hole.
  • the first auxiliary voltage line 31 and the third auxiliary voltage line 35 are arranged in different layers, if they need to be electrically connected at the intersection position, they can be electrically connected at the intersection position through via holes.
  • first auxiliary voltage line 31 and the third auxiliary voltage line 35 can be provided on different layers of the array substrate 100 according to the production process and wiring requirements. This arrangement can increase the number of first auxiliary voltage lines 31 and third auxiliary voltage lines 35 , and the width of the different-layer lines can be set larger, which is beneficial to further increasing the input current and making full use of the space of the array substrate 100 , suitable for array substrates 100 of various structures.
  • first auxiliary voltage lines 31 some are arranged on the same layer as the first common voltage line 2 and the other part are arranged on a different layer than the first common voltage line 2 . And/or, among all the third auxiliary voltage lines 35 , some are arranged on the same layer as the first common voltage line 2 and the other part are arranged on a different layer than the first common voltage line 2 .
  • the multiple first auxiliary voltage lines 31 can be arranged on different layers.
  • the multiple first auxiliary voltage lines 35 can be arranged on different layers.
  • the three auxiliary voltage lines 35 can also be provided on different layers, which can increase the number of arrangements of the first auxiliary voltage line 31 and the third auxiliary voltage line 35 and can be applicable to different structures of the array substrate 100 .
  • the width of the first auxiliary voltage line 31 and the first common voltage line 2 may be larger than that of the first common voltage line 2 .
  • the width of the third auxiliary voltage line 35 arranged in a different layer from the first common voltage line 2 may be greater than the width of the third auxiliary voltage line 35 arranged in the same layer as the first common voltage line 2 .
  • the array substrate 100 further includes: a circuit structure layer 4 located on the first side of the substrate 1 , and an anode layer (eg, located on the side of the circuit structure layer 4 away from the substrate 1 ). : the layer where the first electrode 101a or the second electrode 101b is located); and a light-shielding metal layer 5 located between the circuit structure layer 4 and the substrate 1 .
  • the circuit structure layer 4 includes at least one conductive layer (for example, the first source-drain metal layer 41 and the second source-drain metal layer 42 below).
  • the first common voltage line 2 is arranged in the same layer as at least one of the conductive layer and the anode layer.
  • the first auxiliary voltage line 31 or the third auxiliary voltage line 35 arranged in a different layer from the first common voltage line 2 is arranged in the same layer as the light-shielding metal layer 5 .
  • the pixel driving circuit may include a thin film transistor with a single gate structure (such as a bottom gate structure or a top gate structure) and/or a thin film transistor with a double gate structure. Therefore, the conductive layer in the circuit structure layer 4 at least includes: source and drain metal layers, gate electrode layers and other conductive layers.
  • the circuit structure layer 4 is provided with a first source-drain metal layer 41 and a second source-drain metal layer 42 , and the first common voltage line 2 is the same as any one of the source-drain metal layers.
  • the first auxiliary voltage line 31 and the third auxiliary voltage line 35 are arranged on the same layer as the first common voltage line 2
  • the second auxiliary voltage line 33 is also arranged on the same layer as the first common voltage line 2 .
  • the array substrate 100 is provided with a light-shielding metal layer 5.
  • the light-shielding metal layer 5 is used to prevent light from irradiating the active layer 43 in the circuit structure layer 4, and can prevent the transistors in the circuit structure layer 4 from being exposed. M leakage.
  • the first auxiliary voltage line 31 and the third auxiliary voltage line 35 are both arranged in the same layer as the light-shielding metal layer 5 , and the first auxiliary voltage line 31 is connected to the first part 21 of the first common voltage line 2 Directly connected, the widths of the plurality of first auxiliary voltage lines 31 and the third auxiliary voltage lines 35 are all equal, which facilitates processing, production and arrangement.
  • the routing of the first auxiliary voltage line 31 and the third auxiliary voltage line 35 may not affect the display screen in the display area AA, and the first auxiliary voltage line 31 and the third auxiliary voltage line 35 may be routed regularly.
  • the first auxiliary voltage line 31 extends along the Y direction
  • the third auxiliary voltage line 35 extends along the X direction.
  • the first auxiliary voltage line 31 and the third auxiliary voltage line 35 can also be routed irregularly.
  • the first auxiliary voltage line 31 extends along the Y direction, and alternates with convex and concave shapes along the X direction. Route the wires the way you set them up.
  • all the first auxiliary voltage lines 31 are arranged at equal intervals along the row direction (ie, the X direction) of the multiple sub-pixel areas P; and/or all the third auxiliary voltage lines 35 are arranged along the columns of the multiple sub-pixel areas P. direction (i.e. Y direction) at equal intervals.
  • one sub-pixel area P may be provided between two adjacent first auxiliary voltage lines 31 , or three or five sub-pixel areas P may be provided between two adjacent first auxiliary voltage lines 31 .
  • the arrangement method of the third auxiliary voltage line 35 can refer to the arrangement method of the first auxiliary voltage line 31 .
  • the first auxiliary voltage line 31 and the third auxiliary voltage line 35 are intersected and electrically connected at the intersection position.
  • a sub-pixel area is provided with an initialization signal line 172.
  • Figure 7 One sub-pixel area is provided with two initialization signal lines (ie: 172a and 172b).
  • the voltage signal introduction structure 3 includes: at least one connection block K, located on the side of the first part 21 away from the display area AA, and connected to different positions of the first part 21 respectively.
  • the connection block K Configured as an external voltage signal source.
  • the voltage signal introduction structure 3 takes the form of a connection block.
  • Each connection block K is equivalent to a voltage signal input port.
  • a signal can be input to the first common voltage line 2 through an external voltage signal source, thereby compensating the first
  • the resistance voltage drop of the common voltage line 2 improves the current uniformity on the first common voltage line 2 .
  • the connection block K is arranged on the side of the first part 21 away from the display area AA. When other voltage signal sources are externally connected, the wiring does not need to pass through the display area AA, ensuring that the structure of the display area AA remains unchanged.
  • connection blocks K can be evenly arranged within the arrangement range, thereby facilitating production and improving current uniformity. It should be noted that, according to the demand for current improvement, the plurality of connection blocks K can be arranged only at a certain distance along the extension direction of the first part 21 to focus on increasing the current of the first part 21 at this distance; in addition, multiple connection blocks K The connecting blocks K can also be evenly arranged in the entire extension direction of the first part 21 .

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板，阵列基板具有显示区和周边区。阵列基板包括：衬底，设置于衬底的第一侧的第一公共电压线以及设置于衬底的第一侧的电压信号引入结构。第一公共电压线位于周边区、且围绕显示区的至少部分边界布置。电压信号引入结构与第一公共电压线中除两个端部以外的至少一个位置电连接，以向第一公共电压线输入电压信号。

Description

阵列基板及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
背景技术
有机电致发光二极管(Organic Light-Emitting Diode，简称OLED)显示面板板凭借其低功耗、高色饱和度、广视角、薄厚度、能实现柔性化等优异性能，逐渐成为显示领域的主流之一。
目前越来越多的OLED显示面板采用窄边框设计，从而可以达到美化边框，增加显示面积的目的。
发明内容
一方面，提供一种阵列基板，阵列基板具有显示区和周边区。所述阵列基板包括：衬底，设置于所述衬底的第一侧的第一公共电压线以及设置于所述衬底的第一侧的电压信号引入结构。所述第一公共电压线位于所述周边区、且围绕所述显示区的至少部分边界布置。所述电压信号引入结构与所述第一公共电压线中除两个端部以外的至少一个位置电连接，以向所述第一公共电压线输入电压信号。
在一些实施例中，所述第一公共电压线的两个端部位于所述显示区的同一侧。所述第一公共电压线的两个端部均为信号输入端。所述第一公共电压线中包括第一部分，所述第一部分位于所述显示区远离所述两个端部的一侧。所述电压信号引入结构与所述第一部分上的至少一个位置电连接。
在一些实施例中，所述电压信号引入结构包括：至少一条第一辅助电压线，所述第一辅助电压线穿过所述显示区，且所述第一辅助电压线的第一端与所述第一部分电连接，所述第一辅助电压线的第二端与所述第一公共电压线的两个端部位于所述显示区的同一侧。
在一些实施例中，所述电压信号引入结构还包括：第一导电连接部，第一导电连接部位于所述第一部分与所述显示区之间。其中，所述第一辅助电压线的第一端通过所述第一导电连接部与所述第一部分电连接。
在一些实施例中，所述第一导电连接部包括：第一连接线以及多条第二连接线，所述第一连接线与所述第一部分间隔设置。多条第二连接线分别连接于所述第一连接线与所述第一部分之间。其中，所述第一辅助电压线的第一端与所述第一连接线相连。
在一些实施例中，所述多条第二连接线沿所述第一部分的延伸方向等间 隔排列。
在一些实施例中，所述电压信号引入结构还包括：至少一条第二辅助电压线，所述第二辅助电压线与所述第一部分的延伸方向相同。其中，所述第一公共电压线中还包括相对设置的第二部分和第三部分。所述第二辅助电压线的第一端与所述第二连接线相连，所述第二辅助电压线的第二端与所述第二部分或所述第三部分相连。
在一些实施例中，所述电压信号引入结构还包括：第二导电连接部，位于所述第一公共电压线的两个端部之间，所述第一辅助电压线的第二端与所述第二导电连接部电连接。
在一些实施例中，所述第二导电连接部包括：连接段以及多个电压信号输入段，连接段位于所述显示区远离所述第一部分的一侧。多个电压信号输入段均与所述连接段相连，且均向远离所述显示区的一侧延伸。其中，所述第一辅助电压线的第二端与所述连接段相连。
在一些实施例中，所述电压信号引入结构还包括：至少一条第三辅助电压线，所述第三辅助电压线穿过所述显示区，并与所述第一辅助电压线交叉设置。其中，所述第一公共电压线中还包括相对设置的第二部分和第三部分。所述第三辅助电压线的第一端与所述第二部分相连，所述第三辅助电压线的第二端与所述第三部分相连。
在一些实施例中，所述第三辅助电压线与所述第一辅助电压线在交叉位置处电连接。
在一些实施例中，所述第一辅助电压线和所述第三辅助电压线与所述第一公共电压线同层设置。或者，所述第一辅助电压线和所述第三辅助电压线与所述第一公共电压线异层设置。
在一些实施例中，所有所述第一辅助电压线中，一部分与所述第一公共电压线同层设置，另一部分与所述第一公共电压线异层设置。和/或，所有所述第三辅助电压线中，一部分与所述第一公共电压线同层设置，另一部分与所述第一公共电压线异层设置。
在一些实施例中，所述阵列基板还包括：位于所述衬底的第一侧的电路结构层，位于所述电路结构层远离所述衬底一侧的阳极层，以及，位于所述电路结构层与所述衬底之间的遮光金属层。所述电路结构层包括至少一层导电层。其中，所述第一公共电压线与所述至少一层导电层和所述阳极层中的任意一者同层设置。与所述第一公共电压线异层设置的所述第一辅助电压线或所述第三辅助电压线与所述遮光金属层同层设置。
在一些实施例中，所述显示区包括多个子像素区，多个子像素区呈多行多列排布。其中，所述第一辅助电压线和所述第三辅助电压线均经由所述多个子像素区之间的间隙处穿过所述显示区。
在一些实施例中，所有所述第一辅助电压线沿所述多个子像素区的行方向等间隔排列。和/或，所有所述第三辅助电压线沿所述多个子像素区的列方向等间隔排列。
在一些实施例中，所述第一公共电压线中包括第一部分，所述第一部分位于所述显示区远离所述两个端部的一侧。所述电压信号引入结构包括：至少一个连接块，所述至少一个连接块位于所述第一部分远离所述显示区的一侧，且分别与所述第一部分的不同位置连接，所述连接块被配置为外接电压信号源。
在一些实施例中，所述连接块的数量为多个，多个连接块沿所述第一部分的延伸方向等间隔排布。
另一方面，公开了一种显示装置，所述显示装置包括：如上述任一项所述的阵列基板。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的显示装置的纵截面结构图；
图2为根据一些实施例的发光器件层和阵列基板的纵截面结构图；
图3为根据一些实施例的阵列基板的结构图；
图4为根据另一些实施例的阵列基板的结构图；
图5为根据又一些实施例的阵列基板的结构图；
图6为根据一些实施例的阵列基板的布局结构图；
图7为根据另一些实施例的阵列基板的布局结构图；
图8为根据再一些实施例的阵列基板的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实 施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。
如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附 图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本公开一些实施例提供了一种显示装置1000。请参阅图1，该显示装置1000包括阵列基板100。
请参阅图1，该显示装置1000包括阵列基板100、发光器件层101、壳体102、盖板103、电路板104等。
其中，壳体102的纵截面可以呈U型，阵列基板100、发光器件层101、电路板104以及其它配件均设置于壳体102内，电路板104设置于阵列基板100一侧，发光器件层101设置于阵列基板100远离电路板104的一侧，盖板103设置于发光器件层101远离阵列基板100的一侧。
请参阅图2，图2为发光器件层101和阵列基板100的纵截面图。在一些示例中，发光器件层101包括多个发光器件101′(即OLED)，每个发光器件101′包括：第一电极101a、第二电极101b以及设置在第一电极101a和第二电极101b之间的发光层101c。
在一些示例中，第一电极101a为阳极，第二电极101b为阴极。在另一些示例中，第一电极101a为阴极，第二电极101b为阳极。
在一些示例中，发光器件101′除包括发光层101c外，还可以包括电子传输层(election transporting layer，简称ETL)、电子注入层(election injection layer，简称EIL)、空穴传输层(hole transporting layer，简称HTL)以及空穴注入层(hole injection layer，简称HIL)中的一层或多层，以提高发光器件101′的发光效率。
在一些示例中，发光器件101′远离阵列基板100一侧还设有封装层(未图示)。封装层用于覆盖发光器件101′，将发光器件101′包覆起来，以避免外界环境中的水汽和氧气进入发光器件101′，损伤发光器件101′中的有机材料而造成光器件101′的寿命缩短。
需要说明的是，上述显示装置1000的类型包括多种，例如可以为有机发光二极管(Organic Light-Emitting Diode，简称OLED)显示装置、量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)显示装置或发光二极管(Light Emitting-Diodes，简称LED)显示装置等。其中，该有机发光二极管(Organic Light-Emitting Diode，简称OLED)显示装置例如可以包括有源矩阵有机发光二极体(Active Matrix/Organic Light Emitting Diode，简称AMOLED)显示装置。
上述显示装置1000的产品形式也包括多种，例如可以为显示不论运动(例 如，视频)还是固定(例如，静止图像)的且不论文字还是图像的任何装置。更明确地说，上述显示装置1000可设置在多种电子装置中或与多种电子装置关联，上述多种电子装置例如可以为(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如可以为里程表显示器)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如可以为车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如可以为对于一件珠宝的图像的显示器)等。
请参阅图3和图4，本公开一些实施例提供了一种阵列基板100，该阵列基板100可以应用于上述显示装置1000中。当然，该阵列基板100也可以应用于其它的装置中。
在一些实施例中，阵列基板100具有显示区AA和周边区BB。
需要说明的是，本公开对周边区BB的设置位置不做限制。例如，周边区BB可以位于显示区AA的一侧、两侧或三侧等。又例如，周边区BB也可以围绕显示区AA一圈设置。
在一些示例中，请继续参阅图3和图4，阵列基板100大致呈矩形。当然，在其他示例中，阵列基板100的横截面也可以为圆形、心形或其他不规则形状。
请继续参阅图3和图4，阵列基板100包括衬底1和设置于衬底1的第一侧的第一公共电压线2以及设置于衬底1的第一侧的电压信号引入结构3。第一公共电压线2位于周边区BB、且围绕显示区AA的至少部分边界布置。电压信号引入结构3与第一公共电压线2中除两个端部D以外的至少一个位置电连接，以向第一公共电压线2输入电压信号。
可以理解的是，第一公共电压线2为VSS电压线，即阴极公共电压线，用于为发光器件的阴极(例如：第一电极101a或第二电极101b)提供VSS电压。第一公共电压线2可以围绕显示区AA的一侧或者多侧设置。示例性的，请继续参阅图3，第一公共电压线2围绕显示区AA的三侧设置。
目前，越来越多的阵列基板采用窄边框结构。本公开发明人经研究发现：由于阴极公共电压线设置在周边区，当周边区变窄时，会导致阴极公共电压线的线宽被压缩。阴极公共电压线的宽度减小会导致其电阻增大，从而阴极公共电压线上的电阻压降(IR-Drop)增加，即距离信号输入端越远，阴极公共电压线上的电流越小。为保证远离信号输入端的电流值达到设定值，需要 在信号输入端输入较大的电压信号以产生较大的电流，当大量电流从阴极公共电压线的输入端输入，会导致阵列基板在该处发热严重，给该处结构带来灼伤风险。另外，由于离输入端越远，电阻压降越大，电流越小，因此距离信号输入端越远的显示器件亮度越小，从而导致显示装置长程亮度均一性较差。
而本公开一些实施例提供的阵列基板100，由于在阴极公共电压线上设置了电压信号引入结构3，该电压信号引入结构3可以从多个位置向阴极公共电压线输入电压信号，改善电流单侧接入带来的弊端。当设置该电压信号引入结构3后，可以减小阴极公共电压线输入端的电流从而改善在该处阵列基板发热严重的问题，另外，电压信号引入结构3还可以使阴极公共电压线各个位置电流均一性提高，从而改善显示装置长程亮度均一性较差的问题。
在一些实施例中，请继续参阅图3～图5，第一公共电压线2的两个端部D位于显示区AA的同一侧。第一公共电压线2的两个端部D均为信号输入端。第一公共电压线2中包括第一部分21，第一部分位于显示区AA远离两个端部D的一侧。电压信号引入结构3与第一部分21上的至少一个位置电连接。
由上述内容可知，第一公共电压线2上存在电阻压降，可以理解的是，距离第一公共电压线2越远，其电阻压降越大，电流越小。也即第一公共电压线2的第一部分21是电阻压降最大、电流最小的位置，因此，将电压信号引入结构3设置在第一部分21处，可以改善该位置电流较小的问题，从而提高阵列基板100各位置的电流均匀性，改善阵列基板100的长程亮度均一性问题。
在一些示例中，请继续参阅图3～图5，阵列基板100上还设有VDD信号线11，VDD信号线11包括位于显示区AA的显示区VDD信号线111和位于周边区BB的周边区VDD信号线112。显示区VDD信号线111与子像素的像素驱动电路电连接，用于为像素驱动电路提供VDD信号。周边区VDD信号线112与显示区VDD信号线111电连接。阵列基板100还设有用于与柔性线路板板(Flexible Printed Circuit,FPC)连接的绑定焊盘12，第一公共电压线2的两个端部D以及周边区VDD信号线112分别与绑定焊盘12电连接。用于从外部接收VSS信号或VDD信号。
在一些示例中，请继续参阅图3～图5，阵列基板100还具有扇出区13。扇出区13与第一公共电压线2的两个端部D位于显示区的同一侧，扇出区13是显示区AA中数据线131的引出部分。
在一些示例中，阵列基板100还包括显示屏测试电路(Cell Test)14。显示屏测试电路14用于进行面板功能测试，通过面板功能测试检测面板的不良，以便于把不良的产品去除。
在一些示例中，阵列基板100还包括驱动集成电路(Integrated Circuits，IC)15。驱动IC用于接收和发送信号以驱动阵列基板100工作。
在一些示例中，请继续参阅图3～图5，阵列基板100上还设有移位寄存器电路16，示例性的，该移位寄存器电路16可以为用于提供扫描信号的扫描信号移位寄存电路(Gate Driver On Array，Gate GOA)，和/或，用于提供使能信号的使能信号移位寄存电路(EM GOA)，移位寄存器电路16通过信号线161与显示区AA的像素驱动电路电连接，以向像素驱动电路提供使能信号或扫描信号。在图2中移位寄存器电路16设置在显示区AA的两侧，且位于第一公共电压线2靠近显示区AA的一侧，但是移位寄存器电路16的设置方式不限于此，示例性的，移位寄存器电路16还可以只设置在显示区AA的一侧的周边区BB。
在一些示例中，请继续参阅图3～图5，阵列基板100上还设有用于传输初始化信号的初始化信号线17，初始化信号线17包括设置在周边区BB的周边区初始化信号线171以及设置在显示区AA的显示区初始化信号线172，显示区初始化信号线172与像素驱动电路以及周边区初始化信号线171电连接，以将周边区初始化信号线171上的信号传输到像素驱动电路。
在一些实施例中，请继续参阅图3～图5，电压信号引入结构3包括：至少一条第一辅助电压线31，第一辅助电压线31穿过显示区AA，且第一辅助电压线31的第一端与第一部分21电连接，第一辅助电压线31的第二端与第一公共电压线2的两个端部D位于显示区AA的同一侧。
可以理解的是，通过第一辅助电压线31的第二端输入电压信号，电压信号通过第一辅助电压线31向第一端传输，由于第一辅助电压线31与第一公共电压线2的第一部分21电连接，因此第一辅助电压线31上的信号传递到第一部分21，提升远离信号输入端位置处的电流。并且第一辅助电压线31的第一端与第一公共电压线2的两个端部D位于显示区AA的同一侧，可以共用一个信号输入结构，无需外加结构，方便设置。
在一些示例中，设置多条第一辅助电压线31，多条第一辅助电压线31的宽度可以相同或不同。多条第一辅助电压线31间隔设置，多条第一辅助电压线31的设置范围可以覆盖整个显示区AA，多条第一辅助电压线31的设置范围也可以仅覆盖显示区AA的某一部分区域。
在一些实施例中，请继续参阅图3和图4，电压信号引入结构3还包括：第一导电连接部32，第一导电连接部32位于第一部分21与显示区AA之间。其中，第一辅助电压线31的第一端通过第一导电连接部32与第一部分21电连接。
请继续参考图3和图4，第一导电连接部32是由周边区BB向显示区AA延伸的结构，设置第一导电连接部32，可以使第一辅助电压线31通过第一导电连接部32与第一公共电压线2的第一部分21电连接，且通过第一导电连接部32可以方便确定第一辅助电压线31的设置位置和范围。第一导电连接部32可以设置在第一部分21与显示区AA之间的任意位置，第一导电连接部32沿第一部分21的延伸方向X的长度范围可以与第一部分21的长度相同或比第一部分21的长度短。
在一些示例中，对第一导电连接部32的数量不做具体限制，第一导电连接部32的数量可以为一个或多个，示例性的，请继续参阅图3和图4，设置有一个第一导电连接部32，该第一导电连接部32上间隔设置有六根第一辅助电压线31。在另一些示例中，当需要在不同位置设置第一辅助电压线31时，可以间隔设置多个第一导电连接部32。
在一些实施例中，请继续参阅图3和图4，第一导电连接部32包括：第一连接线321和多条第二连接线322。第一连接线321与第一部分21间隔设置。多条第二连接线322分别连接于第一连接线321与第一部分21之间。其中，第一辅助电压线31的第一端与第一连接线321相连。
可以理解的是，每条第二连接线322即相当于一个信号输入口，第一连接线321通过多条第二连接线322与第一公共电压线2的第一部分21连接，即相当于在第一公共电压线2的第一部分21设置了多个信号输入口。第一辅助电压线31上的电流通过第一连接线321，再通过多条第二连接线322将电流传输到第一公共电压线2的第一部分21，从而对第一部分21的某一段距离进行电流补偿。
在一些示例中，第一连接线321以及第二连接线322与第一公共电压线2的第一部分21的宽度相等，而第一辅助电压线31的宽度小于第一公共电压线2的第一部分21的宽度、第一连接线321的宽度以及第二连接线322的宽度。这样设置，可以保证第一连接线321和第二连接线322具有较大的宽度，从而使其电阻较小，避免较大的电阻压降损失较多电流，而第一辅助电压线31的宽度较窄可以方便第一辅助电压线31穿过显示区AA设置，避免影响显示区AA像素开口率。
在一些实施例中，请继续参阅图3和图4，多条第二连接线322沿第一部分21的延伸方向X等间隔排列。
这样设置，也即沿第一部分21的延伸方向X的某一段距离上均匀的设置了多个信号输入口，从而可以对第一公共电压线2沿第一部分21的延伸方向X进行均匀的电流补偿。
在一些示例中，第一连接线321与第一公共电压线2的第一部分21平行间隔设置，这样设置，方便制作，且便于连接。第二连接线322的数量为三条，并沿第一部分1的延伸方向X等间隔设置，并且第二连接线322分别与第一公共电压线2的第一部分21以及第一连接线321垂直设置。
在一些实施例中，请继续参阅图3和图4，电压信号引入结构3还包括：至少一条第二辅助电压线33，第二辅助电压线33与第一部分21的延伸方向相同。其中，第一公共电压线2中还包括相对设置的第二部分22和第三部分23。第二辅助电压线33的第一端与第二连接线322相连，第二辅助电压线33的第二端与第二部分22或第三部分23相连。
示例性的，请参阅图3和图4，在阵列基板100的左上角和右上角分别设置有一条第二辅助电压线33。
可以理解的是，由于第二辅助电压线33的第二端与第一公共电压线2的第二部分22或第三部分23连接，则相当于在第二部分22或第三部分23上设置了信号输入口，由图2可知，第二辅助电压线33设置在远离第一公共电压线2的信号输入端一侧的两个拐角处，由于该处距离信号输入端较远，因此也容易出现电压降大，电流减小的问题，因此在该位置设置第二辅助电压线33可以补偿该处电流。
在一些实施例中，请继续参阅图3～图5，电压信号引入结构3还包括：第二导电连接部34，位于第一公共电压线2的两个端部D之间，第一辅助电压线31的第二端与第二导电连接部34电连接。
可以理解的是，第二导电部34的一端与绑定焊盘12连接，另一端与OLED的阴极搭接，用于为OLED的阴极提供VSS电压。第一公共电压线2的两个端部D间隔设置，第二导电连接部34设置在两个端部D之间，从而使第一公共电压线2和第二导电连接部34共同围绕显示区AA一圈设置，当显示区AA较大时，设置第二导电连接部可以为OLED的阴极提供更稳定均匀的阴极电压。
在此基础上，第一辅助电压线31可以与第二导电连接部34连接，从而将第二导电连接部34上的电流传送到第一公共电压线2的第一部分21。
在一些实施例中，请继续参阅图3和图4，所述第二导电连接部34包括：连接段341和多个电压信号输入段342。连接段341位于显示区AA远离第一部分21的一侧。多个电压信号输入段342均与连接段341相连，且均向远离显示区AA的一侧延伸。其中，第一辅助电压线31的第二端与连接段341相连。
需要说明的是，多个电压信号输入段342与绑定焊盘12连接以输入阴极电压信号，连接段341与OLED的阴极搭接，将阴极信号传递给OLED的阴极。
在一些示例中，如图3～图5所示，连接段341沿第一公共电压线2的第一部分21的延伸方向X延伸设置，即连接段341与第一部分21平行设置,电压信号输入段342的数量为三条，三条电压信号输入段342分别与连接段341垂直设置，且三条电压信号输入段342沿连接段341的延伸方向X等间隔设置，从而可以使输入的电流更均匀。
在一些实施例中，请参阅图4和图5，电压信号引入结构3还包括：至少一条第三辅助电压线35，第三辅助电压线35穿过显示区AA，并与第一辅助电压线31交叉设置。其中，第三辅助电压线35的第一端与第一公共电压线2的第二部分22相连，第三辅助电压线35的第二端与第一公共电压线2的第三部分23相连。
需要说明的是，设置与第一辅助电压线31交叉设置的第三辅助电压线35，可以提升第一公共电压线2的第二部分22以及第三部分23的电流，从而进一步提高第一公共电压线2各处电流的均一性，从而提高阵列基板100长程亮度均一性。
同样的，与第一辅助电压线31类似的，第三辅助电压线35可以为一条或者多条，当第三辅助电压线35为多条时，多条第三辅助电压线35的宽度可以相等或者不相等。多条第三辅助电压线35间隔排列设置，第三辅助电压线35的设置范围可以覆盖整个显示区AA，或者覆盖部分显示区AA。示例性的，第三辅助电压线35设置在靠近第一公共电压线2的第一部分21的一端的某个区域，从而提升第二部分22以及第三部分23远离两个端部D一端的电流。
在一些示例中，请继续参阅图4和图5，第三辅助电压线35的宽度与第一辅助电压线31以及第二辅助电压线33的宽度均相等。
在一些实施例中，请继续参阅图4和图5，第三辅助电压线35与第一辅助电压线31在交叉位置处电连接。
需要说明的是，当第三辅助电压线35与第一辅助电压线31在交叉位置处电连接时，可以保证两条辅助线在交叉位置处电流相等，从而有利于提升各个位置处的电流均一性。
在一些示例中，当第三辅助电压线35和第一辅助电压线31具有多个交叉位置时，可以在一个交叉位置处电连接，也可以在多个交叉位置或者在所有交叉位置处电连接。当第三辅助电压线35与第一辅助电压线31在交叉位置处没有电连接时，第三辅助电压线35相当于与第一公共电压线2并联，从而有利于降低整体电阻，提升第一公共电压线2上的电流。
在一些示例中，第一导电连接部32和第二导电连接部34与第一公共电压线2同层设置。当第一辅助电压线31以及第三辅助电压线33与第一公共电压线2同层设置时，第一辅助电压线31的两端分别与第一导电连接部32以及第二导电连接部34直接连接，并且，第一辅助电压线31和第三辅助电压线35在交叉位置处直接电连接。
在另一些示例中，第一辅助电压线31和第三辅助电压线35与第一公共电压线2异层设置，由于第一导电连接部32和第二导电连接部34与第一公共电压线2同层设置，则此时第一辅助电压线31的两端通过过孔与第一导电连接部32以及第二导电连接部34电连接。或者第一辅助电压线31的一端通过过孔直接与第一公共电压线2电连接。同样的，第一辅助电压线31和第三辅助电压线35异层设置时，如果需要在交叉位置处电连接，则通过过孔在交叉位置处电连接。
可以理解的是，第一辅助电压线31和第三辅助电压线35可以根据生产工艺以及布线要求等设置在阵列基板100的不同层。这样设置可以增加第一辅助电压线31以及第三辅助电压线35的设置数量，并且异层线的宽度可以设置的更大一些，有利于进一步提高输入电流，而且便于充分利用阵列基板100的空间，适用于多种结构的阵列基板100。
在一些实施例中，所有第一辅助电压线31中，一部分与第一公共电压线2同层设置，另一部分与第一公共电压线2异层设置。和/或，所有第三辅助电压线35中，一部分与第一公共电压线2同层设置，另一部分与第一公共电压线2异层设置。
可以理解的是，当第一辅助电压线31的数量为多条时，多条第一辅助电压线31可以设置在不同层，同样的，第三辅助电压线35为多条时，多条第三辅助电压线35也可以设置在不同层，这样可以增加第一辅助电压线31和第三辅助电压线35的设置方式，可以适用于不同的阵列基板 100的结构。
在一些示例中，第一辅助电压线31与第一公共电压线2异层设置时，与第一公共电压线2异层设置的第一辅助电压线31的宽度可以大于与第一公共电压线2同层设置的第一辅助电压线31的宽度。增加线的宽度可以降低第一辅助电压线31的电阻，降低其电阻压降。同样的，与第一公共电压线2异层设置的第三辅助电压线35的宽度可以大于与第一公共电压线2同层设置的第三辅助电压线35的宽度。
在一些实施例中，请参阅图2和图5，阵列基板100还包括：位于衬底1的第一侧的电路结构层4，位于电路结构层4远离衬底1一侧的阳极层(例如：第一电极101a或第二电极101b所在层)；以及，位于电路结构层4与衬底1之间的遮光金属层5。电路结构层4包括至少一层导电层(例如下文中的第一源漏金属层41和第二源漏金属层42)。其中，第一公共电压线2与至少一层导电层和阳极层中的任意一者同层设置。与第一公共电压线2异层设置的第一辅助电压线31或第三辅助电压线35与遮光金属层5同层设置。
请继续参阅图2，显示区AA具有电路结构层4和阳极层。电路结构层4用于设置像素驱动电路，像素驱动电路的结构可以包括多种，本公开对此不作限制。例如像素驱动电路的结构可以为“2T1C”“6T1C”、“7T1C”、“6T2C”或“7T2C”等结构。此处，“T”表示为薄膜晶体管，位于“T”前面的数字表示为薄膜晶体管的个数，“C”表示为存储电容器，“C”前面的数字表示为存储电容器的个数。此外，像素驱动电路可以包括单栅结构(如底栅结构或顶栅结构)的薄膜晶体管和/或双栅结构的薄膜晶体管。因此，电路结构层4中的导电层至少包括：源漏金属层、栅极层等导电层。
在一些示例中，请继续参阅图2，电路结构层4中设有第一源漏金属层41和第二源漏金属层42，第一公共电压线2与其中任意一层源漏金属层同层设置，第一辅助电压线31和第三辅助电压线35均与第一公共电压线2同层设置，同时，第二辅助电压线33也与第一公共电压线2同层设置。
请继续参阅图2和图5，阵列基板100上设有遮光金属层5，遮光金属层5用于阻止光线照射到电路结构层4中的有源层43，可以防止电路结构 层4中的晶体管M漏电。在一些示例中，请参阅图5，第一辅助电压线31和第三辅助电压线35均与遮光金属层5同层设置，第一辅助电压线31与第一公共电压线2的第一部分21直接连接，多条第一辅助电压线31和第三辅助电压线35的宽度均相等，便于加工制作与排布。并且由于遮光金属层5所在层的空间较大，除金属遮光层5外，无需设置其他结构，因此，此时第一辅助电压线31和第三辅助电压线35的宽度可以大于与第一公共电压线2同层设置时的宽度。由于增大了线宽，可以降低线上的电阻压降，减小电流损失。
在一些实施例中，请参阅图6和图7，显示区AA包括多个子像素区P，多个子像素区P呈多行多列排布。其中，第一辅助电压线31和第三辅助电压线35均经由多个子像素区P之间的间隙处穿过显示区AA。
这样设置，第一辅助电压线31以及第三辅助电压线35的走线可以不影响显示区AA显示画面，第一辅助电压线31和第三辅助电压线35可以规则走线，示例性的，请参阅图3～图5，第一辅助电压线31沿Y方向延伸设置，第三辅助电压线35沿X方向延伸设置。在另一些示例中，第一辅助电压线31和第三辅助电压线35还可以不规则走线，示例性的，第一辅助电压线31沿Y方向延伸设置，沿X方向呈凸起凹陷交替设置的方式走线。
可以理解的是，图6和图7是以子像素区P设置为一行三列的形式为例，实际产品中，子像素区P可以设置为多行(如1024行)和多列(如2048列)。多个子像素区P可以包括至少一个第一颜色子像素区、至少一个第二颜色子像素区以及至少一个第三子像素区，其中，第一颜色、第二颜色和第三颜色为三基色(如红色、绿色、蓝色)。子像素区P用于布置上述像素驱动电路和发光器件，通过像素驱动电路驱动发光器件发光，可以使阵列基板100实现画面显示。
在一些实施例中，所有第一辅助电压线31沿多个子像素区P的行方向(即X方向)等间隔排列；和/或，所有第三辅助电压线35沿多个子像素区P的列方向(即Y方向)等间隔排列。
这样设置可以保证第一辅助电压线31和第三辅助电压线35在阵列基板100上均匀设置，从而方便制作，并且可以进一步提升电流均一性。
示例性的，相邻两条第一电压辅助线31之间可以设有一个子像素区P，或者，相邻两条第一辅助电压线31之间还可以设置三个或五个子像素区P。第三辅助电压线35的设置方法可参阅第一辅助电压线31的设置方式。请继续参阅图6和图7，第一辅助电压线31与第三辅助电压线35交叉设置，并在交叉位置处电连接，图6中一个子像素区设有一条初始化信号线172，图7中 一个子像素区设有两条初始化信号线(即：172a和172b)。
在一些实施例中，请参阅图8，电压信号引入结构3包括：至少一个连接块K，位于第一部分21远离显示区AA的一侧，且分别与第一部分21的不同位置连接，连接块K被配置为外接电压信号源。
在这些实施例中，电压信号引入结构3采用连接块的形式，每个连接块K相当于一个电压信号输入口，通过外接电压信号源可以向第一公共电压线2输入信号，从而补偿第一公共电压线2的电阻压降，提升第一公共电压线2上的电流均匀性。并且连接块K设置在第一部分21远离显示区AA的一侧，当外接其他电压信号源时，走线可以不必经过显示区AA，保证显示区AA的结构不变。
在一些示例中，连接块通过柔性线路板与驱动IC电连接以向第一公共电压线2输入信号。
在一些实施例中，连接块K的数量为多个，多个连接块K沿第一部分的延伸方向等间隔排布。
这样设置，可以使多个连接块K在设置范围内均匀排布，从而便于制作，且使电流均匀性提高。需要说明的是，可以根据电流提升需求，将多个连接块K只设置在沿第一部分21的延伸方向的某一段距离上，以重点提升该段距离上的第一部分21的电流；另外，多个连接块K还可以均匀设置在整个第一部分21的延伸方向上。
综上所述，本公开一些实施例提供的显示装置1000和阵列基板100，由于设置电压信号引入结构3，可以从多个位置向第一公共电压线2输入电压信号，从而改善了现有结构单侧输入电压信号所带来的弊端，减小结构局部发热，提升电流均匀性，从而提高显示的长程均一性。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

  1. 一种阵列基板，具有显示区和周边区；所述阵列基板包括：
    衬底；
    设置于所述衬底的第一侧的第一公共电压线；所述第一公共电压线位于所述周边区、且围绕所述显示区的至少部分边界布置；
    设置于所述衬底的第一侧的电压信号引入结构，与所述第一公共电压线中除两个端部以外的至少一个位置电连接，以向所述第一公共电压线输入电压信号。
  2. 根据权利要求1所述的阵列基板，其中，
    所述第一公共电压线的两个端部位于所述显示区的同一侧；所述第一公共电压线的两个端部均为信号输入端；
    所述第一公共电压线中包括第一部分，所述第一部分位于所述显示区远离所述两个端部的一侧；
    所述电压信号引入结构与所述第一部分上的至少一个位置电连接。
  3. 根据权利要求2所述的阵列基板，所述电压信号引入结构包括：
    至少一条第一辅助电压线，所述第一辅助电压线穿过所述显示区，且所述第一辅助电压线的第一端与所述第一部分电连接，所述第一辅助电压线的第二端与所述第一公共电压线的两个端部位于所述显示区的同一侧。
  4. 根据权利要求3所述的阵列基板，其中，所述电压信号引入结构还包括：
    第一导电连接部，位于所述第一部分与所述显示区之间；
    其中，所述第一辅助电压线的第一端通过所述第一导电连接部与所述第一部分电连接。
  5. 根据权利要求4所述的阵列基板，其中，所述第一导电连接部包括：
    第一连接线，所述第一连接线与所述第一部分间隔设置；
    多条第二连接线，分别连接于所述第一连接线与所述第一部分之间；
    其中，所述第一辅助电压线的第一端与所述第一连接线相连。
  6. 根据权利要求5所述的阵列基板，其中，所述多条第二连接线沿所述第一部分的延伸方向等间隔排列。
  7. 根据权利要求5或6所述的阵列基板，所述电压信号引入结构还包括：
    至少一条第二辅助电压线，所述第二辅助电压线与所述第一部分的延伸方向相同；
    其中，所述第一公共电压线中还包括相对设置的第二部分和第三部分； 所述第二辅助电压线的第一端与所述第二连接线相连，所述第二辅助电压线的第二端与所述第二部分或所述第三部分相连。
  8. 根据权利要求3～7中任一项所述的阵列基板，所述电压信号引入结构还包括：
    第二导电连接部，位于所述第一公共电压线的两个端部之间，所述第一辅助电压线的第二端与所述第二导电连接部电连接。
  9. 根据权利要求8所述的阵列基板，所述第二导电连接部包括：
    连接段，位于所述显示区远离所述第一部分的一侧；
    多个电压信号输入段，均与所述连接段相连，且均向远离所述显示区的一侧延伸；
    其中，所述第一辅助电压线的第二端与所述连接段相连。
  10. 根据权利要求3～9中任一项所述的阵列基板，所述电压信号引入结构还包括：
    至少一条第三辅助电压线，所述第三辅助电压线穿过所述显示区，并与所述第一辅助电压线交叉设置；
    其中，所述第一公共电压线中还包括相对设置的第二部分和第三部分；所述第三辅助电压线的第一端与所述第二部分相连，所述第三辅助电压线的第二端与所述第三部分相连。
  11. 根据权利要求10所述的阵列基板，其中，
    所述第三辅助电压线与所述第一辅助电压线在交叉位置处电连接。
  12. 根据权利要求10或11所述的阵列基板，其中，
    所述第一辅助电压线和所述第三辅助电压线与所述第一公共电压线同层设置；或者，
    所述第一辅助电压线和所述第三辅助电压线与所述第一公共电压线异层设置。
  13. 根据权利要求10或11所述的阵列基板，其中，
    所有所述第一辅助电压线中，一部分与所述第一公共电压线同层设置，另一部分与所述第一公共电压线异层设置；和/或，
    所有所述第三辅助电压线中，一部分与所述第一公共电压线同层设置，另一部分与所述第一公共电压线异层设置。
  14. 根据权利要求10～13中任一项所述的阵列基板，还包括：
    位于所述衬底的第一侧的电路结构层，所述电路结构层包括至少一层导电层；
    位于所述电路结构层远离所述衬底一侧的阳极层；以及，
    位于所述电路结构层与所述衬底之间的遮光金属层；
    其中，所述第一公共电压线与所述至少一层导电层和所述阳极层中的任意一者同层设置；
    与所述第一公共电压线异层设置的所述第一辅助电压线或所述第三辅助电压线与所述遮光金属层同层设置。
  15. 根据权利要求10～13中任一项所述的阵列基板，其中，所述显示区包括多个子像素区，多个子像素区呈多行多列排布；
    其中，所述第一辅助电压线和所述第三辅助电压线均经由所述多个子像素区之间的间隙处穿过所述显示区。
  16. 根据权利要求15所述的阵列基板，其中，
    所有所述第一辅助电压线沿所述多个子像素区的行方向等间隔排列；和/或，所有所述第三辅助电压线沿所述多个子像素区的列方向等间隔排列。
  17. 根据权利要求1～16中任一项所述的阵列基板，其中，
    所述第一公共电压线中包括第一部分，所述第一部分位于所述显示区远离所述两个端部的一侧；
    所述电压信号引入结构包括：
    至少一个连接块，位于所述第一部分远离所述显示区的一侧，且分别与所述第一部分的不同位置连接，所述连接块被配置为外接电压信号源。
  18. 根据权利要求17所述的阵列基板，其中，所述连接块的数量为多个，多个连接块沿所述第一部分的延伸方向等间隔排布。
  19. 一种显示装置，包括：
    如权利要求1～18中任一项所述的阵列基板。
PCT/CN2021/120354 2021-09-24 2021-09-24 阵列基板及显示装置 WO2023044763A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2021/120354 WO2023044763A1 (zh) 2021-09-24 2021-09-24 阵列基板及显示装置
CN202180002657.XA CN116171655A (zh) 2021-09-24 2021-09-24 阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/120354 WO2023044763A1 (zh) 2021-09-24 2021-09-24 阵列基板及显示装置

Publications (2)

Publication Number Publication Date
WO2023044763A1 WO2023044763A1 (zh) 2023-03-30
WO2023044763A9 true WO2023044763A9 (zh) 2023-12-14

Family

ID=85719218

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/120354 WO2023044763A1 (zh) 2021-09-24 2021-09-24 阵列基板及显示装置

Country Status (2)

Country Link
CN (1) CN116171655A (zh)
WO (1) WO2023044763A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192767B (zh) * 2018-11-01 2020-08-21 武汉天马微电子有限公司 显示面板和显示装置
KR20200094264A (ko) * 2019-01-29 2020-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200121414A (ko) * 2019-04-15 2020-10-26 삼성디스플레이 주식회사 표시 장치
KR20210033580A (ko) * 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN116171655A (zh) 2023-05-26
WO2023044763A1 (zh) 2023-03-30

Similar Documents

Publication Publication Date Title
JP7548819B2 (ja) ディスプレイパネル及びその製造方法、表示装置
US20170154943A1 (en) Array substrate, manufacturing method thereof and display device
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
US20230178036A1 (en) Display apparatus
WO2021232411A1 (zh) 显示基板、显示面板以及显示装置
WO2021115045A1 (zh) 显示用基板及显示装置
WO2023207291A9 (zh) 显示基板及显示装置
US10546911B2 (en) Organic light-emitting display panel and electronic device
US20240147785A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
CN113871418A (zh) 显示面板和显示装置
WO2022068393A1 (zh) 显示面板及显示装置
CN113498534B (zh) 显示基板及其驱动方法、显示装置
US11175553B2 (en) Circuit substrate and display device
CN113130600A (zh) 显示装置
WO2024208023A1 (zh) 显示面板和显示装置
KR20180062522A (ko) 플렉서블 표시장치
WO2021207930A9 (zh) 显示基板及显示装置
US20230189596A1 (en) Display panel and display device
WO2023044763A9 (zh) 阵列基板及显示装置
WO2023050052A1 (zh) 显示基板和显示装置
US20230351957A1 (en) Display Substrate and Preparation Method Thereof, and Display Device
US11348975B2 (en) Organic light-emitting diode display substrate, manufacturing method of same and display device
US20240353950A1 (en) Touch display panel and touch display apparatus
US12118935B2 (en) Display substrate and display apparatus
WO2024040385A1 (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17914584

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 11.07.2024)