CN117856785A - 一种频率综合器及射频通讯电路 - Google Patents

Abstract

本申请公开了一种频率综合器及射频通讯电路，涉及锁相环技术领域，频率综合器包括：鉴频鉴相器、电荷泵、压控振荡器、分频器和复位电路；指示信号有效时指示信号无效时压控振荡器连接电荷泵的输出端进行闭环频率校准；复位电路输出鉴频鉴相器的复位信号和分频器的复位信号；参考频率的上升沿对指示信号进行同步获得鉴频鉴相器的复位信号，参考频率的下降沿对鉴频鉴相器的复位信号进行同步获得分频器的复位信号，鉴频鉴相器的复位信号使鉴频鉴相器的两个输出端均输出0，分频器的复位信号使分频器输出0，由此实现频率综合器的快速锁定。

Description

一种频率综合器及射频通讯电路

技术领域

本申请涉及锁相环技术领域，具体涉及一种频率综合器及射频通讯电路。

背景技术

在无线通信中，为了节约成本，收发信号通常共用一个频率综合器(PLL，PhaseLocked Loop)，需要PLL在发送和接收的模式之间切换；另外在切换信道的时候也需要PLL的频率进行切换。无论是收发模式的切换还是信道的切换，都需要PLL完成一次频率锁定过程，才能输出需要的频率，而且通常PLL的锁定时间决定了信道切换的时间。减小PLL的锁定时间，不仅是为了满足通信系统的越要越高的要求，而且能减小通信系统收发信号的功耗。

但是，现有技术中PLL频率锁定时速度较慢，不能满足要求。

发明内容

有鉴于此，本申请提供一种频率综合器及射频通讯电路，能够实现PLL频率的快速锁定。

为解决上述问题，本申请提供的技术方案如下：

本申请第一方面提供了一种频率综合器，包括：控制电路、鉴频鉴相器、电荷泵、压控振荡器、分频器和复位电路；

控制电路的输出端输出指示信号给压控振荡器；

鉴频鉴相器的输入端用于连接晶振和分频器的输出端；晶振用于输出参考频率；

鉴频鉴相器的输出端连接电荷泵的输入端，电荷泵的输出端连接压控振荡器的输入端，压控振荡器的输出端连接分频器的输入端，压控振荡器的输出端用于输出频率；

复位电路的第一输入端和第二输入端分别连接晶振和指示信号；复位电路用于输出鉴频鉴相器的复位信号和分频器的复位信号；

参考频率的上升沿对指示信号进行同步获得鉴频鉴相器的复位信号，参考频率的下降沿对鉴频鉴相器的复位信号进行同步获得分频器的复位信号，鉴频鉴相器的复位信号使鉴频鉴相器的两个输出端均输出0，分频器的复位信号使分频器输出0。

在本申请第一方面的一些实现方式中，复位电路包括：第一D触发器、第二D触发器和反相器；

第一D触发器的D端连接指示信号，第一D触发器的时钟端连接参考频率，第一D触发器的输出端连接第二D触发器的D端；第一D触发器的输出端输出分频器的复位信号；

反相器的输入端连接参考频率，反相器的输出端连接第二D触发器的时钟端，第二D触发器的输出端输出鉴频鉴相器的复位信号。

在本申请第一方面的一些实现方式中，鉴频鉴相器包括：第三D触发器、第四D触发器、第一或非门和第二或非门；

第三D触发器的D端接地，第三D触发器的时钟端连接参考频率，第三D触发器的输出端作为鉴频鉴相器的第一输出端；第三D触发器的输出补端连接第一或非门的第一输入端；

第四D触发器的D端接地，第三D触发器的时钟端连接分频器的输出端，第四D触发器的输出端作为鉴频鉴相器的第二输出端；第四D触发器的输出补端连接第一或非门的第二输入端；

第一或非门的输出端连接第二或非门的第一输入端，第二或非门的第二输入端连接鉴频鉴相器的复位信号，第二或非门的输出端连接第三D触发器的复位端和第四D触发器的复位端。

在本申请第一方面的一些实现方式中，鉴频鉴相器还包括：延时电路；

延时电路连接在第一或非门的输出端和第二或非门的第一输入端之间。在本申请第一方面的一些实现方式中，分频器包括多模分频器MMD；

MMD中的每个子单元包括复位端，每个子单元的复位端均连接分频器的复位信号。

在本申请第一方面的一些实现方式中，控制电路包括控制器和自动频率校准电路；

控制器的输入端连接晶振，自动频率校准电路的输入端连接压控振荡器的输出端；

控制器向自动频率校准电路输出计数控制值，自动频率校准电路向控制器输出计数值；

控制器，在频率综合器首次开机时，控制自动频率校准电路对压控振荡器进行自动频率校准，并存储校准结果，非首次开机时，利用校准结果对压控振荡器进行自动频率校准。

在本申请第一方面的一些实现方式中，控制器，在自动频率校准完毕时输出的指示信号无效，指示信号无效时为0。

在本申请第一方面的一些实现方式中，控制器，还用于输出倍频系数给分频器，倍频系数包括整数部分和小数部分；频率综合器输出的频率为参考频率乘以倍频系数。

在本申请第一方面的一些实现方式中，滤波电路连接在压控振荡器和电荷泵之间。

本申请第二方面提供了一种射频通讯电路，该射频通讯电路包括第一方面所提供的任一频率综合器；

频率综合器，用于为射频通讯电路提供工作频率。

由此可见，本申请具有如下有益效果：

在本申请所提供的技术方案中，频率综合器包括由控制电路、鉴频鉴相器、电荷泵、压控振荡器、分频器以及复位电路。控制电路向压控振荡器输出指示信号，在指示信号有效时基于晶振以及压控振荡器的输出信号对压控振荡器进行自动频率校准，在指示信号无效时连接电荷泵进行闭环频率校准。复位电路的两个输入端分别连接晶振以及指示信号，并基于晶振输出信号以及指示信号生成鉴频鉴相器的复位信号以及分频器的复位信号，该鉴频鉴相器的复位信号使鉴频鉴相器的两个输出端均输出0，该分频器的复位信号使分频器输出0，使分频器以及鉴频鉴相器处于复位状态；鉴频鉴相器的复位信号是指示信号经过参考频率的上升沿同步的信号，分频器的复位信号是鉴频鉴相器的复位信号经过参考频率的下降沿同步的信号，因此自动频率校准结束之后参考频率的第一个上升沿分频器开始工作，在第一个上升沿后的下降沿鉴频鉴相器开始工作，由此保证了鉴频鉴相器输入的两路信号在鉴频鉴相器开始工作时有很小的相位差，从而实现频率综合器的快速锁定。

附图说明

图1为本申请实施例提供的一种频率综合器的示意图；

图2为本申请实施例提供的又一种频率综合器的示意图；

图3为本申请实施例提供的一种鉴频鉴相器的示意图；

图4为本申请实施例提供的一种分频器的示意图；

图5为本申请实施例提供的一种频率综合器的各个信号的时序图；

图6为传统频率综合器对应的各个信号的时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等，如果存在是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本申请实施例为了实现PLL频率的快速锁定提供了一种频率综合器。

参见图1所示，该图为本申请实施例提供的一种频率综合器的示意图。

本申请提供的频率综合器包括：控制电路10、鉴频鉴相器PFD20、电荷泵CP30、压控振荡器VCO40、分频器DIVIDER50和复位电路60；

控制电路10的第一输入端和第二输入端分别连接晶振XO和压控振荡器40的输出端；控制电路10的输出端输出指示信号AFC_CAL给压控振荡器40；指示信号AFC_CAL有效时，控制电路10给压控振荡器40进行自动频率校准，即控制电路10输出校准频率CBANK_CODE给压控振荡器40；指示信号AFC_CAL无效时，压控振荡器40连接电荷泵30的输出端进行闭环频率校准；

鉴频鉴相器20的输入端用于连接晶振XO和分频器50的输出端；晶振XO用于输出参考频率ref；

鉴频鉴相器20的输出端连接电荷泵30的输入端，电荷泵30的输出端连接压控振荡器40的输入端，压控振荡器40的输出端连接分频器50的输入端，压控振荡器40的输出端用于输出频率；

复位电路60的第一输入端和第二输入端分别连接晶振XO和指示信号AFC_CAL，即复位电路60的第一输入端连接晶振XO的参考频率ref；复位电路60用于输出鉴频鉴相器的复位信号PFD_RST和分频器的复位信号DIVIDER_RST；

参考频率ref的上升沿对指示信号AFC_CAL进行同步获得鉴频鉴相器的复位信号PFD_RST，参考频率ref的下降沿对鉴频鉴相器的复位信号PFD_RST进行同步获得分频器的复位信号DIVIDER_RST，鉴频鉴相器的复位信号PFD_RST使鉴频鉴相器20的两个输出端均输出0，分频器的复位信号DIVIDER_RST使分频器50输出0。

在本申请的实施例中，频率综合器的锁定过程可以分为自动频率校准和模拟锁定两个过程，其先后执行顺序是：先自动频率校准，后模拟锁定，自动频率校准属于开环校准频率的过程，模拟锁定属于闭环校准频率的过程。其中，自动频率校准用于调整可控振荡器40的振荡频率趋近于目标频率，且通常频率误差在2％以内的量级，模拟锁定用于将压控振荡器40的振荡频率调整至目标频率，从而完成频率综合器的闭环，使频率综合器稳定输出目标频率。其中，上述自动频率校准由控制电路10完成，控制电路10的输入为晶振XO输出的参考频率ref以及压控振荡器40的输出频率，控制电路10的输出为用于指示自动频率校准结果的指示信号AFC_CAL，控制电路10向压控振荡器40输出指示信号AFC_CAL以告知压控振荡器40自动频率校准结果。

在本申请实施例的一些实现方式中，频率综合器还包括：滤波电路Fiter70；滤波电路70连接在压控振荡器40和电荷泵30之间。

其中，滤波电路70用于对电荷泵30的输出信号进行滤波以衰减高频误差分量，提高信号抗干扰性能。在一具体实现中，滤波电路70包括第一电阻、第二电阻、第一电容、第二电容以及第三电容。其中，第一电阻与第一电容串联后与第二电容并联，第二电阻与第三电容串联后与第二电容并联，电荷泵30的输出端连接于第一电阻、第二电容以及第二电阻之间，压控振荡器40的输入端连接于第二电阻与第三电容之间。

在本申请实施例的一些实现方式中，控制电路10在自动频率校准完成时输出的指示信号AFC_CAL无效，指示信号AFC_CAL无效时为0。相应的，在指示信号AFC_CAL有效时，即指示信号AFC_CAL为1时，控制电路10给压控振荡器40进行自动频率校准；在指示信号AFC_CAL无效时，压控振荡器40连接电荷泵30的输出端进行闭环频率校准。在一具体实现方式中，在控制信号AFC_CAL为1时，偏置电压VBIAS对应的开关闭合，模拟闭环开关断开，滤波电路70的输出电压Vctrl不会连接至压控振荡器40，此时控制电路10正对压控振荡器40进行自动频率校准；在指示信号AFC_CAL为0时，Vctrl对应的开关闭合，VBIAS对应的开关断开，此时压控振荡器40进行闭环频率校准。

鉴频鉴相器20的输入端与晶振XO以及分频器50输出端连接。在此，鉴频鉴相器输入两路信号，一路为晶振XO输出的参考时钟信号ref，另一路为分频器50输出的反馈信号div。其中，晶振全称为晶体振荡器，在本申请中用于向频率综合器PLL输出参考时钟信号以提供参考频率ref，而分频器50用于频率综合器PLL的环路负反馈，将压控振荡器40的输出频率以指定的分频系数分频，并反馈到鉴频鉴相器20。

鉴频鉴相器20的输出端与电荷泵30的输入端连接，电荷泵30的输出为压控振荡器40连接，压控振荡器40的输出端与分频器50的输入端连接，分频器50的输出端与鉴频鉴相器20连接，由此构成锁相环。在模拟锁定的过程中，鉴频鉴相器20比较晶振输出参考频率ref以及分频器输出的反馈信号div在频率上的相位差，并根据比较结果输出UP信号或DN信号至电荷泵30，以控制电荷泵充放或放电，进而通过控制电荷泵30的充放电实现对压控振荡器40施加控制电压，其中，控制电压用于进一步调节压控振荡器40的振荡频率，在此过程中通过分频器50实现环路负反馈使压控振荡器40最终输出的频率达到目标频率。

复位电路60的输入端包括第一输入端以及第二输入端，分别连接晶振XO以及指示信号AFC_CAL，该复位电路60基于晶振XO输出的参考频率ref以及控制电路10输出的指示信号AFC_CAL生成鉴频鉴相器的复位信号PFD_REST以及分频器的复位信号DIVIDER_RST。具体而言，参考频率ref的上升沿对指示信号AFC_CAL进行同步获得鉴频鉴相器的复位信号PFD_REST，参考频率ref的下降沿对鉴频鉴相器的复位信号PFD_REST进行同步获得分频器的复位信号DIVIDER_RST，由此通过参考频率ref的上升沿或下降沿对指示信号AFC_CAL进行延时与同步，用以控制鉴频鉴相器20以及分频器50复位，其中，鉴频鉴相器的复位信号PFD_RST用于使鉴频鉴相器20的两个输出端均输出0，即使鉴频鉴相器20输出的UP信号以及DN信号均为0，分频器的复位信号DIVIDER_RST用于使分频器50输出0，即使分频器50输出的反馈信号div为0。

在图1所示频率综合器架构中，频率综合器包括由控制电路10、鉴频鉴相器20、电荷泵30、压控振荡器40、分频器50以及复位电路60。控制电路10向压控振荡器40输出指示信号AFC_CAL，在指示信号AFC_CAL有效时基于晶振XO以及压控振荡器40的输出信号对压控振荡器40进行自动频率校准，在指示信号AFC_CAL无效时连接电荷泵30进行闭环频率校准。复位电路60的两个输入端分别连接晶振XO以及指示信号AFC_CAL，并基于晶振输出信号以及指示信号生成鉴频鉴相器的复位信号PFD_RST以及分频器的复位信号DIVIDER_RST，该鉴频鉴相器的复位信号PFD_RST使鉴频鉴相器20的两个输出端均输出0，该分频器的复位信号DIVIDER_RST使分频器50输出0，使分频器50以及鉴频鉴相器20处于复位状态；鉴频鉴相器的复位信号PFD_RST是指示信号AFC_CAL经过参考频率ref的上升沿同步的信号，分频器的复位信号DIVIDER_RST是鉴频鉴相器的复位信号PFD_RST经过参考频率ref的下降沿同步的信号，因此自动频率校准结束之后参考频率ref的第一个上升沿分频器50开始工作，在第一个上升沿后的下降沿鉴频鉴相器20开始工作，保证了鉴频鉴相器20输入的两路信号在鉴频鉴相器20开始工作时有一个很小的相位差，只需经过短暂的调整即可使压控振荡器40的输出频率稳定，即频率综合器完成锁定。

参见图2，图2为本申请实施例提供的又一种频率综合器的示意图。

本申请实施例中，控制电路10包括控制器SX DIGITAL101和自动频率校准电路AFCCOUNTER102；

其中，控制器101的输入端连接晶振XO，自动频率校准电路102的输入端连接压控振荡器40的输出端；控制器101向自动频率校准电路102输出计数控制值，自动频率校准电路102向控制器101输出计数值；控制器101，在频率综合器首次开机时，控制自动频率校准电路102对压控振荡器40进行自动频率校准，并存储校准结果，非首次开机时，利用校准结果对压控振荡器40进行自动频率校准。

控制电路10中，控制器101向自动频率校准电路102输出计数控制值，该计数控制值用于设定压控振荡器40的目标频率。自动频率校准电路102用于进行自动频率校准并向控制器101输出计数值，该计数值用于反馈压控振荡器40当前频率情况，控制器101通过比较计数控制值和计数值判断自动频率校准是否完成。在一具体实现方式中，控制101在自动频率校准完毕时输出的指示信号AFC_CAL无效，指示信号AFC_CAL无效时为0。

此外，控制器101在频率综合器首次开机时，控制自动频率校准电路102对压控振荡器40进行自动频率校准，并存储此次的校准结果，并在频率综合器非首次开机时，利用校准结果对压控振荡器40进行自动频率校准。进而在频率综合器非首次开机时，可以不再进行自动频率校准，而直接开始自动频率校准后的其他环节。由此，通过存储校准结果并在非首次开机直接利用校准结果，可以在实际通信场景中切换信道的时候，省去自动频率校准的时间，而只需等待执行信号从1变成0开始到环路锁定的这段时间，使频率综合器的实际锁定时间小于5us。

在本申请实施例的一些实现方式中，控制器101还用于输出倍频系数N.F给分频器50，该分频系数N.F包括整数部分N和小数部分F，频率综合器输出的频率为参考频率ref乘以倍频系数N.F。其中，分频器50以分频系数N.F对压控振荡器40输出的频率进行倍频，并在计数达到控制端指示的M+N后输出上升沿。

在本申请实施例的一些实现方式中，复位电路60具体包括：第一D触发器601、第二D触发器602和反相器603；

其中，第一D触发器601的D端连接指示信号AFC_CAL，第一D触发器601的时钟端连接参考频率，第一D触发器601的输出端连接第二D触发器602的D端；第一D触发器601的输出端输出分频器的复位信号DIVIDER_RST；反相器603的输入端连接参考频率，反相器603的输出端连接第二D触发器的时钟端，第二D触发器602的输出端输出鉴频鉴相器的复位信号。

D触发器具有如下特征：在时钟端的参考时钟信号为上升沿时，记录D端输入信号的电平并在输出端输出，在参考时钟信号为下降沿时，在输出端输出先前记录的电平。基于D触发器的特征，本申请提供了如图2所示的复位电路。其中，第一D触发器601的D端连接指示信号AFC_CAL、时钟端连接参考频率、输出端连接第二D触发器602的D端，输出端输出的信号作为分频器的复位信号DIVIDER_RST。反向器603的输出端输出反向后的参考频率，第二D触发器602的时钟端连接反向器603的输出端，第二D触发器602的D端连接分频器的复位信号DIVIDER_RST，第二D触发器602的输出端输出的信号作为鉴频鉴相器的复位信号PFD_RST。

基于上述链接关系，在指示信号AFC_CAL转换电平后，例如指示信号AFC_CAL由1变成0，第一D触发器601在参考频率ref的上升沿输出0，此时第二D触发器602的时钟端为下降沿，输出电平为先前记录的电平，即1；因此第二D触发器602在参考频率ref的下降沿才输出0。在参考频率ref上升沿时，第一D触发器601记录D端的电平并输出电平为D端电平的信号，即在参考频率ref上升沿时，分频器的复位控制信号DIVIDER_RST的电平为第一D触发器601的D端电平；在参考频率ref下降沿时，反向器603输出上升沿，第二D触发器602记录D端的电平并输出电平为D端电平的信号，即在参考频率ref下降沿时，鉴频鉴相器的复位信号PFD_RST的电平为第二D触发器601的D端电平；由此，分频器的复位信号DIVIDER_RST与参考频率ref的上升沿同步变化，鉴频鉴相器的复位信号PFD_RST与参考频率ref的下降沿同步变化，在完成自动频率校准之后，令分频器50在参考频率ref上升沿时解除复位控制，而鉴频鉴相器20在参考频率ref下降沿时解除复位控制。

在此需要说明的是，上述复位电路的具体电路连接仅是一种优选的连接方式本申请实施例仅是提供一种复位电路的实现方式，而并非限定本申请局限于上述连接方式，采用其他电路连接方式实现参考频率ref的上升沿对指示信号AFC_CAL进行同步获得鉴频鉴相器的复位信号PFD_RST，参考频率ref的下降沿对鉴频鉴相器的复位信号PFD_RST进行同步获得分频器的复位信号DIVIDER_RST，均不影响本申请实施例的实现。

参见图3，该图为本申请实施例提供的一种鉴频鉴相器的示意图。

本申请实施例中，鉴频鉴相器20包括：第三D触发器201、第四D触发器202、第一或非门203和第二或非门204；

第三D触发器201的D端接地，第三D触发器201的时钟端连接参考频率，第三D触发器201的输出端作为鉴频鉴相器20的第一输出端；第三D触发器201的输出补端连接第一或非门203的第一输入端；

第四D触发器202的D端接地，第三D触发器201的时钟端连接分频器50的输出端，第四D触发器202的输出端作为鉴频鉴相器20的第二输出端；第四D触发器202的输出补端连接第一或非门203的第二输入端；

第一或非门203的输出端连接第二或非门204的第一输入端，第二或非门204的第二输入端连接鉴频鉴相器的复位信号PFD_RST，第二或非门204的输出端连接第三D触发器201的复位端和第四D触发器202的复位端。

在上述鉴频鉴相器20的电路连接关系中，第三D触发器201以及第四D触发器202向第一或非门203输出补码，第一或非门203的输出经过延时后输入至第二或非门204的第一输入端，而第二或非门204的第二输入端连接鉴频鉴相器的复位信号PFD_RST。其中，基于或非门在两个输入都为低电平时才输出为高电平的特性。在鉴频鉴相器的复位信号PFD_RST为1时，第二或非门204输出均为0，鉴频鉴相器20一直处于复位状态，输入至鉴频鉴相器20的两路信号被屏蔽，鉴频鉴相器20向电荷泵30输出的UP信号和DN信号均为0。在鉴频鉴相器的复位信号PFD_RST为0以及第一或非门203输出0时，第二或非门204输出1，此时鉴频鉴相器20的复位控制解除，输入至鉴频鉴相器20的两路信号的屏蔽也被解除，鉴频鉴相器20重新开始工作并控制电荷泵30充放电。需要说明的是，本申请实施例仅是提供一种复位鉴频鉴相器的实现方式，而并非限定本申请局限于上述连接方式。

此外，当频率综合器还包括有连接于电荷泵30以及压控振荡器40之间的滤波电路70时，在鉴频鉴相器的复位信号PFD_RST为1时，电荷泵30对滤波电路70是高阻状态，电荷泵30不向滤波电路70充放电。

在本申请实施例的一些实现方式中，鉴频鉴相器20还包括：延时电路205；延时电路205连接在第一或非门203的输出端和第二或非门204的第一输入端之间。在此，延时电路205用于避免鉴频鉴相器20输出信号出现毛刺。

参见图4，该图为本申请实施例提供的一种分频器的示意图。

本申请实施例中，分频器50包括多模分频器(multi modulus divider，MMD)；其中，多模分频器MMD中的每个子单元Cell包括复位端，每个子单元Cell的复位端均连接分频器的复位信号DIVIDER_RST。在分频器的复位信号DIVIDER_RST由1变成0后，各子单元Cell的复位端的输入为0，由此使各子单元Cell的复位控制解除，多模分频器MMD开始工作。需要说明的是，本申请并不限定子单元的数量，其具体选择可基于实际需求进行设置。

分频器的控制电路Divider Counter根据分频比的目标值Ndiv，控制每个子单元Cell实现任意整数的分频功能，在输入信号Fin的上升沿达到目标值Ndiv后，多模分频器MMD输出一个分频Mod，从而实现对输入信号Fin分频。

下面对照图5以及图6对本申请所提供技术方案的技术效果进行说明。其中，图5反映的是本申请所提供频率综合器各个信号的时序，图6反映的是传统频率综合器各个信号的时序。

如图5所示，在控制电路10对压控振荡器40进行自动频率校准过程中，指示信号AFC_CAL为1，在控制电路10对压控振荡器40完成自动频率校准后，指示信号AFC_CAL由1变成0，此时环路还处于断开状态，控制压控振荡器40的控制电压Vctrl偏置在预设的中间电平。由于鉴频鉴相器的复位信号PFD_RST是指示信号AFC_CAL经过参考频率ref的上升沿同步的信号，分频器的复位信号DIVIDER_RST是鉴频鉴相器的复位信号PFD_RST经过参考频率ref的下降沿同步的信号，因此指示信号AFC_CAL由1变成0之后的参考频率ref的第一个上升沿，分频器的复位信号DIVIDER_RST由1变成0，分频器50的复位控制解除进而使分频器50开始计数分频；在参考频率ref第一个上升沿之后的下降沿，鉴频鉴相器的复位信号PFD_REST由1变成0，鉴频鉴相器20的复位控制解除进而使鉴频鉴相器20开始工作。

鉴频鉴相器20开始工作后，比较参考频率ref与分频器输出频率div的相位差，环路进行模拟闭环锁定环节，由于分频器50输出的第一个上升沿和参考频率ref输出的下一个下降沿接近，使得鉴频鉴相器20输出一个窄脉冲，之后根据参考频率ref和分频器输出频率div之间的相位差关系，对该窄脉冲的宽度将进行微调，进而控制Vctrl的电压对压控振荡器40的频率进行微调；由于鉴频鉴相器20输出的是窄脉冲，因此仅需经过短暂调整即可完成模拟闭环锁定，即频率综合器完成锁定。其中，对上述窄脉冲的微调通常仅需1～2us，且最多不超过5us。

如图6所示，虽然在自动频率校完成之后的闭环瞬间，参考频率ref和分频器输出频率div的频率已经接近，只需经过微小的调整就能使环路锁定。但由于参考频率ref与分频器输出频率div的相位差具有不确定性，如果闭环瞬间鉴品鉴相器20的两路输入信号的相位差过大，鉴频鉴相器20输出的UP/DN信号将持续输出宽脉冲，进而把压控振荡器40的控制电压Vctrl拉向电源/地，之后再慢慢纠正恢复，因此需要消耗更多的调整时间才能使环路锁定。例如，在自动频率校准完成后，频率校准信号AFC_CAL从1变成0，此时，控制电压Vctrl从预设的初始电平开始充电或放电。由于鉴频鉴相器20输入的两路信号的相位差过大，由此造成了鉴频鉴相器20输出的UP/DN信号持续输出宽脉冲，进而使得压控振荡器40的控制电压Vctrl被拉向电源/地并持续几微秒至几十微秒。之后在参考频率ref和分频器50输出的频率div的相位差被慢慢纠正过后，控制电压Vctrl才逐渐恢复至合理值，模拟闭环锁定环节才完成。因此，由于参考频率ref与分频器输出频率div之间不确定的相位关系，会造成频率综合器存在较长的锁定时间，不仅增加系统功耗，还不能满足低响应需求的特殊通信场景。

基于以上实施例提供的一种频率综合器，本申请实施例还提供一种射频通讯电路，包括以上实施例介绍的频率综合器，频率综合器用于为射频通讯电路提供工作频率。本申请实施例不具体限定射频通讯电路的具体类型和应用场景。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统或装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种频率综合器，其特征在于，包括：控制电路、鉴频鉴相器、电荷泵、压控振荡器、分频器和复位电路；

所述控制电路的输出端输出指示信号给所述压控振荡器；

所述鉴频鉴相器的输入端用于连接所述晶振和所述分频器的输出端；所述晶振用于输出参考频率；

所述鉴频鉴相器的输出端连接所述电荷泵的输入端，所述电荷泵的输出端连接所述压控振荡器的输入端，所述压控振荡器的输出端连接所述分频器的输入端，所述压控振荡器的输出端用于输出频率；

所述复位电路的第一输入端和第二输入端分别连接所述晶振和所述指示信号；所述复位电路用于输出所述鉴频鉴相器的复位信号和所述分频器的复位信号；

所述参考频率的上升沿对所述指示信号进行同步获得所述鉴频鉴相器的复位信号，所述参考频率的下降沿对所述鉴频鉴相器的复位信号进行同步获得所述分频器的复位信号，所述鉴频鉴相器的复位信号使所述鉴频鉴相器的两个输出端均输出0，所述分频器的复位信号使所述分频器输出0。

2.根据权利要求1所述的频率综合器，其特征在于，所述复位电路包括：第一D触发器、第二D触发器和反相器；

所述第一D触发器的D端连接所述指示信号，所述第一D触发器的时钟端连接所述参考频率，所述第一D触发器的输出端连接所述第二D触发器的D端；所述第一D触发器的输出端输出所述分频器的复位信号；

所述反相器的输入端连接所述参考频率，所述反相器的输出端连接所述第二D触发器的时钟端，所述第二D触发器的输出端输出所述鉴频鉴相器的复位信号。

3.根据权利要求1所述的频率综合器，其特征在于，所述鉴频鉴相器包括：第三D触发器、第四D触发器、第一或非门和第二或非门；

所述第三D触发器的D端接地，所述第三D触发器的时钟端连接所述参考频率，所述第三D触发器的输出端作为所述鉴频鉴相器的第一输出端；所述第三D触发器的输出补端连接所述第一或非门的第一输入端；

所述第四D触发器的D端接地，所述第三D触发器的时钟端连接所述分频器的输出端，所述第四D触发器的输出端作为所述鉴频鉴相器的第二输出端；所述第四D触发器的输出补端连接所述第一或非门的第二输入端；

所述第一或非门的输出端连接所述第二或非门的第一输入端，所述第二或非门的第二输入端连接所述鉴频鉴相器的复位信号，所述第二或非门的输出端连接所述第三D触发器的复位端和所述第四D触发器的复位端。

4.根据权利要求3所述的频率综合器，其特征在于，所述鉴频鉴相器还包括：延时电路；

所述延时电路连接在所述第一或非门的输出端和所述第二或非门的第一输入端之间。

5.根据权利要求1-4任一项所述的频率综合器，其特征在于，所述分频器包括多模分频器MMD；

所述MMD中的每个子单元包括复位端，每个子单元的复位端均连接所述分频器的复位信号。

6.根据权利要求5所述的频率综合器，其特征在于，所述控制电路包括控制器和自动频率校准电路；

所述控制器的输入端连接所述晶振，所述自动频率校准电路的输入端连接所述压控振荡器的输出端；

所述控制器向所述自动频率校准电路输出计数控制值，所述自动频率校准电路向所述控制器输出计数值；

所述控制器，在所述频率综合器首次开机时，控制所述自动频率校准电路对所述压控振荡器进行自动频率校准，并存储校准结果，非首次开机时，利用所述校准结果对所述压控振荡器进行自动频率校准。

7.根据权利要求6所述的频率综合器，其特征在于，所述控制器，在自动频率校准完毕时输出的所述指示信号无效，所述指示信号无效时为0。

8.根据权利要求6所述的频率综合器，其特征在于，所述控制器，还用于输出倍频系数给所述分频器，所述倍频系数包括整数部分和小数部分；所述频率综合器输出的频率为所述参考频率乘以所述倍频系数。

9.根据权利要求6所述的频率综合器，其特征在于，

所述控制电路的第一输入端和第二输入端分别连接晶振和所述压控振荡器的输出端；所述指示信号有效时，所述控制电路给所述压控振荡器进行自动频率校准，所述指示信号无效时，所述压控振荡器连接所述电荷泵的输出端进行闭环频率校准；

还包括：滤波电路；

所述滤波电路连接在所述压控振荡器和所述电荷泵之间。

10.一种射频通讯电路，其特征在于，包括权利要求1-9任一项所述的频率综合器；

所述频率综合器，用于为所述射频通讯电路提供工作频率。