CN117855195A - 半导体封装组件 - Google Patents

半导体封装组件 Download PDF

Info

Publication number
CN117855195A
CN117855195A CN202311259173.0A CN202311259173A CN117855195A CN 117855195 A CN117855195 A CN 117855195A CN 202311259173 A CN202311259173 A CN 202311259173A CN 117855195 A CN117855195 A CN 117855195A
Authority
CN
China
Prior art keywords
semiconductor package
semiconductor
leadframe
bonding
package assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311259173.0A
Other languages
English (en)
Inventor
蒂姆·伯切尔
汉斯-于尔根·芬克
萧喜铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexperia BV
Original Assignee
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexperia BV filed Critical Nexperia BV
Publication of CN117855195A publication Critical patent/CN117855195A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1811Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提出了一种半导体封装组件,包括半导体封装和模制树脂壳体,半导体封装至少包括具有第一引线框架侧和与第一引线框架侧相对的第二引线框架侧的引线框架;具有第一管芯侧和与第一管芯侧相对的第二管芯侧的半导体管芯结构,半导体管芯结构的第二管芯侧安装在引线框架的第一引线框架侧上,形成第一导电连接;连接至半导体管芯结构的第一管芯侧的键合元件,形成其他导电连接;模制树脂壳体封装至少半导体管芯结构、引线框架和键合元件的连接至半导体管芯结构的第一部分,使得至少第二引线框架侧和键合元件的其他元件部分部分暴露,键合元件设置有被构造为在半导体封装组件操作期间,改变第一导电连接和其他导电连接之间形成的电场的电场调制结构。

Description

半导体封装组件
技术领域
本公开涉及一种半导体封装组件,该组件包括半导体封装和模制树脂壳体组成。
背景技术
用于高电压设备(>500V)的半导体封装组件的一个关键属性是封装组件内金属部件的爬电和间隙距离。在高压应用中,电导体的最小爬电距离例如在IEC60664-1和IPC2221A中描述。根据这些标准的最小距离的要求与需要更小封装组件的高密度电子器件的趋势相矛盾。
US2016/354868A1公开了一种焊接材料,这种焊接材料具有高熔点并表现出优异的机械特性,因此可以形成具有高耐热可靠性的连接部分。
因此,本公开的目的在于提供一种改进的半导体封装组件,该半导体封装组件能够在例如因封装尺寸限制而违反标准中限定的距离的情况下抑制故障。
发明内容
根据本公开的第一示例,提出了一种半导体封装组件。该组件包括半导体封装和模制树脂壳体,该半导体封装至少包括引线框架,引线框架具有第一引线框架侧和与第一引线框架侧相对的第二引线框架侧;半导体管芯结构,半导体管芯结构具有第一管芯侧和与第一管芯侧相对的第二管芯侧,半导体管芯结构的第二管芯侧安装在引线框架的第一引线框架侧上,形成第一导电连接;至少一个键合元件,该至少一个键合元件连接至半导体管芯结构的第一管芯侧,形成至少一个其他导电连接;其中,模制树脂壳体封装至少半导体管芯结构、引线框架和至少一个键合元件的连接至半导体管芯结构的第一元件部分,使得至少第二引线框架侧和至少一个键合元件的其他元件部分部分地暴露,其中,至少一个键合元件设置有电场调制结构,该电场调制结构被构造为在半导体封装组件操作期间,改变第一导电连接和至少一个其他导电连接之间形成的电场。
在半导体封装主体内侧的封装或模制树脂壳体内实现电场调制结构会影响在第一导电连接与其他导电连接之间建立的电场,特别是导致电场的表面电场线被限制或减少。电场调制结构安装在模制树脂壳体内,使得没有部件暴露在半导体封装表面。因此,高电场仅限于具有适当绝缘的区域,并且因此,半导体封装不与相反极性接触。因此,在一个示例中,电场调制结构被构造为限制或减小模制树脂壳体外部的电场,并且优选地,电场调制结构由模制树脂壳体封装。
在优选示例中,电场调制结构由金属制成,并且特别地形成为安装至至少一个键合元件的在模制树脂壳体内的第一元件部分的屏蔽板。
如在另一示例中,电场屏蔽功能被进一步改进,屏蔽板从至少一个键合元件的第一元件部分朝向引线框架延伸。
在一个示例中,可以进一步实现改进的屏蔽,其中,屏蔽板以一定角度从至少一个键合元件的第一元件部分朝向引线框架,并且朝暴露的键合元件部分或半导体管芯结构延伸。在特定应用中,该角度在45°至90°之间。
在另一示例中,屏蔽板的自由端沿朝向半导体管芯结构的方向弯曲。本申请中公开的屏蔽板的所有构造将存在于至少一个键合元件处的电压电势推向半导体封装主体的边缘,并且防止因电弧(间隙距离)或漏电轨迹(爬电距离)而导致的可靠性故障。屏蔽板的自由弯曲端进一步改变了半导体封装组件的第一导电连接和其他导电连接之间的电场线,从而提供了进一步的预防。
在另一示例中,屏蔽板的自由弯曲端可以设置有与半导体管芯结构的第一管芯侧连接的键合夹或键合线,从而在封装的模制树脂壳体内建立第一导电连接。
在附加的有利示例中,至少一个键合元件本身在封装模制树脂壳体内建立与第一半导体管芯结构的第一导电连接,如在该示例中,键合元件可以被构成为安装至半导体管芯结构的第一管芯侧的键合夹。
由于至少一个键合元件的第一部分可以设置有与半导体管芯结构的第一管芯侧连接的键合夹或键合线,因此可以以替代方式建立封装的模制树脂壳体内的第一导电连接。
附图说明
现在将参考附图讨论本公开,附图示出:
图1a和图1b是根据现有技术的半导体封装组件;
图2a和图2b是根据本公开的半导体封装组件的第一示例;
图3a至图3c是根据本公开的半导体封装组件的第二、第三、第四示例;
图4a至图4b和图5是根据本公开的半导体封装组件的第五和第六示例。
具体实施方式
为了正确地理解本公开,在下面的详细描述中,本公开的相应元件或部分将在附图中用相同的附图标记表示。
如在介绍中概述的,用于高电压设备(>500V)的半导体封装组件的一个关键属性是封装组件内金属部件的爬电和间隙距离。根据这些标准的最小距离的要求与需要更小封装组件的高密度电子器件的趋势相矛盾。图1a和图1b描绘了在根据现有技术的半导体封装组件中施加高电压的不利影响。根据现有技术的半导体封装组件用附图标记10表示,并且包括半导体封装11和模制树脂壳体12。
半导体封装11组成有引线框架14,引线框架14具有第一引线框架侧14a和与第一引线框架侧14a相对的第二引线框架侧14b。半导体管芯结构15具有第一管芯侧15a和与第一管芯侧15a相对的第二管芯侧15b,并且半导体管芯结构15的第二管芯侧15b安装在引线框架14的第一引线框架侧14a上。此外,设置至少一个键合元件17,键合元件17的第一元件部分17a连接至半导体管芯结构15的第一管芯侧15a。
如图1a和图1b所示,模制树脂壳体12封装至少半导体管芯结构15、引线框架14和键合元件17的第一部分(至少包括第一元件部分17a),并使得键合元件17的至少包括其他元件部分17b的其他部分部分地暴露。另外,引线框架14的第二引线框架侧14b也没有被模制树脂壳体12封装,而是与键合元件17的其他元件部分17b类似地暴露。封装的半导体管芯结构15、引线框架14和键合元件17(包括封装的元件部分17a和暴露的其他元件部分17b)被视为半导体封装组件10。
这种半导体封装组件10可以用于各种电子器件应用。为此,半导体封装组件10可以安装至由附图标记13表示的印刷电路板(PCB)。
PCB 13设置有若干PCB焊盘16。特别地,附图标记16a表示用于半导体封装组件10的散热器的PCB焊盘,该散热器由引线框架14的暴露的第二引线框架侧14b形成。同样,附图标记16b表示用于将键合元件17暴露的其他元件部分17b与PCB 13电连接的PCB焊盘。
如图1b所示,在根据现有技术的半导体封装组件10操作期间,在PCB焊盘16b和半导体管芯结构15之间建立电场。由该电场生成的静电势可能导致因电弧(间隙距离)或漏电轨迹(爬电距离)而引起的可靠性故障。
上述问题的几种解决方案在图2a至图2b、图3a至图3c和图4a至图4b以及图5中的本公开的几个示例101、102、103、104中呈现。
在这些示例中,附图标记17z表示电场调制结构,电场调制结构被构造为在半导体封装组件101、102、103、104操作期间,改变PCB焊盘16a和半导体管芯结构15之间形成的电场。电场调制结构17z设置有或被安装至至少一个键合元件17,或者是至少一个键合元件17的一体部分。
特别地,电场调制结构17z使得在焊盘16a和半导体管芯结构15之间建立的电场E的表面电场线受到限制或减少。电场调制结构17z安装或封装在模制树脂壳体12内,因此,电场调制结构17z的任何部分都不暴露于半导体封装11的表面处。因此,高电场仅限于具有适当绝缘的区域,并且半导体封装11不与相反极性接触。在一个示例中,电场调制结构17z被构造为限制或减小模制树脂壳体12外部的电场E。
优选地,电场调制结构17z由金属制造。
在图2a至图2b、图3a至图3c、图4a至图4b和图5的所有示例中,电场调制结构形成为屏蔽板17z。屏蔽板17z安装至键合元件17的第一部分,该第一部分被封装在模制树脂壳体12内。因此,屏蔽板17z也完全由模制树脂壳体12封装,并且没有任何部分暴露于半导体封装11的表面处。
如根据图2a和图2b的本公开内容的半导体封装组件的示例101所示,屏蔽板17z从键合元件17的第一部分朝向引线框架14和PCB 13延伸,并且提供所建立的电场的有效转向。特别地,屏蔽板17z有效地防止或限制屏蔽板17z与键合元件17的暴露元件部分17b和半导体管芯结构15之间的任何电场,如图2b所示。
图3a和图3b示出了具有进一步改进的屏蔽功能的半导体封装组件102,其中,屏蔽板17z以一定角度α,从键合元件172的第一封装元件部分17a沿朝向键合元件172的暴露元件部分17b和焊盘16b的方向延伸。在特定应用中,角度α在45°至90°之间,其中图3b示出与图3a的示例相比更尖锐的角度α。
图3c示出屏蔽板17z相对于键合元件174垂直的示例(α=90°)。在该特定示例中,屏蔽板17z焊接至键合元件174。
在图4a和图4b的半导体封装组件示例103中,屏蔽板17z的自由端17z’沿朝向半导体管芯结构15和引线框架14的方向弯曲。特别地,图4a中的屏蔽板17z相对于键合元件173的第一封装元件部分17a具有90°的角度α,而屏蔽板17z的自由端17z’相对于屏蔽板17z以差不多90°的角度弯曲(并且大致平行于由引线框架14/半导体管芯结构15形成的平面)。在图4b中,附图标记21表示与引线框架14连接的其他键合元件(夹片)。
本申请中公开的屏蔽板17z的所有构造将存在于至少一个键合元件17处的电压电势推向半导体封装11的边缘,并且防止因电弧(间隙距离)或漏电轨迹(爬电距离)而导致的可靠性故障。屏蔽板17z的自由弯曲端17z’进一步改变了图4a至图4b中的半导体封装组件103的第一导电连接和其他导电连接之间的电场线,从而提供了进一步的预防。
在图3a至图3c和图4的半导体封装组件102和103中,在模制树脂壳体12内使用键合线18,用于在键合元件17(172至173)和半导体管芯结构15的第一管芯侧15a之间建立第一导电连接。特别地,键合线18的第一线端18a与键合元件17的封装元件部分17a连接,另一线端18b与半导体管芯结构15的第一管芯侧15a连接,如图3a至图3c所示。
在图4a和图4b的示例中,第一线端18a与屏蔽板17z的封装自由弯曲端17z’连接,并且另一线端18b与半导体管芯结构15的第一管芯侧15a连接。在所有示例中,键合线18完全由模制树脂壳体12封装,从而确保稳定的导电连接。
替代地,在图3a至图3c和图4a至图4b的示例中,键合线18可以用附加键合夹代替,从而以类似方式在封装的模制树脂壳体12内建立半导体管芯结构15的第一管芯侧15a与键合元件17的封装元件部分17a之间,或与屏蔽板17z的封装自由弯曲端17z’的第一导电连接。在图5的半导体封装组件104中,键合元件175被构成为键合夹,键合夹暴露的其他元件部分17b安装至焊盘16b。封装的第一元件部分17a设置有屏蔽板17z,屏蔽板17z进而具有结合在其中的键合夹17z-1,键合夹17z-1安装至或电连接至半导体管芯结构15的第一管芯侧15a。
在图2a至图2b的半导体封装组件101中,键合元件171本身在封装的模制树脂壳体12内建立与第一半导体管芯结构15的第一导电连接。在该示例中,键合元件175被构成为键合夹,其中,键合夹的第一元件部分17a安装至半导体管芯结构15的第一管芯侧15a,并且键合夹暴露的其他元件部分17b安装至焊盘16b。
由于至少一个键合元件的第一部分可以设置有与半导体管芯结构的第一管芯侧连接的键合夹或键合线,因此可以以替代方式建立封装模制树脂壳体内的第一导电连接。
所使用的附图标记列表
10 半导体封装组件(现有技术)
101-105 半导体封装组件(本公开的示例)
11 半导体封装
12 模制树脂壳体
13 印刷电路板(PCB)
14 引线框架
14a 第一引线框架侧
14b 第二引线框架侧
15 半导体管芯结构
15a 半导体管芯结构的第一管芯侧
15b 半导体管芯结构的第二管芯侧
16 PCB焊盘
16a 用于封装11的散热器的PCB焊盘
16b 用于封装11的至少一个引线的PCB焊盘
17 键合元件(现有技术)
171-175 键合元件(本公开的示例)
17a 键合元件的第一元件部分
17b 键合元件的其他元件部分
17z 电场调制结构/屏蔽板
α/α’ 键合元件的第一部分与屏蔽板之间的夹角
17z’ 屏蔽板的自由端
17z-1 结合在屏蔽板中的键合夹
18 键合线
18a 键合线的第一线端
18b 键合线的其他线端

Claims (9)

1.一种半导体封装组件(101-105),所述半导体封装组件包括半导体封装(11)和模制树脂壳体(12),所述半导体封装(11)至少包括:
——引线框架(14),所述引线框架(14)具有第一引线框架侧(14a)和与所述第一引线框架侧(14a)相对的第二引线框架侧(14b);
——半导体管芯结构(15),所述半导体管芯结构(15)具有第一管芯侧(15a)和与所述第一管芯侧(15a)相对的第二管芯侧(15b),所述半导体管芯结构(15)的第二管芯侧(15b)安装在所述引线框架(14)的所述第一引线框架侧(14a)上,形成第一导电连接;
——至少一个键合元件(171-175),所述至少一个键合元件(171-175)连接至所述半导体管芯结构(15)的所述第一管芯侧(15a),形成至少一个其他导电连接;
——其中,所述模制树脂壳体(12)封装至少所述半导体管芯结构(15)、所述引线框架(14)和所述至少一个键合元件(171-175)的连接至所述半导体管芯结构(15)的第一元件部分(17a),使得至少所述第二引线框架侧(14b)和所述至少一个键合元件(171-175)的其他元件部分(17b)部分地暴露,其特征在于,
所述至少一个键合元件(171-175)设置有电场调制结构(17z),所述电场调制结构被构造为在所述半导体封装组件操作期间,改变所述第一导电连接和所述至少一个其他导电连接之间形成的电场,其中,所述电场调制结构(17z)形成为安装至所述至少一个键合元件(171-175)的所述第一元件部分(17a)的屏蔽板,所述屏蔽板(17z)从所述至少一个键合元件(171-175)的所述第一元件部分(17a)朝向所述引线框架(14)延伸,并且在安装至印刷电路板的情况下,朝向所述印刷电路板延伸。
2.根据权利要求1所述的半导体封装组件,其中,所述电场调制结构(17z)被构造为限制或减小所述模制树脂壳体外部的所述电场。
3.根据权利要求1或2所述的半导体封装组件,其中,所述电场调制结构(17z)由所述模制树脂壳体(12)封装。
4.根据权利要求1所述的半导体封装组件,其中,所述屏蔽板(17z)以成角度地从所述至少一个键合元件(171-175)的所述第一元件部分(17a)朝向所述键合元件(171-175)的暴露的其他元件部分(17b)延伸,或朝向所述半导体管芯结构(15)延伸。
5.根据权利要求4所述的半导体封装组件,其中,所述角度在45°至90°之间。
6.根据权利要求1至5中的任一项所述的半导体封装组件,其中,所述屏蔽板(17z)的自由端(17z’)沿朝向所述半导体管芯结构(15)的方向弯曲。
7.根据权利要求6所述的半导体封装组件,其中,所述屏蔽板(17z)的弯曲自由端(17z’)设置有与所述半导体管芯结构(15)的所述第一管芯侧(15a)连接的键合夹(17z-1)或键合线(18)。
8.根据权利要求1至7中的任一项所述的半导体封装组件,其中,所述至少一个键合元件(171-175)被构成为安装至所述半导体管芯结构(15)的所述第一管芯侧(15)的键合夹。
9.根据权利要求1至8中的任一项所述的半导体封装组件,其中,所述至少一个键合元件(171-175)的所述第一元件部分设置有与所述半导体管芯结构(15)的所述第一管芯侧(15a)连接的键合夹或键合线。
CN202311259173.0A 2022-10-05 2023-09-27 半导体封装组件 Pending CN117855195A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22199871.9 2022-10-05
EP22199871.9A EP4350764A1 (en) 2022-10-05 2022-10-05 A semiconductor package assembly

Publications (1)

Publication Number Publication Date
CN117855195A true CN117855195A (zh) 2024-04-09

Family

ID=83598626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311259173.0A Pending CN117855195A (zh) 2022-10-05 2023-09-27 半导体封装组件

Country Status (3)

Country Link
US (1) US20240120260A1 (zh)
EP (1) EP4350764A1 (zh)
CN (1) CN117855195A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3078446B1 (en) * 2013-12-03 2020-02-05 Hiroshima University Method of manufacturing a solder material and joining structure

Also Published As

Publication number Publication date
US20240120260A1 (en) 2024-04-11
EP4350764A1 (en) 2024-04-10

Similar Documents

Publication Publication Date Title
JP7158392B2 (ja) パワー半導体モジュール
JPWO2016024445A1 (ja) 半導体装置
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
KR100773289B1 (ko) 반도체 장치
CN109727932B (zh) 功率半导体模块
CN108336057B (zh) 半导体装置及其制造方法
WO2021005915A1 (ja) 半導体装置
CN117855195A (zh) 半导体封装组件
CN109757119B (zh) 半导体装置
US20220399241A1 (en) Semiconductor device
US7447041B2 (en) Compression connection for vertical IC packages
US11605568B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP2011023748A (ja) 電子機器装置
JP5195828B2 (ja) 半導体装置
CN111033723B (zh) 功率半导体模块
JP6292066B2 (ja) 電力用半導体装置
CN111900135A (zh) 功率半导体模块装置
CN111554650B (zh) 半导体模块及半导体器件收容体
CN111095543B (zh) 半导体装置
KR102418409B1 (ko) 방열 클립을 구비한 전력 반도체 장치
US20220201865A1 (en) Electric component
US20230063723A1 (en) Semiconductor apparatus and manufacturing method for semiconductor apparatus
CN111095545B (zh) 半导体装置
JP2009277959A (ja) 半導体装置及びその製造方法
KR20240103968A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication