CN117795137A - 氮化物半导体基板及其制造方法 - Google Patents

氮化物半导体基板及其制造方法 Download PDF

Info

Publication number
CN117795137A
CN117795137A CN202280052927.2A CN202280052927A CN117795137A CN 117795137 A CN117795137 A CN 117795137A CN 202280052927 A CN202280052927 A CN 202280052927A CN 117795137 A CN117795137 A CN 117795137A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
silicon oxide
single crystal
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280052927.2A
Other languages
English (en)
Inventor
萩本和德
久保埜一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN117795137A publication Critical patent/CN117795137A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种氮化物半导体基板，其包含：层叠有多个层的复合基板；层叠在该复合基板上，且具有中央部的平坦面和位于该平坦面的周围的侧面的氧化硅层或TEOS层；层叠在该氧化硅层或TEOS层上的单晶硅层；及成膜在该单晶硅层上的氮化物半导体薄膜，所述氮化物半导体基板的特征在于，所述氧化硅层或TEOS层的中央部的整个平坦面被所述单晶硅层覆盖。由此，提供一种氮化物半导体基板及其制造方法，该氮化物半导体基板在外延生长后的镜面边缘表面无雾化，因此无扬尘或反应痕迹且工艺中的不良较少。

Description

氮化物半导体基板及其制造方法
技术领域
本发明涉及一种氮化物半导体基板及其制造方法。
背景技术
以GaN和AlN为首的氮化物半导体能够用于制作使用了二维电子气的高电子迁移率晶体管(HEMT：High Electron Mobility Transistor)或高耐压电子器件。
难以制作使这些氮化物半导体在基板上生长而成的氮化物晶圆，作为基板，使用蓝宝石基板或SiC基板。然而，为了抑制大口径化和基板的成本，采用了通过在硅基板上进行气相沉积来实行的外延生长。通过在硅基板上进行气相沉积来实行的外延生长膜的制作由于能够使用比蓝宝石基板或SiC基板更大口径的基板，因此器件的生产率较高，在散热性方面有利。然而，因由晶格常数差异或热膨胀系数差异引起的应力而容易发生翘曲的增大或塑性变形，故而利用生长条件或缓和层来减少应力。
在高耐压电子器件中，为了提升高耐压特性，需要沉积较厚的外延层。因此，若沉积较厚的外延层，则作为其基板的硅基板因与外延层的热膨胀系数的不同而使晶圆发生翘曲。
因此，开发了一种氮化物半导体外延膜生长用的大口径基板(以下称为复合基板)，其为大口径且热膨胀系数与氮化物半导体相近。该复合基板由复合基板、仅耦合至所述复合基板的单面的氧化硅层及耦合至所述氧化硅层的单晶硅层构成，该复合基板包含：多晶陶瓷芯；整面地耦合至所述多晶陶瓷芯的第一粘合层；根据需要而耦合至整个所述第一粘合层的导电层；耦合至整个所述导电层或整个所述第一粘合层的第二粘合层；及耦合至整个所述第二粘合层的屏障层(专利文献1)。
通过使用该复合基板，能够制作一种大口径且外延层较厚、并且不会发生龟裂的氮化物半导体外延生长基板。此外，由于与氮化物半导体的热膨胀系数差异较小，因此氮化物半导体生长中或冷却中不易发生翘曲，能够将成膜后的基板的翘曲控制为较小。进一步，由于复合基板的大部分为陶瓷，因此基板本身不仅非常硬且不易发生塑性变形，也不会发生GaN/Si尚未解决的晶圆破裂。
然而，当使用这种由仅耦合至复合基板的单面的氧化硅层和耦合至所述氧化硅层的单晶硅层构成的生长基板来使氮化物半导体外延生长，从而制造HEMT结构的氮化物半导体基板时，外延生长后的镜面边缘表面发生雾化(haze)。所述镜面与雾化部分的界面常常会产生反应痕迹，成为工艺中的扬尘来源。此外，雾化部分残留有工艺中的药水等的残渣，在工艺中也会成为发生不良的原因。
现有技术文献
专利文献
专利文献1：日本特表2021-502701号公报
发明内容
本发明要解决的技术问题
本发明是为了解决上述技术问题而完成的，其目的在于提供一种氮化物半导体基板及其制造方法，该氮化物半导体基板在外延生长后的镜面边缘表面无雾化(haze free)，因此无扬尘或反应痕迹且工艺中的不良较少。
解决技术问题的技术手段
为了解决上述技术问题，本发明提供一种氮化物半导体基板，其包含：
层叠有多个层的复合基板；
层叠在该复合基板上，且具有中央部的平坦面和位于该平坦面的周围的侧面的氧化硅层或TEOS层；
层叠在该氧化硅层或TEOS层上的单晶硅层；及
成膜在该单晶硅层上的氮化物半导体薄膜，
所述氮化物半导体基板中，
所述氧化硅层或TEOS层的中央部的整个平坦面被所述单晶硅层覆盖。
如此，若是氧化硅层或TEOS层的平坦面未从氮化物半导体薄膜的生长面、即所述单晶硅层的端部露出的氮化物半导体基板，则能够制成在氧化硅层或TEOS层的平坦面不会多晶生长氮化物半导体薄膜，因此镜面边缘表面无雾化、无扬尘或反应痕迹且工艺中的不良较少的氮化物半导体基板。
此外，优选所述氧化硅层或TEOS层的所述侧面被氮化硅膜覆盖。
若是这样的氮化物半导体基板，则能够更确实地抑制雾化的发生。
此外，优选所述复合基板包含：多晶陶瓷芯；层叠在整个所述多晶陶瓷芯上的第一粘合层；层叠在整个所述第一粘合层上的第二粘合层；及层叠在整个所述第二粘合层上的屏障层。
此外，此时，所述复合基板可在所述第一粘合层与所述第二粘合层之间具有层叠在整个所述第一粘合层上的导电层。
若是使用这样的复合基板而得到的氮化物半导体基板，则能够制成抑制了成膜后的基板的翘曲的氮化物半导体基板。
此外，优选所述导电层包含多晶硅层。
此外，优选所述第一粘合层和所述第二粘合层包含TEOS或氧化硅，并且所述屏障层包含氮化硅。
若是这样的氮化物半导体基板，则能够将成膜后的基板的翘曲控制为进一步更小，也能够成膜较厚的氮化物半导体薄膜。
此外，优选所述多晶陶瓷芯包含氮化铝。
若是这样的氮化物半导体基板，则能够更加缩小成膜后的基板的翘曲。
此外，本发明提供一种氮化物半导体基板的制造方法，其包含以下工序：
(1)准备层叠有多个层的复合基板和单晶硅基板的工序；
(2)经由氧化硅层或TEOS层来将所述单晶硅基板接合在所述复合基板上的工序；
(3)使接合后的所述单晶硅基板薄膜化来形成单晶硅层的工序；
(4)以所述氧化硅层或TEOS层的中央部的整个平坦面被所述单晶硅层覆盖的方式，形成所述氧化硅层或TEOS层、及所述单晶硅层的端部的工序；
(5)使AlN膜在所述单晶硅层上生长的工序；及
(6)使选自GaN膜、AlGaN膜及AlN膜中的一种以上在所述AlN膜上生长的工序。
若是这样的制造方法，则能够相对容易地制造镜面边缘表面无雾化、无扬尘或反应痕迹且工艺中的不良较少的氮化物半导体基板。
此外，优选将所述工序(4)设为倒角工序。
若以这样的方式进行，则能够在不增加以往的工序数的情况下进行制造。
此外，优选在所述工序(4)与所述工序(5)之间进一步包含(4’)利用氮化硅膜至少覆盖所述氧化硅层或TEOS层的侧面的工序。
若以这样的方式进行，则能够确实地消除氧化硅层或TEOS层的露出。
此外，优选将所述复合基板设为包含：多晶陶瓷芯；层叠在整个所述多晶陶瓷芯上的第一粘合层；层叠在整个所述第一粘合层上的第二粘合层；及层叠在整个所述第二粘合层上的屏障层。
此外，此时，优选将所述复合基板设为在所述第一粘合层与所述第二粘合层之间具有层叠在整个所述第一粘合层上的导电层。
若是这样的制造方法，则能够更加缩小成膜后的基板的翘曲。
发明效果
如上所述，若是本发明，则能够提供一种在外延生长后的镜面边缘表面无雾化，因此无扬尘或反应痕迹且工艺中的不良较少的氮化物半导体基板及其制造方法。
附图说明
图1是示出本发明的氮化物半导体基板中的层叠有复合基板、氧化硅层及单晶硅层的成膜用基板的一个实例的剖面示意图。
图2是用以详细说明本发明的氮化物半导体基板中的氧化硅层的剖面示意图。
图3是示出在本发明的氮化物半导体基板中的氧化硅层的侧面形成有氮化硅膜时的成膜用基板的一个实例的剖面示意图，所述成膜用基板中层叠有复合基板、氧化硅层及单晶硅层。
图4是示出以往的氮化物半导体基板中的层叠有复合基板、氧化硅层及单晶硅层的成膜用基板的一个实例的剖面示意图。
图5是示出能够用于本发明的氮化物半导体基板的制造方法的MOCVD装置的一个实例的示意图。
图6是示出本发明的氮化物半导体基板的成膜用基板的一个实例的示意图。
图7是本发明的氮化物半导体基板的制造方法的一个实例的说明图。
图8是在以往的氮化物半导体基板中的基板端部生长有多晶硅层时的剖面图。
图9是图8的单晶层与多晶硅层的边界部的放大图。
具体实施方式
如上所述，当使用由仅层叠在复合基板的单面上的氧化硅层和层叠在所述氧化硅层上的单晶硅层构成的成膜用基板来使氮化物半导体外延生长，从而制造HEMT结构的氮化物半导体基板时，外延生长后的镜面边缘表面会雾化。所述镜面与雾化部分的界面常常会产生反应痕迹，成为工艺中的扬尘来源。
当本申请的发明人用SEM观察镜面部和雾化部分的剖面时，发现镜面部单晶生长有氮化物半导体薄膜，雾化部分多晶生长有氮化物半导体薄膜(图8)。而且，发现镜面部分是生长在单晶硅层上，雾化部分是生长在氧化硅层上。此外，将单晶生长的部分与多晶生长的部分的界面示于图9。此外，多晶部分残留有工艺中的药水等的残渣，在工艺中也会成为发生不良的原因。
而且，发现一种氮化物半导体基板，其在成膜用基板上成膜有氮化物半导体薄膜，该成膜用基板通过经由氧化硅层将单晶硅层接合于层叠有多个层的复合基板上而成，其中，氧化硅层的平坦面不会从所述氮化物半导体薄膜的生长面、即所述单晶硅层的端部露出，若是该氮化物半导体基板，则能够制成基板的边缘部分无雾化的基板，从而完成了本发明。
即，本发明为一种氮化物半导体基板，其包含：层叠有多个层的复合基板；层叠在该复合基板上，且具有中央部的平坦面和位于该平坦面的周围的侧面的氧化硅层或TEOS层；层叠在该氧化硅层或TEOS层上的单晶硅层；及成膜在该单晶硅层上的氮化物半导体薄膜，其中，所述氧化硅层或TEOS层的中央部的整个平坦面被所述单晶硅层覆盖。
此外，本发明为一种氮化物半导体基板的制造方法，其包含以下工序：(1)准备层叠有多个层的复合基板和单晶硅基板的工序；(2)经由氧化硅层或TEOS层来将所述单晶硅基板接合在所述复合基板上的工序；(3)使接合后的所述单晶硅基板薄膜化来形成单晶硅层的工序；(4)以所述氧化硅层或TEOS层的中央部的整个平坦面被所述单晶硅层覆盖的方式，形成所述氧化硅层或TEOS层、及所述单晶硅层的端部的工序；(5)使AlN膜在所述单晶硅层上生长的工序；及(6)使选自GaN膜、AlGaN膜及AlN膜中的一种以上在所述AlN膜上生长的工序。
以下，详细说明本发明，但是本发明并不限定于此。
(第一实施方案)
本发明的氮化物半导体基板包含成膜用基板及成膜在该成膜用基板上的氮化物半导体薄膜，所述成膜用基板包含复合基板、由氧化硅层(SiO2层)或TEOS(正硅酸乙酯)层构成的接合层及单晶硅层，接合层的整个平坦面被单晶硅层覆盖。以下，本说明书中是以接合层为氧化硅层的情况为例来进行说明，但是也能够同样地适用于接合层为TEOS层的情况。
图1中示出本发明的氮化物半导体基板中的包含复合基板、氧化硅层及单晶硅层的成膜用基板的一个实例。在该成膜用基板中，单晶硅层3经由氧化硅层2而层叠在复合基板1上。此处，与以往技术的不同在于图1中的氧化硅层2的整个平坦面被单晶硅层3覆盖。即，在氧化硅层的平坦面的端部4没有氧化硅层露出。即，氧化硅层2的中央部的整个平坦面被单晶硅层3覆盖。
如图4所示，在以往的氮化物半导体基板中，氧化硅层2的平坦面的端部4未被单晶硅层3覆盖。因此，当使氮化物半导体薄膜在成膜用基板上生长时，在平坦面的端部4露出的氧化硅层2上会生长氮化物半导体薄膜的多晶硅层。与此不同，在本发明中，氧化硅层2未在平坦面的端部4露出，因此氧化硅层2上不会生长氮化物半导体薄膜的多晶硅层。
此处，使用图2来详细说明本发明中的氧化硅层的构成。如图2的(a)、(b)所示，在本发明的氮化物半导体基板中，氧化硅层2具有中央部的平坦面21(以虚线表示的面)和位于该平坦面的周围的侧面22(以粗线表示的面)。在本发明中，整个平坦面21被单晶硅层3覆盖。另一方面，平坦面21的周围的侧面22可被单晶硅层3覆盖，也可不被单晶硅层3覆盖，但就容易制造这一点而言，优选不被单晶硅层3覆盖。此外，如图2的(a)所示，侧面22可垂直于平坦面21，如图2的(b)所示，侧面22也可倾斜。此外，图中虽然将侧面22描绘为直线(平面)，但是侧面22也可以是曲面状。此外，侧面22还可以是倒角面。
在本发明中，成膜在成膜用基板上的氮化物半导体薄膜可以是AlN膜与形成在所述AlN膜上的GaN膜、AlN膜与形成在所述AlN膜上的AlGaN膜、或AlN膜与形成在所述AlN膜上的GaN膜和AlGaN膜。例如，能够使用如图5所示的自转公转型的MOCVD反应炉，在成膜用基板上进行AlN膜、AlGaN膜及GaN膜的外延生长。
例如，如图6所示，所述成膜用基板能够由复合基板、仅层叠在所述复合基板的单面上的氧化硅层2及层叠在所述氧化硅层2上的单晶硅层3构成，该复合基板包含：多晶陶瓷芯6；层叠在整个所述多晶陶瓷芯上的第一粘合层7；层叠在整个所述第一粘合层7上的导电层8；层叠在整个所述导电层8上的第二粘合层9；及层叠在整个所述第二粘合层9上的屏障层10。
此处，多晶陶瓷芯6能够包含氮化铝，能够利用烧结助剂在例如1800℃的高温下进行烧结，优选具有约300～1150μm的厚度。基本上通常是以单晶硅基板的SEMI标准的厚度形成。
第一粘合层7和第二粘合层9可以是包含正硅酸乙酯(TEOS)或氧化硅(SiO2)的层，能够通过例如LPCVD工艺和CVD工艺等来进行沉积，优选具有100nm的厚度。
导电层8能够包含多晶硅层，能够通过例如LPCVD工艺等来进行沉积，优选具有约300nm的厚度。此层是用以赋予导电性的层，例如能够掺杂有硼(B)和磷(P)等。此外，根据情况有时不沉积该导电层8。
屏障层10能够包含氮化硅，能够通过例如LPCVD工艺等来进行沉积，优选具有400nm～500nm的厚度。此层是用以防止下述情况的层：在高温的外延生长工艺中，例如钇、氧化钇、氧、金属杂质、其他微量元素等存在于陶瓷芯中的元素扩散或气体排放至半导体处理腔室的环境中。
氧化硅层2能够通过例如LPCVD工艺等来进行沉积，厚度优选为1.5μm左右。单晶硅层3优选具有300～500nm的厚度。此层是作为用于AlN和GaN等氮化物半导体的外延生长的生长面来利用的层。
各层的厚度不限定于上述值，不一定存在有全部的层，本发明中的成膜用基板至少具有单晶硅层、氧化硅层或TEOS层及层叠有多个层的复合基板。
能够通过本发明的氮化物半导体基板的制造方法，例如用以下方式制造本发明的第一实施方案的氮化物半导体基板。
首先，准备如上所述的复合基板及单晶硅基板(工序(1))。单晶硅基板可以是附着有氧化膜(氧化硅层)的单晶硅基板。
接着，经由氧化硅层将单晶硅基板接合在复合基板上(工序(2))。氧化硅层能够通过例如LPCVD工艺等来沉积在复合基板上，厚度优选设为1.5μm左右。或者，氧化硅层可设为将沉积在复合基板上的氧化硅层与附着于单晶硅基板上的氧化硅层合并而得到的层。单晶硅基板例如能够使用层转印工艺来以贴合的方式接合在氧化硅层上。
接着，使接合后的单晶硅基板薄膜化来形成单晶硅层(工序(3))。单晶硅层优选具有300～500nm的厚度。单晶硅层的薄膜化的方法并无特别限定，能够应用以往的方法。例如能够通过下述方式进行薄膜化：经由氧化硅层将复合基板与单晶硅基板接合后，从单晶硅基板的表面进行磨削·研磨或蚀刻。此外，也可通过预先在单晶硅基板形成离子注入层、在接合后以离子注入层进行剥离的所谓的离子注入剥离法。
进一步，以氧化硅层的中央部的整个平坦面被单晶硅层覆盖的方式形成氧化硅层及单晶硅层的端部(工序(4))。工序(4)能够设为进行单晶硅外周部的倒角的工序。此时，例如，如图1所示，以氧化硅层的平坦部不露出的方式进行倒角。
接着，在单晶硅层上成膜氮化物半导体薄膜。该工序例如能够设为使AlN膜在单晶硅层上生长的工序(工序(5))及使选自GaN膜、AlGaN膜及AlN膜中的一种以上在AlN膜上生长的工序(工序(6))。
图5中示出能够用于本发明的氮化物半导体基板的制造方法的MOCVD装置的一个实例的示意图。MOCVD装置具备：具有载置成膜用基板51的收纳部(pocket)的晶圆承载盘(satellite)52；石英制的顶板53和石英54；及以从成膜用基板51的端部包覆内侧的方式载置的环状构件55。56是载气气流的方向，57是打开盖子的方向。
如图5所示，成膜用基板例如能够载置于被称为晶圆承载盘的晶圆收纳部。外延生长时，能够使用三甲基铝(TMAl)作为Al源、使用TMGa作为Ga源、使用NH3作为N源，但并不限定于此。此外，载气能够设为N2和H2、或其中的任一种，工艺温度例如优选设为900～1200℃左右。
此时，将成膜用基板载置在晶圆承载盘上，然后，关闭盖子，进行外延生长。此时，作为外延层，能够从基板侧起向着生长方向依次成膜例如AlN膜、AlGaN膜，然后使GaN膜外延生长。外延层的结构不限于此，也存在不形成AlGaN膜的情况或在成膜AlGaN膜后进一步形成AlN膜的情况。
(第二实施方案)
如图3所示，本发明的氮化物半导体基板可将包含复合基板1、氧化硅层2及单晶硅层3的成膜用基板设为氧化硅层2的侧面被氮化硅膜5覆盖。若是这样的氮化物半导体基板，则能够更确实地防止氮化物半导体薄膜的多晶硅层生长于生长用基板的端部。另外，氮化硅膜5可仅覆盖氧化硅层2的侧面，也可覆盖氧化硅层2的侧面和单晶硅层3的侧面，进一步还可覆盖至单晶硅层3的外延生长面的端部。
在第二实施方案中，利用倒角使一部分氧化硅层露出(即，使氧化硅层的侧面露出)，对所露出的氧化硅层覆盖氮化硅膜(工序(4’))。具体而言，如图7所示，首先在倒角后的晶圆的整个面上沉积CVD-SiN膜(图7的(1))。然后，在光刻工序中，以覆盖露出的氧化硅层的方式利用抗蚀剂进行保护(图7的(2))，接着使活性层部分露出。利用干法蚀刻装置对该晶圆进行干法蚀刻，去除活性层部分的SiN膜(图7的(3))。然后，去除·清洗保护膜的抗蚀剂。然后，与第一实施方案同样地进行外延生长(图7的(4))。
实施例
以下，使用实施例及比较例来具体地说明本发明，但是本发明并不限定于此。
(实施例1)
使氧化硅膜附在400nm的氮化硅层(屏障层)上，将其与附着有氧化膜的单晶硅基板贴合，通过从单晶硅基板的表面进行研磨来进行薄膜化(400nm)，其中，所述氮化硅层(屏障层)包覆100nm的TEOS层，该TEOS层包覆300nm的多晶硅层，该多晶硅层包覆100nm的TEOS层，该TEOS层包覆300μm的多晶陶瓷芯。接着，对边缘部进行倒角时，以不会利用倒角过度切削单晶硅层的方式进行，如图1所示，使得氧化硅层的平坦面不会露出于晶圆表面。然后，进行HEMT结构(GaN 3nm/AlGaN25nm/GaN 5000nm/倾斜AlGaN 200nm/AlN 150nm/n-Si)的外延生长。
相较于下述比较例，实施例1的制造方法的产率提升了4％。
(实施例2)
如图7所示，使单晶硅层附着后，进行边缘部的倒角，使氧化硅膜的侧面露出，然后在晶圆的整个面上沉积CVD-SiN膜，然后，在光刻工序中，以覆盖露出的氧化膜的方式进行保护，使活性层部分露出，利用干法蚀刻装置对该晶圆进行干法蚀刻，去除活性层部分的SiN膜，去除·清洗保护膜的抗蚀剂。通过以上工序来制作氧化硅层的侧面被氮化硅膜覆盖的氮化物半导体基板。
相较于下述比较例，实施例2的制造方法的产率提升了6％。
(比较例)
如图4所示，除了使氧化硅膜的平坦面的一部分露出于晶圆表面以外，在与实施例1同样的条件下制造氮化物半导体基板。其结果，产率低于实施例1、实施例2。
另外，本发明并不限定于上述实施方案。上述实施方案为例示，任何具有与本发明的权利要求书中记载的技术构思实质相同的构成且发挥相同效果的技术方案均包含在本发明的技术范围内。

Claims (12)

1.一种氮化物半导体基板，其包含：
层叠有多个层的复合基板；
层叠在所述复合基板上，且具有中央部的平坦面和位于所述平坦面的周围的侧面的氧化硅层或TEOS层；
层叠在所述氧化硅层或TEOS层上的单晶硅层；及
成膜在所述单晶硅层上的氮化物半导体薄膜，
所述氮化物半导体基板的特征在于，
所述氧化硅层或TEOS层的中央部的整个平坦面被所述单晶硅层覆盖。
2.根据权利要求1所述的氮化物半导体基板，其特征在于，所述氧化硅层或TEOS层的所述侧面被氮化硅膜覆盖。
3.根据权利要求1或2所述的氮化物半导体基板，其特征在于，所述复合基板包含：多晶陶瓷芯；层叠在整个所述多晶陶瓷芯上的第一粘合层；层叠在整个所述第一粘合层上的第二粘合层；及层叠在整个所述第二粘合层上的屏障层。
4.根据权利要求3所述的氮化物半导体基板，其特征在于，所述复合基板在所述第一粘合层与所述第二粘合层之间具有层叠在整个所述第一粘合层上的导电层。
5.根据权利要求4所述的氮化物半导体基板，其特征在于，所述导电层包含多晶硅层。
6.根据权利要求3～5中任一项所述的氮化物半导体基板，其特征在于，所述第一粘合层和所述第二粘合层包含TEOS或氧化硅，并且所述屏障层包含氮化硅。
7.根据权利要求3～6中任一项所述的氮化物半导体基板，其特征在于，所述多晶陶瓷芯包含氮化铝。
8.一种氮化物半导体基板的制造方法，其特征在于，其包含以下工序：
(1)准备层叠有多个层的复合基板和单晶硅基板的工序；
(2)经由氧化硅层或TEOS层来将所述单晶硅基板接合在所述复合基板上的工序；
(3)使接合后的所述单晶硅基板薄膜化来形成单晶硅层的工序；
(4)以所述氧化硅层或TEOS层的中央部的整个平坦面被所述单晶硅层覆盖的方式，形成所述氧化硅层或TEOS层、及所述单晶硅层的端部的工序；
(5)使AlN膜在所述单晶硅层上生长的工序；及
(6)使选自GaN膜、AlGaN膜及AlN膜中的任意一种以上在所述AlN膜上生长的工序。
9.根据权利要求8所述的氮化物半导体基板的制造方法，其特征在于，将所述工序(4)设为倒角工序。
10.根据权利要求8或9所述的氮化物半导体基板的制造方法，其特征在于，在所述工序(4)与所述工序(5)之间进一步包含(4’)利用氮化硅膜至少覆盖所述氧化硅层或TEOS层的侧面的工序。
11.根据权利要求8～10中任一项所述的氮化物半导体基板的制造方法，其特征在于，将所述复合基板设为包含：多晶陶瓷芯；层叠在整个所述多晶陶瓷芯上的第一粘合层；层叠在整个所述第一粘合层上的第二粘合层；及层叠在整个所述第二粘合层上的屏障层。
12.根据权利要求11所述的氮化物半导体基板的制造方法，其特征在于，将所述复合基板设为：在所述第一粘合层与所述第二粘合层之间具有层叠在整个所述第一粘合层上的导电层。
CN202280052927.2A 2021-08-10 2022-07-19 氮化物半导体基板及其制造方法 Pending CN117795137A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021130675A JP2023025432A (ja) 2021-08-10 2021-08-10 窒化物半導体基板及びその製造方法
JP2021-130675 2021-08-10
PCT/JP2022/027993 WO2023017712A1 (ja) 2021-08-10 2022-07-19 窒化物半導体基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN117795137A true CN117795137A (zh) 2024-03-29

Family

ID=85200478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280052927.2A Pending CN117795137A (zh) 2021-08-10 2022-07-19 氮化物半导体基板及其制造方法

Country Status (4)

Country Link
JP (1) JP2023025432A (zh)
CN (1) CN117795137A (zh)
TW (1) TW202314803A (zh)
WO (1) WO2023017712A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012106906A (ja) * 2011-08-11 2012-06-07 Sumitomo Electric Ind Ltd ＧａＮ系膜の製造方法
EP3469119A4 (en) * 2016-06-14 2020-02-26 Qromis, Inc. MANIPULATED SUBSTRATE STRUCTURE FOR POWER AND HF APPLICATIONS
US10734303B2 (en) 2017-11-06 2020-08-04 QROMIS, Inc. Power and RF devices implemented using an engineered substrate structure

Also Published As

Publication number Publication date
JP2023025432A (ja) 2023-02-22
WO2023017712A1 (ja) 2023-02-16
TW202314803A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
JP7195265B2 (ja) 集積化クランプダイオードを有する横型高電子移動度トランジスタ
US6176925B1 (en) Detached and inverted epitaxial regrowth & methods
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
TWI531081B (zh) 半導體裝置的製造方法
TWI754710B (zh) 用於垂直功率元件之方法及系統
TWI730186B (zh) 用於在陶瓷基板上整合元素及複合半導體的方法及系統
US20180174823A1 (en) Manufacturing method of gallium nitride substrate
US11881404B2 (en) Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
US10655243B2 (en) Growth of epitaxial gallium nitride material using a thermally matched substrate
CN117795137A (zh) 氮化物半导体基板及其制造方法
US9947530B2 (en) Method of manufacturing nitride semiconductor substrate
WO2022168572A1 (ja) 窒化物半導体基板及びその製造方法
US20220290327A1 (en) Semiconductor wafer and method for manufacturing same
JP7290156B2 (ja) 窒化物半導体基板及びその製造方法
US20220230920A1 (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
WO2023026847A1 (ja) 窒化物半導体基板及びその製造方法
JP7147416B2 (ja) エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
TW202401525A (zh) Iii族氮化物半導體晶圓及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination