CN117769830A - 通信系统 - Google Patents

通信系统 Download PDF

Info

Publication number
CN117769830A
CN117769830A CN202280053683.XA CN202280053683A CN117769830A CN 117769830 A CN117769830 A CN 117769830A CN 202280053683 A CN202280053683 A CN 202280053683A CN 117769830 A CN117769830 A CN 117769830A
Authority
CN
China
Prior art keywords
identification current
communication system
slave
output
slave devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280053683.XA
Other languages
English (en)
Inventor
松原秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117769830A publication Critical patent/CN117769830A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • H04L61/5038Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • H04L61/5046Resolving address allocation conflicts; Testing of addresses
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L2012/40208Bus networks characterized by the use of a particular bus standard
    • H04L2012/40234Local Interconnect Network LIN
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L2012/40267Bus for use in transportation systems
    • H04L2012/40273Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

一种通信系统(1)构成为能够执行地址分配过程,所述地址分配过程包括:第一过程,用于当开关(SW7至SW1)和第二晶体管(M7至M1)处于关断状态的情况下恒流电流源已经生成识别电流输出时,通过识别电流检测单元(DI7至DI1)检测识别电流输入的存在/不存在;以及第二过程,用于在关于所述从装置中的其中已经检测到所述识别电流输入的从装置此后停止生成所述识别电流输出的同时重复执行所述第一过程,并且将地址分配给所述从装置中的其中尚未检测到所述识别电流输入的单个从装置,并且所述通信系统还构成为能够在排除所述从装置中的已经被分配地址的从装置的同时执行所述地址分配过程。

Description

通信系统
技术领域
本公开涉及一种通信系统。
背景技术
通常已知的通信系统包括经由总线连接的多个控制装置。例如,符合LIN(LocalInterconnect Network,本地互连网络)的通信系统采用包括作为主节点的控制装置和作为从节点的控制装置并且其中主节点控制整个通信的主-从系统(参见例如下面标识的专利文献1)。
现有技术文献
专利文献
专利文献1:日本特开2012-238989号公报
发明内容
发明所解决的课题
在采用主-从系统的上述通信系统中,需要将地址分配给每个从节点。
本公开的目的在于提供一种有效地实现将地址自动分配给作为从装置的控制装置的功能的通信系统。
解决课题的手段
例如,根据本公开,一种通信系统包括作为主装置的控制装置和作为从装置的多个控制装置,所述从装置在所述主装置的后级侧经由总线顺次连接到所述主装置。这里,所述主装置包括第一发送器,所述第一发送器包括串联连接在电源电压的施加端与接地电位的施加端之间的第一上拉电阻器和第一晶体管,所述从装置各自包括第二发送器、恒定电流源和识别电流检测单元,所述第二发送器包括设置在所述电源电压的施加端与所述总线之间的开关和第二上拉电阻器以及设置在所述总线与所述接地电位之间的第二晶体管,所述恒定电流源设置在所述总线与所述接地电位的所述施加端之间或所述电源电压的所述施加端与所述总线之间,所述识别电流检测单元在所述总线中设置在所述恒定电流源连接到所述总线的节点的后级侧,所述通信系统构成为能够执行地址分配过程,所述地址分配过程包括第一过程和第二过程,该第一过程用于在所述开关和所述第二晶体管处于关断状态的情况下所述恒定电流源已经生成识别电流输出时通过所述识别电流检测单元检测识别电流输入的存在/不存在,第二过程用于在关于所述从装置中的其中已经检测到所述识别电流输入的从装置此后停止生成所述识别电流输出的同时重复执行所述第一过程,并且将地址分配给所述从装置中的其中尚未检测到所述识别电流输入的单个从装置,并且所述通信系统还构成为能够在排除所述从装置中的已经被分配地址的从装置的同时执行所述地址分配过程。
发明效果
根据本公开的通信系统,可以有效地实现将地址自动分配给作为从装置的控制装置的功能。
附图说明
图1是示出根据本公开的示例性实施方式的通信系统的结构的示意图。
图2是更具体地示出主装置和从装置的内部结构的示例的示意图。
图3是关于地址分配过程的流程图。
图4是示出地址分配过程(第一次执行的地址分配)的具体示例的示意图。
图5是示出地址分配过程(第二次执行的地址分配)的具体示例的示意图。
图6是示出地址分配过程(从装置S1)中的各种信号的行为的示例的时序图。
图7是示出地址分配过程(从装置S2)中的各种信号的行为的示例的时序图。
图8是示出地址分配过程(从装置S7)中的各种信号的行为的示例的时序图。
图9是示出根据变形例的通信系统的结构的示意图。
图10是示出根据变形例的从装置的内部结构的示意图。
图11是示出根据变形例(从装置S1)的地址分配过程期间的各种信号的行为的示例的时序图。
图12是示出车辆的示例的外部视图。
图13是示出根据比较例的通信系统的结构的示意图。
具体实施方式
在下文中,将参考附图描述本公开的示例性实施方式。
<1.比较例>
首先,在描述本公开的实施方式之前,将给出用于与本公开的实施方式进行比较的比较例的描述。图13是示出根据比较例的通信系统10的结构的示意图。图13所示的通信系统10是符合LIN的系统,并且采用主-从系统。
通信系统10包括作为主装置M的控制装置(主节点)和作为从装置S7至S1的多个控制装置(从节点)。注意,这里作为示例,从装置的数量是七个,但是数量不限于七个,并且可以是等于或大于两个的任何数量。从装置S7至S1经由总线BS以从靠近主装置M的一侧(下文中,前级侧)到远离主装置M的一侧(下文中,后级侧)的顺序连接到主装置M。
主装置M包括发送器Tm。注意,除了发送器Tm之外,主装置M还包括接收器和微控制器,其中的任一个均未图示。这里,也可以使用硬逻辑电路等来代替微控制器。发送器Tm包括上拉电阻器Rm和晶体管Mm。上拉电阻器Rm的一端连接到电源电压Vcc的施加端。上拉电阻器Rm的另一端连接到晶体管Mm(其是NMOS晶体管(N沟道MOSFET))的漏极。晶体管Mm的源极连接到接地电位GND的施加端。简而言之,上拉电阻器Rm和晶体管Mm串联连接在电源电压Vcc施加端和接地电位GND施加端之间。上拉电阻器Rm和晶体管Mm所连接在的节点Nm连接到总线BS。注意,在上拉电阻器Rm和节点Nm之间,二极管以其阴极侧连接在节点Nm的一侧上,并且在节点Nm和晶体管Mm之间,二极管以其阳极侧连接在节点Nm的一侧上。
通过由未图示的微控制器控制其接通/关断的晶体管Mm,在节点Nm处生成处于低电平(GND)或处于高电平(Vcc)的信号。因此,发送器Tm能够将数据发送到从装置S7至S1。此外,未图示的接收器连接到节点Nm,并且能够接收从从装置S7至S1发送的数据。
从装置S7至S1各自包括发送器T7至T1中的对应发送器、开关SW71至SW11中的对应开关、恒定电流源CI7至CI1中的对应恒定电流源、感测电阻器RS7至RS1中的对应感测电阻器、以及放大器A7至A1中的对应放大器。从装置S7至S1还各自包括接收器和微控制器,其中的任一个均未图示。这里,可以使用硬逻辑电路等来代替微控制器。
发送器T7至T1各自包括开关SW7至SW1中的对应开关、上拉电阻器R7至R1中的对应上拉电阻器、以及晶体管M7至M1中的对应晶体管。开关SW7至SW1中的每一个的一端连接到电源电压Vcc的施加端。开关SW7至SW1中的每一个的另一端连接到上拉电阻器R7至R1中的对应上拉电阻器的一端。上拉电阻器R7至R1中的每一个的另一端经由节点Ns7至Ns1中的对应节点连接到总线BS。节点Ns7至Ns1各自连接到为NMOS晶体管的晶体管M7至M1中的对应晶体管的漏极。晶体管M7至M1中的每一个的源极连接到接地电位GND的施加端。注意,在上拉电阻器R7至R1中的每一个与节点Ns7至Ns1中的对应节点之间,二极管以其阴极侧连接在节点Ns7至Ns1中的对应节点的一侧上,并且在节点Ns7至Ns1中的每一个与晶体管M7至M1中的对应晶体管之间,二极管以其阴极侧设置在节点Ns7至Ns1中的对应节点的一侧上。
在开关SW7至SW1处于接通状态的情况下,通过借助于未图示的微控制器控制晶体管M7至M1的接通/关断,在节点Ns7至Ns1中的对应节点处生成处于低电平(GND)或处于高电平(Vcc)的信号。因此,从装置S7至S1中的每一个能够将数据发送到主装置M或其他从装置。注意,未图示的接收器各自连接到节点Ns7至Ns1中的对应节点,并且因此能够接收从主装置M或从其他从装置发送的数据。
开关SW71至SW11和恒定电流源CI7至CI1各自设置在电源电压Vcc的施加端与总线BS之间。因此,在开关SW71至SW11处于接通状态的情况下,可以通过恒定电流源CI7至CI1生成识别电流输出Iout7至Iout1。
在总线BS中,感测电阻器Rs7至Rs1各自设置在恒定电流源CI7至CI1分别连接到总线BS的节点中的对应节点的后级侧。放大器A7至A1各自具有连接到感测电阻器Rs7至Rs1中的对应感测电阻器的一端的第一输入端和连接到感测电阻器Rs7至Rs1中的对应感测电阻器的另一端的第二输入端。以这种方式,放大器A7至A1各自放大由于识别电流输入Iin7至Iin1在感测电阻器Rs7至Rs1中的对应感测电阻器中流动而在感测电阻器Rs7至Rs1中的对应感测电阻器两端生成的电位差。
在具有这种结构的通信系统10中,通过使用总线BS以以下方式执行关于从装置S7至S1的地址分配。也就是说,总线BS既用于数据通信也用于地址分配。
首先,在从装置S7至S1中,开关SW7至SW1关断以禁用上拉并关断晶体管M7至M1,并且然后开关SW71至SW11接通。此时,在主装置M中,晶体管Mm接通。因此,通过恒定电流源CI7至CI1,生成识别电流输出Iout7至Iout1。识别电流输出Iout7至Iout1都具有相同的电流值Ic。
然后,识别电流输入分别为使得Iin1=0,Iin2=Iout1+Iin1=Ic,Iin3=Iout2+Iin2=Ic×2,…,并且Iin7=Iout6+Iin6=Ic×6,并且从从装置S7汲取到主装置M侧的电流Im为使得Im=Iout7+Iin7=Ic×7。此时,放大器A1检测到没有电流作为识别电流输入Iin1流动,并且地址被分配给识别电流输入Iin1不在其中流动的从装置S1。
接下来,对于从装置S7至S2,不包括已经分配地址的从装置S1,执行与上述过程(识别电流输出的生成)类似的过程。由此,将地址分配给识别电流输入Iin2不在其中流动的从装置S2。
随后,重复类似的过程,直到地址被分配给所有从装置。
在该地址分配过程中,汲取到主装置M中的电流Im的最大值是通过将识别电流输出的电流值乘以从装置的数量而获得的值(在本示例中,Ic×7)。因此,在具有大量从装置的情况下,电流Im具有大的值,并且这是不期望的,因为存在对汲取到主装置M中的电流量的限制。此外,如果减小识别电流输出的值(Ic)以避免电流Im的增加,则在后级侧的从装置中流动的识别电流输入减小,并且这使得难以检测识别电流输入。
为了解决这些不便,已经发明了本公开的以下实施方式。
<2.通信系统的构成>
图1是示出根据本公开的示例性实施方式的通信系统1的结构的示意图。类似于上述比较例(图13)的结构,图1所示的通信系统1包括主装置M和从装置S7至S1。通信系统1具有在从装置S7至S1中的恒定电流源CI7至CI1的布置方面与上述比较例的结构不同的结构。在通信系统1中,恒定电流源CI7至CI1被布置在总线BS和接地电位GND的施加端之间。感测电阻器Rs7至Rs1中的每一个设置在恒定电流源CI7至CI1连接到总线BS的节点Nc7至Nc1中的对应节点的后级侧上。通过恒定电流源C17至C11生成识别电流输出Iout7至Iout1。注意,在节点Nc7至Nc1中的每一个和恒定电流源CI7至CI1中的对应恒定电流源之间,二极管以其阳极侧设置在节点Nc7至Nc1中的对应节点的一侧上。
这里,图2是更具体地示出主装置M和从装置S7的内部结构的示例的示意图。在图2中,从装置S7的结构被图示为从装置的结构的代表,并且其他从装置S6至S1(在图2中均未图示)在结构上都类似于从装置S7。
如图2所示,除了发送器Tm之外,主装置M还具有接收器RVm和微控制器MCm。这里,可以使用硬逻辑电路等来代替微控制器MCm。接收器RVm连接到节点Nm(总线BS),并且接收从从装置S7至S1发送的信号。微控制器MCm控制发送器Tm中的晶体管Mm的接通/关断。此外,微控制器MCm从接收器RVm接收数据。
如图2所示,除了发送器T7之外,从装置S7还包括恒定电流源CI7、感测电阻器Rs7、以及放大器A7、接收器RV7、微控制器MC7和比较器CMP7。这里,可以使用硬逻辑电路等来代替微控制器MC7。
接收器RV7连接到节点Ns7(总线BS),并且接收从主装置M或其他从装置发送的数据。微控制器MC7控制发送器T7中的晶体管M7的接通/关断和开关SW7的接通/关断。此外,微控制器MC7从接收器RV7接收数据。
此外,微控制器MC7控制恒定电流源CI7的接通/关断,并且还控制由恒定电流源CI7生成的识别电流输出Iout7的电流值。
比较器CMP7的非反相输入端(+)连接到放大器A7的输出端。比较器CMP7的反相输入端(-)连接到基准电压REF7的施加端。比较器CMP7将放大器A7的输出与基准电压REF7进行比较,并输出比较器输出Cpo7作为比较结果。比较器输出Cpo7指示在感测电阻器Rs7中流动的识别电流输入Iin7与预定检测阈值之间的比较的结果。也就是说,感测电阻器Rs7、放大器A7和比较器CMP7构成检测识别电流输入Iin7的存在/不存在的识别电流检测单元DI7。
<3.地址分配过程>
接下来,将参考图3所示的流程图给出在通信系统1中将地址分配给从装置S7至S1的过程的描述。
当开始通过图3所示的流程图指示的程序时,首先,在步骤S1中,设置为使得过程执行次数m=1,并且该程序进行到步骤S2。在步骤S2中,通过从装置S7至S1中的恒定电流源CI7至CI1生成识别电流输出Iout7至Iout1。这里,识别电流输出都具有相同的值,并且被设置为使得识别电流输出的值=Ic/(N-(m-1)),其中Ic:预定值,N:从装置的总数量(在本例中,N=7)。因此,首先,设置为使得Iout7至Iout1=Ic/7。这里,在步骤S2和稍后描述的步骤S3中,主装置M中的晶体管M11处于关断状态,并且从装置S7至S1中的开关SW7至SW1和晶体管M7至M1处于关断状态。简而言之,上拉电阻器R7至R1被禁用。
因此,在从装置S7至S1中,识别电流输出Iout7至Iout1从总线BS流到接地电位GND的一侧,因此,在感测电阻器Rs7至Rs2中的每一个处,生成各自从前级侧流到后级侧的识别电流输入Iin7至Iin2中的对应识别电流输入(图1)。注意,此时,从主装置M汲取到后级侧的电流Im被生成为识别电流输出Iout7至Iout1的总和。
在步骤S3中,从装置S7至S1中的识别电流检测单元DI7至DI1各自检测识别电流输入Iin7至Iin1中的对应识别电流输入的存在/不存在。这里,如果识别电流输入等于或大于预定检测阈值,则检测到识别电流输入的存在。另一方面,如果识别电流输入小于预定检测阈值,则检测到识别电流输入的不存在,识别电流输入的存在/不存在对应于是否检测到识别电流输入。注意,检测阈值对于从装置S7至S1是相同的值,并且例如被设置为Ic/2。
接下来,在步骤S4中,确定过程执行次数m=N(在本示例中,7)是否成立,并且如果m<N成立(步骤S4中的否),则该程序进行到步骤S7,并且m增加1。
然后,在除了前一步骤S3中已经检测到识别电流输入的从装置之外的从装置中执行步骤S2中的识别电流输出。在m=2的情况下,识别电流输出=Ic/6成立。注意,在过程执行重复直到过程执行次数m达到N(在本示例中,7)期间,在步骤S3中已经检测到识别电流输入的从装置此后停止识别电流输出。
并且,在步骤S4中,只要m<N成立,就重复执行类似的过程,并且当达到m=N时(步骤S4中的“是”),该程序进行到步骤5。这里,对于直到结束为止没有检测到识别电流输入(识别电流输入<检测阈值)的从装置,分配从主装置M发出的地址。在最后级侧的从装置S1是被分配地址的第一个从装置。
接下来,在步骤S6中,在没有完成关于所有从装置的地址分配的情况下(步骤S6中的否),该程序返回到步骤S1,在步骤S1中进行初始化,使得过程执行次数m=1,并且关于除了已经被分配地址的从装置之外的从装置执行与上述过程类似的过程。例如,如果从装置S1已经被分配地址,则将关于从装置S7至S2执行该过程。
然后,当所有的从装置(从装置S7至S1)都已经被分配地址时(步骤S6中的“是”),该过程完成。
<4.地址分配过程的具体示例>
这里,将参考图4和图5给出先前描述的示意图3所示的地址分配过程的具体描述。图5图示了在已经通过图4所示的过程分配地址之后执行的过程。在图4和图5的每一个中,横轴是时间轴,并且关于从装置S1至S7中的每一个,以从上到下的顺序图示了识别电流输出Iout1至Iout7中的对应识别电流输出、识别电流输入Iin1至Iin7中的对应识别电流输入、以及比较器输出Cpo1至Cpo7中的对应比较器输出。此外,在图4和图5中的每一个的底部处,图示了从主装置M汲取到后级侧的电流Im。注意,比较器输出Cpo1至Cpo7实际上各自在从识别电流输出Iout1至Iout7中的对应识别电流输出上升的时刻稍微延迟的时刻处上升。
首先,当开始图3所示的过程(m=1)时,如图4所示,在从装置S7至S1中,生成各自具有1/7Ic的值和脉冲波形的识别电流输出Iout7至Iout1,并且电流Im=7/7Ic=Ic成立。此时,在从装置S7中,具有6/7Ic的值的识别电流输入Iin7流动,使得Iin7≥检测阈值(=Ic/2)成立,并且因此比较器输出Cpo7处于高电平。此外,在从装置S6中,具有5/7Ic的值的识别电流输入Iin6流动,使得Iin6≥检测阈值成立,并且因此比较器输出Cpo6处于高电平。此外,在从装置S5中,具有值4/7lc的识别电流输入Iin5流动,使得Iin5≥检测阈值成立,并且因此比较器输出Cpo5处于高电平。另一方面,在从装置S4至S1中,识别电流输入Iin4至Iin1<检测阈值成立,并且因此比较器输出Cpo4至Cpo1处于低电平。
因此,在直到达至m=7为止执行的过程(图4所示的过程)中,在已经检测到识别电流输入的从装置S7至S5中停止识别电流输出。在该过程的随后的第二动作(m=2)中,如图4所示,在从装置S4至S1中,生成各自具有1/6Ic的值的识别电流输出Iout4至Iout1。此时,在从装置S4中,识别电流输出Iout4≥检测阈值成立,并且因此,此后,在从装置S4中停止识别电流输出。
随后,当重复图3中的步骤S2和S3的过程时,识别电流输出变化,使得1/5Ic→1/4Ic→1/3Ic→1/2Ic→Ic。然后,将地址分配给直到结束没有检测到识别电流输入(比较器输出Cpo1=低电平)的从装置S1(步骤S5)。
接下来,关于除了已经被分配地址的从装置S1之外的从装置S7至S2执行从步骤S1开始的过程。在该过程中,如图5所示,顺次生成具有1/7Ic至Ic的值的识别电流输出,并且将地址分配给直到结束没有检测到识别电流输入(比较器输出Cpo2=低电平)的从装置S2。
以这种方式,根据本实施方式,Ic是在总线BS中流动的电流的最大值,并且因此可以抑制最大值,而不管从装置的数量如何。
此外,参考图6至图8,将给出地址分配过程的动作示例的描述。图6示出了从装置S1的动作示例,图7示出了从装置S2的动作示例,并且图8示出了从装置S7的动作示例。在图6至图8的每一个中,横轴是时间轴,并且以从上到下的顺序示出了从主装置M发送的命令、SNPD使能信号、时钟信号、上拉使能信号、SELIC信号、识别电流输出和比较器输出。注意,在图7和图8的每一个中,在底部处图示了识别电流输入。
如图6所示,首先,从装置S1在接收到从主装置M发送的SNPD(Slave NodePosition Detection,从节点位置检测)初始化命令时启用SNPD使能信号,以便将SNPD电路从待机模式转变为动作模式。
此后,从装置S1在接收到从主装置M发送的ID(地址)设置命令时,禁用上拉使能信号。由此,开关SW1被关断,从而禁用上拉电阻器R1。此外,时钟信号的生成开始。
此后,通过恒定电流源CI1按顺序生成具有从0.2mA到1.4mA的值的识别电流输出Iout1。然而,这里,作为一个示例,Ic=1.4mA。识别电流输出Iout1在相当于时钟信号的预定数量的周期(在图6所示的示例中,两个周期)的脉冲中生成,并且由SELIC信号(三位)控制。这里,SELIC信号是设置识别电流输出的值的信号。
如图6所示,在生成1.4mA的识别电流输出Iout1之前,比较器输出Cpo1决不会变为高电平(换句话说,决不会检测到识别电流输入Iin1),并且因此ID(地址)被分配给从装置S1。随后,从主装置M顺次发送ID设置命令,但是在已经分配地址的从装置S1中,此后不执行识别电流输出Iout1的生成。然后,从装置S1在接收到从主装置M发送的SNPD结束命令时,禁用SNPD信号,使得SNPD动作结束。
另一方面,在从装置S2中,如图7所示,在识别电流输出Iout2的第六次生成时,实现比较器输出Cpo2=高电平,并且检测到识别电流输入Iin2,使得不执行识别电流输出Iout2的第七次生成。由于没有ID被分配给从装置S2,所以在第二次接收到ID发送命令时,从装置S2生成识别电流输出Iout2。
此外,在从装置S7中,如图8所示,在识别电流输出Iout7的第一次生成时,实现比较器输出Cpo7=高电平,并且检测到识别电流输入Iin7,使得此后不执行识别电流输出Iout7的生成。此时,如图8所示,即使在中途已经实现比较器输出=低电平的情况下,也不执行识别电流输出的生成。注意,例如,在由于噪声等而没有信号输出的情况下,比较器输出变为低电平。
注意,检测阈值不限于Ic/2,而是可以是略小于Ic/2的值。在这种情况下,即使在特性变化的情况下,也可以几乎确定地检测到等于Ic/2或更大的识别电流输入。
此外,在上述实施方式中,将地址分配给直到识别电流输出的第N次生成没有检测到识别电流输入的从装置,但这并不意味着进行限制。例如,在除了单个从装置(从装置S1)之外的所有从装置的每一个中都检测到识别电流输入的情况下,如在图4所示的识别电流输出的第六次生成(=1/2Ic)时,此时可以将地址分配给该单个从装置。
此外,在步骤S2(图3)中,不一定N=所有从装置的数量,而是可以是N=除了已经分配地址的从装置之外的从装置的数量。例如,在已经将地址分配给从装置S1之后,在步骤S2的过程中,生成识别电流输出使得识别电流输出=Ic/6。
<5.变形例>
图9是示出根据变形例的通信系统1X的结构的示意图。通信系统1X的结构与上述实施方式(图1)的结构的不同之处在于,在从装置S7至S1中,恒定电流源CI7至CI1设置在电源电压Vcc施加端与总线BS之间。这里,在恒定电流源CI7至CI1中的每一个与总线BS之间,二极管以其阴极侧布置在总线BS的一侧上。根据这种结构,通过当生成识别电流输出Iout7至Iout1时使主装置M中的晶体管Mm处于接通状态,可以通过与先前描述的过程类似的过程来执行地址分配过程。此时,如图9所示,生成识别电流输入Iin7至Iin1以从后级侧流向前级侧。此外,生成被汲取到主装置M中的电流Im。
<6.识别电流检测单元的变形例>
图10是示出包括识别电流检测单元DI7的变形例的从装置S7的内部结构的示意图。注意,图10所示的识别电流检测单元DI7的结构也类似地应用于识别电流检测单元DI6至DI1。
在图10所示的识别电流检测单元DI7中,与前述实施方式(图2)不同,代替比较器CMP7,提供AD转换器AD7和信号处理电路SP7。AD转换器AD7对放大器A7的输出执行A/D(模拟/数字)转换。从AD转换器AD7输出的数字数据被输入到信号处理电路SP7。信号处理电路SP7基于上述数字数据来检测识别电流输入的存在/不存在。
更具体地,在生成识别电流输出之前(在图3中的步骤S2之前),由AD转换器AD7测量具有识别电流输出=0mA的放大器A7的输出,并且将测量结果作为偏移存储在信号处理电路SP7中。此后,为了检测识别电流输入,在信号处理电路SP7中,从由AD转换器7测量的放大器A7的输出的值减去上述偏移,并且将减法结果与阈值进行比较,由此检测识别电流输入的存在/不存在。以这种方式,通过消除偏移,可以抑制由于偏移引起的错误检测。
图11是示出根据本变形例的地址分配过程的动作示例的示意图,并且是要与先前参考的示意图6(从装置S1)进行比较的示意图。在图11中,在下部分中示出了AD转换器AD7的输出值和存储在信号处理电路SP7中的Buffer1和Buffer2中的数据。
如图11所示,在生成识别电流输出之前,将从具有识别电流输出Iout7至Iout1=0mA(0h)的AD转换器AD7输出的数字数据作为偏移存储在Buffer1中。此后,每当执行识别电流检测动作时,就将从AD转换器AD7输出的数字数据存储在Buffer2中,并且通过将通过从所存储的数字数据减去上述偏移而获得的值与阈值进行比较,检测识别电流输入Iin1的存在/不存在。
<7.对车辆的应用>
迄今为止描述的通信系统1和1X可应用于例如控制车辆中的超声声纳。此外,如图12所示,它们还可应用于例如在车辆X10中控制灯X11、控制后视镜X12、控制电动车窗X13、控制电动座椅X14和控制车顶X15。
<8.其他>
应当理解,关于本公开的前述实施方式,可以在不脱离本公开范围的范围内进行和实施各种变形。
<9.附记>
如上面所讨论的,例如,根据本公开的通信系统(1、1X)包括作为主装置的控制装置(M)和作为从装置的多个控制装置(S7至S1),所述从装置在所述主装置的后级侧经由总线(BS)顺次连接到所述主装置。这里,所述主装置包括第一发送器(Tm),所述第一发送器包括串联连接在电源电压的施加端与接地电位(GND)的施加端之间的第一上拉电阻器(Rm)和第一晶体管(Mm),所述从装置各自包括第二发送器(T7至T1)、恒定电流源(CI7至CI1)和识别电流检测单元(DI7至DI1),所述第二发送器包括设置在所述电源电压的施加端与所述总线之间的开关(SW7至SW1)和第二上拉电阻器(R7至R1)以及设置在所述总线与所述接地电位之间的第二晶体管(M7至M1),所述恒定电流源设置在所述总线与所述接地电位的所述施加端之间或所述电源电压的所述施加端与所述总线之间,所述识别电流检测单元在所述总线中设置在所述恒定电流源连接到所述总线的节点(Nc7至Nc1)的后级侧,所述通信系统构成为能够执行地址分配过程,所述地址分配过程包括第一过程和第二过程,所述第一过程用于当在所述开关和所述第二晶体管处于关断状态的情况下所述恒定电流源已经生成识别电流输出时,通过所述识别电流检测单元检测识别电流输入的存在/不存在,所述第二过程用于在关于所述从装置中的其中已经检测到所述识别电流输入的从装置此后停止生成所述识别电流输出的同时重复执行所述第一过程,并且将地址分配给所述从装置中的其中尚未检测到所述识别电流输入的单个从装置,并且所述通信系统还构成为能够在排除所述从装置中的已经被分配地址的从装置的同时执行所述地址分配过程(第一结构)。
此外,在上述第一结构中,所述识别电流输出可以被生成为Ic/(N-(m-1))(其中Ic:预定值,m:过程执行次数,并且N:所有从装置的数量)(第二结构)。
此外,在上述第一结构中,所述识别电流输出可以被生成为Ic/(N-(m-1))(其中Ic:预定值,m:过程执行次数,并且N:除了所述从装置中的已经具有被分配地址的从装置之外的从装置的数量)(第三结构)。
此外,在上述第二或第三结构中,所述通信系统可以构成为在所述识别电流输出的第n次生成时,将所述地址分配给所述从装置中的在所述识别电流输出的所述第n次生成之前从未在其中检测到所述识别电流输入的从装置(第四结构)。
此外,在上述第二或第三结构中,在除了所述从装置中的单个从装置之外的从装置中已经检测到识别电流输入的情况下,此时可以将所述地址分配给所述单个从装置(第五结构)。
此外,在上述第二至第五结构中的任何一个中,所述识别电流检测单元可以构成为基于所述识别电流输入和检测阈值之间的比较来检测所述识别电流输入的存在/不存在,并且所述检测阈值可以等于或小于Ic/2(第六结构)。
此外,在上述第一至第六结构中的任何一个中,所述识别电流检测单元(DI7至DI1)可以包括感测电阻器(Rs7至Rs1)、放大器(A7至A1)和比较器(CMP7至CMP1),所述感测电阻器设置在所述总线中,所述放大器构成为放大所述感测电阻器两端的电位差,所述比较器构成为将所述放大器的输出与基准电压进行比较(第七结构)。
此外,在上述第一至第六结构中的任何一个中,所述识别电流检测单元(DI7)可以包括感测电阻器(Rs7)、放大器(A7)、AD转换器(AD7)和信号处理电路(SP7),所述感测电阻器设置在所述总线中,所述放大器构成为放大所述感测电阻器两端的电位差,所述AD转换器构成为对所述放大器的输出执行A/D转换,所述信号处理电路构成为使所述AD转换器的输出输入到所述信号处理电路,并且所述信号处理电路可以构成为将当所述识别电流输出=0mA成立时获得的所述AD转换器的输出存储为偏移,并且基于从所述AD转换器的输出减去所述偏移的结果来检测所述识别电流输入的存在/不存在(第八结构)。
此外,在上述第一至第八结构中的任何一个中,所述通信系统可以符合LIN(本地互连网络)(第九结构)。
此外,根据本公开的车辆包括根据上述第一至第九结构中的任何一个的通信系统(第十结构)。
工业适用性
本公开可用于例如车辆中。
附图标记列表
1、1X通信系统
10通信系统
A1至A7放大器
AD7 AD转换器
BS总线
CI1至CI7恒定电流源
CMP1至CMP7比较器
DI1至DI7识别电流检测单元
M主装置
M1至M7晶体管
MC7 微控制器
MCm 微控制器
Mm 晶体管
R1至R7上拉电阻器
RV7 接收器
RVm 接收器
Rm 上拉电阻器
Rs1至Rs7感测电阻器
S1至S7从装置
SP7信号处理电路
SW11至SW71开关
SW1至SW7开关
T1至T7发送器
TM 发送器
X10 车辆
X11 灯
X12 后视镜
X13 电动车窗
X14 电动座椅
X15 车顶

Claims (10)

1.一种通信系统,包括:
作为主装置的控制装置;以及
作为从装置的多个控制装置,所述从装置在所述主装置的后级侧经由总线顺次连接到所述主装置,
其中
所述主装置包括第一发送器,所述第一发送器包括串联连接在电源电压的施加端与接地电位的施加端之间的第一上拉电阻器和第一晶体管,
所述从装置各自包括:
第二发送器,所述第二发送器包括设置在所述电源电压的施加端与所述总线之间的开关和第二上拉电阻器以及设置在所述总线与所述接地电位之间的第二晶体管,
恒定电流源,所述恒定电流源设置在所述总线与所述接地电位的所述施加端之间或所述电源电压的所述施加端与所述总线之间,以及
识别电流检测单元,所述识别电流检测单元在所述总线中设置在所述恒定电流源连接到所述总线的节点的后级侧,
所述通信系统构成为能够执行地址分配过程,所述地址分配过程包括
第一过程,用于当所述开关和所述第二晶体管处于关断状态的情况下所述恒定电流源已经生成识别电流输出时,通过所述识别电流检测单元检测识别电流输入的存在/不存在,以及
第二过程,用于在关于所述从装置中的其中已经检测到所述识别电流输入的从装置此后停止生成所述识别电流输出的同时重复执行所述第一过程,并且将地址分配给所述从装置中的其中尚未检测到所述识别电流输入的单个从装置,并且
所述通信系统还构成为能够在排除所述从装置中的已经被分配地址的从装置的同时执行所述地址分配过程。
2.根据权利要求1所述的通信系统,
其中
所述识别电流输出被生成为Ic/(N-(m-1))(其中Ic:预定值,m:过程执行次数,并且N:所有从装置的数量)。
3.根据权利要求1所述的通信系统,
其中
所述识别电流输出被生成为Ic/(N-(m-1))(其中Ic:预定值,m:过程执行次数,并且N:除了所述从装置中的已经被分配地址的从装置之外的从装置的数量)。
4.根据权利要求2或3所述的通信系统,
其中
所述通信系统构成为在所述识别电流输出的第n次生成时,将所述地址分配给所述从装置中的在所述识别电流输出的所述第n次生成之前从未在其中检测到所述识别电流输入的从装置。
5.根据权利要求2或3所述的通信系统,
其中
在除了所述从装置中的单个从装置之外的从装置中已经检测到识别电流输入的情况下,此时将所述地址分配给所述单个从装置。
6.根据权利要求2至5中任一项所述的通信系统,
其中
所述识别电流检测单元构成为基于所述识别电流输入和检测阈值之间的比较来检测所述识别电流输入的存在/不存在,并且
所述检测阈值等于或小于Ic/2。
7.根据权利要求1至6中任一项所述的通信系统,
其中
所述识别电流检测单元包括
感测电阻器,所述感测电阻器设置在所述总线中,
放大器,所述放大器构成为放大所述感测电阻器两端的电位差,以及
比较器,所述比较器构成为将所述放大器的输出与基准电压进行比较。
8.根据权利要求1至6中任一项所述的通信系统,
其中
所述识别电流检测单元包括
感测电阻器,所述感测电阻器设置在所述总线中,
放大器,所述放大器构成为放大所述感测电阻器两端的电位差,
AD转换器,所述AD转换器构成为对所述放大器的输出执行A/D转换,以及
信号处理电路,所述信号处理电路构成为使所述AD转换器的输出输入到所述信号处理电路,并且
所述信号处理电路构成为将当所述识别电流输出=0mA成立时获得的所述AD转换器的输出存储为偏移,并且基于从所述AD转换器的输出减去所述偏移的结果来检测所述识别电流输入的存在/不存在。
9.根据权利要求1至8中任一项所述的通信系统,
其中
所述通信系统符合LIN(本地互连网络)。
10.一种车辆,包括根据权利要求1至9中任一项所述的通信系统。
CN202280053683.XA 2021-08-03 2022-08-03 通信系统 Pending CN117769830A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021127713 2021-08-03
JP2021-127713 2021-08-03
PCT/JP2022/029752 WO2023013668A1 (ja) 2021-08-03 2022-08-03 通信システム

Publications (1)

Publication Number Publication Date
CN117769830A true CN117769830A (zh) 2024-03-26

Family

ID=85155692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280053683.XA Pending CN117769830A (zh) 2021-08-03 2022-08-03 通信系统

Country Status (4)

Country Link
US (1) US20240205187A1 (zh)
JP (1) JPWO2023013668A1 (zh)
CN (1) CN117769830A (zh)
WO (1) WO2023013668A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09274539A (ja) * 1996-04-04 1997-10-21 Kokusai Electric Co Ltd 直流オフセットキャンセル回路
DE10261174B3 (de) * 2002-12-20 2004-06-17 Daimlerchrysler Ag Automatische Adressierung auf Bussystemen
GB201217558D0 (en) * 2012-10-02 2012-11-14 Melexis Technologies Nv Method for addressing the participants of a bus system
CN112292832B (zh) * 2018-06-05 2022-08-26 艾尔默斯半导体欧洲股份公司 用于查明总线系统中的总线节点的方法

Also Published As

Publication number Publication date
US20240205187A1 (en) 2024-06-20
JPWO2023013668A1 (zh) 2023-02-09
WO2023013668A1 (ja) 2023-02-09

Similar Documents

Publication Publication Date Title
US7888969B2 (en) Driver circuit for a two-wire conductor and method for generating two output currents for a two-wire conductor
US20130322463A1 (en) Device and method for serial data transmission at a high data rate
US11546188B2 (en) Transceiver device for a bus system and operating method therefor
US8421504B2 (en) Microcomputer, hysteresis comparator circuit, and voltage monitoring apparatus
US10666320B2 (en) Ringing suppression circuit
US8861621B2 (en) Receiver circuit
US9270505B2 (en) Communication system
US7876857B2 (en) Data receiving apparatus
US20180367127A1 (en) Ringing suppression circuit
US10894519B2 (en) Vehicle switch control device and switch state detection method
US20220269643A1 (en) Method for mipi rffe address assignment and mipi rffe device
US9588155B2 (en) Current detection circuit with over-current protection
CN117769830A (zh) 通信系统
US9252984B2 (en) Bus communication transceiver
JP2017041693A (ja) 通信装置及び通信システム
EP4236214A1 (en) Controller area network transceiver and method for the transceiver
JP2017005585A (ja) 電子装置
CN116389415A (zh) 一种地址分配方法、芯片及电子设备
JP7092612B2 (ja) 電子制御装置
US20240175943A1 (en) Connection control circuit, and connection control method
CN116599934A (zh) 一种从机单元地址的修改方法、芯片及电子设备
JP2023110503A (ja) 通信装置
JPWO2023013668A5 (zh)
EP1414206A1 (en) Semiconductor device and data transfer system
CN116471143A (zh) 一种通讯方法、芯片及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination