CN117769805A - 老化减轻 - Google Patents

老化减轻 Download PDF

Info

Publication number
CN117769805A
CN117769805A CN202280053154.XA CN202280053154A CN117769805A CN 117769805 A CN117769805 A CN 117769805A CN 202280053154 A CN202280053154 A CN 202280053154A CN 117769805 A CN117769805 A CN 117769805A
Authority
CN
China
Prior art keywords
input
signal
signal path
output
idle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280053154.XA
Other languages
English (en)
Inventor
M·纳拉西姆汉
M·K·艾德
A·D·阿鲁尔·迪拉维亚姆
M·古普塔
B·D·安德列夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN117769805A publication Critical patent/CN117769805A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30134—Register stacks; shift registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本公开内容的各方面在空闲模式下控制信号路径的老化以减轻老化。在一个示例中，在多个空闲周期内交替地将该信号路径的输入端保持在低位和高位，以平衡该信号路径中的器件(例如，晶体管)的老化。在另一个示例中，在空闲周期期间将时钟信号(例如，具有低频的时钟信号)输入到该信号路径，以平衡该信号路径中的器件(例如，晶体管)的老化。在另一个示例中，基于老化模式，在每个空闲周期期间将该信号路径的该输入端保持在高位或低位。

Description

老化减轻
相关申请的交叉引用
本申请要求于2021年8月6日在美国专利局提交的非临时申请序列17/396,046号的优先权和权益，该申请的全部内容如同整体在下文全面阐述那样并且出于所有适用目的并入本文。
技术领域
本公开内容的各方面总体上涉及老化，并且更具体地，涉及老化减轻。
背景技术
电路可能会受到诸如偏压温度不稳定性(BTI)之类的老化效应的影响，这可能会随着时间的推移而降低电路的性能。例如，在空闲模式期间，电路的信号路径中的BTI应力可能会导致随着时间的推移信号路径中出现占空比移位，这可能会导致电路中出现时序问题(例如，时序违规)。
发明内容
以下内容呈现了对一个或多个具体实施的简要概括，以便提供对这样的具体实施的基本的理解。该概括不是对全部预期实现方式的详尽概述，并且不旨在于标识全部实现方式的关键或重要元素，也不旨在于描绘任何或全部实现方式的范围。其唯一的目的是以简化的形式介绍一个或多个具体实施的一些概念，作为随后介绍的更详细的描述的序言。
第一方面涉及一种系统。该系统包括复用器，该复用器具有第一输入端、第二输入端、选择输入端和输出端。该系统还包括信号路径，该信号路径具有输入端和输出端，其中该信号路径的该输入端耦合到该复用器的该输出端。该系统还包括控制器，该控制器耦合到该复用器的该第二输入端和该复用器的该选择输入端，其中该控制器具有指示输入端。该控制器被配置为：在该指示输入端处接收模式指示信号；如果该模式指示信号具有第一逻辑值，则命令该复用器选择该复用器的该第一输入端；以及如果该模式指示信号具有第二逻辑值，则命令该复用器选择该复用器的该第二输入端，并向该复用器的该第二输入端输出控制信号，该控制信号控制该信号路径的该输入端是保持在高位还是保持在低位。
第二方面涉及一种系统。该系统包括锁存电路，该锁存电路具有信号输入端、时钟输入端、置位输入端、复位输入端和输出端。该系统还包括信号路径，该信号路径具有输入端和输出端，其中该信号路径的该输入端耦合到该锁存电路的该输出端。该系统还包括控制器，该控制器耦合到该锁存电路的该置位输入端和该复位输入端，其中该控制器具有指示输入端。该控制器被配置为：在该指示输入端处接收模式指示信号；如果该模式指示信号具有第一逻辑值，则对该置位输入端和该复位输入端进行去断言；以及如果该模式指示信号具有第二逻辑值，则使用该置位输入端和该复位输入端来控制该信号路径的该输入端是保持在高位还是保持在低位。
第三方面涉及一种用于老化控制的方法。该方法包括：在活动模式下，将信号输入到信号路径的输入端；以及在空闲模式下，控制信号路径的老化。
附图说明
图1A示出了根据本公开内容的某些方面的包括延迟电路的信号路径的一个示例。
图1B示出了根据本公开内容的某些方面在空闲模式下将信号路径的输入端保持在低位的一个示例。
图1C示出了根据本公开内容的某些方面由于非对称老化而导致信号路径中出现占空比移位的一个示例。
图1D示出了根据本公开内容的某些方面在空闲模式下将信号路径的输入端保持在高位的一个示例。
图1E示出了根据本公开内容的某些方面由于非对称老化而导致信号路径中出现占空比移位的另一个示例。
图2示出了根据本公开内容的某些方面的包括具有老化控制的复用器的系统的一个示例。
图3A是示出根据本公开内容的某些方面的老化控制的一个示例的时序图。
图3B是示出根据本公开内容的某些方面的老化控制的另一个示例的时序图。
图4示出了根据本公开内容的某些方面的包括循环移位寄存器的控制器的一个示例。
图5A示出了根据本公开内容的某些方面的包括具有老化控制的复用器的系统的另一个示例。
图5B示出了根据本公开内容的某些方面的包括时钟门控电路的图5A中的系统的一个示例。
图5C示出了根据本公开内容的某些方面的时钟门控电路的示例性具体实施。
图6示出了根据本公开内容的某些方面的包括具有老化控制的复用器的系统的另一个示例。
图7示出了根据本公开内容的某些方面的包括具有老化控制的复用器的系统的另一个示例。
图8示出了根据本公开内容的某些方面的包括具有老化控制的复用器的系统的另一个示例。
图9A示出了根据本公开内容的某些方面的具有用于两个信号路径的老化控制的系统的一个示例。
图9B示出了根据本公开内容的某些方面的具有用于两个信号路径的老化控制的系统的另一个示例。
图10示出了根据本公开内容的某些方面的包括具有老化控制的锁存电路的系统的一个示例。
图11A示出了根据本公开内容的某些方面的包括具有老化控制的锁存电路的系统的另一个示例。
图11B示出了根据本公开内容的某些方面的包括时钟门控电路的图11A中的系统的一个示例。
图12示出了根据本公开内容的某些方面的包括锁存电路和具有老化控制的复用器的系统的一个示例。
图13示出了根据本公开内容的某些方面的包括具有老化控制的单倍数据速率(SDR)到双倍数据速率(DDR)转换器的系统的一个示例。
图14示出了根据本公开内容的某些方面的控制器的示例性具体实施。
图15示出了根据本公开内容的某些方面的被配置为输出老化控制信号的复用器的一个示例。
图16示出了根据本公开内容的某些方面的具有老化控制的存储器接口电路的一个示例。
图17示出了根据本公开内容的某些方面的具有老化控制的存储器接口电路的另一个示例。
图18是示出根据本公开内容的某些方面的老化控制方法的流程图。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有配置。为了提供对各种概念的全面理解，具体实施方式包括特定细节。然而，对于本领域的技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，为了避免对这些概念造成模糊，公知的结构和组件是以框图形式示出的。
诸如偏压温度不稳定性(BTI)之类的老化效应可能会随着时间的推移而降低电路的性能。例如，在空闲模式期间，电路的信号路径中的BTI应力可能会导致随着时间的推移信号路径中出现占空比移位，这可能会导致电路中出现时序问题(例如，时序违规)。
现在将参考图1A至图1E讨论BTI应力引起的占空比移位的示例。图1A示出了信号路径105的示例，该信号路径包括延迟电路115，该延迟电路用于延迟信号路径105中的信号。延迟电路115可被配置为延迟该信号以相对于另一信号调整该信号的时序。该信号可以是时钟信号、数据信号、控制信号、地址信号或其他类型的信号。对于该信号是时钟信号的示例，延迟电路115可用于调整该时钟信号的时序，以将该时钟信号的边沿置于数据信号的转换之间的中心位置以便进行数据捕获。对于该信号是数据信号的示例，延迟电路115可用于调整该数据信号的时序，以将该数据信号与其他数据信号对准(例如，减小数据信号之间的偏斜)。对于信号路径105位于存储器系统中的示例，该信号可以是包括用于存储设备的命令(例如，写入命令、读取命令、刷新命令等)的控制信号和/或包括该存储设备中用于写入或读取数据的地址的地址信号。
延迟电路115可包括串联耦合的延迟缓冲器120-1至120-4，其中延迟电路115的延迟等于延迟缓冲器120-1至120-4的各个延迟之和。在图1A所示的示例中，延迟缓冲器120-1至120-4中的每个延迟缓冲器通过相应互补反相器来实现，该相应互补反相器包括晶体管125-1至125-4中的相应晶体管(例如，n型场效应晶体管)和晶体管130-1至130-4中的相应晶体管(例如，p型场效应晶体管)。然而，应当理解，延迟缓冲器120-1至120-4中的每个延迟缓冲器可通过另外类型的电路或逻辑门来实现。
当信号路径105处于活动模式时，在信号路径105的输入端108处接收信号(例如，数据信号、时钟信号等)，并根据延迟电路115的延迟来延迟该信号。可将所产生的延迟信号输出到耦合到信号路径105的输出端110的另一电路(未示出)。
当信号路径105处于空闲模式时，可在空闲周期内将信号路径105的输入端108保持(即，固定)在高位或低位。对于处于活动模式的信号是时钟信号的示例，当对时钟信号进行门控时，信号路径105可处于空闲模式。对于处于活动模式的信号是数据信号的示例，当在信号路径105的输入端108处不存在数据流量时，信号路径105可处于空闲模式。
图1B示出了在空闲模式下将输入端108保持在低位(即，逻辑0)的示例。图1B还示出了延迟缓冲器120-1至120-4中的每个延迟缓冲器的输入端和输出端处的逻辑状态。在该示例中，在空闲模式下，信号路径105的输出端110处于低位(即，逻辑0)。在该示例中，在空闲模式下导通晶体管130-1、125-2、130-3和125-4，并且在空闲模式下断开晶体管125-1、130-2、125-3和130-4。在图1B中，以粗线示出在空闲模式下导通的晶体管130-1、125-2、130-3和125-4。在空闲模式下导通的晶体管130-1、125-2、130-3和125-4在空闲模式下受到应力，而在空闲模式下断开的晶体管125-1、130-2、125-3和130-4在空闲模式下不受到应力。这会导致非对称老化，其中与在空闲模式下不受到应力的晶体管125-1、130-2、125-3和130-4相比，在空闲模式下受到应力的晶体管130-1、125-2、130-3和125-4的老化速度更快。
在该示例中，该非对称老化使在空闲模式下受到应力的晶体管130-1、125-2、130-3和125-4的阈值电压移位，从而致使输出端110处的下降沿延迟相对于输出端110处的上升沿延迟增加。下降沿延迟相对于上升沿延迟的增加导致信号路径105中出现占空比移位。图1C所示的时序图中示出了占空比移位的示例。在图1C所示的示例中，在活动模式下将时钟信号150输入到信号路径105的输入端108。在该示例中，输入端108处的时钟信号150具有50％的占空比。图1C还示出了延迟电路115已经延迟时钟信号150之后信号路径105的输出端110处的时钟信号160。延迟电路115在输出端110处按延迟Tr延迟时钟信号160的上升沿，并按延迟Tf延迟时钟信号160的下降沿。如图1C所示，由于非对称老化，下降沿的延迟Tf长于上升沿的延迟Tr。在该示例中，下降沿的较长延迟致使输出端110处的时钟信号160的占空比增大(即，导致输出端110处的占空比大于50％)。
在图1B和图1C所示的示例中，在空闲模式下将信号路径105的输入端108保持在低位。对于在空闲模式下将信号路径105的输入端108保持在高位的情况，也会发生非对称老化。就这一点而言，图1D示出了在空闲模式下将输入端108保持在高位(即，逻辑1)的示例。图1D还示出了延迟缓冲器120-1至120-4中的每个延迟缓冲器的输入端和输出端处的逻辑状态。在该示例中，在空闲模式下，信号路径105的输出端110处于高位(即，逻辑1)。在该示例中，在空闲模式下导通晶体管125-1、130-2、125-3和130-4，并且在空闲模式下断开晶体管130-1、125-2、130-3和125-4。在图1D中，以粗线示出在空闲模式下导通的晶体管125-1、130-2、125-3和130-4。在空闲模式下导通的晶体管125-1、130-2、125-3和130-4在空闲模式下受到应力，而在空闲模式下断开的晶体管130-1、125-2、130-3和125-4在空闲模式下不受到应力，这会导致非对称老化，其中与晶体管130-1、125-2、130-3和125-4相比，在空闲模式下受到应力的晶体管125-1、130-2、125-3和130-4的老化速度更快。
在该示例中，该非对称老化使在空闲模式下受到应力的晶体管125-1、130-2、125-3和130-4的阈值电压移位，从而致使输出端110处的上升沿延迟相对于输出端110处的下降沿延迟增加。上升沿延迟相对于下降沿延迟的增加导致信号路径105中出现占空比移位。图1E所示的时序图中示出了占空比移位的示例。在图1E所示的示例中，在活动模式下将时钟信号150输入到信号路径105的输入端108。在该示例中，输入端108处的时钟信号150具有50％的占空比。图1E还示出了延迟电路115已经延迟时钟信号150之后信号路径105的输出端110处的时钟信号180。延迟电路115在输出端110处按延迟Tr延迟时钟信号180的上升沿，并按延迟Tf延迟时钟信号180的下降沿。如图1E所示，由于非对称老化，上升沿的延迟Tr长于下降沿的延迟Tf。在该示例中，上升沿的较长延迟致使输出端110处的时钟信号180的占空比减小(即，导致输出端110处的占空比小于50％)。
因此，空闲模式下的非对称老化会导致随着时间的推移出现占空比移位(即，占空比退化)。占空比移位增大还是减小占空比取决于在空闲模式下将信号路径105的输入端108保持在低位还是保持在高位。在占空比敏感系统中，占空比移位可能会导致系统中出现时序问题。此类系统的一个示例是双倍数据速率(DDR)系统，其中在时钟信号的上升沿和下降沿从数据信号捕获数据。在该示例中，由于非对称老化而导致的占空比移位可能会导致系统中出现时序违规。
为了解决这个问题，本公开内容的各方面在空闲模式下控制老化，以减轻由于老化而导致的占空比移位。在一个示例中，代替在每个空闲周期期间将信号路径的输入端保持在相同逻辑值，在多个空闲周期内交替地将该输入端保持在低位和高位，以平衡信号路径中器件(例如，晶体管)的老化，并因此减轻由于非对称老化而导致的占空比移位。在另一个示例中，在空闲周期期间将时钟信号(例如，具有低频的慢时钟信号)输入到该信号路径，以平衡该信号路径中的器件(例如，晶体管)的老化。在另一个示例中，基于老化模式(例如，可编程老化模式)，可在每个空闲周期期间将该信号路径的该输入端保持在高位或低位。在某些方面，可对该老化模式进行编程，以补偿活动模式下该信号路径的非对称老化。在某些方面，使用耦合到该信号路径的该输入端的复用器来在空闲模式下控制该信号路径的老化。在某些方面，使用耦合到该信号路径的该输入端的锁存电路(例如，触发器)来在空闲模式下控制该信号路径的老化。在某些方面，可使用该锁存电路的置位输入端和/或复位输入端来控制空闲模式下该信号路径的该输入端处的逻辑值。下面进一步讨论本公开内容的上述示例性特征和其他示例性特征。
如本文所用，“锁存电路”包括被配置为锁存/存储一个或多个逻辑值的一个或多个电路，诸如锁存器、触发器、寄存器等。
图2示出了根据本公开内容的某些方面的具有老化减轻的系统205的一个示例。在该示例中，系统205包括信号路径210、复用器220和控制器230。
信号路径210具有输入端212和输出端214。输入端212可被配置为在活动模式下接收信号。该信号可以是时钟信号、数据信号、控制信号、地址信号或其他类型的信号。信号路径210可包括延迟电路(例如，延迟电路115)，该延迟电路用于延迟该信号。例如，该延迟电路可被配置为延迟该信号以相对于另一信号调整该信号的时序，如下面进一步讨论的。应当理解，信号路径210可包括一个或多个其他电路而代替该延迟电路，或者除了该延迟电路之外还可包括一个或多个其他电路。该一个或多个其他电路可包括一个或多个逻辑门、时序逻辑电路等。信号路径210的输出端214可耦合到时序逻辑电路、驱动器、焊盘或其他电路，如下面进一步讨论的。
复用器220具有第一输入端222、第二输入端224、选择输入端226和输出端228。复用器220的输出端228耦合到信号路径210的输入端212。复用器220被配置为基于在选择输入端226处接收的选择信号来选择性地将第一输入端222或第二输入端224耦合到输出端228。例如，复用器220可在该选择信号具有第一逻辑值时将第一输入端222耦合到输出端228(即，选择第一输入端222)，并在该选择信号具有第二逻辑值时将第二输入端224耦合到输出端228(即，选择第二输入端224)。第一逻辑值可以是1，并且第二逻辑值可以是0，反之亦然。在该示例中，第一输入端222被配置为接收用于信号路径210的活动模式的信号。如上面讨论的，该信号可以是时钟信号、数据信号、控制信号(也称为命令信号)、地址信号或其他类型的信号。尽管图2中示出复用器220具有两个输入端(即，第一输入端222和第二输入端224)，但是应当理解，复用器220可包括两个以上输入端。
控制器230具有输入端232、第一输出端234和第二输出端236。输入端232可被配置为接收指示信号，该指示信号向控制器230指示信号路径210是处于空闲模式还是处于活动模式。就这一点而言，输入端232可称为指示输入端。在一个示例中，该指示信号可具有指示空闲模式的第一逻辑值和指示活动模式的第二逻辑值。第一逻辑值可以是1，并且第二逻辑值可以是0，反之亦然。
对于输入到信号路径210的信号是时钟信号的示例，可在空闲模式下对该时钟信号进行门控。在该示例中，该指示信号可由控制系统205中的时钟门控的电路(未示出)产生。在该示例中，该空闲指示信号可在时钟信号未被门控时指示活动模式，并在时钟信号被门控时指示空闲模式。对于输入到信号路径210的信号是数据信号的示例，当不存在到信号路径210的传入数据流量时，信号路径210可进入空闲模式。在该示例中，该指示信号可由系统205中控制(例如，管理)数据流量的电路(未示出)产生。在该示例中，该指示信号可在存在传入数据流量时指示活动模式，并在不存在传入数据流量时指示空闲模式。对于信号是控制信号(也称为命令信号)的示例，当不存在到信号路径210的传入命令(例如，读取/写入命令)时，信号路径210可处于空闲模式。在该示例中，该指示信号可在存在传入命令时指示活动模式，并在不存在传入命令时指示空闲模式。
控制器230的第一输出端234耦合到复用器220的第二输入端224，并且控制器230的第二输出端236耦合到复用器220的选择输入端226。控制器230被配置为在第一输出端234处输出老化控制信号。如下面进一步讨论的，该老化控制信号控制是在空闲模式下控制信号路径210的输入端212是保持在高位还是保持在低位的控制信号。控制器230被配置为在第二输出端236处输出选择信号以控制复用器220的输入端选择。
在活动模式(也称为功能模式)下，控制器230命令复用器220使用该选择信号来选择第一输入端222(例如，将该选择信号设置为第一逻辑值)。因此，复用器220将在第一输入端222处接收的信号传递到信号路径210的输入端212。在一个示例中，当指示信号指示活动模式时，控制器230可命令复用器220选择第一输入端22。如上面讨论的，该信号可以是时钟信号、数据信号、控制信号、地址信号或其他类型的信号。对于信号是数据信号的示例，当信号路径210接收传入数据流量时，信号路径210可处于活动模式。对于信号是控制信号的示例，当信号路径210接收命令(例如，读取/写入命令)时，信号路径210可处于活动模式。
在空闲模式下，控制器230命令复用器220选择第二输入端224(例如，将该选择信号设置为第二逻辑值)。例如，当控制器230接收指示空闲模式的指示信号时，控制器230可命令复用器220选择第二输入端224。因此，复用器220将从控制器230的第一输出端234输出的老化控制信号耦合到信号路径210的输入端212。这允许控制器230通过使用老化控制信号控制信号路径210的输入端212处所保持的逻辑值(即，状态)来在空闲模式下控制信号路径210的老化，如下面进一步讨论的。
图3A是示出根据某些方面的控制器230使用老化控制信号来在空闲模式下控制老化的一个示例的时序图。图3A示出了在多个活动周期310-1至310-4和多个空闲周期320-1至320-4内信号路径210的输入端212处的逻辑值305(即，状态)。在该示例中，在活动模式下输入到信号路径210的信号是时钟信号。然而，应当理解，该信号可以是数据信号、控制信号、地址信号或其他类型的信号。
在图3A所示的示例中，控制器230在空闲周期320-1至320-4内交替地将信号路径210的输入端212保持在低位和高位，以平衡信号路径210中的器件(例如，晶体管)的老化。例如，控制器230可通过在连续空闲周期内交替地将老化控制信号置位在低位和高位而在连续空闲周期内交替地将信号路径210的输入端212保持在低位和高位。控制器230可在奇数空闲周期320-1和320-3期间将信号路径210的输入端212保持在低位并在偶数空闲周期320-2和320-4期间将信号路径210的输入端212保持在高位(如图3A中的示例中所示)，或者在奇数空闲周期320-1和320-3期间将信号路径210的输入端212保持在高位并在偶数空闲周期320-2和320-4期间将信号路径210的输入端212保持在低位。为此，控制器230可在奇数空闲周期320-1和320-3期间将老化控制信号置位在低位并在偶数空闲周期320-2和320-4期间将老化控制信号置位在高位，或者在奇数空闲周期320-1和320-3期间将老化控制信号置位在高位并在偶数空闲周期320-2和320-4期间将老化控制信号置位在低位。
假设在许多空闲周期内奇数空闲周期320-1和320-3的累积持续时间近似等于偶数空闲周期320-2和320-4的累积持续时间，则控制器230在空闲模式下随着时间的推移将信号路径210的输入端212保持在低位和高位近似相等的持续时间。这有助于平衡信号路径210中的器件(例如，晶体管)的老化，并因此减少由于非对称老化而导致的信号路径210中的占空比移位。
图3B是示出根据某些方面的控制器230使用老化控制信号来在空闲模式下控制老化的另一个示例的时序图。图3B示出了在多个活动周期360-1至360-4和多个空闲周期370-1至370-4内信号路径210的输入端212处的逻辑值350(即，状态)。在该示例中，在活动模式下输入到信号路径210的信号是时钟信号。然而，应当理解，该信号可以是数据信号或其他类型的信号。
在图3B所示的示例中，控制器230在空闲模式下向信号路径210输入慢时钟信号。该慢时钟信号的频率可远远低于在活动模式下使用的时钟信号的频率，以减小空闲模式下的功率。例如，该慢时钟信号的频率可以是19.2MHz或更小。该慢时钟信号可由耦合到控制器230的慢时钟发生器(未示出)产生。该慢时钟发生器可通过晶体振荡器或其他类型的时钟发生器来实现。在该示例中，控制器230可通过在空闲模式下输出该慢时钟信号作为老化控制信号(即，在第一输出端234处输出该慢时钟信号)而将该慢时钟信号输入到信号路径210。在该示例中，通过在空闲模式下使信号路径210的输入端212在高位与低位之间交替，该慢时钟信号有助于平衡信号路径210中的器件(例如，晶体管)的老化。
在某些方面，控制器230可基于可编程的老化模式来将信号路径210的输入端212保持在空闲模式。例如，可针对每N个连续空闲周期重复该老化模式，其中N是整数。对于每N个连续空闲周期，该老化模式可指示其中将信号路径210的输入端212保持在高位的N个连续空闲周期的数目k和将信号路径210的输入端212保持在低位的N个连续空闲周期的数目(即，N-k)。例如，如果N等于8，则针对每8个连续空闲周期重复该老化模式。在该方面，控制器230可通过针对N个连续空闲周期中的k个连续空闲周期将老化控制信号置位在高位，并且针对N个连续空闲周期中的N-k个连续空闲周期将老化控制信号置位在低位，来基于该老化模式控制老化。N可以是大于1的整数，k可以是等于或大于1的整数，并且N可以大于k。在一个示例中，k和N可作为参数存储在控制器230中的寄存器235中。在该示例中，可通过在寄存器235中写入k和N的值来对k和N进行编程。应当理解，在一些具体实施中可省略寄存器235。
在某些方面，该老化模式通过N位序列来指定。在这些方面，该序列中的每个位对应于N个连续空闲周期中的一个空闲周期，并且每个位指示信号路径210的输入端212在N个连续空闲周期中的对应空闲周期期间是保持在高位还是保持在低位。例如，位值1可指示信号路径210的输入端212在对应空闲周期期间保持在高位，并且位值0可指示信号路径210的输入端212在对应空闲周期期间保持在低位，反之亦然。例如，由位序列11100000给出的老化模式可指示输入端212在8个连续空闲周期中的3个连续空闲周期内保持在高位，并且在8个连续空闲周期中的5个连续空闲周期内保持在低位。
在某些方面，控制器230可通过基于N位序列设置老化控制信号的逻辑状态(即，逻辑值)来基于N位序列控制老化，其中该序列中的每个位对应于N个连续空闲周期中的相应空闲周期。对于N个空闲周期中的每个空闲周期，控制器230可在该序列中的对应位具有第一逻辑值的情况下将老化控制信号置位在高位，并在该序列中的对应位具有第二逻辑值的情况下将老化控制信号置位在低位。第一逻辑值可以是1，并且第二逻辑值可以是0，反之亦然。
控制器230可将指定该老化模式的N(例如，8)个位的序列存储在寄存器235中。在一个示例中，寄存器235可包括循环移位寄存器，该循环移位寄存器被配置为一次输出该位中的一个位。就这一点而言，图4示出了根据某些方面的寄存器235包括循环移位寄存器410的一个示例。在该示例中，循环移位寄存器410包括存储槽415-1至415-N(也称为存储空间)，其中存储槽415-1至415-N中的每个存储槽可容纳N位序列中的一个位。循环移位寄存器410具有输入端412和输出端414。输入端412用于控制循环移位寄存器410中的位的移位，如下面进一步讨论的。输出端414耦合到控制器230的第一输出端234，并被配置为输出存储槽415-N中的位。
在该示例中，控制器230还包括控制电路420。控制电路420具有输入端422、第一输出端424和第二输出端426。输入端422耦合到控制器230的输入端232，并被配置为接收上面讨论的指示信号。第一输出端424耦合到循环移位寄存器410的输入端412，并由控制电路420用于移位循环移位寄存器410中的位，如下面进一步讨论的。第二输出端426耦合到控制器230的第二输出端236，并由控制电路420用于控制复用器220的输入端选择。
在操作中，控制电路420被配置为命令复用器220经由第二输出端426选择处于空闲模式的第二输入端224(例如，当在输入端422处接收到指示空闲周期的空闲信号时)。对于复用器220在第二逻辑值被输入到选择输入端225时选择第二输入端224的示例，控制电路420可通过经由第二输出端426将第二逻辑值输出到选择输入端226来命令复用器220选择第二输入端224。控制电路420可被配置为命令复用器220经由第二输出端426选择处于活动模式的第一输入端222。
在空闲模式下，控制电路420可被配置为经由第一输出端424针对每个空闲周期将循环移位寄存器410中的位移位一个位位置，使得循环移位寄存器410每N个空闲周期输出一次N位序列中的每个位。例如，每当该指示信号指示空闲模式时，控制电路420可将循环移位寄存器410中的位移位一个位位置。对于每次移位，可将每个存储槽415-1至415-N中的位向上移位到循环移位寄存器410中的下一存储槽415-1至415-N。例如，在一次移位中，存储槽415-1中的位可向上移位到存储槽415-2，并且存储槽415-N中的位可移位回存储槽415-1(如从存储槽415-N循环回存储槽415-1的箭头所指示的)。
因此，在该示例中，循环移位寄存器410中的位每个空闲周期移位一个位位置，使得循环移位寄存器410每N个空闲周期循环通过N位序列一次。在该示例中，当循环移位寄存器410输出第一位值时，信号路径210的输入端212可保持在高位；并且当循环移位寄存器410输出第二位值时，信号路径210的输入端212可保持在低位。第一位值可以是1，并且第二位值可以是0，反之亦然。
因此，可例如通过相应地对N位序列中的位进行编程来配置(例如，编程)控制器230的老化控制。在一些使用情况下，信号路径210可在活动模式下经历非对称老化。在这些使用情况下，可对该老化模式进行编程，以补偿活动模式下信号路径210的非对称老化，并因此减轻由于活动模式下的非对称老化而导致的占空比移位。例如，如果信号路径210的输入端212在活动模式下处于高位的持续时间长于在活动模式下处于低位的持续时间，则可对该老化模式进行编程，使得控制器230将信号路径210的输入端212保持在低位的空闲周期多于保持在高位的空闲周期，以便补偿活动模式下的非对称老化。类似地，如果信号路径210的输入端212在活动模式下处于低位的持续时间长于在活动模式下处于高位的持续时间，则可对该老化模式进行编程，使得控制器230将信号路径210的输入端212保持在高位的空闲周期多于保持在低位的空闲周期，以便补偿活动模式下的非对称老化。在该示例中，可例如通过在活动模式下运行系统205的模拟来确定信号路径210的输入端212在活动模式下处于高位和低位的持续时间。该信息还可通过以下方式来获得，即在活动模式下监测信号路径210的输入端212处的逻辑状态，以及基于所监测的逻辑状态来确定信号路径210的输入端212在活动模式下处于高位和低位的持续时间。在获得该信息之后，可相应地对该老化模式进行编程，以补偿活动模式下的非对称老化。
图5A示出了包括上面讨论的信号路径210、复用器220和控制器230的系统505的一个示例。系统505还包括驱动器510和焊盘520。驱动器510具有输入端512和输出端514。驱动器510的输入端512耦合到信号路径210的输出端214，并且驱动器510的输出端514耦合到焊盘520。在某些方面，信号路径210、复用器220、驱动器510和焊盘520可集成在一个芯片(即，管芯)上，并且焊盘520可经由金属线(例如，形成在印刷电路板(PCB)上)耦合到另一个芯片。
驱动器510可被配置为在活动模式下从信号路径210接收信号，并基于所接收的信号来驱动焊盘520(并因此驱动金属线)。例如，驱动器510可被配置为在所接收的信号处于高位时将焊盘520驱动到高位，并且在所接收的信号处于低位时将焊盘520驱动到低位。另选地，驱动器510可被配置为在所接收的信号处于高位时将焊盘520驱动到低位，并且在所接收的信号处于低位时将焊盘520驱动到高位。驱动器510可通过用于将焊盘520驱动到高位的上拉晶体管和用于将焊盘520驱动到低位的下拉晶体管来实现。
在一个示例中，金属线(未示出)可耦合在焊盘520与另一个芯片(未示出)之间。在该示例中，驱动器510可被配置为通过基于信号来驱动焊盘520(并因此驱动金属线)而经由金属线将信号传输到另一个芯片。在该示例中，信号路径210和驱动器510可位于系统505的传输路径中。如上面讨论的，该信号可以是数据信号、时钟信号、控制信号、地址信号或其他类型的信号。
在图5A中的示例中，信号路径210的输出端214处的逻辑状态可在多个空闲周期内在高位与低位之间切换。这是因为控制器230可另选地将信号路径210的输入端212保持在高位和低位，以平衡老化，如上面讨论的。在一些使用情况下，期望驱动器510的输入端512和/或焊盘520在空闲模式下处于低位(即，逻辑0)。例如，说明书可要求焊盘520在空闲模式下处于低位，使得耦合到焊盘520的传输线(未示出)在空闲模式下保持在低位。在这些情况下，时钟门控电路540(也称为时钟门控单元)可耦合在信号路径210的输出端214与驱动器510的输入端512之间，以使驱动器510和焊盘520在空闲模式下与信号路径210的输出端214处的低位与高位之间的切换隔离，其示例在图5B中示出。
在图5B所示的示例中，时钟门控电路540具有：信号输入端542，该信号输入端耦合到信号路径210的输出端214；输出端546，该输出端耦合到驱动器510的输入端512；和控制输入端544，该控制输入端耦合到控制器230的第三输出端530。在该示例中，控制器230可被配置为经由第三输出端530选择性地对时钟门控电路540进行门控或解除门控。例如，时钟门控电路540可被配置为在第一逻辑值被输入到控制输入端544时进行门控，并在第二逻辑值被输入到控制输入端544时解除门控。在该示例中，控制器230可通过将第一逻辑值输出到时钟门控电路540的控制输入端544来对时钟门控电路540进行门控，并通过将第二逻辑值输出到时钟门控电路540的控制输入端544来解除对时钟门控电路540的门控。在该示例中，第一逻辑值可以是1，并且第二逻辑值可以是0，反之亦然。在该示例中，时钟门控电路540可被配置为在时钟门控电路540被门控时将输出端546保持在低位。
在该示例中，控制器230可被配置为在活动模式下解除对时钟门控电路540的门控，并在空闲模式下对时钟门控电路540进行门控(例如，当控制器230在输入端232处接收到指示空闲模式的指示信号时)。在该示例中，时钟门控电路540在空闲模式下将输出端546保持在低位，这会使驱动器510和焊盘520在空闲模式下与信号路径210的输出端214处的低位与高位之间的切换隔离。
应当理解，本公开内容不限于图5B所示的示例。例如，在另一个示例中，时钟门控电路540可耦合在驱动器510的输出端514与焊盘520之间，以使焊盘520在空闲模式下与切换隔离。在该示例中，控制器230可在空闲模式下对时钟门控电路540进行门控，并在活动模式下解除对时钟门控电路540的门控，如上面讨论的。
时钟门控电路540可通过一个或多个逻辑门来实现。例如，图5C示出了时钟门控电路540包括与门570的一个示例。在该示例中，与门570的第一输入端耦合到信号输入端542，与门570的第二输入端耦合到控制输入端544，并且与门570的输出端耦合到输出端546。在该示例中，当控制输入端544处的逻辑值是1时，与门570解除对时钟门控电路540的门控。当控制输入端544处的逻辑值是0时，与门570对时钟门控电路540进行门控，并将输出端546保持在低位。在一个示例中，与门570可通过与非门和反相器来实现。应当理解，时钟门控电路540不限于图5C所示的示例，并且时钟门控电路540可通过其他类型的逻辑门和/或逻辑门的组合来实现。还应当理解，时钟门控电路540可包括图5C中未示出的附加组件(例如，用于防止故障的锁存电路或同步器)。
在上述示例中，时钟门控电路540被配置为在时钟门控电路540被门控时将输出端546保持在低位。然而，将领会，本公开并不限于此示例。例如，在一些使用情况下，期望驱动器510的输入端512和/或焊盘520在空闲模式下处于高位(即，逻辑1)。在这些情况下，时钟门控电路540被配置为在时钟门控电路540被门控时将输出端546保持在高位。在这些情况下，时钟门控电路540可通过或门或逻辑门的组合来实现。
图6示出了包括上面讨论的信号路径210、复用器220和控制器230的系统605的一个示例。系统605还包括锁存电路610(例如，触发器)，该锁存电路具有信号输入端612、时钟输入端614和输出端616。信号输入端612耦合到信号路径210的输出端214。在该示例中，处于活动模式的信号可以是数据信号、控制信号或地址信号。
在活动模式下，锁存电路610被配置为在信号输入端612处接收来自信号路径210的信号，并在时钟输入端614处接收时钟信号(标记为“Clk”)。锁存电路610被配置为在该时钟信号的边沿上锁存(即，捕获)信号的逻辑值，并在输出端616处输出所锁存的逻辑值。输出端616可耦合到电路，该电路被配置为接收所锁存的逻辑值。该电路可包括另一个锁存电路、处理器、数据缓冲器等。用于锁存逻辑值的时钟信号的边沿可以是上升沿或下降沿。
图7示出了包括上面讨论的信号路径210、复用器220、控制器230和锁存电路610的系统705的一个示例。系统705还包括焊盘720和接收器710。接收器710具有输入端712和输出端714。接收器710的输入端712耦合到焊盘720，并且接收器710的输出端714耦合到复用器220的第一输入端222。在某些方面，焊盘720、接收器710、复用器220、信号路径210和锁存电路610可集成在一个芯片(即，管芯)上，并且焊盘720可经由金属线(例如，形成在印刷电路板(PCB)上)耦合到另一个芯片。
接收器710可被配置为经由焊盘720从另一个芯片(未示出)接收信号。接收器710可放大所接收的信号和/或对所接收的信号执行均衡(例如，以补偿金属线中的信号衰减)。接收器710将所接收的信号输出到复用器220的第一输入端222。在该示例中，接收器710和信号路径210可位于系统705的接收路径中。在该示例中，该信号可以是数据信号(例如，由另一个芯片经由金属线传输到焊盘720)。
图8示出了包括上面讨论的信号路径210、复用器220和控制器230的系统805的一个示例。系统805还包括锁存电路810(例如，触发器)，该锁存电路具有信号输入端812、时钟输入端814和输出端816。时钟输入端814耦合到信号路径210的输出端214。在该示例中，处于活动模式的信号是时钟信号。
在活动模式下，锁存电路810被配置为在信号输入端812处接收数据信号，并在时钟输入端814处接收来自信号路径210的时钟信号。锁存电路810被配置为在该时钟信号的边沿上锁存(即，捕获)数据信号的逻辑值，并在输出端816处输出所锁存的逻辑值。输出端816可耦合到电路，该电路被配置为接收所锁存的逻辑值。该电路可包括另一个锁存电路、处理器、数据缓冲器等。用于锁存逻辑值的时钟信号的边沿可以是上升沿或下降沿。在该示例中，信号路径210可被配置为延迟该时钟信号，以调整该时钟信号的时序(例如，将该时钟信号的边沿置于数据信号的转换之间的中心位置)。
在图8所示的示例中，系统805还包括时钟源820，该时钟源被配置为在输出端822处输出该时钟信号，该输出端耦合到复用器220的第一输入端222。时钟源820可包括锁相环路(PLL)或其他类型的时钟发生器。时钟源820可与复用器220集成在同一芯片上，或者可位于单独的芯片上。
尽管在上面讨论的示例中输入到锁存电路810的信号输入端812的信号是数据信号，但是应当理解，该信号还可以是控制信号或地址信号。例如，锁存电路810可用于锁存命令位或地址位。
图9A示出了包括上面讨论的信号路径210、复用器220、控制器230和锁存电路810的系统905的一个示例。系统905还包括第二复用器920、第二信号路径910、焊盘940和接收器930。在下面对图9A的讨论中，信号路径210称为第一信号路径，并且复用器220称为第一复用器。
第二信号路径910具有输入端912和输出端914，其中输出端914耦合到锁存电路810的信号输入端812。第二信号路径910可被配置为延迟上面参考图8讨论的数据信号、控制信号或地址信号。
第二复用器920具有第一输入端922、第二输入端924、选择输入端926和输出端928。第二复用器920的输出端928耦合到第二信号路径910的输入端912。第二复用器920被配置为基于在选择输入端926处接收的选择信号来选择性地将第一输入端922或第二输入端924耦合到输出端928。例如，第二复用器920可在该选择信号具有第一逻辑值时将第一输入端922耦合到输出端928(即，选择第一输入端922)，并在该选择信号具有第二逻辑值时将第二输入端924耦合到输出端928(即，选择第二输入端924)。在图9A所示的示例中，第二输入端924耦合到控制器230的第一输出端234，并因此接收从控制器230输出的老化控制信号。选择输入端926耦合到控制器230的第二输出端236，并因此接收从控制器230输出的选择信号。因此，在该示例中，控制器230控制第一信号路径210的老化和第二信号路径910的老化。在该示例中，第一信号路径210和第二信号路径910的空闲周期可以是相同的。然而，应当理解，情况不必如此，如下面参考图9B进一步讨论的。
接收器930具有输入端932和输出端934。接收器930的输入端932耦合到焊盘940，并且接收器930的输出端934耦合到第二复用器920的第一输入端922。在某些方面，焊盘940、接收器930、第一复用器220、第二复用器920、第一信号路径210、第二信号路径910和锁存电路810可集成在一个芯片(即，管芯)上，并且焊盘940可经由金属线(例如，形成在印刷电路板(PCB)上)耦合到另一个芯片。
接收器930被配置为经由焊盘940从另一个芯片(未示出)接收信号(例如，数据信号、控制信号或地址信号)。接收器930可放大所接收的信号和/或对所接收的信号执行均衡(例如，以补偿金属线中的信号衰减)。接收器930将所接收的信号输出到第二复用器920的第一输入端922。在该示例中，接收器930和信号路径910可位于系统905的接收路径中。
如上面讨论的，在该示例中，控制器230控制第一信号路径210的老化和第二信号路径910的老化。在活动模式下，控制器230命令第一复用器220选择相应的第一输入端222，并命令第二复用器920选择相应的第一输入端922。在空闲模式下，控制器230命令第一复用器220选择相应的第二输入端224，并命令第二复用器920选择相应的第二输入端924。然后，控制器230使用老化控制信号(例如，使用上面参考图2讨论的技术中的任一者)来控制第一信号路径210和第二信号路径910的老化。例如，控制器230可在多个空闲周期内交替地将第一信号路径210的输入端212保持在低位和高位，并在多个空闲周期内交替地将第二信号路径910的输入端912保持在低位和高位。在另一个示例中，控制器230可基于老化模式(例如，N位序列)来控制第一信号路径210和第二信号路径910的老化，如上面讨论的。
图9B示出了根据某些方面的控制器230可独立地控制第一信号路径210的老化和第二信号路径910的老化的一个示例。在该示例中，控制器230具有第二输入端952、第三输出端944和第四输出端946，它们用于控制第二信号路径910的老化。在下面对图9B的讨论中，输入端232称为第一输入端。
在该示例中，第三输出端944耦合到第二复用器920的第二输入端924，并且第四输出端946耦合到第二复用器920的选择输入端926。第一输入端232被配置为接收指示第一信号路径210的空闲周期的第一指示信号，并且第二输入端942被配置为接收指示第二信号路径910的空闲周期的第二指示信号。第一信号路径210的空闲周期和第二信号路径910的空闲周期可在时间上重叠。在该示例中，控制器230被配置为在第一输出端234处输出第一老化控制信号以控制第一信号路径210的老化，并在第三输出端944处输出第二老化控制信号以控制第二信号路径910的老化。
现在将根据某些方面讨论控制器230的示例性操作。在第一信号路径210的活动模式下，控制器230命令第一复用器220经由第二输出端236选择第一输入端222。因此，第一复用器220将在第一输入端222处接收的时钟信号传递到第一信号路径210。
在第一信号路径210的空闲模式下，控制器230命令第一复用器220选择第二输入端224。因此，复用器220将从控制器230的第一输出端234输出的第一老化控制信号耦合到复用器220的第二输入端224。这允许控制器230使用第一老化控制信号来在空闲模式下控制第一信号路径210的老化，如上面参考图2讨论的。在该示例中，当在第一输入端232处接收到指示第一信号路径210处于空闲模式的第一指示信号时，控制器230确定第一信号路径210处于空闲状态。
在第二信号路径910的活动模式下，控制器230命令第二复用器920经由第四输出端946选择第一输入端922。因此，第二复用器920将在第一输入端922处接收的信号(例如，数据信号、控制信号或地址信号)传递到第二信号路径910。
在第二信号路径910的空闲模式下，控制器230命令第二复用器920选择第二输入端924。因此，第二复用器920将从控制器230的第三输出端944输出的第二老化控制信号耦合到第二信号路径910的第二输入端924。这允许控制器230使用第二老化控制信号(例如，使用上面参考图2讨论的技术中的任一者)来在第二信号路径的空闲模式下控制第二信号路径910的老化。例如，控制器230可在第二信号路径910的多个空闲周期内交替地将第二信号路径910的输入端912保持在低位和高位。在另一个示例中，控制器230可基于老化模式(例如，N位序列)来控制第二信号路径910的老化，如上面讨论的。在该示例中，当在第二输入端942处接收到指示第二信号路径910处于空闲模式的第二指示信号时，控制器230确定第二信号路径910处于空闲状态。例如，当接收器930没有接收到数据信号的示例的传入数据流量时，第二信号路径910可处于空闲模式。
图10示出了根据本公开内容的某些方面的具有老化减轻的系统1005。在该示例中，该系统包括信号路径1040、锁存电路1010(例如，触发器)和控制器1030。
信号路径1040具有输入端1042和输出端1044。输入端1042可被配置为在活动模式下接收信号。该信号可以是数据信号、控制信号、地址信号或其他类型的信号。信号路径1040可包括延迟电路(例如，延迟电路115)，该延迟电路用于延迟该信号。例如，该延迟电路可被配置为延迟该信号以相对于另一信号调整该信号的时序，如下面进一步讨论的。应当理解，信号路径1040可包括一个或多个其他电路而代替该延迟电路，或者除了该延迟电路之外还可包括一个或多个其他电路。该一个或多个其他电路可包括一个或多个逻辑门、时序逻辑电路等。信号路径1040的输出端1044可耦合到时序逻辑电路、驱动器、焊盘或其他电路，如下面进一步讨论的。
锁存电路1010具有信号输入端1012、时钟输入端1014、置位输入端1016、复位输入端1018和输出端1020。锁存电路1010的输出端1020耦合到信号路径1040的输入端1042。信号输入端1012被配置为接收信号(例如，数据信号、控制信号或地址信号)，并且时钟输入端1014被配置为接收时钟信号(标记为“Clk”)。锁存电路1010被配置为在该时钟信号的边沿上锁存(即，捕获)信号的逻辑值，并在输出端1020处输出所锁存的逻辑值。对于处于活动模式的信号是数据信号的示例，信号输入端1012可称为数据输入端。
锁存电路1010被配置为在置位输入端1016被断言时置位(例如，逻辑1被输入到置位输入端1016)。在置位输入端1016被断言时，锁存电路1010的输出端1020处于高位(即，逻辑1)。锁存电路1010被配置为在复位输入端1018被断言时复位(例如，逻辑1被输入到复位输入端1018)。在复位输入端1018被断言时，锁存电路1010的输出端1020处于低位(即，逻辑0)。
控制器1030具有输入端1032、第一输出端1034和第二输出端1036。输入端1032可被配置为接收指示信号，该指示信号在信号路径1040处于空闲模式时向控制器1030指示。对于输入到信号路径1040的信号是数据信号的示例，当不存在到信号路径1040的传入数据流量时，信号路径1040可进入空闲模式。在该示例中，该指示信号可由系统1005中控制(例如，管理)数据流量的电路(未示出)产生。控制器1030的第一输出端1034耦合到锁存电路1010的置位输入端1016，并且该控制器的第二输出端1036耦合到锁存电路1010的复位输入端1018。如下面进一步讨论的，控制器1030使用锁存电路1010的置位输入端1016和复位输入端1018来在空闲模式下控制信号路径1040的输入端1042(其耦合到锁存电路1010的输出端1020)是保持在高位还是保持在低位。
在活动模式(也称为功能模式)下，控制器1030对锁存电路1010的置位输入端1016和复位输入端1018进行去断言(例如，将逻辑0输入到置位输入端1016和复位输入端1018两者)。在这种情况下，锁存电路1010在该时钟信号的边沿上锁存信号(例如，数据信号、控制信号或地址信号)的逻辑值，并将所锁存的逻辑值输出到信号路径1040。
在空闲模式下，控制器1030使用锁存电路1010的置位输入端1016和复位输入端1018来控制信号路径1040的老化。当控制器1030的输入端1032接收到指示空闲模式的指示信号时，控制器1030可确定信号路径1040处于空闲模式。在该示例中，控制器1030可通过对置位输入端1016进行断言(例如，将逻辑1输入到置位输入端1016)而将信号路径1040的输入端1042保持在高位。控制器1030可通过对复位输入端1018进行断言(例如，将逻辑1输入到复位输入端1018)而将信号路径1040的输入端1042保持在低位。应当注意，在该示例中，一次只断言置位输入端1016和复位输入端1018中的一者。
在空闲模式下，控制器1030可使用上面参考图2讨论的技术中的任一者来控制信号路径1040的老化。例如，控制器1030可通过在多个空闲周期内交替地对锁存电路1010的置位输入端1016和复位输入端1018进行断言而在该多个空闲周期内交替地将信号路径1040的输入端1042保持在低位和高位。例如，控制器1030可在奇数空闲周期期间将输入端1042保持在低位，并在偶数空闲周期期间将输入端1042保持在高位，反之亦然。在该示例中，控制器1030可在奇数空闲周期期间对复位输入端1018进行断言并在偶数空闲周期期间对置位输入端1016进行断言，或者在奇数空闲周期期间对置位输入端1016进行断言并在偶数空闲周期期间对复位输入端1018进行断言。
在另一个示例中，控制器1030可基于老化模式来控制信号路径1040的老化，如上面讨论的。例如，可针对每N个连续空闲周期重复该老化模式，其中N是整数。对于每N个连续空闲周期，该老化模式可指示其中将信号路径1040的输入端1042保持在高位的N个连续空闲周期的数目k和将信号路径1040的输入端1042保持在低位的N个连续空闲周期的数目(即，N-k)。例如，如果N等于8，则针对每8个连续空闲周期重复该老化模式。在该方面，控制器1030可通过针对N个连续空闲周期中的k个连续空闲周期对置位输入端1016进行断言，并且针对N个连续空闲周期中的N-k个连续空闲周期对复位输入端1018进行断言，来基于该老化模式控制老化。N可以是大于1的整数，k可以是等于或大于1的整数，并且N可以大于k。在一个示例中，k和N可作为参数存储在控制器1030中的寄存器1035中。在该示例中，可通过在寄存器1035中写入k和N的值来对k和N进行编程。应当理解，在一些具体实施中可省略寄存器1035。
在某些方面，该老化模式通过N位序列来指定。在这些方面，该序列中的每个位对应于N个连续空闲周期中的一个空闲周期，并且每个位指示信号路径1040的输入端1042在N个连续空闲周期中的对应空闲周期期间是保持在高位还是保持在低位。例如，位值1可指示信号路径1040的输入端1042在对应空闲周期期间保持在高位，并且位值0可指示信号路径1040的输入端1042在对应空闲周期期间保持在低位，反之亦然。例如，由位序列11100000给出的老化模式可指示输入端1042在8个连续空闲周期中的3个连续空闲周期内保持在高位，并且在8个连续空闲周期中的5个连续空闲周期内保持在低位。
在某些方面，控制器1030可通过基于N位序列控制置位输入端1016和复位输入端1018来基于N位序列控制老化，其中该序列中的每个位对应于N个连续空闲周期中的相应空闲周期。对于N个空闲周期中的每个空闲周期，控制器230可在该序列中的对应位具有第一逻辑值的情况下对置位输入端1016进行断言以将输入端1042保持在高位，并在该序列中的对应位具有第二逻辑值的情况下对复位输入端1018进行断言以将输入端1042保持在低位。第一逻辑值可以是1，并且第二逻辑值可以是0，反之亦然。
图11A示出了包括上面讨论的信号路径1040、锁存电路1010和控制器1030的系统1105的一个示例。系统1105还包括驱动器1110和焊盘1120。驱动器1110具有输入端1112和输出端1114。驱动器1110的输入端1112耦合到信号路径1040的输出端1044，并且驱动器1110的输出端1114耦合到焊盘1120。在某些方面，信号路径1040、锁存电路1010、驱动器1110和焊盘1120可集成在一个芯片(即，管芯)上，并且焊盘1120可经由金属线(例如，形成在印刷电路板(PCB)上)耦合到另一个芯片。
驱动器1110可被配置为在活动模式下从信号路径1040接收信号，并基于所接收的信号来驱动焊盘1120(并因此驱动金属线)。例如，驱动器1110可被配置为在所接收的信号处于高位时将焊盘1120驱动到高位，并且在所接收的信号处于低位时将焊盘1120驱动到低位。另选地，驱动器1110可被配置为在所接收的信号处于高位时将焊盘1120驱动到低位，并且在所接收的信号处于低位时将焊盘1120驱动到高位。驱动器1110可通过用于将焊盘1120驱动到高位的上拉晶体管和用于将焊盘1120驱动到低位的下拉晶体管来实现。
在图11A中的示例中，信号路径1040的输出端1044处的逻辑状态可在多个空闲周期内在高位与低位之间切换。这是因为控制器1030可另选地将信号路径1040的输入端1042保持在高位和低位，以平衡老化，如上面讨论的。在一些使用情况下，期望驱动器1110的输入端1112和/或焊盘1120在空闲模式下处于低位(即，逻辑0)。例如，说明书可要求焊盘1120在空闲模式下处于低位，使得耦合到焊盘1120的传输线(未示出)在空闲模式下保持在低位。在这些情况下，时钟门控电路1140(也称为时钟门控单元)可耦合在信号路径1040的输出端1044与驱动器1110的输入端1112之间，以使驱动器1110和焊盘1120在空闲模式下与信号路径1040的输出端1044处的低位与高位之间的切换隔离，其示例在图11B中示出。
在图11B所示的示例中，时钟门控电路1140具有：信号输入端1142，该信号输入端耦合到信号路径1040的输出端1044；输出端1146，该输出端耦合到驱动器1110的输入端1112；和控制输入端1144，该控制输入端耦合到控制器1030的第三输出端1130。在该示例中，控制器1030可被配置为经由第三输出端1130选择性地对时钟门控电路1140进行门控或解除门控。例如，时钟门控电路1140可被配置为在第一逻辑值被输入到控制输入端1144时进行门控，并在第二逻辑值被输入到控制输入端1144时解除门控。在该示例中，控制器1030可通过将第一逻辑值输出到时钟门控电路1140的控制输入端1144来对时钟门控电路1140进行门控，并通过将第二逻辑值输出到时钟门控电路1140的控制输入端1144来解除对时钟门控电路1140的门控。在该示例中，第一逻辑值可以是1，并且第二逻辑值可以是0，反之亦然。在该示例中，时钟门控电路1140可被配置为在时钟门控电路1140被门控时将输出端1146保持在低位。
在该示例中，控制器1030可被配置为在活动模式下解除对时钟门控电路1140的门控，并在空闲模式下对时钟门控电路1140进行门控(例如，当控制器1030在输入端1032处接收到指示空闲模式的指示信号时)。在该示例中，时钟门控电路1140在空闲模式下将输出端1146保持在低位，这会使驱动器1110和焊盘1120在空闲模式下与信号路径1040的输出端1044处的低位与高位之间的切换隔离。
应当理解，本公开内容不限于图11B所示的示例。例如，在另一个示例中，时钟门控电路1140可耦合在驱动器1110的输出端1114与焊盘1120之间，以使焊盘1120在空闲模式下与切换隔离。在该示例中，控制器1030可在空闲模式下对时钟门控电路1140进行门控，并在活动模式下解除对时钟门控电路1140的门控，如上面讨论的。
在上述示例中，时钟门控电路1140被配置为在时钟门控电路1140被门控时将输出端1146保持在低位。然而，将领会，本公开并不限于此示例。例如，在一些使用情况下，期望驱动器1110的输入端1112和/或焊盘1120在空闲模式下处于高位(即，逻辑1)。在这些情况下，时钟门控电路1140被配置为在时钟门控电路1140被门控时将输出端1146保持在高位。
图12示出了根据某些方面的系统1205的示例，其中图2中示出的示例性系统205与图10中示出的示例性系统1005相组合。在下面对图12的讨论中，信号路径210称为第一信号路径，信号路径1040称为第二信号路径，控制器230称为第一控制器，并且控制器1030称为第二控制器。
在该示例中，第一信号路径210的输出端214耦合到锁存电路1010的时钟输入端1014。因此，在该示例中，用于对锁存电路1010计时的时钟信号通过第一信号路径210传播。第一控制器230控制在第一信号路径210的空闲模式下第一信号路径210的老化，如上面参考图2讨论的。第二控制器1030控制在第二信号路径1040的空闲模式下第二信号路径1040的老化，如上面参考图10讨论的。第二信号路径1040的输出端1044可耦合到驱动器(例如，驱动器1110)、时序逻辑电路(例如，触发器)、处理器或其他类型的电路。
图13示出了包括上面讨论的信号路径1040和控制器1030的系统1305的一个示例。根据本公开内容的各方面，系统1305还包括单倍数据速率(SDR)到双倍数据速率(DDR)转换器1310。SDR到DDR转换器1310包括第一锁存电路1320、第二锁存电路1340和复用器1360。SDR到DDR转换器1310具有第一输入端1312、第二输入端1314和输出端1316。第一输入端1312被配置为接收第一数据信号，并且第二输入端1314被配置为接收第二数据信号。第一数据信号可包括奇数数据位，并且第二数据信号可包括偶数数据位，反之亦然。第一数据信号和第二数据信号在时钟信号(标记为“Clk”)的每个周期可各自包括一个数据位。因此，在该示例中，第一数据信号和第二数据信号中的每一者以单倍数据速率(即，该时钟信号的每个周期一个位)传输数据。SDR到DDR转换器1310的输出端1316耦合到信号路径1040的输入端1042。
第一锁存电路1320具有信号输入端1322、时钟输入端1324、置位输入端1326、复位输入端1328和输出端1330。信号输入端1322耦合到SDR到DDR转换器1310的第一输入端1312，并且时钟输入端1324被配置为接收该时钟信号。第一锁存电路1320被配置为在该时钟信号的上升沿上锁存(即，捕获)第一数据信号的逻辑值，并在输出端1330处输出所锁存的逻辑值。因此，在该示例中，第一锁存电路1320是上升沿触发式锁存电路(也称为正沿触发式锁存电路)。
第一锁存电路1320被配置为在置位输入端1326被断言时置位(例如，逻辑1被输入到置位输入端1326)。在置位输入端1326被断言时，输出端1330处于高位(即，逻辑1)。第一锁存电路1320被配置为在复位输入端1328被断言时复位(例如，逻辑1被输入到复位输入端1328)。在复位输入端1328被断言时，输出端1330处于低位(即，逻辑0)。
第二锁存电路1340具有信号输入端1342、时钟输入端1344、置位输入端1346、复位输入端1348和输出端1350。信号输入端1342耦合到SDR到DDR转换器1310的第二输入端1314，并且时钟输入端1344被配置为接收该时钟信号。第二锁存电路1340被配置为在该时钟信号的下降沿上锁存(即，捕获)第二数据信号的逻辑值，并在输出端1350处输出所锁存的逻辑值。因此，在该示例中，第二锁存电路1340是下降沿触发式锁存电路(也称为负沿触发式锁存电路)。
第二锁存电路1340被配置为在置位输入端1346被断言时置位(例如，逻辑1被输入到置位输入端1346)。在置位输入端1346被断言时，输出端1350处于高位(即，逻辑1)。第二锁存电路1340被配置为在复位输入端1348被断言时复位(例如，逻辑1被输入到复位输入端1348)。在复位输入端1348被断言时，输出端1350处于低位(即，逻辑0)。
复用器1360具有第一输入端1362、第二输入端1364、选择输入端1366和输出端1368。第一输入端1362耦合到第一锁存电路1320的输出端1330，第二输入端1364耦合到第二锁存电路1340的输出端1350，选择输入端1366被配置为接收该时钟信号，并且输出端1368耦合到SDR到DDR转换器1310的输出端1316。
复用器1360被配置为在该时钟信号处于高位时将第一锁存电路1320的输出端1330耦合到输出端1368，并在该时钟信号处于低位时将第二锁存电路1340的输出端1350耦合到输出端1368。因此，对于该时钟信号的每个周期，复用器1360在该时钟信号处于高位时在该周期的一部分期间从第一锁存电路1320的输出端1330输出所锁存的数据位(例如，奇数数据位)，并在该时钟信号处于低位时在该周期的一部分期间从第二锁存电路1340的输出端1350输出所锁存的数据位(例如，偶数数据位)。因此，复用器1360在输出端1316处在该时钟信号的每个周期输出两个数据位，并因此在输出端1316处以双倍数据速率输出数据位。
由于SDR到DDR转换器1310的输出端1316耦合到信号路径1040的输入端1042，因此SDR到DDR转换器1310以双倍数据速率将数据位输出到信号路径1040。信号路径1040的输出端1044可耦合到驱动器(例如，驱动器1110)、时序逻辑电路(例如，触发器)、处理器或其他类型的电路。
在该示例中，控制器1030的第一输出端1034耦合到第一锁存电路1320的置位输入端1326和第二锁存电路1340的置位输入端1346。控制器1030的第二输出端1036耦合到第一锁存电路1320的复位输入端1328和第二锁存电路1340的复位输入端1348。
在活动模式(也称为功能模式)下，控制器1030对第一锁存电路1320的置位输入端1326和复位输入端1328进行去断言(例如，将逻辑0输入到置位输入端1326和复位输入端1328两者)，并对第二锁存电路1340的置位输入端1346和复位输入端1348进行去断言(例如，将逻辑0输入到置位输入端1346和复位输入端1348两者)。在这种情况下，第一锁存电路1320在该时钟信号的上升沿上锁存第一数据信号的逻辑值(即，数据位)并将所锁存的逻辑值输出到复用器1360的第一输入端1362，并且第二锁存电路1340在该时钟信号的下降沿上锁存第二数据信号的逻辑值(即，数据位)并将所锁存的逻辑值输出到复用器1360的第二输入端1364。
在空闲模式下，控制器1030控制信号路径1040的老化。当控制器1030的输入端1032接收到指示空闲模式的指示信号时，控制器1030可确定信号路径1040处于空闲模式。在该示例中，控制器1030可通过对第一锁存电路1320的置位输入端1042进行断言并对第二锁存电路1340的置位输入端1346进行断言(例如，通过在第一输出端1034处输出逻辑1)而将信号路径1040的输入端1326保持在高位。控制器1030可通过对第一锁存电路1320的复位输入端1328进行断言并对第二锁存电路1340的复位输入端1348进行断言(例如，通过在第二输出端1036处输出逻辑1)而将信号路径1040的输入端1042保持在低位。
在空闲模式下，控制器1030可使用上面参考图2讨论的技术中的任一者来控制信号路径1040的老化。例如，控制器1030可在多个空闲周期内交替地将信号路径1040的输入端1042保持在低位和高位。在该示例中，控制器1030可在奇数空闲周期期间将输入端1042保持在低位，并在偶数空闲周期期间将该输入端保持在高位，反之亦然。在另一个示例中，控制器1030可基于老化模式来控制信号路径1040的老化，如上面参考图10讨论的。
尽管上面使用数据信号的示例讨论了SDR到DDR转换器1310，但是应当理解，SDR到DDR转换器1310还可用于控制信号和地址信号。
如上面讨论的，控制器1030可基于存储在寄存器1035中的N位序列来控制老化。在一个示例中，寄存器1035可包括循环移位寄存器，该循环移位寄存器被配置为一次输出该位中的一个位。就这一点而言，图14示出了根据某些方面的寄存器1035包括循环移位寄存器1410的一个示例。在该示例中，循环移位寄存器1410包括存储槽1415-1至1415-N，其中存储槽1415-1至1415-N中的每个存储槽可容纳N位序列中的一个位。循环移位寄存器1410具有输入端1412和输出端1414。输入端1412用于控制循环移位寄存器1410中的位的移位，如下面进一步讨论的。输出端1414被配置为输出存储槽415-N中的位。
在该示例中，控制器1030还包括第一复用器1450、第二复用器1460和反相器1470。第一复用器1450具有：第一输入端1452，该第一输入端耦合到循环移位寄存器1410的输出端1414；第二输入端1454，该第二输入端被配置为接收逻辑0；输出端1458，该输出端耦合到控制器1030的第一输出端1034；和选择输入端1456。第二复用器1460具有：第一输入端1462，该第一输入端经由反相器1470耦合到循环移位寄存器1410的输出端1414；第二输入端1464，该第二输入端被配置为接收逻辑0；输出端1468，该输出端耦合到控制器1030的第二输出端1036；和选择输入端1466。
控制器1030还包括控制电路1420。控制电路1420具有输入端1422、第一输出端1424和第二输出端1426。输入端1422耦合到控制器1030的输入端1032，并被配置为接收上面讨论的指示信号。第一输出端1424耦合到循环移位寄存器1410的输入端1412，并由控制电路1420用于移位循环移位寄存器1410中的位，如下面进一步讨论的。第二输出端146耦合到第一复用器1450的选择输入端1456和第二复用器1460的选择输入端1466。
在操作中，控制电路1420被配置为命令第一复用器1450和第二复用器1460中的每一者经由第二输出端1426在活动模式下选择相应第二输入端1454和1464。这使得第一复用器1450和第二复用器1460将0输出到锁存电路1010的置位输入端1016和复位输入端1018，这会对置位输入端1016和复位输入端1018两者进行去断言。
在操作中，控制电路1420被配置为命令第一复用器1450和第二复用器1460中的每一者经由第二输出端1426在空闲模式下选择相应第一输入端1452和1462。这将置位输入端1016耦合到循环移位寄存器1410的输出端1414，并将复位输入端1018经由反相器1470耦合到循环移位寄存器1410的输出端1414。因此，在该示例中，复位输入端1018接收由循环移位寄存器1410输出的位的反相。
在空闲模式下，控制电路1420可被配置为经由第一输出端1424针对每个空闲周期将循环移位寄存器410中的位移位一个位位置，使得循环移位寄存器410每N个空闲周期输出一次N位序列中的每个位。例如，每当该指示信号指示空闲模式时，控制电路1420可将循环移位寄存器1410中的位移位一个位位置。对于每次移位，可将每个存储槽1415-1至1415-N中的位向上移位到循环移位寄存器1410中的下一存储槽1415-1至1415-N。例如，在一次移位中，存储槽1415-1中的位可向上移位到存储槽1415-2，并且存储槽415-N中的位可移位回存储槽1415-1(如从存储槽1415-N循环回存储槽1415-1的箭头所指示的)。
因此，在该示例中，循环移位寄存器1410中的位每个空闲周期移位一个位位置，使得循环移位寄存器1410每N个空闲周期循环通过N位序列一次。在该示例中，当循环移位寄存器1410输出1时，锁存电路1010的输出端1020可保持在高位。这是因为第一复用器1450将1输出到锁存电路1010的置位输入端1016(这会对置位输入端1016进行断言)，并且第二复用器将0(即，1的反相)输出到锁存电路1010的复位输入端1018(这会对复位输入端1018进行去断言)。另外，在该示例中，当循环移位寄存器1410输出0时，锁存电路1010的输出端1020可保持在低位。这是因为第一复用器1450将0输出到锁存电路1010的置位输入端1016(这会对置位输入端1016进行去断言)，并且第二复用器将1(即，0的反相)输出到锁存电路1010的复位输入端1018(这会对复位输入端1018进行断言)。
在图14所示的示例中，反相器1470耦合在循环移位寄存器1410的输出端1414与第二复用器1460的第一输入端1462之间。然而，将领会，本公开并不限于此示例。在其他具体实施中，反相器1470可耦合在循环移位寄存器1410的输出端1414与第一复用器1450的第一输入端1452之间。在该示例中，当循环移位寄存器1410输出1时，锁存电路1010的输出端1020可保持在低位；并且当循环移位寄存器1410输出0时，锁存电路1010的输出端1020可保持在高位。
图15示出了根据本公开内容的某些方面的具有老化减轻的系统1505的另一个示例。在该示例中，系统1505包括上面讨论的信号路径210、复用器220和控制器230。系统1505还包括第二复用器1520。在下面对图15的讨论中，复用器220称为第一复用器220。
第二复用器1520具有第一输入端1522、第二输入端1524、选择输入端1526和输出端1528。第二复用器1520的输出端1528耦合到第一复用器220的第二输入端224，并且第二复用器1520的选择输入端1526耦合到控制器230的第一输出端234。第二复用器1520的第一输入端1522被配置为接收逻辑0，并且第二复用器1520的第二输入端1524被配置为接收逻辑1。例如，第一输入端1522可通过将第一输入端1522接地来接收逻辑0，并且第二输入1524可通过将第二输入端1524耦合到供电轨来接收逻辑1。
在空闲模式下，第二复用器1520被配置为接收老化控制信号。如上面讨论的，在某些方面，该老化控制信号可在多个空闲周期内在1(即，高位)与0(即，低位)之间交替，或者基于老化模式在1(即，高位)与0(即，低位)之间切换。然后，第二复用器1520可基于老化控制信号的逻辑状态来选择第一输入端1522处的逻辑0或第二输入端1524处的逻辑1，并在输出端1528处输出逻辑0和逻辑1中的选定一者。例如，第二复用器1520可在老化控制信号是0时在第一输入端1522处选择逻辑0，并在老化控制信号是1时在第二输入端1524处选择逻辑1，反之亦然。
在空闲模式下，第一复用器220被配置为在第二输入端224处从第二复用器1520接收逻辑0和逻辑1中的选定一者。由于如上面讨论的在空闲模式下选择第一复用器220的第二输入端224，因此第一复用器220将逻辑0和逻辑1中的选定一者传递到信号路径210的输入端212。例如，当选择逻辑0时，该信号路径的输入端212在空闲模式下保持在低位；并且当选择逻辑1时，该信号路径的输入端212在空闲模式下保持在高位。因此，在该示例中，第二复用器1520的输出端将老化控制信号提供到第一复用器220的第二输入端224。
如上面讨论的，信号路径210、信号路径910和信号路径1040可各自包括延迟电路。例如，信号路径210、信号路径910和信号路径1040可各自包括延迟电路115，该延迟电路包括串联耦合的延迟缓冲器120-1至120-4。尽管在图1A的示例中示出了四个延迟缓冲器120-1至120-4，但是应当理解，信号路径可包括不同数目的延迟缓冲器。尽管图1A示出了延迟缓冲器120-1至120-4通过反相器来实现的示例，但是应当理解，延迟缓冲器120-1至120-4不限于该示例，并且延迟缓冲器120-1至120-4可通过其他类型的延迟缓冲器来实现。
在某些方面，信号路径(例如，信号路径210、信号路径910或信号路径1040)可包括具有可调整延迟(例如，以调整数据信号及/或时钟信号的时序)的延迟电路。例如，延迟电路可包括延迟缓冲器和切换电路，该切换电路被配置为控制延迟缓冲器中的哪些延迟缓冲器耦合在延迟电路的输入端与输出端之间。在该示例中，该延迟电路的延迟可通过使用该切换电路控制耦合在该延迟电路的输入端与输出端之间的延迟缓冲器的数目来调整。该切换电路可包括开关、逻辑门、复用器或它们的任何组合。
图16示出了可使用根据本公开内容的各方面的老化控制的存储器接口电路1600的一个示例。然而，应当理解，本公开内容不限于存储器接口电路1600，并且可在其他类型的电路中使用。存储器接口电路1600可被配置为向一个或多个处理器(例如，中央处理单元(CPU)核心、图形处理单元(GPU)等)提供对存储设备(未示出)的存取。该存储设备可以是双倍数据速率(DDR)动态随机存取存储器(DRAM)或其他类型的存储设备。
存储器接口电路1600包括控制器1690，该控制器被配置为执行用于存储器接口电路1600的老化控制操作，如下面进一步讨论的。存储器接口电路1600还包括第一焊盘1610、第二焊盘1612、第三焊盘1614、第四焊盘1616、第一接收器1620、第二接收器1624、第一驱动器1622、第二驱动器1626、第三驱动器1627和第四驱动器1628。在图16的示例中，第一焊盘1610用于数据信号(标记为“DQ”)，第二焊盘1612用于数据选通信号(标记为“DQS”)，第三焊盘1614用于时钟信号(标记为“CK”)，并且第四焊盘1616用于命令/地址信号(标记为“CA”)。第一焊盘1610、第二焊盘1612、第三焊盘1614和第四焊盘1616经由相应金属线(未使用)耦合到存储设备(未示出)。尽管为了便于说明在图16中示出了与第一焊盘1610对应的一条数据线，但是应当理解，存储器接口电路1600可包括并行的多条数据线，用于并行地传输和/或接收多个数据信号。
第一接收器1620的输入端和第一驱动器1622的输出端耦合到第一焊盘1610。第二接收器1624的输入端和第二驱动器1626的输出端耦合到第二焊盘1612。第三驱动器1627的输出端耦合到第三焊盘1614，并且第四驱动器1628的输出端耦合到第四焊盘1616。第一接收器1620可被配置为经由第一焊盘1610从存储设备接收数据信号。第一接收器1620可被配置为放大所接收的数据信号。第一驱动器1622可被配置为接收数据信号，并用该数据信号驱动第一焊盘1610以将该数据信号传输到存储设备。第二接收器1624可被配置为经由第二焊盘1612从存储设备接收数据选通信号。第二驱动器1626可被配置为接收数据选通信号，并用该数据选通信号驱动第二焊盘1612以将该数据选通信号传输到存储设备。该数据选通信号可以是用于从数据信号捕获数据位的时钟信号。第三驱动器1627可被配置为接收时钟信号，并用该时钟信号驱动第三焊盘1614以将该时钟信号传输到存储设备。第四驱动器1628可被配置为接收命令/地址(CA)信号，并用该CA信号驱动第四焊盘1616以将该CA信号传输到存储设备。在该示例中，从第三焊盘1614传输的时钟信号可用于从CA信号捕获命令位和/或地址位。
存储器接口电路1600还包括第一复用器1630、第一信号路径1650、第二复用器1640、第二信号路径1654、第二复用器1640、第三信号路径1657、第三复用器1675、第四信号路径1660、第四复用器1680、第五信号路径1663、第六信号路径1666、第一SDR到DDR转换器1670和第二SDR到DDR转换器1685。第一信号路径1650、第二信号路径1654、第三信号路径1657、第四信号路径1660、第五信号路径1663和第六信号路径1666中的每一者可包括延迟电路(例如，延迟电路115)，该延迟电路用于延迟相应信号。
第一复用器1630具有：第一输入端1632，该第一输入端耦合到第一接收器1620的输出端；第二输入端1634，该第二输入端耦合到控制器1690；选择输入端1636，该选择输入端耦合到控制器1690；和输出端1638。第一信号路径1650具有：输入端1651，该输入端耦合到第一复用器1630的输出端1638；和输出端1652。
第一SDR到DDR转换器1670具有第一信号输入端1671-1和第二信号输入端1671-2，该信号输入端耦合到数据源(未示出)。第一SDR到DDR转换器1670还具有：置位输入端1672，该置位输入端耦合到控制器1690；复位输入端1673，该复位输入端耦合到控制器1690；和输出端1674。第二信号路径1654具有：输入端1655，该输入端耦合到第一SDR到DDR转换器1670的输出端1674；和输出端1656，该输出端耦合到第一驱动器1622的输入端。
第二复用器1640具有：第一输入端1642，该第一输入端耦合到第二接收器1624的输出端；第二输入端1644，该第二输入端耦合到控制器1690；选择输入端1646，该选择输入端耦合到控制器1690；和输出端1648。第三信号路径1657具有：输入端1658，该输入端耦合到第二复用器1640的输出端1648；和输出端1659。
第三复用器1675具有：第一输入端1676，该第一输入端耦合到数据选通源(未示出)；第二输入端1677，该第二输入端耦合到控制器1690；选择输入端1678，该选择输入端耦合到控制器1690；和输出端1679。第四信号路径1660具有：输入端1661，该输入端耦合到第三复用器1675的输出端1679；和输出端1662，该输出端耦合到第二驱动器1626的输入端。
第四复用器1680具有：第一输入端1681，该第一输入端耦合到时钟源(未示出)；第二输入端1682，该第二输入端耦合到控制器1690；选择输入端1683，该选择输入端耦合到控制器1690；和输出端1684。第五信号路径1663具有：输入端1664，该输入端耦合到第四复用器1680的输出端1684；和输出端1665，该输出端耦合到第三驱动器1627的输入端。
第二SDR到DDR转换器1685具有第一信号输入端1686-1和第二信号输入端1686-2，该信号输入端耦合到命令/地址源(未示出)。第二SDR到DDR转换器1685还具有：置位输入端1687，该置位输入端耦合到控制器1690；复位输入端1688，该复位输入端耦合到控制器1690；和输出端1689。第六信号路径1666具有：输入端1667，该输入端耦合到第二SDR到DDR转换器1685的输出端1689；和输出端1668，该输出端耦合到第四驱动器1628的输入端。
现在将根据某些方面描述存储器接口电路1600的示例性操作。
在写入操作期间，第一SDR到DDR转换器1670可接收要写入存储设备的数据。例如，第一SDR到DDR转换器1670可接收采用单倍数据速率(SDR)的两个或更多个数据信号中的数据，其中这些数据信号中的第一数据信号可包括奇数数据位，并且这些数据信号中的第二数据信号可包括偶数位。在该示例中，第一SDR到DDR转换器1670可经由第一信号输入端1671-1接收数据信号中的第一数据信号，并经由第二信号输入端1671-2接收数据信号中的第二数据信号。
第一SDR到DDR转换器1670可将采用SDR的数据信号转换为采用双倍数据速率(DDR)的数据信号，并在输出端1674处输出采用DRR的数据信号。在一个示例中，第一SDR到DDR转换器1670可通过示例性SDR到DDR转换器1310来实现。采用DDR的数据信号经由第二信号路径1654传播到第一驱动器1622，并且第一驱动器1622经由第一焊盘1610将采用DDR的数据信号传输到存储设备。在该示例中，第二信号路径1654可延迟该数据信号(例如，以使该数据信号与并行数据线中的其他一个或多个数据信号(未示出)对准)。如上面讨论的，为了便于说明，图16中未示出其他数据线。
在写入操作期间，第三复用器1675可在第一输入端1676处接收数据选通信号。控制器1690命令第三复用器1675选择第一输入端1676，使得第三复用器1675将该数据选通信号输出到第四信号路径1660。该数据选通信号的频率是采用DDR的数据信号的频率的一半(即，采用DDR的数据信号在该数据选通信号的每个周期包括两个数据位)。该数据选通信号经由第四信号路径1660传播到第二驱动器1626，并且第二驱动器1626经由第二焊盘1612将该数据选通信号传输到存储设备。在该示例中，第四信号路径1660可延迟该数据选通信号(例如，以相对于采用DDR的数据信号调整该数据选通信号的时序)。
在读取操作期间，第一接收器1620可经由第一焊盘1610从存储设备接收包括读取数据的数据信号。控制器1690可命令第一复用器1630选择第一输入端1632，以允许该数据信号经由第一复用器1630传播到第一信号路径1650。第一信号路径1650可将该读取数据输出到存储器控制器(未示出)，该存储器控制器可缓冲数据信号中的数据并将该数据发送到从存储设备请求数据的处理器。
在读取操作期间，第二接收器1624可经由第二焊盘1612从存储设备接收数据选通信号，并将所接收的数据选通信号输出到第二复用器1640的第一输入端1642。控制器1690命令第二复用器1640选择第一输入端1642，使得第二复用器1640将该数据选通信号输出到第三信号路径1657。该数据选通信号经由第三信号路径1657传播到存储器控制器(未示出)，其中该存储器控制器可使用该数据选通信号来捕获从存储设备接收的数据信号中的读取数据。在该示例中，第三信号路径1657可延迟该数据选通信号(例如，以相对于所接收的数据信号调整该数据选通信号的时序)。
第二SDR到DDR转换器1685可接收存储设备的命令和/或地址信息。例如，第二SDR到DDR转换器1685可接收采用单倍数据速率(SDR)的两个或更多个控制/地址(CA)信号中的命令和/或地址信息，其中这些CA信号中的第一CA信息可包括奇数位，并且这些CA信号中的第二CA信号可包括偶数位。在该示例中，第二SDR到DDR转换器1685可经由第一信号输入端1686-1接收CA信号中的第一CA信号，并经由第二信号输入端1686-2接收CA信号中的第二CA信号。
第二SDR到DDR转换器1685可将采用SDR的CA信号转换为采用双倍数据速率(DDR)的CA信号，并在输出端1689处输出采用DRR的CA信号。在一个示例中，第二SDR到DDR转换器1685可通过示例性SDR到DDR转换器1310来实现。采用DDR的CA信号经由第六信号路径1666传播到第四驱动器1628，并且第四驱动器1628经由第四焊盘1616将采用DDR的CA信号传输到存储设备。
第四复用器1680可在第一输入端1681处接收时钟信号。控制器1690命令第四复用器1680选择第一输入端1681，使得第四复用器1680将该时钟信号输出到第五信号路径1663。该时钟信号经由第五信号路径1663传播到第三驱动器1627，并且第三驱动器1627经由第三焊盘1614将该时钟信号传输到存储设备。存储设备可使用该时钟信号来从CA信号捕获命令/地址位。
对于写入操作，存储器控制器(未示出)可从处理器(未示出)接收将数据写入到存储设备的请求。作为响应，存储器控制器产生CA信号，该CA信号包括要写入的数据的写入命令和写入地址。第二SDR到DDR转换器1685经由第一信号输入端1686-1和第二信号输入端1686-2接收采用SDR的CA信号，并将采用SDR的CA信号转换为采用DDR的CA信号并在输出端1689处输出采用DDR的CA信号。该CA信号经由第六信号路径1666传播到第四驱动器1628，该第四驱动器经由第四焊盘1616将该CA信号传输到存储设备。
对于读取操作，存储器控制器(未示出)可从处理器(未示出)接收读取请求。作为响应，存储器控制器产生CA信号，该CA信号包括要从存储设备读取的数据的读取命令和读取地址。第二SDR到DDR转换器1685经由第一信号输入端1686-1和第二信号输入端1686-2接收采用SDR的CA信号，并将采用SDR的CA信号转换为采用DDR的CA信号并在输出端1689处输出采用DDR的CA信号。该CA信号经由第六信号路径1666传播到第四驱动器1628，该第四驱动器经由第四焊盘1616将该CA信号传输到存储设备。
存储器控制器还可产生CA信号，该CA信号包括用于执行内务操作(例如，刷新操作)的命令。在这种情况下，存储器控制器产生CA信号，该CA信号包含用于存储设备的内务命令(例如，刷新命令)。第二SDR到DDR转换器1685经由第一信号输入端1686-1和第二信号输入端1686-2接收采用SDR的CA信号，并将采用SDR的CA信号转换为采用DDR的CA信号并在输出端1689处输出采用DDR的CA信号。该CA信号经由第六信号路径1666传播到第四驱动器1628，该第四驱动器经由第四焊盘1616将该CA信号传输到存储设备。
控制器1690可被配置为基于存储器接口电路1600的活动来对存储器接口电路1600执行老化控制操作，如下面进一步讨论的。在某些方面，控制器1690可在输入端1692处接收指示存储器接口电路1600的操作的一个或多个信号。控制器1690可通过上面讨论的示例性控制器230和/或控制器1030的一个或多个实例来实现。
在写入操作期间，第一信号路径1650和第三信号路径1657可处于空闲状态，而第二信号路径1654、第四信号路径1660、第五信号路径1663和第六信号路径1666处于活动状态。换句话说，在写入操作期间，读取数据路径和读取数据选通路径(分别包括第一信号路径1650和第三信号路径1657)可处于空闲模式。在这种情况下，控制器1690可从存储器控制器接收指示写入操作的信号。作为响应，当第二信号路径1654、第四信号路径1660、第五信号路径1663和第六信号路径1666处于活动状态时，控制器1690可对第一信号路径1650和第三信号路径1657执行老化控制操作。
就这一点而言，控制器1690可命令第一复用器1630经由选择输入端1636选择第二输入端1634。然后，控制器1690可将老化控制信号输入到第一复用器1630的第二输入端1634，以控制第一信号路径1650的老化(例如，使用上面讨论的示例性技术中的任一者)。例如，老化控制信号可在多个空闲周期内交替地将第一信号路径1650的输入端1651保持在高位和低位，基于老化模式(例如，存储在循环移位寄存器410中)来控制第一信号路径1650的老化，等等。
控制器1690还可命令第二复用器1640经由选择输入端1646选择第二输入端1644。然后，控制器1690可将老化控制信号输入到第二复用器1640的第二输入端1644，以控制第三信号路径1657的老化(例如，使用上面讨论的示例性技术中的任一者)。例如，老化控制信号可在多个空闲周期内交替地将第三信号路径1657的输入端1658保持在高位和低位，基于老化模式(例如，存储在循环移位寄存器410中)来控制第三信号路径1657的老化，等等。
在读取操作期间，第二信号路径1654和第四信号路径1660可处于空闲状态，而第一信号路径1650、第三信号路径1657、第五信号路径1663和第六信号路径1666处于活动状态。换句话说，在读取操作期间，写入数据路径和写入数据选通路径(分别包括第二信号路径1654和第四信号路径1660)可处于空闲模式。在这种情况下，控制器1690可从存储器控制器接收指示读取操作的信号。作为响应，当第一信号路径1650、第三信号路径1657、第五信号路径1663和第六信号路径1666处于活动状态时，控制器1690可对第二信号路径1654和第四信号路径1660执行老化控制操作。
就这一点而言，控制器1690可使用第一SDR到DDR转换器1670的置位输入端1672和复位输入端1673(例如，使用上面讨论的示例性技术中的任一者)来控制第二信号路径1654的老化。例如，控制器1690可通过对置位输入端1672进行断言而将第二信号路径1654的输入端1655保持在高位，并通过对复位输入端1673进行断言而将第二信号路径1654的输入端1655保持在低位。在该示例中，控制器1690可例如通过在第二信号路径1654的多个空闲周期内交替地将第二信号路径1654的输入端1655保持在高位和低位来控制老化。在另一个示例中，控制器1690可基于老化模式来控制第二信号路径1654的老化。
控制器1690还可命令第三复用器1675经由选择输入端1678选择第二输入端1677。然后，控制器1690可将老化控制信号输入到第三复用器1675的第二输入端1677，以控制第四信号路径1660的老化(例如，使用上面讨论的示例性技术中的任一者)。例如，老化控制信号可在多个空闲周期内交替地将第四信号路径1660的输入端1661保持在高位和低位，基于老化模式(例如，存储在循环移位寄存器410中)来控制第四信号路径1660的老化，等等。
在内务操作(例如，刷新操作)期间，与读取操作和写入操作相关联的第一信号路径1650、第二信号路径1654、第三信号路径1657和第四信号路径1660可处于空闲状态，而第五信号路径1663和第六信号路径1666可处于活动状态，以将内务命令(例如，刷新命令)发送到存储设备。换句话说，在内务操作期间，写入数据路径、写入数据选通路径、读取数据路径和读取数据选通路径可处于空闲状态。在这种情况下，控制器1690可从存储器控制器接收指示内务操作的信号。作为响应，控制器1690可对第一信号路径1650、第二信号路径1654、第三信号路径1657和第四信号路径1660执行老化控制操作。例如，控制器1690可以上面针对写入操作讨论的方式对第一信号路径1650和第三信号路径1657执行老化控制操作。控制器1690还可以上面针对读取操作讨论的方式对第二信号路径1654和第四信号路径1660执行老化控制操作。
在业务空闲模式或时钟停止断电(CSPD)模式期间，CA、CK、DQ和DQS路径均处于空闲状态。在这种情况下，控制器1690可从存储器控制器接收指示业务空闲模式或CSPD模式的信号。作为响应，控制器1690可对第一信号路径1650、第二信号路径1654、第三信号路径1657、第四信号路径1660、第五信号路径1663和第六信号路径1666执行老化控制操作。控制器1690可以上面讨论的方式对第一信号路径1650、第二信号路径1654、第三信号路径1657和第四信号路径1660执行老化控制操作。
控制器1690可使用第二SDR到DDR转换器1685的置位输入端1687和复位输入端1688(例如，使用上面讨论的示例性技术中的任一者)来控制第六信号路径1666的老化。例如，控制器1690可通过对置位输入端1687进行断言而将第六信号路径1666的输入端1667保持在高位，并通过对复位输入端1688进行断言而将第六信号路径1666的输入端1667保持在低位。在该示例中，控制器1690可例如通过在多个空闲周期内交替地将第六信号路径1666的输入端1667保持在高位和低位来控制老化。在另一个示例中，控制器1690可基于老化模式来控制第六信号路径1666的老化。
控制器1690还可命令第四复用器1680经由选择输入端1683选择第二输入端1682。然后，控制器1690可将老化控制信号输入到第四复用器1680的第二输入端1682，以控制第五信号路径1663的老化(例如，使用上面讨论的示例性技术中的任一者)。例如，老化控制信号可在多个空闲周期内交替地将第五信号路径1663的输入端1664保持在高位和低位，基于老化模式(例如，存储在循环移位寄存器410中)来控制第五信号路径1663的老化，等等。
在时钟自由运行模式期间，时钟信号可在不存在命令业务的情况下运行。例如，可执行此操作，以保持存储设备与时钟信号同步。在该模式下，对于时钟信号，第五信号路径1663保持活动状态，而第一信号路径1650、第二信号路径1654、第三信号路径1657、第四信号路径1660和第六信号路径1666处于空闲状态。在这种情况下，控制器1690可从存储器控制器接收指示时钟自由运行模式的信号。作为响应，控制器1690可以上面讨论的方式对第一信号路径1650、第二信号路径1654、第三信号路径1657、第四信号路径1660和第六信号路径1666执行老化控制操作。
图17示出了可使用根据本公开内容的各方面的老化控制的存储器接口电路1900的另一个示例。存储器接口电路1900包括上面讨论的第一复用器1630、第二复用器1640、第三复用器1675、第四复用器1680、第一信号路径1650、第二信号路径1654、第三信号路径1657、第四信号路径1660、第五信号路径1663、第六信号路径1666、第一接收器1620、第二接收器1624、第一驱动器1622、第二驱动器1626、第三驱动器1627、第四驱动器1628、第一焊盘1610、第二焊盘1612、第三焊盘1614、第四焊盘1616和控制器1690。存储器接口电路1900还包括第五复用器1710和第六复用器1720。
第五复用器1710具有：第一输入端1712，该第一输入端被配置为接收数据信号；第二输入端1714，该第二输入端耦合到控制器1690；选择输入端1716，该选择输入端耦合到控制器1690；和输出端1718，该输出端耦合到第二信号路径1654的输入端1655。在一个示例中，第一输入端1712可接收来自第一SDR到DDR转换器1670(图17中未示出)的数据信号，其中第五复用器1710的第一输入端1712耦合到第一SDR到DDR转换器1670的输出端1674。然而，将领会，本公开并不限于此示例。
第六复用器1720具有：第一输入端1722，该第一输入端被配置为接收CA信号；第二输入端1724，该第二输入端耦合到控制器1690；选择输入端1726，该选择输入端耦合到控制器1690；和输出端1728，该输出端耦合到第六信号路径1666的输入端1667。在一个示例中，第一输入端1722可接收来自第二SDR到DDR转换器1685(图17中未示出)的数据信号，其中第六复用器1720的第一输入端1722耦合到第二SDR到DDR转换器1685的输出端1689。然而，将领会，本公开并不限于此示例。
在写入操作期间，控制器1690命令第五复用器1710经由选择输入端1716选择第一输入端1712。这允许第五复用器1710接收包括要写入到存储设备的数据的数据信号，并将该数据信号传递到第二信号路径1654的输入端1655。
在读取操作、内务操作、业务空闲模式或CSPD模式期间，控制器1690可命令第五复用器1710经由选择输入端1716选择第二输入端1714。然后，控制器1690可将老化控制信号输入到第五复用器1710的第二输入端1714，以控制第二信号路径1654的老化(例如，使用上面讨论的示例性技术中的任一者)。例如，老化控制信号可在多个空闲周期内交替地将第二信号路径1654的输入端1655保持在高位和低位，基于老化模式(例如，存储在循环移位寄存器410中)来控制第二信号路径1654的老化，等等。
在读取操作、写入操作或内务操作期间，控制器1690可命令第六复用器1720经由选择输入端1726选择第一输入端1722。这允许第六复用器1720接收包括命令和/或地址信息的CA信号，并将该CA信号传递到第六信号路径1666的输入端1667。
在业务空闲模式、CSPD模式或时钟自由运行模式期间，控制器1690可命令第六复用器1720经由选择输入端1726选择第二输入端1724。然后，控制器1690可将老化控制信号输入到第六复用器1720的第二输入端1724，以控制第六信号路径1666的老化(例如，使用上面讨论的示例性技术中的任一者)。例如，老化控制信号可在多个空闲周期内交替地将第六信号路径1666的输入端1667保持在高位和低位，基于老化模式(例如，存储在循环移位寄存器410中)来控制第六信号路径1666的老化，等等。
图18是示出根据某些方面的用于老化控制的方法1800的流程图。
在框1810处，在活动模式下，将信号输入到信号路径的输入端。例如，该信号可包括数据信号、时钟信号、控制信号或地址信号。该信号路径可对应于信号路径210、信号路径1040、第一信号路径1650、第二信号路径1654、第三信号路径1657、第四信号路径1660、第五信号路径1663或第六信号路径1666中的任一者。该信号路径可包括延迟电路(例如，延迟电路115)。在一些示例中，该信号可通过复用器(例如，复用器220、复用器920、第一复用器1630、第二复用器1640、第三复用器1675、第四复用器1680、第五复用器1710或第六复用器1720)或锁存电路(例如，锁存电路1010、第一锁存电路1320或第二锁存电路1340)输入到该信号路径。
在框1820处，在空闲模式下，控制该信号路径的老化。老化可由控制器(例如，控制器230、1030或1690)控制。
在某些方面，在空闲模式下控制信号的老化包括：在多个连续空闲周期内交替地将信号的输入端保持在位和低位。在某些方面，连续空闲周期包括奇数空闲周期和偶数空闲周期。在这些方面，交替地将信号路径的输入端保持在高位和低位可包括在奇数空闲周期中的每个奇数空闲周期期间将信号路径的输入端保持在低位，并在偶数空闲周期中的每个偶数空闲周期期间将信号路径的输入端保持在高位，或者可包括在奇数空闲周期中的每个奇数空闲周期期间将信号路径的输入端保持在高位，并在偶数空闲周期中的每个偶数空闲周期期间将信号路径的输入端保持在低位。
在某些方面，在空闲模式下控制信号路径的老化包括：对于N个连续空闲周期中的k个连续空闲周期，将信号路径的输入端保持在高位；以及对于N个连续空闲周期中的N-k个连续空闲周期，将信号路径的输入端保持在低位，其中k是等于或大于1的整数，并且N是大于k的整数。
在某些方面，方法1800还可包括将位序列存储在寄存器(例如，寄存器235或寄存器1035)中，在空闲模式下该位序列中的每个位对应于N个连续空闲周期中的相应空闲周期。在这些方面，在空闲模式下控制信号路径的老化可包括：对于N个连续空闲周期中的每个空闲周期，如果该位序列中的对应位具有第一位值，则在空闲周期期间将信号路径的输入端保持在高位；以及如果该位序列中的对应位具有第二位值，则在空闲周期期间将信号路径的输入端保持在低位。第一位值可以是1，并且第二位值可以是0；或者，第一位值可以是0，并且第二逻辑位可以是1。
在某些方面，在空闲模式下控制信号路径的老化包括：将时钟信号输入到信号路径的输入端。该时钟信号可对应于上面参考图3B讨论的慢时钟信号。
在以下经编号条款中描述了各实现示例：
1.一种系统，所述系统包括：
复用器，所述复用器具有第一输入端、第二输入端、选择输入端和输出端；
信号路径，所述信号路径具有输入端和输出端，其中所述信号路径的所述输入端耦合到所述复用器的所述输出端；和
控制器，所述控制器耦合到所述复用器的所述第二输入端和所述复用器的所述选择输入端，其中所述控制器具有指示输入端，并且所述控制器被配置为：
在所述指示输入端处接收模式指示信号；
如果所述模式指示信号具有第一逻辑值，则命令所述复用器选择所述复用器的所述第一输入端；以及
如果所述模式指示信号具有第二逻辑值，则命令所述复用器选择所述复用器的所述第二输入端，并向所述复用器的所述第二输入端输出控制信号，所述控制信号控制所述信号路径的所述输入端是保持在高位还是保持在低位。
2.根据条款1所述的系统，其中，所述复用器的所述第一输入端被配置为接收数据信号、时钟信号、命令信号或地址信号。
3.根据条款1或2所述的系统，其中，所述信号路径包括延迟电路。
4.根据条款3所述的系统，其中，所述延迟电路包括串联耦合的延迟缓冲器。
5.根据条款1至4中任一项所述的系统，其中，所述第一逻辑值指示所述系统处于活动模式，并且所述第二逻辑值指示所述系统处于空闲模式。
6.根据条款1至5中任一项所述的系统，其中，当所述模式指示信号具有所述第二逻辑值时，所述控制器被配置为在多个连续空闲周期内交替地将所述控制信号置位在高位和低位。
7.根据条款6所述的系统，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且所述控制器被配置为：
在所述奇数空闲周期中的每个奇数空闲周期期间将所述控制信号置位在低位；以及
在所述偶数空闲周期中的每个偶数空闲周期期间将所述控制信号置位在高位。
8.根据条款6所述的系统，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且所述控制器被配置为：
在所述奇数空闲周期中的每个奇数空闲周期期间将老化控制信号置位在高位；以及
在所述偶数空闲周期中的每个偶数空闲周期期间将所述老化控制信号置位在低位。
9.根据条款1至5中任一项所述的系统，其中，当所述模式指示信号具有所述第二逻辑值时，所述控制器被配置为：
对于N个连续空闲周期中的k个连续空闲周期，将所述控制信号置位在高位；以及
对于所述N个连续空闲周期中的N-k个连续空闲周期，将所述控制信号置位在低位；
其中k是等于或大于1的整数，并且N是大于k的整数。
10.根据条款1至5中任一项所述的系统，其中，所述控制器被配置为将位序列存储在寄存器中，在空闲模式下所述位序列中的每个位对应于N个连续空闲周期中的相应空闲周期，并且其中，对于所述N个连续空闲周期中的每个空闲周期，所述控制器被配置为：
如果所述位序列中的对应位具有第一位值，则在所述空闲周期期间将所述控制信号置位在高位；以及
如果所述位序列中的对应位具有第二位值，则在所述空闲周期期间将所述控制信号置位在低位。
11.根据条款1至5中任一项所述的系统，其中，所述控制信号包括时钟信号。
12.根据条款1至11中任一项所述的系统，所述系统还包括：
焊盘；和
接收器，所述接收器具有输入端和输出端，其中所述接收器的所述输入端耦合到所述焊盘，并且所述接收器的所述输出端耦合到所述复用器的所述第一输入端。
13.根据条款1至12中任一项所述的系统，所述系统还包括：
焊盘；和
驱动器，所述驱动器具有输入端和输出端，其中所述驱动器的所述输入端耦合到所述信号路径的所述输出端，并且所述驱动器的所述输出端耦合到所述焊盘。
14.根据条款1至12中任一项所述的系统，所述系统还包括：
锁存电路，所述锁存电路具有信号输入端、时钟输入端和输出端，其中所述信号输入端耦合到所述信号路径的所述输出端。
15.根据条款1至12中任一项所述的系统，所述系统还包括：
锁存电路，所述锁存电路具有信号输入端、时钟输入端和输出端，其中所述时钟输入端耦合到所述信号路径的所述输出端。
16.根据条款1至10以及12至15中任一项所述的系统，其中，所述控制器包括：
循环移位寄存器，所述循环移位寄存器具有输入端和输出端，其中所述循环移位寄存器的所述输出端耦合到所述复用器的所述第二输入端；和
控制电路，所述控制电路具有输入端、第一输出端和第二输出端，其中所述控制电路的所述输入端耦合到所述指示输入端，所述控制电路的所述第一输出端耦合到所述复用器的所述选择输入端，并且所述控制电路的所述第二输出端耦合到所述循环移位寄存器的所述输入端。
17.根据条款16所述的系统，其中：
所述循环移位寄存器被配置为存储位并在所述循环移位寄存器的所述输出端处一次输出所述位中的一个位；
所述控制电路被配置为：
经由所述控制电路的所述输入端接收所述模式指示信号；
如果所述模式指示信号具有所述第一逻辑值，则命令所述复用器选择所述第一输入端；以及
如果所述模式指示信号具有所述第二逻辑值，则命令所述复用器经由所述第一输出端选择所述第二输入端，并指示所述循环移位寄存器经由所述第二输出端移位所述循环移位寄存器中的所述位。
18.一种系统，所述系统包括：
锁存电路，所述锁存电路具有信号输入端、时钟输入端、置位输入端、复位输入端和输出端；
信号路径，所述信号路径具有输入端和输出端，其中所述信号路径的所述输入端耦合到所述锁存电路的所述输出端；和
控制器，所述控制器耦合到所述锁存电路的所述置位输入端和所述复位输入端，其中所述控制器具有指示输入端，并且所述控制器被配置为：
在所述指示输入端处接收模式指示信号；
如果所述模式指示信号具有第一逻辑值，则对所述置位输入端和所述复位输入端进行去断言；以及
如果所述模式指示信号具有第二逻辑值，则使用所述置位输入端和所述复位输入端来控制所述信号路径的所述输入端是保持在高位还是保持在低位。
19.根据条款18所述的系统，其中，所述第一逻辑值指示所述系统处于活动模式，并且所述第二逻辑值指示所述系统处于空闲模式。
20.根据条款18或19所述的系统，其中，所述锁存电路的所述信号输入端被配置为接收数据信号、命令信号或地址信号。
21.根据条款18至20中任一项所述的系统，其中，所述信号路径包括延迟电路。
22.根据条款21所述的系统，其中，所述延迟电路包括串联耦合的延迟缓冲器。
23.根据条款18至22中任一项所述的系统，其中，当所述模式指示具有所述第二逻辑值时，所述控制器被配置为在多个连续空闲周期内交替地对所述置位输入端和所述复位输入端进行断言。
24.根据条款23所述的系统，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且所述控制器被配置为：
在所述奇数空闲周期中的每个奇数空闲周期期间对所述置位输入端进行断言；以及
在所述偶数空闲周期中的每个偶数空闲周期期间对所述复位输入端进行断言。
25.根据条款23所述的系统，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且所述控制器被配置为：
在所述奇数空闲周期中的每个奇数空闲周期期间对所述复位输入端进行断言；以及
在所述偶数空闲周期中的每个偶数空闲周期期间对所述置位输入端进行断言。
26.根据条款18至22中任一项所述的系统，其中，当所述模式指示信号具有所述第二逻辑值时，所述控制器被配置为：
对于N个连续空闲周期中的k个连续空闲周期，对所述置位输入端进行断言；以及
对于所述N个连续空闲周期中的N-k个连续空闲周期，对所述复位输入端进行断言；
其中k是等于或大于1的整数，并且N是大于k的整数。
27.根据条款18至22中任一项所述的系统，其中，所述控制器被配置为将位序列存储在寄存器中，在空闲模式下所述位序列中的每个位对应于N个连续空闲周期中的相应空闲周期，并且其中，对于所述N个连续空闲周期中的每个空闲周期，所述控制器被配置为：
如果所述位序列中的对应位具有第一位值，则在所述空闲周期期间对所述置位输入端进行断言；以及
如果所述位序列中的对应位具有第二位值，则在所述空闲周期期间对所述复位输入端进行断言。
28.根据条款18至27中任一项所述的系统，所述系统还包括：
焊盘；和
接收器，所述接收器具有输入端和输出端，其中所述接收器的所述输入端耦合到所述焊盘，并且所述接收器的所述输出端耦合到所述锁存电路的所述信号输入端。
29.根据条款18至28中任一项所述的系统，所述系统还包括：
焊盘；和
驱动器，所述驱动器具有输入端和输出端，其中所述驱动器的所述输入端耦合到所述信号路径的所述输出端，并且所述驱动器的所述输出端耦合到所述焊盘。
30.一种用于老化控制的方法，所述方法包括：
在活动模式下，将信号输入到信号路径的输入端；以及
在空闲模式下，控制所述信号路径的老化。
31.根据条款30所述的方法，其中，所述信号包括数据信号、时钟信号、控制信号或地址信号。
32.根据条款30或31所述的方法，其中，所述信号路径包括延迟电路。
33.根据条款32所述的方法，其中，所述延迟电路包括串联耦合的延迟缓冲器。
34.根据条款30至33中任一项所述的方法，其中，在所述空闲模式下控制所述信号的所述老化包括：在多个连续空闲周期内交替地将所述信号的所述输入端保持在高位和低位。
35.根据条款34所述的方法，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且交替地将所述信号路径的所述输入端保持在高位和低位包括：
在所述奇数空闲周期中的每个奇数空闲周期期间将所述信号路径的所述输入端保持在低位；以及
在所述偶数空闲周期中的每个偶数空闲周期期间将所述信号路径的所述输入端保持在高位。
36.根据条款34所述的方法，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且交替地将所述信号路径的所述输入端保持在高位和低位包括：
在所述奇数空闲周期中的每个奇数空闲周期期间将所述信号路径的所述输入端保持在高位；以及
在所述偶数空闲周期中的每个偶数空闲周期期间将所述信号路径的所述输入端保持在低位。
37.根据条款30至33中任一项所述的方法，其中，在所述空闲模式下控制所述信号路径的老化包括：
对于N个连续空闲周期中的k个连续空闲周期，将所述信号路径的所述输入端保持在高位；以及
对于所述N个连续空闲周期中的N-k个连续空闲周期，将所述信号路径的所述输入端保持在低位；
其中k是等于或大于1的整数，并且N是大于k的整数。
38.根据条款30至33中任一项所述的方法，所述方法还包括将位序列存储在寄存器中，在所述空闲模式下所述位序列中的每个位对应于N个连续空闲周期中的相应空闲周期，并且其中在所述空闲模式下控制所述信号路径的老化包括：对于所述N个连续空闲周期中的每个空闲周期：
如果所述位序列中的对应位具有第一位值，则在所述空闲周期期间将所述信号路径的所述输入端保持在高位；以及
如果所述位序列中的对应位具有第二位值，则在所述空闲周期期间将所述信号路径的所述输入端保持在低位。
39.根据条款30至33中任一项所述的方法，其中，控制所述信号路径的老化包括：将时钟信号输入到所述信号路径的所述输入端。
应当理解，本公开不限于上文用于描述本公开的方面的示例性术语。例如，延迟电路也可称为延迟线、延迟链、延迟元件或其他术语。又如，焊盘也可称为引脚或其他术语。还应当理解，指示信号也可称为模式指示信号。
控制器230、控制器1030和控制器1690可各自通过被设计成能够执行本文中所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立硬件部件(例如，逻辑门)或它们的任何组合来实现。处理器可通过执行包括用于执行本文中所描述的功能的代码的软件来执行该功能。软件可存储在计算机可读存储介质上，诸如RAM、ROM、EEPROM、光盘和/或磁盘。
在本公开内容内，“示例性的”一词用来意指“用作示例、实例或说明”。在本文中被描述为“示例性”的任何具体实施或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开内容的全部方面都包括所论述的特征、优点或者操作模式。术语“耦合”在本文中用于指两个结构之间的直接或间接电耦合。还应当理解，术语“接地”可指DC接地或AC接地，并且因此术语“接地”涵盖这两种可能性。
提供本公开的先前描述以使本领域的任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员来说将是显而易见的，并且本文定义的一般原理可以应用于其他变型而不背离本公开的实质或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (39)

1.一种系统，所述系统包括：
复用器，所述复用器具有第一输入端、第二输入端、选择输入端和输出端；
信号路径，所述信号路径具有输入端和输出端，其中所述信号路径的所述输入端耦合到所述复用器的所述输出端；和
控制器，所述控制器耦合到所述复用器的所述第二输入端和所述复用器的所述选择输入端，其中所述控制器具有指示输入端，并且所述控制器被配置为：
在所述指示输入端处接收模式指示信号；
如果所述模式指示信号具有第一逻辑值，则命令所述复用器选择所述复用器的所述第一输入端；以及
如果所述模式指示信号具有第二逻辑值，则命令所述复用器选择所述复用器的所述第二输入端，并向所述复用器的所述第二输入端输出控制信号，所述控制信号控制所述信号路径的所述输入端是保持在高位还是保持在低位。
2.根据权利要求1所述的系统，其中，所述复用器的所述第一输入端被配置为接收数据信号、时钟信号、命令信号或地址信号。
3.根据权利要求1所述的系统，其中，所述信号路径包括延迟电路。
4.根据权利要求3所述的系统，其中，所述延迟电路包括串联耦合的延迟缓冲器。
5.根据权利要求1所述的系统，其中，所述第一逻辑值指示所述系统处于活动模式，并且所述第二逻辑值指示所述系统处于空闲模式。
6.根据权利要求1所述的系统，其中，当所述模式指示信号具有所述第二逻辑值时，所述控制器被配置为在多个连续空闲周期内交替地将所述控制信号置位在高位和低位。
7.根据权利要求6所述的系统，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且所述控制器被配置为：
在所述奇数空闲周期中的每个奇数空闲周期期间将所述控制信号置位在低位；以及
在所述偶数空闲周期中的每个偶数空闲周期期间将所述控制信号置位在高位。
8.根据权利要求6所述的系统，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且所述控制器被配置为：
在所述奇数空闲周期中的每个奇数空闲周期期间将老化控制信号置位在高位；以及
在所述偶数空闲周期中的每个偶数空闲周期期间将所述老化控制信号置位在低位。
9.根据权利要求1所述的系统，其中，当所述模式指示信号具有所述第二逻辑值时，所述控制器被配置为：
对于N个连续空闲周期中的k个连续空闲周期，将所述控制信号置位在高位；以及
对于所述N个连续空闲周期中的N-k个连续空闲周期，将所述控制信号置位在低位；
其中k是等于或大于1的整数，并且N是大于k的整数。
10.根据权利要求1所述的系统，其中，所述控制器被配置为将位序列存储在寄存器中，在空闲模式下所述位序列中的每个位对应于N个连续空闲周期中的相应空闲周期，并且其中，对于所述N个连续空闲周期中的每个空闲周期，所述控制器被配置为：
如果所述位序列中的对应位具有第一位值，则在所述空闲周期期间将所述控制信号置位在高位；以及
如果所述位序列中的对应位具有第二位值，则在所述空闲周期期间将所述控制信号置位在低位。
11.根据权利要求1所述的系统，其中，所述控制信号包括时钟信号。
12.根据权利要求1所述的系统，所述系统还包括：
焊盘；和
接收器，所述接收器具有输入端和输出端，其中所述接收器的所述输入端耦合到所述焊盘，并且所述接收器的所述输出端耦合到所述复用器的所述第一输入端。
13.根据权利要求1所述的系统，所述系统还包括：
焊盘；和
驱动器，所述驱动器具有输入端和输出端，其中所述驱动器的所述输入端耦合到所述信号路径的所述输出端，并且所述驱动器的所述输出端耦合到所述焊盘。
14.根据权利要求1所述的系统，所述系统还包括：
锁存电路，所述锁存电路具有信号输入端、时钟输入端和输出端，其中所述信号输入端耦合到所述信号路径的所述输出端。
15.根据权利要求1所述的系统，所述系统还包括：
锁存电路，所述锁存电路具有信号输入端、时钟输入端和输出端，其中所述时钟输入端耦合到所述信号路径的所述输出端。
16.根据权利要求1所述的系统，其中，所述控制器包括：
循环移位寄存器，所述循环移位寄存器具有输入端和输出端，其中所述循环移位寄存器的所述输出端耦合到所述复用器的所述第二输入端；和
控制电路，所述控制电路具有输入端、第一输出端和第二输出端，其中所述控制电路的所述输入端耦合到所述指示输入端，所述控制电路的所述第一输出端耦合到所述复用器的所述选择输入端，并且所述控制电路的所述第二输出端耦合到所述循环移位寄存器的所述输入端。
17.根据权利要求16所述的系统，其中：
所述循环移位寄存器被配置为存储位并在所述循环移位寄存器的所述输出端处一次输出所述位中的一个位；
所述控制电路被配置为：
经由所述控制电路的所述输入端接收所述模式指示信号；
如果所述模式指示信号具有所述第一逻辑值，则命令所述复用器选择所述第一输入端；以及
如果所述模式指示信号具有所述第二逻辑值，则命令所述复用器经由所述第一输出端选择所述第二输入端，以及命令所述循环移位寄存器经由所述第二输出端移位所述循环移位寄存器中的所述位。
18.一种系统，所述系统包括：
锁存电路，所述锁存电路具有信号输入端、时钟输入端、置位输入端、复位输入端和输出端；
信号路径，所述信号路径具有输入端和输出端，其中所述信号路径的所述输入端耦合到所述锁存电路的所述输出端；和
控制器，所述控制器耦合到所述锁存电路的所述置位输入端和所述复位输入端，其中所述控制器具有指示输入端，并且所述控制器被配置为：
在所述指示输入端处接收模式指示信号；
如果所述模式指示信号具有第一逻辑值，则对所述置位输入端和所述复位输入端进行去断言；以及
如果所述模式指示信号具有第二逻辑值，则使用所述置位输入端和所述复位输入端来控制所述信号路径的所述输入端是保持在高位还是保持在低位。
19.根据权利要求18所述的系统，其中，所述第一逻辑值指示所述系统处于活动模式，并且所述第二逻辑值指示所述系统处于空闲模式。
20.根据权利要求18所述的系统，其中，所述锁存电路的所述信号输入端被配置为接收数据信号、命令信号或地址信号。
21.根据权利要求18所述的系统，其中，所述信号路径包括延迟电路。
22.根据权利要求21所述的系统，其中，所述延迟电路包括串联耦合的延迟缓冲器。
23.根据权利要求18所述的系统，其中，当所述模式指示具有所述第二逻辑值时，所述控制器被配置为在多个连续空闲周期内交替地对所述置位输入端和所述复位输入端进行断言。
24.根据权利要求23所述的系统，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且所述控制器被配置为：
在所述奇数空闲周期中的每个奇数空闲周期期间对所述置位输入端进行断言；以及
在所述偶数空闲周期中的每个偶数空闲周期期间对所述复位输入端进行断言。
25.根据权利要求23所述的系统，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且所述控制器被配置为：
在所述奇数空闲周期中的每个奇数空闲周期期间对所述复位输入端进行断言；以及
在所述偶数空闲周期中的每个偶数空闲周期期间对所述置位输入端进行断言。
26.根据权利要求18所述的系统，其中，当所述模式指示信号具有所述第二逻辑值时，所述控制器被配置为：
对于N个连续空闲周期中的k个连续空闲周期，对所述置位输入端进行断言；以及
对于所述N个连续空闲周期中的N-k个连续空闲周期，对所述复位输入端进行断言；
其中k是等于或大于1的整数，并且N是大于k的整数。
27.根据权利要求18所述的系统，其中，所述控制器被配置为将位序列存储在寄存器中，在空闲模式下所述位序列中的每个位对应于N个连续空闲周期中的相应空闲周期，并且其中，对于所述N个连续空闲周期中的每个空闲周期，所述控制器被配置为：
如果所述位序列中的对应位具有第一位值，则在所述空闲周期期间对所述置位输入端进行断言；以及
如果所述位序列中的对应位具有第二位值，则在所述空闲周期期间对所述复位输入端进行断言。
28.根据权利要求18所述的系统，所述系统还包括：
焊盘；和
接收器，所述接收器具有输入端和输出端，其中所述接收器的所述输入端耦合到所述焊盘，并且所述接收器的所述输出端耦合到所述锁存电路的所述信号输入端。
29.根据权利要求18所述的系统，所述系统还包括：
焊盘；和
驱动器，所述驱动器具有输入端和输出端，其中所述驱动器的所述输入端耦合到所述信号路径的所述输出端，并且所述驱动器的所述输出端耦合到所述焊盘。
30.一种用于老化控制的方法，所述方法包括：
在活动模式下，将信号输入到信号路径的输入端；以及
在空闲模式下，控制所述信号路径的老化。
31.根据权利要求30所述的方法，其中，所述信号包括数据信号、时钟信号、控制信号或地址信号。
32.根据权利要求30所述的方法，其中，所述信号路径包括延迟电路。
33.根据权利要求32所述的方法，其中，所述延迟电路包括串联耦合的延迟缓冲器。
34.根据权利要求30所述的方法，其中，在所述空闲模式下控制所述信号的所述老化包括：在多个连续空闲周期内交替地将所述信号的所述输入端保持在高位和低位。
35.根据权利要求34所述的方法，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且交替地将所述信号路径的所述输入端保持在高位和低位包括：
在所述奇数空闲周期中的每个奇数空闲周期期间将所述信号路径的所述输入端保持在低位；以及
在所述偶数空闲周期中的每个偶数空闲周期期间将所述信号路径的所述输入端保持在高位。
36.根据权利要求34所述的方法，其中，所述连续空闲周期包括奇数空闲周期和偶数空闲周期，并且交替地将所述信号路径的所述输入端保持在高位和低位包括：
在所述奇数空闲周期中的每个奇数空闲周期期间将所述信号路径的所述输入端保持在高位；以及
在所述偶数空闲周期中的每个偶数空闲周期期间将所述信号路径的所述输入端保持在低位。
37.根据权利要求30所述的方法，其中，在所述空闲模式下控制所述信号路径的老化包括：
对于N个连续空闲周期中的k个连续空闲周期，将所述信号路径的所述输入端保持在高位；以及
对于所述N个连续空闲周期中的N-k个连续空闲周期，将所述信号路径的所述输入端保持在低位；
其中k是等于或大于1的整数，并且N是大于k的整数。
38.根据权利要求30所述的方法，所述方法还包括将位序列存储在寄存器中，在所述空闲模式下所述位序列中的每个位对应于N个连续空闲周期中的相应空闲周期，并且其中在所述空闲模式下控制所述信号路径的老化包括：对于所述N个连续空闲周期中的每个空闲周期：
如果所述位序列中的对应位具有第一位值，则在所述空闲周期期间将所述信号路径的所述输入端保持在高位；以及
如果所述位序列中的对应位具有第二位值，则在所述空闲周期期间将所述信号路径的所述输入端保持在低位。
39.根据权利要求30所述的方法，其中，控制所述信号路径的老化包括：将时钟信号输入到所述信号路径的所述输入端。
CN202280053154.XA 2021-08-06 2022-07-06 老化减轻 Pending CN117769805A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/396,046 2021-08-06
US17/396,046 US11971741B2 (en) 2021-08-06 2021-08-06 Aging mitigation
PCT/US2022/036199 WO2023014460A1 (en) 2021-08-06 2022-07-06 Aging mitigation

Publications (1)

Publication Number Publication Date
CN117769805A true CN117769805A (zh) 2024-03-26

Family

ID=82748577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280053154.XA Pending CN117769805A (zh) 2021-08-06 2022-07-06 老化减轻

Country Status (7)

Country Link
US (1) US11971741B2 (zh)
EP (1) EP4381603A1 (zh)
JP (1) JP2024531904A (zh)
KR (1) KR20240039133A (zh)
CN (1) CN117769805A (zh)
TW (1) TW202308319A (zh)
WO (1) WO2023014460A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881862B2 (en) * 2021-08-17 2024-01-23 Qualcomm Incorporated Mitigation of duty-cycle distortion
US11967358B2 (en) * 2022-05-26 2024-04-23 Micron Technology, Inc. Apparatuses and methods for bias temperature instability mitigation

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU762154A1 (ru) * 1978-11-28 1980-09-07 Aleksandr M Botov Устройство определения временного положения основного максимума периодического сигнала 1
US5583461A (en) * 1994-09-19 1996-12-10 Advanced Micro Devices, Inc. Internal clock signal generation circuit having external clock detection and a selectable internal clock pulse
JPH09252252A (ja) * 1996-03-14 1997-09-22 Sanyo Electric Co Ltd Ｄ／ａ変換器
US5694056A (en) * 1996-04-01 1997-12-02 Xilinx, Inc. Fast pipeline frame full detector
US6275478B1 (en) * 1998-07-10 2001-08-14 Qualcomm Incorporated Methods and apparatuses for fast power control of signals transmitted on a multiple access channel
US6657979B1 (en) * 1999-08-23 2003-12-02 Motorola, Inc. Reduced power consumption multiplexer using self-decoding power down logic
JP3923715B2 (ja) * 2000-09-29 2007-06-06 株式会社東芝 メモリカード
US6864726B2 (en) * 2003-06-17 2005-03-08 Intel Corporation Output signal control from a DAC-driven amplifier-based driver
KR101136036B1 (ko) * 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
JP2005208259A (ja) * 2004-01-21 2005-08-04 Optrex Corp 有機ｅｌディスプレイ装置の駆動装置および駆動方法
US7760749B2 (en) * 2007-01-11 2010-07-20 Via Technologies, Inc. Apparatus and method for deskewing 1000 BASE-T Ethernet physical layer signals
DE102007006385B4 (de) * 2007-02-08 2019-02-14 Infineon Technologies Ag Eine Schaltkreis-Anordnung, ein Prozessor mit einer Schaltkreis-Anordnung, ein elektrisches Gerät und ein Verfahren zum Betreiben einer Schaltkreis-Anordnung
US7839194B2 (en) * 2007-11-21 2010-11-23 Rambus Inc. Clock circuitry for generating multiple clocks with time-multiplexed duty cycle adjustment
JP2012222497A (ja) * 2011-04-06 2012-11-12 Renesas Electronics Corp 受信回路及びエラー検出方法
KR101851614B1 (ko) * 2011-12-12 2018-06-12 삼성전자주식회사 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템
JP2014093682A (ja) * 2012-11-05 2014-05-19 Denso Corp 通信システム
JP6032082B2 (ja) * 2013-03-25 2016-11-24 富士通株式会社 受信回路及び半導体集積回路
US9071235B2 (en) * 2013-10-18 2015-06-30 Micron Technology, Inc. Apparatuses and methods for changing signal path delay of a signal path responsive to changes in power
US9500700B1 (en) * 2013-11-15 2016-11-22 Xilinx, Inc. Circuits for and methods of testing the operation of an input/output port
US9401223B2 (en) * 2014-05-09 2016-07-26 Oracle International Corporation At-speed test of memory arrays using scan
US9966960B2 (en) * 2014-12-17 2018-05-08 Silicon Laboratories Inc. Configurable logic circuit including dynamic lookup table
CN104639042B (zh) * 2014-12-24 2017-11-17 聚辰半导体(上海)有限公司 低功耗可调倍频器
US9606604B1 (en) * 2015-11-25 2017-03-28 Globalfoundries Inc. Energy efficient high-speed link and method to maximize energy savings on the energy efficient high-speed link
JP6639348B2 (ja) * 2016-07-20 2020-02-05 シナプティクス・ジャパン合同会社 表示制御デバイス及び表示パネルモジュール
US10110229B1 (en) * 2017-06-06 2018-10-23 Intel Corporation Aging-resistant signal path circuitry
US10878879B2 (en) * 2017-06-21 2020-12-29 Mediatek Inc. Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window
TWI739269B (zh) * 2020-01-08 2021-09-11 瑞昱半導體股份有限公司 適應信號輸入模態的信號接收裝置及其信號處理方法

Also Published As

Publication number Publication date
JP2024531904A (ja) 2024-09-03
TW202308319A (zh) 2023-02-16
EP4381603A1 (en) 2024-06-12
US20230038670A1 (en) 2023-02-09
WO2023014460A1 (en) 2023-02-09
US11971741B2 (en) 2024-04-30
KR20240039133A (ko) 2024-03-26

Similar Documents

Publication Publication Date Title
US7489172B2 (en) DLL driver control circuit
US6812799B2 (en) Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
US7292500B2 (en) Reducing read data strobe latency in a memory system
US8427892B2 (en) Write strobe generation for a memory interface controller
CN117769805A (zh) 老化减轻
US7983106B2 (en) Voltage stabilization circuit and semiconductor memory apparatus using the same
US8928371B2 (en) Deserializers
KR100883140B1 (ko) 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법
US9214200B2 (en) Methods and apparatus for transmitting data in a phase modulated signal derived from early and late timing signals
CN112017707A (zh) 时钟发生电路及包括其的存储器件
US7652939B2 (en) Semiconductor memory device and method for driving the same
US7405995B2 (en) Semiconductor storage device
US7178048B2 (en) System and method for signal synchronization based on plural clock signals
US7392406B2 (en) Circuit and method for generating clock signals for clocking digital signal processor and memory
WO2008048835A1 (en) Read-data stage circuitry for ddr-sdram memory controller
US8176352B2 (en) Clock domain data transfer device and methods thereof
US7242636B2 (en) Clock control circuit and semiconductor memory device including the same and input operation method of semiconductor memory device
KR100968444B1 (ko) 데이터 출력 인에이블 신호 생성 회로 및 그를 구비하는반도체 메모리 장치
US20090129196A1 (en) Semiconductor integrated circuit
KR100924356B1 (ko) 커맨드 디코더 및 커맨드 신호 생성회로
JP2000163959A (ja) 半導体記憶装置
US7786814B2 (en) Method and apparatus for deriving an integrated circuit (IC) clock with a frequency offset from an IC system clock
US7705651B2 (en) Delay circuit of semiconductor memory apparatus
KR100853465B1 (ko) 내부리드신호 생성회로와 이를 포함하는 반도체 메모리장치
KR101215647B1 (ko) 반도체메모리장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination