CN117766655A - 高效率半导体发光器件及其制备方法 - Google Patents

Abstract

本发明公开了一种高效率半导体发光器件及其制备方法。高效率半导体发光器件包括外延结构以及与外延结构配合的第一电极和第二电极，外延结构包括沿器件的纵向依次层叠设置的第一掺杂半导体层、有源区、第二掺杂半导体层，第一掺杂半导体层具有第一注入区，第一电极与第一注入区电连接，第二掺杂半导体层具有第二注入区，第二电极与第二注入区电连接，第一注入区和第二注入区之间形成有载流子传输区，第一注入区、第二注入区的面积小于高效率半导体发光器件的台面面积。本发明使空穴和电子的传输路径远离外延片/台面的刻蚀侧壁，从而空穴和电子避免被侧壁捕获而发生非辐射复合，进而提高了器件的内量子效率。

Description

高效率半导体发光器件及其制备方法

技术领域

本发明特别涉及一种高效率半导体发光器件及其制备方法，属于半导体光电技术领域。

背景技术

III-V族氮化物半导体Micro-LED是指比Mini-LED还要微小的LED器件，其尺寸通常在50μm以下，具有尺寸小、亮度高、调制速率快等优点，在高分辨显示、无透镜显微镜、超高分辨显微镜、光学镊子、光神经接口、无掩膜光刻和可见光通信等众多领域具有重要应用前景，因此受到了广泛关注。

然而，在制造Micro-LED时，由于常规GaN基材料为Ga面，化学稳定性非常好，很难腐蚀，因此常规LED台面主要采用干法刻蚀制备。而干法刻蚀会在LED侧壁产生空位、悬挂键等表面态缺陷，不仅会作为非辐射复合中心，严重影响Micro-LED外量子效率；还会作为漏电通道影响器件可靠性。这种影响在大尺寸LED中同样存在，然而由于大尺寸LED周长和面积比值很小，因此影响较弱。随着器件尺寸的进一步缩小，到50μm以下的Micro-LED器件中，侧壁干法刻蚀缺陷问题凸显，严重影响了Micro-LED的外量子效率和可靠性。

为了抑制侧壁干法刻蚀缺陷的影响，主流的技术是采用侧壁钝化来修复侧壁缺陷，以减少载流子在侧壁处发生非辐射复合，提高外量子效率。如美国加州大学圣巴巴拉分校S.Nakamura教授团队在Applied Physics Letters 116，251104(2020)论文中报道了该技术路线。然而侧壁钝化等技术无法完全修复侧壁的刻蚀损伤，因此侧壁刻蚀损伤引起的非辐射复合依然存在，影响着Micro-LED的内量子效率和外量子效率。还有一些学者提出通过控制p侧空穴的输入路径方法来使空穴远离侧壁从而减少侧壁缺陷引起的非辐射复合，这种方法可以抑制p型层侧壁引起的非辐射复合，而无法抑制n型层中电子扩散到器件侧壁发生非辐射复合。事实上，在常规Micro-LED中，n型层厚度(＞1μm)远大于p型层(～0.1μm)，且电子迁移率(200-1000cm²/Vs)远高于空穴迁移率(≤10cm²/Vs)，因此n型层侧壁电子的非辐射复合才是Micro-LED效率降低的主要原因。

发明内容

本发明的主要目的在于提供一种高效率半导体发光器件及其制备方法，特别是一种高外量子效率垂直结构III-V族氮化物半导体Micro-LED器件及其制备方法，从而克服现有技术中的不足。

为实现前述发明目的，本发明采用的技术方案包括：

本发明一方面提供了一种高效率半导体发光器件，包括外延结构以及与外延结构配合的第一电极和第二电极，所述外延结构包括沿器件的纵向依次层叠设置的第一掺杂半导体层、有源区、第二掺杂半导体层；

所述第一掺杂半导体层具有第一注入区，所述第一电极与所述第一注入区电连接，所述第二掺杂半导体层具有第二注入区，所述第二电极与所述第二注入区电连接，所述第一注入区和所述第二注入区之间形成有载流子传输区；

在器件的纵向上，所述第一注入区具有第一正投影、所述第二注入区具有第二正投影，所述外延结构具有第三正投影，所述第三正投影的面积大于第一正投影、所述第二正投影中任一者的面积。

进一步的，所述第一正投影的面积大于所述第二正投影的面积。

进一步的，所述第一正投影和所述第二正投影至少部分重合。

进一步的，所述第一正投影完全包含所述第二正投影，即所述第二正投影位于所述第一投影内。

进一步的，在器件的横向上，所述第一注入区、所述第二注入区与所述外延结构的侧壁之间具有间隙。

进一步的，所述第一正投影的面积与所述第三正投影的面积的比值0.1-1(包含端值0.1，而不包含端值1)，优选为0.6-0.8。

进一步的，所述第二正投影的面积与所述第三正投影的面积的比值0.1-1(包含端值0.1，而不包含端值1)，优选为0.6-0.8。

以边长30μm的正方形Micro-LED为例，控制第一正投影、第二正投影的面积与所述第三正投影的面积的比值0.6-0.8，即可以保证第一正投影、所述第二正投影区边长比第三正投影小3-7μm，从而可以有效地防止载流子扩散到Micro-LED发生非辐射复合从而降低器件效率，同时还可以保证足够大的器件发光区从而实现更高的发光效率。

进一步的，在器件的横向上，所述第三正投影与所述第一正投影、所述第二正投影中任一者的长度和/或宽度的差值为5-10μm。当第一/二正投影与第三正投影的比值太大时，器件发光区离边缘太近载流子容易扩散到边缘非辐射复合中心，从而影响器件发光效率。当比值太小，器件的发光区面积太小导致输出光功率有限，其他选值也是类似的情况。

进一步的，所述第一正投影与所述第二正投影的面积之比为0.1-1(包含端值0.1，而不包含端值1)，优选为0.7-0.95。

进一步的，在器件的横向上，所述第一正投影和所述第二正投影的长度和/或宽度的差值为2-5μm。通常空穴迁移率要远小于电子迁移率，因此设置第一掺杂半导体层的第一注入区(可以理解为第一注入区的横向截面面积或第一注入区对应的第一正投影(可以理解为第一正投影区域))大于第二掺杂半导体层的第二注入区(大的区域靠电子扩散来解决，同时避免电子扩散能力强而扩散到边缘区域发生非辐射复合)。根据文献调研结果，常规Micro-LED结构，通过控制外延层厚度，可以将电子扩散距离控制为比空穴扩散距离大约1-2μm，因此第一正投影和所述第二正投影的长度和/或宽度的差值为2-5μμm。

进一步的，在器件的横向上，所述第一注入区、所述第二注入区与所述外延结构的侧壁之间的间隙宽度为5-10μm。

进一步的，所述第二掺杂半导体层与所述第二注入区对应的表面还具有粗化结构。

进一步的，所述粗化结构是由所述第二掺杂半导体层的表面经刻蚀加工处理形成的。

进一步的，所述第一掺杂半导体层为p型半导体层，所述第二掺杂半导体层为n型半导体层。

进一步的，所述高效率半导体发光器件还包括反射镜，所述反射镜沿器件的纵向设置在所述第一电极上，且与所述第一电极结合形成复合结构。

进一步的，所述反射镜包括布拉格反射镜。

进一步的，所述外延结构的侧壁还覆设有绝缘介质层。

进一步的，所述高效率半导体发光器件包括Micro-LED。

本发明另一方面还提供了一种高效率半导体发光器件的制备方法，包括：

提供外延结构，所述外延结构包括沿器件的纵向依次层叠设置的第一掺杂半导体层、有源区和第二掺杂半导体层；

对所述第一掺杂半导体层的第一表面进行加工处理，以使所述第一表面的第一区域能够与第一电极形成欧姆接触，而第二区域无法与第一电极形成欧姆接触，所述第二区域环绕所述第一区域设置，所述第一表面位于背对第二掺杂半导体层的一侧；

对所述第二掺杂半导体层的第二表面进行加工处理，以使所述第二表面的第三区域能够与第二电极形成欧姆接触，而第四区域无法与第二电极形成欧姆接触，所述第四区域环绕所述第三区域设置，所述第二表面位于背对第一掺杂半导体层的一侧，所述第一区域与所述第三区域之间形成载流子传输区；

制作与所述外延结构匹配的第一电极、第二电极，所述第一电极与所述第一掺杂半导体层的第一区域电连接，所述第二电极与所述第二掺杂半导体层的第三区域电连接。

进一步的，所述第一掺杂半导体层靠近所述第一表面的表层具有第一欧姆接触层，所述第一欧姆接触层能够与所述第一电极形成欧姆接触，所述的制备方法具体包括：破坏位于所述第二区域的第一欧姆接触层，而保留位于所述第一区域的第一欧姆接触层，或者，除去位于所述第二区域的第一欧姆接触层，而保留位于所述第一区域的第一欧姆接触层。

更进一步的，所述的制备方法包括：将所述位于所述第二区域的所述第一欧姆接触层氧化而使位于所述第二区域的所述第一欧姆接触层被破坏。

进一步的，所述的制备方法包括：采用刻蚀的方式除去位于所述第二区域的所述第一欧姆接触层。

进一步的，所述第二掺杂半导体层靠近所述第二表面的表层具有第二欧姆接触层，所述第二欧姆接触层能够与所述第二电极形成欧姆接触，所述的制备方法具体包括：破坏位于所述第四区域的第二欧姆接触层，而保留位于所述第三区域的第二欧姆接触层，或者，除去位于所述第四区域的第二欧姆接触层，而保留位于所述第三区域的第二欧姆接触层；

更进一步的，所述的制备方法包括：将所述位于所述第四区域的所述第二欧姆接触层氧化而使位于所述第四区域的所述第二欧姆接触层被破坏。

更进一步的，所述的制备方法包括：采用刻蚀的方式除去位于所述第四区域的所述第二欧姆接触层。

进一步的，所述第一区域的面积与所述外延结构的横向截面的面积的比值为0.1-1(包含端值0.1，而不包含端值1)，优选为0.6-0.8。

进一步的，所述第三区域的面积与所述外延结构的横向截面的面积的比值为0.1-1(包含端值0.1，而不包含端值1)，优选为0.6-0.8。

进一步的，所述外延结构的横向截面与所述第一区域、所述第二区域中任一者的长度和/或宽度的差值为5-10μm。

进一步的，所述第一区域的面积大于所述第三区域的面积。

进一步的，所述第三区域的面积与所述第一区域的面积的比值为0.1-1(包含端值0.1，而不包含端值1)，优选为0.7-0.95。

进一步的，在器件的横向上，所述第三区域与所述第一区域的长度和/或宽度的差值为2-5μm。

进一步的，在器件的横向上，所述第二区域、所述第四区域的宽度为5-10μm。

在一些较为具体的实施方案中，所述的制备方法还包括：对所述第二掺杂半导体层的第二表面进行粗化处理。

进一步的，所述粗化处理的方式包括刻蚀或腐蚀。

在一些较为具体的实施方案中，所述的制备方法还包括：制作反射镜，所述反射镜沿器件的纵向设置在所述第一电极上，且与所述第一电极结合形成复合结构。

进一步的，所述反射镜包括布拉格反射镜；

在一些较为具体的实施方案中，所述的制备方法，还包括：在所述外延结构的侧壁形成绝缘介质层。

与现有技术相比，本发明提供的一种高效率半导体发光器件及其制备方法，通过控制p、n型欧姆接触区(即前述第一欧姆接触层、第二欧姆接触层)的尺寸大小来控制载流子的传输路径，同时设置n型欧姆接触区(即第二欧姆接触层)尺寸小于p型欧姆接触区(即第一欧姆接触层)尺寸，来进一步规避厚度较厚且扩散非常严重的n型区侧壁的非辐射复合，同时保证n型区电子与p型区空穴的有效复合。这种方法可以更好地使空穴和电子的传输路径远离外延片/台面的刻蚀侧壁，从而空穴和电子(尤其是电子)避免被侧壁捕获而发生非辐射复合，进而提高了器件的内量子效率和发光效率。同时，本发明通过对氮面n型半导体层的表面进行粗化，结合高反射率的P型欧姆接触电极与布拉格反射镜的复合结构来提高器件的取光效率，最终提高了Micro-LED的外量子效率。

附图说明

图1是本发明一典型实施案例中形成的半导体发光器件的外延片的结构示意图；

图2是本发明一典型实施案例中对第一掺杂半导体层进行图形化处理后的结构示意图；

图3是本发明一典型实施案例中在第一掺杂半导体层表面形成由第一电极与反射镜形成的复合结构后的结构示意图；

图4是本发明一典型实施案例中将外延片倒置键合在支撑片上的结构示意图；

图5是本发明一典型实施案例中将外延片的衬底和缓冲层除去后的结构示意图；

图6是本发明一典型实施案例中对外延片的第二掺杂半导体层的表面进行粗化处理后的结构示意图；

图7是本发明一典型实施案例中对外延片进行横向刻蚀以及在外延片的侧壁形成绝缘介质层后的结构示意图；

图8是本发明一典型实施案例中对外延片的第二掺杂半导体层进行图形化处理后的结构示意图；

图9是本发明一典型实施案例中形成的一种高效率半导体发光器件的结构示意图；

图10是本发明实施例1中三种GaN基蓝光(450nm)Micro-LED的测试曲线；

图11是本发明实施例2中三种AlGaN基紫外(385nm)Micro-LED的测试曲线。

具体实施方式

鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明所采用的干法刻蚀、湿法腐蚀、光刻金属沉积、半导体外延生长等工艺/设备均是本领域技术人员已知的。

本发明提供了一种具有高量子效率的高效率半导体发光器件及其制备方法，以克服现有技术的不足。本发明通过控制p、n型欧姆接触区的大小来控制载流子的传输路径，使空穴和电子的传输路径远离刻蚀侧壁，避免被侧壁缺陷捕获发生非辐射复合，进而增加器件内量子效率。同时通过对氮面n-GaN材料表面进行粗化，结合高反射率的P面金属电极或透明电极与布拉格反射镜的复合结构来提高取光效率，最终提高Micro-LED的外量子效率和发光效率。

在一较为具体的实施方案中，一种高效率半导体发光器件的制备方法，可以包括如下步骤：

1)提供半导体发光器件的外延片，如图1所示，半导体发光器件可以是Micro-LED。

具体的，外延片包括沿器件的纵向依次层叠设置的衬底410、(成核层，可以理解的，成核层是可选的)、缓冲层420、第二掺杂半导体层230、有源层220和第一掺杂半导体层210。

具体的，衬底410的材质可以是GaN、AlN、InGaN、A1GaN、AlInGaN、蓝宝石、SiC、Si、玻璃中的任意一种或两种以上的组合。

具体的，缓冲层420和成核层的材质均是III-V族氮化物，例如，GaN、AlGaN、A1N等。

具体的，第一掺杂半导体层210为p型半导体层，p型半导体层背对有源区220的表层为p型欧姆接触层(即前述第一接触层，也可以称之为第一接触区或p型欧姆接触区下同)。更具体的，p型半导体层可以包括依次层叠设置在有源区220上的p型电子阻挡层、p型限制层和p型欧姆接触层，p型电子阻挡层、p型限制层和p型接触层的材质均可以是III-V族氮化物，例如，p型电子阻挡层可以是Mg掺杂p-AlGaN电子阻挡层，p型限制层可以是Mg掺杂p-GaN层，p型欧姆接触层可以是Mg掺杂p++-GaN欧姆接触层。

具体的，有源区220的材质可以是III-V族氮化物，例如，有源区220可以是InGaN/GaN多量子阱(MQW)有源区等。

具体的，第二掺杂半导体层230可以是n型半导体层，n型半导体层背对有源区220的表层为n型欧姆接触层(即前述第二接触层，下同)，n型半导体层的材质可以是III-V族氮化物，示例性的，n型半导体层的材质可以是GaN、AlGaN等。

2)对外延片进行退火处理，以使Mg受主激活形成自由空穴。

具体的，可以先采用有机和/或无机清洗方式对外延片进行清洗，以去除外延片表面的有机和/或无机杂质，之后进行退火处理，退火处理的温度、时间等可以采用本领域技术人员已知的工艺进行。

3)至少对第一掺杂半导体层210的p型欧姆接触层211进行图形化处理，以控制空穴传输路径，如图2所示。

具体的，可以利用光刻、刻蚀或氧化工艺破坏位于第一掺杂半导体层210的第一表面(第一掺杂半导体层210背对有源区的一侧表面)的第二区域的p型欧姆接触层211，而保留位于第一区域的p型欧姆接触层211，第二区域环绕第一区域设置，第一区域对应第一注入区(即空穴注入区)。

具体的，可以通过刻蚀的方式除去位于第二区域的p型欧姆接触层211，或者，可以通过氧化等方式破坏位于第二区域的p型欧姆接触层211，以使位于第二区域的p型欧姆接触层211无法与第一电极(即p型欧姆接触电极或p面欧姆接触电极，下同)形成欧姆接触，第一电极仅能够与位于第一区域的p型欧姆接触层211形成欧姆接触，从而实现对空穴传输路径的调控。

4)在第一掺杂半导体层210的第一表面形成由第一电极250与布拉格反射镜300形成的复合结构，如图3所示。

具体的，依次在第一掺杂半导体层210的第一表面制作依次层叠设置的第一电极250、布拉格反射镜300，第一电极250与第一掺杂半导体层210的第一区域的p型欧姆接触层211形成欧姆接触，第一电极与布拉格反射镜形成的复合结构，不仅能够与第一掺杂半导体层210形成好的欧姆接触，同时还兼顾高光学反射率。

具体的，第一电极250为欧姆接触金属电极或透明电极，第一电极250的材质可以是Ni、Ti、Pd、Pt、Au、Al、Ag、TiN、ITO、IGZO、石墨烯、碳纳米管等材料中的任意一种或两种以上的组合。布拉格反射镜包括高反射率布拉格反射镜材料，高反射率布拉格反射镜材料包括Si、Sio₂、SiN_x、TiO₂、ZrO₂、AlN、Al₂O₃、Ta₂O₅、HfO₂、HfSiO₄、AlON中的任意一种或两种以上的组合。

5)将外延片倒置键合在支撑片110上，使第一掺杂半导体层210朝向支撑片110，如图4所示。

具体的，在外延片表面沉积键合材料，键合材料连续覆设在由第一电极250与布拉格反射镜300形成的复合结构的表面，形成键合层120，再将键合层120与支撑片110层叠设置，并使外延片与支撑片110键合固定。

具体的，键合材料可以为导热导电的AuSn、NiSn、AuAu、NiGe、InAu中的任意一种或两种以上的组合，支撑片110可以是具有高导热率的硅衬底、铜支撑片、钼铜支撑片、钼支撑片或陶瓷基板等。

6)除去衬底110和缓冲层120，露出第二掺杂半导体层230的第二表面(具体是III-V族氮化物的面，即氮面)，如图5所示。

具体的，可以采用减薄、研磨、激光剥离、干法刻蚀或湿法腐蚀等方法去除衬底和缓冲层，直至露出第二掺杂半导体层230。

7)对第二掺杂半导体层230的第二表面进行粗化处理，形成粗化结构，如图6所示。

具体的，可以通过光刻与刻蚀或湿法腐蚀的方式对第二掺杂半导体层230的第二表面进行粗化处理，需要说明的是，粗化结构主要形成在第二掺杂半导体层230的n型欧姆接触层240的表面，n型欧姆接触层240的厚度为5-3000nm。

8)沿器件的横向对外延片进行刻蚀或腐蚀，以将外延片的横向尺寸控制在指定大小，形成器件的台面(即Micro-LED的台面)，并在外延片的侧壁形成绝缘介质膜，以钝化器件/外延片的侧壁，如图7所示。

具体的，可以采用光刻、干法刻蚀或湿法腐蚀等方法沿器件的横向对外延片进行刻蚀或腐蚀，以将外延片的横向尺寸控制在选定范围内，且使第一区域的面积(即p型欧姆接触层211沿器件的纵向形成的正投影的面积或第一注入区的面积)小于外延片沿器件的横向形成的截面的面积(即外延片沿器件的纵向形成的正投影的面积或台面的面积)；更具体的，第一区域的面积与外延片的横向截面的面积的比值为0.1-1，优选为0.6-0.8；需要说明的是，外延片沿器件的纵向形成的正投影的面积也可以理解为器件的台面的面积。

9)对第二掺杂半导体层230的第二表面进行图形化处理，以使所述第二表面的第三区域241能够与第二电极形成欧姆接触，而第四区域242无法与第二电极形成欧姆接触，所述第四区域242环绕所述第三区域241设置，第一掺杂半导体层210的第一区域与所述第二掺杂半导体层230的第三区域之间形成载流子传输区(即载流子传输路径)，第三区域对应第二注入区(即电子注入区)，如图8所示。

具体的，第三区域的面积小于第一区域的面积小于外延片的横向截面的面积，具体的，所述第三区域的面积与所述外延结构的横向截面的面积的比值为0.1-1，优选为0.6-0.8，所述第三区域的面积与所述第一区域的面积的比值为0.1-1，优选为0.7-0.95。

具体的，可以采用光刻、刻蚀或氧化工艺第二掺杂半导体层230的第二表面进行图形化处理，以控制载流子传输区的面积。更具体的，可以参考步骤3)对第二掺杂半导体层230的第二表面进行图形化处理。

10)第二掺杂半导体层230的第二表面形成第二电极260，第二电极260与第二掺杂半导体层230的第三区域的n型欧姆接触层电连接。

具体的，可以采用光刻和沉积工艺，在第二掺杂半导体层230的第二表面依次沉积形成层叠的图形化的透明导电欧姆接触金属261和连接金属262，如图10所示。

具体的，本发明所采用的湿法腐蚀试剂刻蚀为KOH、NaOH、TMAH等碱性溶液，或者，H₃PO₄、HF、HCl、H₂SO₄、HNO₃等酸性溶液中的任意一种或两种以上的组合。

本发明提供的一种高效率半导体发光器件的台面尺寸比P侧的空穴注入区和n侧的电子注入区面积大，使电子和空穴远离高效率半导体发光器件的刻蚀侧壁，避免空穴和电子被侧壁捕获而发生非辐射复合，作为优选的方案，Micro-LED器件的台面长、宽尺寸均比P侧的空穴注入区和n侧的电子注入区大10μm左右，作为更优选的方案，n侧的电子注入区的长、宽尺寸比P侧的空穴注入区小5μm。

实施例1：制作GaN基蓝光(450nm)Micro-LED。

S1：采用金属有机化学气相沉积设备生长GaN基Micro-LED外延片。

GaN基Micro-LED外延片(下文简称外延片)包括依次层叠设置的Si(111)衬底、200nm厚的A1N成核层、600nm厚的AlGaN缓冲层、800nm厚的非故意掺杂GaN层、3000nm厚的Si掺杂n-GaN欧姆接触层、110nm厚的InGaN/GaN多量子阱有源区(MQW)、25nm厚的Mg掺杂p-AlGaN电子阻挡层、70nm厚的Mg掺杂p-GaN层、10nm厚的Mg掺杂p⁺⁺-GaN欧姆接触层。

S2：采用丙酮、酒精、盐酸和去离子水等清洗外延片，并利用快速退火炉在N₂气氛、550℃条件下退火3分钟，以激活被氢离子钝化的Mg受主，形成高空穴浓度p型层。

S3：采用光刻与氧化工艺，对p⁺⁺-GaN欧姆接触层电流注入窗口区外围的区域(即第二区域)进行氧化，氧化会破坏表面p⁺⁺-GaN欧姆接触层，从而无法形成p型欧姆接触，而未被氧化的p⁺⁺-GaN欧姆接触层可以形成较好的欧姆接触，从而控制空穴传输路径/空穴注入区的面积，其中三种器件的电流注入窗口区(与第一区域相对应，且轮廓面积相同，下同)面积分别为30×30μm²、25×25μm²和25×25μm²，即空穴注入区。

S4：采用电子束蒸发的方式在p⁺⁺-GaN欧姆接触层所在的外延片表面沉积ITO形成p型欧姆接触电极，ITO的沉积厚度为230nm，以使ITO与p⁺⁺-GaN欧姆接触层形成较好的欧姆接触；然后采用光刻和电子束蒸发等方法在ITO上沉积高反射率的DBR材料，实现高光学反射率，其中DBR材料由10对TiO₂/SiO₂组成，每一TiO₂层的厚度约为40nm，每一SiO₂层的厚度约为73nm。

S5：在外延片靠近p⁺⁺-GaN欧姆接触层的表面沉积键合材料Ti/Ni/Sn，然后将外延片倒置键合在高热导率铜支撑片上，且使GaN基Micro-LED外延片的p型欧姆接触电极朝下与支撑片键合在一起。

S6：采用减薄、研磨、激光剥离、干法刻蚀或湿法腐蚀等方法，去除Si衬底和AlGaN缓冲层，露出n-GaN欧姆接触层表面。

S7：对n-GaN欧姆接触层的进行光刻、刻蚀或湿法腐蚀，以粗化表面。

S8：采用光刻、干法刻蚀或湿法腐蚀等方法将外延片的台面面积均调节至30×30μm²，并在台面的侧壁依次沉积形成层叠设置的AlN和SiO₂，形成绝缘介质层，以钝化外延片的侧壁。

S9：利用光刻、刻蚀或氧化工艺对面n-GaN欧姆接触层进行图形化，将三种器件的n-GaN欧姆接触层的有效面积分别控制为30×30μm²、25×25μm²和22×22μm²，即外延片内的电子传输路径/电子注入区/第三区域的横向截面面积为上述尺寸。

S10：采用光刻和沉积工艺，在面n-GaN欧姆接触层上沉积图形化的透明导电欧姆接触ITO和连接金属Ti/Au，形成n型欧姆接触电极。

实施例1中的GaN基蓝光(450nm)Micro-LED的测试曲线如图10所示，图中器件AA-空穴注入区BB-电子注入区CCμm分别表示器件台面长宽AAμm，空穴注入区长宽BBμm，电子注入区面积CCμm。

实施例2：制作AlGaN基紫外(385nm)Micro-LED。

S1：采用金属有机化学气相沉积设备生长AlGaN基385nm近紫外Micro-LED外延片。

AlGaN基385nm近紫外Micro-LED外延片包括依次层叠设置的蓝宝石衬底、1000nm厚的非故意掺杂GaN层、2400nm厚的Si掺杂n-AlGaN欧姆接触层、90nm厚的InGaN/AlGaN多量子阱有源区(MQW)、35nm厚的Mg掺杂p-AlGaN电子阻挡层、90nm厚的Mg掺杂p-AlGaN层、10nm厚的Mg掺杂p⁺⁺-AlGaN欧姆接触层。

S2：采用丙酮、异丙醇、氢氟酸和去离子水等清洗外延片，并利用快速退火炉在空气气氛中525℃退火5分钟，以激活被氢离子钝化的Mg受主，形成高空穴浓度p型层。

S3：采用光刻与干法刻蚀工艺，对Mg掺杂p⁺⁺-AlGaN欧姆接触层的电流注入窗口区外围的区域进行刻蚀，刻蚀会破坏Mg掺杂p⁺⁺-AlGaN欧姆接触层，从而使被刻蚀的Mg掺杂p⁺⁺-AlGaN欧姆接触层无法形成p型欧姆接触，而未刻蚀的Mg掺杂p⁺⁺-AlGaN欧姆接触层可以形成较好的欧姆接触，从而控制空穴传输路径/空穴注入区的面积，其中，三种器件的电流注入窗口区的面积分别为17×17μm²，15×15μm²，15×15μm²。

S4：采用电子束蒸发的方式在Mg掺杂p⁺⁺-AlGaN欧姆接触层上沉积金属Ag，形成p型欧姆接触电极，并进行欧姆接触退火，形成好欧姆接触的同时兼顾高光学反射率(金属Ag形成的结构还作为反射镜结构)。

S5：在外延片靠近Mg掺杂p⁺⁺-AlGaN欧姆接触层的表面沉积Cr/Au/Sn作为键合材料，然后将外延片倒置键合在高热导率硅支撑片上，使外延片的p型欧姆接触电极朝下，与支撑片键合在一起。

S6：采用减薄、研磨、激光剥离、干法刻蚀或湿法腐蚀等方法，去除蓝宝石衬底和缓冲层，露出n-AlGaN欧姆接触层表面。

S7：对n-AlGaN欧姆接触层进行光刻、刻蚀或湿法腐蚀，以粗化表面。

S8：采用光刻、干法刻蚀或湿法腐蚀等方法将三种器件台面面积均控制为20×20μm²，并在外延片的侧壁依次沉积Al₂O₃和SiN，形成绝缘介质膜，以钝化外延片的侧壁。

S9：利用光刻、刻蚀或氧化工艺对面n-AlGaN欧姆接触层进行图形化，分别将三种器件的n-AlGaN欧姆接触层的有效面积控制为13×13μm²、13×13μm²和10×10μm²，即外延片内的电子传输路径/电子注入区/第三区域的横向截面面积为上述三个值。

S10：采用光刻和沉积工艺，在面n-AlGaN欧姆接触层上沉积图形化的金属欧姆接触电极Cr/Au，形成n型欧姆接触电极。

实施例2中的AlGaN基近紫外光(385nm)Micro-LED的测试曲线如图11所示，图中器件AA-空穴注入区BB-电子注入区CCμm分别表示器件台面长宽AAμm，空穴注入区长宽BBμm，电子注入区面积CC μm。

本发明提供的一种高效率半导体发光器件及其制备方法，通过控制p、n型欧姆接触区的大小来控制载流子的传输路径，使空穴和电子的传输路径远离外延片/台面的刻蚀侧壁，从而空穴和电子避免被侧壁捕获而发生非辐射复合，进而提高了器件的内量子效率。同时，本发明通过对氮面n型半导体层的表面进行粗化，结合高反射率的P型欧姆接触电极与布拉格反射镜的复合结构来提高器件的取光效率，最终提高了Micro-LED的外量子效率。

本发明提供的一种高效率半导体发光器件的制备方法，通过光刻、刻蚀或氧化等方法破坏电流注入窗口区外围的欧姆接触层的表面状态，从而增加金属与保留的欧姆接触层之间的接触电阻，从而实现对电子或空穴的注入路径的有效控制。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种高效率半导体发光器件，包括外延结构以及与外延结构配合的第一电极和第二电极，所述外延结构包括沿器件的纵向依次层叠设置的第一掺杂半导体层、有源区、第二掺杂半导体层，其特征在于：

所述第一掺杂半导体层具有第一注入区，所述第一电极与所述第一注入区电连接，所述第二掺杂半导体层具有第二注入区，所述第二电极与所述第二注入区电连接，所述第一注入区和所述第二注入区之间形成有载流子传输区；

在器件的纵向上，所述第一注入区具有第一正投影、所述第二注入区具有第二正投影，所述外延结构具有第三正投影，所述第三正投影的面积大于第一正投影、所述第二正投影中任一者的面积。

2.根据权利要求1所述的高效率半导体发光器件，其特征在于：所述第一正投影的面积大于所述第二正投影的面积；

优选的，所述第一正投影和所述第二正投影至少部分重合；

优选的，所述第一正投影完全包含所述第二正投影；

优选的，在器件的横向上，所述第一注入区、所述第二注入区与所述外延结构的侧壁之间具有间隙。

3.根据权利要求1或2所述的高效率半导体发光器件，其特征在于：所述第一正投影的面积与所述第三正投影的面积的比值0.1-1，优选为0.6-0.8；

和/或，所述第二正投影的面积与所述第三正投影的面积的比值0.1-1，优选为0.6-0.8；

优选的，在器件的横向上，所述第三正投影与所述第一正投影、所述第二正投影中任一者的长度和/或宽度的差值为5-10μm；

和/或，所述第二正投影的面积与所述第一正投影的面积的比值为0.1-1，优选为0.7-0.95；

优选的，在器件的横向上，所述第一正投影和所述第二正投影的长度和/或宽度的差值为2-5μm。

4.根据权利要求1所述的高效率半导体发光器件，其特征在于：在器件的横向上，所述第一注入区、所述第二注入区与所述外延结构的侧壁之间的间隙宽度为5-10μm。

5.根据权利要求1所述的高效率半导体发光器件，其特征在于：所述第二掺杂半导体层与所述第二注入区对应的表面还具有粗化结构；优选的，所述粗化结构是由所述第二掺杂半导体层的表面经刻蚀加工处理形成的；

优选的，所述第一掺杂半导体层为p型半导体层，所述第二掺杂半导体层为n型半导体层；

和/或，所述高效率半导体发光器件还包括反射镜，所述反射镜沿器件的纵向设置在所述第一电极上，且与所述第一电极结合形成复合结构；优选的，所述反射镜包括布拉格反射镜。

6.根据权利要求1所述的高效率半导体发光器件，其特征在于：所述外延结构的侧壁还覆设有绝缘介质层；

和/或，所述高效率半导体发光器件包括Micro-LED。

7.一种高效率半导体发光器件的制备方法，其特征在于包括：

提供外延结构，所述外延结构包括沿器件的纵向依次层叠设置的第一掺杂半导体层、有源区和第二掺杂半导体层；

对所述第一掺杂半导体层的第一表面进行加工处理，以使所述第一表面的第一区域能够与第一电极形成欧姆接触，而第二区域无法与第一电极形成欧姆接触，所述第二区域环绕所述第一区域设置，所述第一表面位于背对第二掺杂半导体层的一侧；

对所述第二掺杂半导体层的第二表面进行加工处理，以使所述第二表面的第三区域能够与第二电极形成欧姆接触，而第四区域无法与第二电极形成欧姆接触，所述第四区域环绕所述第三区域设置，所述第二表面位于背对第一掺杂半导体层的一侧，所述第一区域与所述第三区域之间形成载流子传输区；

制作与所述外延结构匹配的第一电极、第二电极，所述第一电极与所述第一掺杂半导体层的第一区域电连接，所述第二电极与所述第二掺杂半导体层的第三区域电连接。

8.根据权利要求7所述的制备方法，其特征在于，所述第一掺杂半导体层靠近所述第一表面的表层具有第一欧姆接触层，所述第一欧姆接触层能够与所述第一电极形成欧姆接触，所述的制备方法具体包括：破坏位于所述第二区域的第一欧姆接触层，而保留位于所述第一区域的第一欧姆接触层，或者，除去位于所述第二区域的第一欧姆接触层，而保留位于所述第一区域的第一欧姆接触层；

优选的，所述的制备方法包括：将所述位于所述第二区域的所述第一欧姆接触层氧化而使位于所述第二区域的所述第一欧姆接触层被破坏；优选的，所述的制备方法包括：采用刻蚀的方式除去位于所述第二区域的所述第一欧姆接触层；

和/或，所述第二掺杂半导体层靠近所述第二表面的表层具有第二欧姆接触层，所述第二欧姆接触层能够与所述第二电极形成欧姆接触，所述的制备方法具体包括：破坏位于所述第四区域的第二欧姆接触层，而保留位于所述第三区域的第二欧姆接触层，或者，除去位于所述第四区域的第二欧姆接触层，而保留位于所述第三区域的第二欧姆接触层；

优选的，所述的制备方法包括：将所述位于所述第四区域的所述第二欧姆接触层氧化而使位于所述第四区域的所述第二欧姆接触层被破坏；优选的，所述的制备方法包括：采用刻蚀的方式除去位于所述第四区域的所述第二欧姆接触层。

9.根据权利要求7或8所述的制备方法，其特征在于：所述第一区域的面积与所述外延结构的横向截面的面积的比值为0.1-1，优选为0.6-0.8；和/或，所述第三区域的面积与所述外延结构的横向截面的面积的比值为0.1-1，优选为0.6-0.8；

和/或，所述外延结构的横向截面与所述第一区域、所述第二区域中任一者的长度和/或宽度的差值为5-10μm；

和/或，所述第一区域的面积大于所述第三区域的面积，优选的，所述第三区域的面积与所述第一区域的面积的比值为0.1-1，优选为0.7-0.95；

优选的，在器件的横向上，所述第三区域与所述第一区域的长度和/或宽度的差值为2-5μm；

和/或，在器件的横向上，所述第二区域、所述第四区域的宽度为5-10μm。

10.根据权利要求7或8所述的制备方法，其特征在于，还包括：对所述第二掺杂半导体层的第二表面进行粗化处理；优选的，所述粗化处理的方式包括刻蚀或腐蚀；

和/或，所述的制备方法包括：制作反射镜，所述反射镜沿器件的纵向设置在所述第一电极上，且与所述第一电极结合形成复合结构；优选的，所述反射镜包括布拉格反射镜；

和/或，所述的制备方法，其特征在于，还包括：在所述外延结构的侧壁形成绝缘介质层。