CN117747573A - 芯片封装结构及其制作方法、电子设备 - Google Patents
芯片封装结构及其制作方法、电子设备 Download PDFInfo
- Publication number
- CN117747573A CN117747573A CN202211118622.5A CN202211118622A CN117747573A CN 117747573 A CN117747573 A CN 117747573A CN 202211118622 A CN202211118622 A CN 202211118622A CN 117747573 A CN117747573 A CN 117747573A
- Authority
- CN
- China
- Prior art keywords
- copper
- layer
- chip
- copper layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 533
- 239000010949 copper Substances 0.000 claims abstract description 466
- 229910052802 copper Inorganic materials 0.000 claims abstract description 448
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 114
- 238000007747 plating Methods 0.000 claims abstract description 99
- 230000004888 barrier function Effects 0.000 claims abstract description 80
- 239000013078 crystal Substances 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 74
- 230000003746 surface roughness Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 8
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种芯片封装结构及其制作方法、电子设备，涉及半导体技术领域，能够降低铜与铜之间的键合温度。该芯片封装结构包括第一芯片、第二芯片、设置在第一芯片上的第一键合结构、设置在第二芯片上的第二键合结构。其中，第一键合结构包括依次设置的第一阻挡层、第一籽晶铜层、第一铜结构，第一阻挡层相对于第一铜结构靠近第一芯片；第一键合结构通过第一铜结构与第二键合结构键合。第一铜结构包括依次设置于第一籽晶铜层上的第一铜层和第二铜层，且第一籽晶铜层与第一铜层接触；第一铜层为电化学镀铜层，第二铜层为物理气相沉积铜层。第一铜结构在远离第一芯片一侧的表面至少包括部分物理气相沉积铜层。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种芯片封装结构及其制作方法、电子设备。
背景技术
3D(dimension)集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而达到节省空间的目的，以适应半导体技术领域的更高需求。在3D IC封装技术中会涉及到芯片与芯片之间的键合，其中，铜-铜直接键合、混合键合等作为3D IC领域中的关键技术，具有很好的发展前景。
对于铜-铜直接键合、混合键合等键合方式而言，在键合过程中会涉及到铜与铜之间的键合连接，该键合连接需要在高温条件下才能实现，但是高温条件会对芯片中的其他器件的电学性能造成不良影响，甚至造成损坏。例如，在高温条件下铜原子扩散，会对芯片内部的逻辑器件、存储器件中的走线结构等造成损坏，从而会出现芯片电性和可靠性等问题，甚至导致芯片失效。因此，铜与铜之间的键合技术的关键挑战之一是如何将键合温度降低。
发明内容
本申请提供一种芯片封装结构及其制作方法、电子设备，能够降低铜与铜之间的键合温度。
本申请提供一种芯片封装结构，包括第一芯片、第二芯片、第一键合结构、第二键合结构。其中，第一键合结构设置在第一芯片上，第二键合结构设置在第二芯片上。第一键合结构包括依次设置的第一阻挡层、第一籽晶铜层、第一铜结构，第一阻挡层相对于第一铜结构靠近第一芯片；第一键合结构通过第一铜结构与第二键合结构键合。第一铜结构包括依次设置于第一籽晶铜层上的第一铜层和第二铜层，且第一籽晶铜层与第一铜层接触；第一铜层为电化学镀铜层，第二铜层为物理气相沉积铜层。第一铜结构在远离第一芯片一侧的表面至少包括部分物理气相沉积铜层。
在本申请实施例提供的芯片封装结构中，采用一种新型的键合结构(即第一键合结构)，该键合结构基于电化学镀铜(electrochemical plating，ECP)工艺和物理气相沉积(physical vapor deposition，PVD)工艺，在第一籽晶铜层表面形成包括电化学镀铜层(ECP Cu)和物理气相沉积铜层(PVD Cu)的第一铜结构，并且保证在该第一铜结构形成的键合面中包括至少部分PVD Cu。由于PVD Cu自身具有高占比的铜(111)晶面，从而提高了第一键合结构的键合面中铜(111)晶面的占比，进而提高了键合面的面扩散系统，降低了键合温度。
在一些可能实现的方式中，上述第一铜结构通过第二铜层与第二键合结构接触，在此情况下，也即物理气相沉积铜层位于键合面，并直接与第二键合结构进行键合。
在一些可能实现的方式中，上述第一铜层在远离第一芯片一侧的表面具有第一凹陷部，第二铜层覆盖在第一铜层远离第一芯片一侧的表面。在此情况下，第一铜结构包括依次设置在第一籽晶铜层表面的电化学镀铜层和物理气相沉积铜层，并通过该物理气相沉积铜层与第二键合结构进行键合。
在一些可能实现的方式中，第一铜层在远离第一芯片一侧的表面具有第一凹陷部；第一铜结构还包括中间阻挡层，中间阻挡层位于第一铜层和第二铜层之间。在此情况下，第一铜结构包括依次设置在第一籽晶铜层表面的电化学镀铜层、中间阻挡层、物理气相沉积铜层，并通过该物理气相沉积铜层与第二键合结构进行键合；同时中间阻挡层的设置能够降低电化学镀铜层(即第一铜层)中的晶相结构对物理气相沉积层(即第二铜层)的晶相产生影响，从而能够保证第二铜层中铜(111)晶面的高占比。
在一些可能实现的方式中，上述第二铜层的厚度在5nm～70nm的范围内。在此情况下，采用化学机械平坦化(chemical mechanical planarization，CMP)工艺可以在第一电化学镀铜层的表面形成第一凹陷部，简化了制作工艺，同时也避免了因物理气相沉积层过厚导致的成本高的问题。
在一些可能实现的方式中，第一铜结构还包括：位于第二铜层远离第一芯片一侧、依次交替设置的多个第三铜层和多个第四铜层。第三铜层为电化学镀铜层，第四铜层为物理气相沉积铜层。其中，多个第三铜层和多个第四铜层中，与第二铜层接触的膜层为第三铜层，最远离第一芯片的膜层为第四铜层。
在一些可能实现的方式中，第三铜层的厚度小于或等于在此情况下，能够避免电化学镀铜层(即第三铜层)发生严重的晶相丢失，保证电化学镀铜层自身具有较高的铜(111)晶相占比。
在一些可能实现的方式中，上述第一籽晶铜层为物理气相沉积铜层。
在一些可能实现的方式中，上述第一阻挡层包括Ta、TaN、TaSiN、TaSi0.10N0.57中的一种或多种。
在一些可能实现的方式中，第一阻挡层的表面粗糙度小于20nm。
在一些可能实现的方式中，第一介质层的表面粗糙度小于1nm。
在一些可能实现的方式中，芯片封装结构还包括第一介质层，第一介质层设置在第一芯片的表面；第一键合结构为设置在第一介质层远离第一芯片的一侧的键合层。也就是说，该芯片封装结构中第一芯片与第二芯片采用铜铜直接键合。
在一些可能实现的方式中，芯片封装结构还包括第一介质层；第一介质层设置在第一芯片的表面，第一介质层上设置有多个第一沟槽；第一键合结构为设置在第一沟槽中的键合触点。也就是说，该芯片封装结构中第一芯片与第二芯片采用混合键合。
在一些可能实现的方式中，第二键合结构包括依次设置的第二阻挡层、第二籽晶铜层、第二铜结构，第二阻挡层相对于第二铜结构靠近第二芯片，第二铜结构与第一铜结构键合。第二铜结构包括依次设置于第二籽晶铜层上的第五铜层和第六铜层，且第五铜层与第二籽晶铜层接触。第五铜层为电化学镀铜层，第六铜层为物理气相沉积铜层。
在一些可能实现的方式中，第二键合结构与第一键合结构具有相同的设置结构。
在一些可能实现的方式中，第二键合结构包括依次设置的第二阻挡层、第二籽晶铜层、第二铜结构；第二阻挡层相对于第二铜结构靠近第二芯片，第二铜结构为电化学镀铜层，且第二铜结构与第一铜结构键合。
本申请实施例还提供一种芯片封装结构的制作方法，包括：提供第一芯片，并在所述第一芯片上依次形成第一阻挡层、第一籽晶铜层。在第一籽晶铜层表面采用物理气相沉积工艺和电化学镀铜工艺制作第一铜结构，以形成第一铜键合结构；其中，第一铜结构在远离第一芯片一侧的表面至少包括部分物理气相沉积铜层。将第一芯片通过第一铜键合结构中的第一铜结构，与第二芯片上的第二铜键合结构进行键合。
本申请实施例提供的芯片封装结构的制作方法，基于电化学镀铜(ECP)工艺和物理气相沉积(PVD)工艺，在第一籽晶铜层表面形成包括第一铜结构，并且保证在该第一铜结构形成的键合面中包括至少部分PVD Cu。由于PVD Cu自身具有高占比的铜(111)晶面，从而提高了第一键合结构的键合面中铜(111)晶面的占比，进而提高了键合面的面扩散系统，降低了键合温度。
在一些可能实现的方式中，上述在第一籽晶铜层表面采用物理气相沉积工艺和电化学镀铜工艺制作第一铜结构，以形成第一铜键合结构，可以包括：在第一籽晶铜层的表面采用电化学镀铜工艺制作第一铜层，并在第一铜层的表面形成第一凹陷部；在第一铜层表面采用物理气相沉积工艺制作第二铜层，以形成第一铜结构。
在一些可能实现的方式中，上述在第一籽晶铜层表面采用物理气相沉积工艺和电化学镀铜工艺制作第一铜结构，以形成第一铜键合结构，可以包括：在第一籽晶铜层的表面采用电化学镀铜工艺制作第一铜层，并在第一铜层的表面形成第一凹陷部；在第一铜层表面制作中间阻挡层，并在中间阻挡层表面采用物理气相沉积工艺制作第二铜层，以形成第一铜结构。
在一些可能实现的方式中，上述在第一籽晶铜层表面采用物理气相沉积工艺和电化学镀铜工艺制作第一铜结构，以形成第一铜键合结构，可以包括：在第一籽晶铜层的表面，采用电化学镀铜工艺和物理气相沉积工艺交替制作多个铜层形成第一铜结构。
在一些可能实现的方式中，上述提供第一芯片，并在第一芯片上依次形成第一阻挡层、第一籽晶铜层，可以包括：提供第一芯片，在第一芯片表面形成第一介质层。在第一介质层表面依次形成第一阻挡层、第一籽晶铜层。
在一些可能实现的方式中，上述提供第一芯片，并在第一芯片上依次形成第一阻挡层、第一籽晶铜层，可以包括：提供第一芯片，在第一芯片表面形成第一介质层，并在第一介质层上形成多个第一沟槽。在第一沟槽中依次形成第一阻挡层、第一籽晶铜层。
本申请实施例还提供一种电子设备，该电子设备包括印刷线路板以及如前述任一种可能实现的方式中提供的芯片封装结构，并且芯片封装结构与印刷线路板电连接。
附图说明
图1为本申请实施例提供的一种芯片封装结构的示意图；
图2为本申请实施例提供的一种芯片封装结构的示意图；
图3为本申请实施例提供的一种键合结构的示意图；
图4为在物理气相沉积铜层上生长电化学镀铜层的晶相结构示意图；
图5为本申请实施例提供的一种铜键合结构的示意图；
图6为本申请实施例提供的一种铜键合结构的示意图；
图7为本申请实施例提供的一种芯片封装结构的制作方式流程图；
图8为本申请实施例提供的一种芯片封装结构的制作过程示意图；
图9为本申请实施例提供的一种芯片封装结构的制作过程示意图；
图10为本申请实施例提供的一种芯片封装结构的制作过程示意图；
图11为本申请实施例提供的一种铜键合结构的示意图；
图12为本申请实施例提供的一种芯片封装结构的制作方式流程图；
图13为本申请实施例提供的一种芯片封装结构的制作过程示意图；
图14为本申请实施例提供的一种铜键合结构的示意图；
图15为本申请实施例提供的一种铜键合结构的示意图；
图16为本申请实施例提供的一种芯片封装结构的制作方式流程图；
图17为本申请实施例提供的一种铜键合结构的示意图；
图18为本申请实施例提供的一种芯片封装结构的制作方式流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书实施例和权利要求书及附图中的术语“第一”、“第二”等仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“安装”、“连接”、“相连”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或者一体地连接；可以是直接连接，也可以是通过中间媒介间接，也可以是两个元件内部的连通。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。“上”、“下”、“左”、“右”等仅用于相对于附图中的部件的方位而言的，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中的部件所放置的方位的变化而相应地发生变化。
本申请实施例提供一种电子设备，该电子设备中包括印刷线路板(printedcircuit board，PCB)以及芯片封装结构；该芯片封装结构设置在印刷线路板(也可以称为电路板)的表面，且该芯片封装结构与印刷线路板电连接。
本申请对于上述电子设备的设置形式不做限制。示意的，该电子设备可以为手机、平板电脑、笔记本、车载电脑、智能手表、智能手环等电子产品。
本申请对于上述芯片封装结构的设置形式不做限定。示意的，该芯片封装结构可以包括处理器、存储器等。
示意的，在本申请中，上述芯片封装结构可以是3D立体封装结构。如图1、图2所示，在该芯片封装结构中可以包括堆叠设置的第一芯片D1与第二芯片D2，第一芯片D1上设置有第一键合结构11，第二芯片D2上设置有第二键合结构12，第一芯片D1和第二芯片D2通过第一键合结构11和第二键合结构12实现键合。第一键合结构11和第二键合结构12的键合面均包括金属铜，在此情况下，第一键合结构11和第二键合结构12之间的键合包括铜与铜之间的连接(下文可简称为铜铜连接)。
可以理解的是，对于键合中的铜铜连接而言，是指在该键合技术中包括金属铜与金属铜之间的键合。对于第一芯片D1与第二芯片D2之间的键合方式而言，该铜铜连接可以是如图1中示意的铜铜直接键合，还可以是如图2中示意的混合键合等，本申请对此不作限制。
当然，在不同的键合方式中，键合结构(11、12)的设置形式可能存在一定的差异。
对于图1中的铜铜直接键合而言，键合结构(11、12)包括铜键合层，在此情况下，第一芯片D1与第二芯片D2通过铜键合层进行键合。
对于图2中的混合键合而言，键合结构(11、12)包括铜键合触点，在此情况下，第一芯片D1与第二芯片D2通过铜键合触点进行键合。
当然，对于混合键合而言，除了铜键合触点之间的键合以外，还可以包括位于铜键合触点侧面的绝缘体与绝缘体之间的键合等，本申请对此不做限制。
还应当理解的是，对于铜与铜之间的键合连接而言，其键合原理是铜晶面的表面扩散，铜晶面的面扩散系统越大，铜与铜之间的键合温度越低。铜的表面可以分为(111)、(110)、(100)三种晶面，而(111)晶面的面扩散系数相较于(110)晶面、(100)晶面大3-4个数量级。因此，通过提高铜表面的(111)晶面的占比，就可以很大程度上降低铜与铜之间的键合温度，缩短键合时间，提高铜与铜之间的互熔效果，进而能够保障芯片的电学性质、可靠性测试结果等。
另外，通过提高铜表面的(111)晶面的占比，铜表面的抗氧化能力、电迁移率、以及抗化学机械平坦化(chemical mechanical planarization，CMP)划伤能力，也能够得到大大增强。
图3为本申请相关技术中提供的一种键合结构的示意图。如图3所示，在本申请的相关技术中，键合结构B包括从下到上(也即沿远离衬底方向上)依次设置的阻挡层1、籽晶铜层2、电化学镀铜层3。其中，籽晶铜层2也可以称为种子层，采用物理气相沉积(physicalvapor deposition，PVD)工艺制作而成；电化学镀铜层3采用电化学镀铜(electrochemicalplating，ECP)工艺制作而成；在该键合结构B中电化学镀铜层3的表面作为键合面进行键合。
图4为在物理气相沉积铜层(PVD Cu)上生长电化学镀铜层(ECP Cu)的晶相结构示意图。参考图4所示，PVD Cu作为籽晶铜层，可以达到90％以上的铜(111)晶面占比，如97％左右。而在PVD Cu的表面自下而上沉积ECP Cu的过程中，随着沉积ECP Cu薄膜厚度的增加，铜(111)晶相由基底取向生长(basis oriented，BR)向自由生长(field oriented，FR)转变，导致铜(111)晶相逐渐丢失。
也就是说，对于图3中的键合结构B而言，通过在籽晶铜层2(PVD Cu)上形成电化学镀铜层3，随着电化学镀铜层3沉积厚度的增大，由于铜(111)晶相丢失，会使得键合结构20的键合面中铜(111)晶面占比很低，进而很难采用较低的键合温度完成键合。
基于此，在本申请实施例提供一种芯片封装结构中，采用一种新型的键合结构，该键合结构包括依次设置的阻挡层和籽晶铜层，并基于ECP工艺和PVD工艺在籽晶铜层表面形成包括电化学镀铜层(ECP Cu)和物理气相沉积铜层(PVD Cu)的铜结构，同时该铜结构形成的键合面中包括至少部分PVD Cu。由于PVD Cu自身具有高占比的铜(111)晶面，从而能够提高键合结构的键合面中铜(111)晶面的占比，进而提高键合面的面扩散系统，降低键合温度。
以下通过具体实施例，对本申请提供的芯片封装结构中采用的新型键合结构进行说明。
实施例一
本实施例一提供一种芯片封装结构，参考图2所示，该芯片封装结构中包括通过第一芯片D1和第二芯片D2，第一芯片D1与第二芯片D2通过混合键合连接。
在本申请中，第一芯片D1可以是晶圆(wafer)，也可以是晶片(die)；同样，第二芯片D2可以是晶圆，也可以是晶片。也就是说，第一芯片D1与第二芯片D2的键合可以是晶圆与晶圆之间的键合，也可以是晶片与晶片之间的键合，还可以是晶片与晶圆之间的键合，本申请对此不作限制。
示意的，参考图5所示，第一芯片D1上设置有第一介质层100，第一介质层100上设置有第一沟槽101，第一沟槽101中设置有第一键合结构11作为铜键合触点。该第一键合结构11包括从下到上依次设置的第一阻挡层21、第一籽晶铜层22、第一铜结构23。第一芯片D1通过第一铜结构23的上表面与第二键合结构12进行键合，也就是说，第一铜结构23的上表面作为第一键合结构11的键合面。
本申请对于上述第一沟槽101的形状不作限制，实际中可以根据需要进行设置即可。例如，在一些可能实现的方式中，如图5所示，第一沟槽101可以为双大马士革结构的沟槽。又例如，在一些可能实现的方式中，第一沟槽101可以为单大马士革结构的沟槽，也即第一沟槽101的横截面呈倒梯形。
以下对第一阻挡层21、第一籽晶铜层22、第一铜结构23的具体设置进行分别说明。
上述第一介质层100的选择，与位于其下方的介质膜层的粘附力以及第一介质层100自身的应力有关；同时第一介质层100的选择还需要考量其表面粗糙度。因此，可以选择合适的材料，在满足第一介质层100的需求的同时，保证第一介质层100的表面粗糙度小于1nm。
示意的，在一些可能实现的方式，形成第一介质层100的材料可以包括SiC:H(氢化碳化硅)、硅碳氮(SiCN)、氧化硅(SixOy)、氮化硅(SixNy)中的一种或多种。
上述第一阻挡层21的设置是为了阻挡第一键合结构11中铜原子向第一介质层100中扩散，避免造成芯片的电性和可靠性等问题。另外，考虑到第一阻挡层21的表面粗糙度会直接影响后续形成的第一籽晶铜层22中铜(111)晶相的占比，因此，可以选择合适的材料，在满足第一阻挡层21的需求的同时，保证第一阻挡层21的表面粗糙度小于20nm。
示意的，在一些可能实现的方式，形成第一阻挡层21的材料可以包括Ta、TaN、TaSiN、TaSi0.10N0.57中的一种或多种；其中，TaN可以包括a-TaN、c-TaN中的至少一种；本申请对此不作限制。
上述第一籽晶铜层22作为种子层，自身具有较高的铜(111)晶面，作为第一阻挡层和后续形成的铜层(ECP Cu)之间的粘附剂，同时用于向后续的铜层提供取向生长基底。
示意的，在一些可能实现的方式中，第一籽晶铜层22可以采用PVD工艺制作而成，也即第一籽晶铜层22可以为物理气相沉积铜层(PVD Cu)。
对于上述第一铜结构23的设置而言：
参考图5所示，在一些可能实现的方式中，第一铜结构23可以包括第一电化学镀铜层a1(也可以称为第一铜层、第一ECP Cu层)和第一物理气相沉积铜层b1(也可以称为第二铜层、第二PVD Cu层)。其中，第一电化学镀铜层a1与第一籽晶铜层22的表面直接接触，并且第一电化学镀铜层a1的上表面(也即远离第一芯片D1一侧的表面)具有第一凹陷部P1。第一物理气相沉积铜层b1覆盖在第一电化学镀铜层a1的上表面，并填充至第一凹陷部P1中。在此情况下，第一物理气相沉积铜层b1直接作为第一键合结构11的部分或全部的键合面，与第二键合结构12进行键合。
相比于图3中键合结构B的键合面为电化学镀铜层(ECP Cu)，铜(111)晶面占比较低而言，本申请实施例一中，基于物理气相沉积铜层(PVD Cu)自身具有较高的铜(111)晶面占比，通过设置第一键合结构11的部分或全部的键合面为物理气相沉积铜层(PVD Cu)，从而提高了键合面中铜(111)晶面的占比，进而提高了键合面的面扩散系统，降低了键合温度。
本申请对于上述第一凹陷部P1的形状、大小等，均不作限制，实际中可以根据需要进行设置。
示意的，参考图5所示，在一些可能实现的方式中，在第一电化学镀铜层a1的上表面整体形成碟形凹陷部(P1)；在此情况下，填充在碟形凹陷部(P1)中的第一物理气相沉积层b1作为近乎全部的键合面。
另外，本申请对于第一物理气相沉积铜层b1的厚度不作限制。
例如，在一些可能实现的方式中，考虑到制作工艺及制作成本，如第一凹陷部P1的制作深度受工艺限制、物理气相沉积层的制作成本高等因素，可以设置第一物理气相沉积层b1的厚度在5nm～70nm的范围内，也即第一物理气相沉积层b1覆盖在第一凹陷部P1最深位置处的厚度在5nm～70nm的范围内。在此情况下，可以采用化学机械平坦化(chemicalmechanical planarization，CMP)工艺在第一电化学镀铜层a1的表面形成第一凹陷部101，简化了制作工艺，同时也避免了因物理气相沉积层过厚导致的成本高的问题。
另外，考虑到在第一铜结构23中，如果第一电化学镀铜层a1厚度较大，其表面的自由生长的晶相结构，会导致第一物理气相沉积层b1中的铜(111)晶面占比下降。因此，如图6所示，在一些可能实现的方式中，可以在第一电化学镀铜层a1与第一物理气相沉积层b1之间设置第一中间阻挡层c1，这样一来，通过该第一中间阻挡层c1的阻挡作用，能够降低第一电化学镀铜层a1中的晶相结构对第一物理气相沉积层b1的晶相产生影响，从而能够保证第一物理气相沉积层b1中铜(111)晶面的高占比。
需要说明的是，参考图1和图2所示，本申请对于设置在第二芯片D2上的第二键合结构12的设置不作限定，实际中可以根据需要来选择设置第二键合结构12。
例如，在一些可能实现的方式中，第一键合结构11可以采用图5或图6中示意的键合结构，第二键合结构12可以采用图3中示意的键合结构B，在此情况下，第二键合结构12包括从下到上依次设置的阻挡层1、籽晶铜层2、电化学镀铜层3。
又例如，在一些可能实现的方式中，第一键合结构11和第二键合结构12可以均采用图5或图6中示意的键合结构。
当然，考虑到第一键合结构11和第二键合结构12之间的键合稳定性，在一些可能实现的方式中，可以设置第一键合结构11和第二键合结构12采用相同的结构。
例如，在一些可能实现的方式中，在第一键合结构11包括从下到上依次设置的第一阻挡层21、第一籽晶铜层22、第一电化学镀铜层a1、第一物理气相沉积铜层b1的情况下(图5)，可以设置第二键合结构12包括第二阻挡层、第二籽晶铜层、第二电化学镀铜层(也可以称为第五铜层)、第二物理气相沉积铜层(也可以称为第六铜层)。其中，第二阻挡层、第二籽晶铜层、第二电化学镀铜层、第二物理气相沉积铜层的设置，与第一阻挡层21、第一籽晶铜层22、第一电化学镀铜层a1、第一物理气相沉积铜层b1的设置基本一致，相关内容可以对应参考前文，此处不再赘述。
又例如，在一些可能实现的方式中，在第一键合结构11包括从下到上依次设置的第一阻挡层21、第一籽晶铜层22、第一电化学镀铜层a1、第一中间阻挡层c1、第一物理气相沉积铜层b1的情况下(图6)，第二键合结构12可以包括从下到上依次设置的第二阻挡层、第二籽晶铜层、第二电化学镀铜层(也可以称为第五铜层)、第二中间阻挡层、第二物理气相沉积铜层(也可以称为第六铜层)。其中，第二阻挡层、第二籽晶铜层、第二电化学镀铜层、第二中间阻挡、第二物理气相沉积铜层的设置，与前述第一阻挡层21、第一籽晶铜层22、第一电化学镀铜层a1、第一中间阻挡c1、第一物理气相沉积铜层b1的设置基本一致，相关内容可以对应参考前文，此处不再赘述。
当然，对于芯片封装结构中第一键合结构11和第二键合结构12之外的其他设置，本申请对此不作限制，实际中可以根据需要进行设置。例如，参考图1和图2所示，位于第一芯片D1上的第一介质层100与位于第二芯片D2上的第二介质层200的材质，可以相同，也可以不同，具体根据实际的需求进行设置即可，本申请对此不作限制。
以下结合芯片封装结构的制作方法，对本实施例一中提供的新型键合结构的制作进行说明。
示意的，本实施例一提供一种芯片封装结构的制作方法，如图7所示，该制作方法包括：
步骤11、参考图8中(a)所示，提供第一芯片D1，在第一芯片D1表面形成第一介质层100，并在第一介质层100上形成多个第一沟槽101。
上述第一芯片D1可以是晶圆、晶片等。第一芯片D1的表面根据需要可以设置需要的膜层，第一芯片D1内部根据需要设置有电子器件及互联走线等。
示意的，在一些可能实现的方式中，上述步骤11可以包括：参考图8中(a)所示，提供第一芯片D1。然后，采用SiC:H材料在第一芯片D1的表面形成第一介质层100。接下来，在第一介质层100上形成双大马士革结构的多个第一沟槽101。
步骤12、参考图8中(b)所示，在第一沟槽101中依次形成第一阻挡层21、第一籽晶铜层22。
示意的，在一些可能实现的方式中，上述步骤12可以包括：参考图8中(b)所示，采用PVD工艺在第一沟槽101中沉积TaSiN形成第一阻挡层21。然后，采用PVD工艺在第一阻挡层21表面形成第一籽晶铜层22。
另外，在一些可能实现的方式中，在采用PVD工艺沉积形成第一籽晶铜层22的过程中，可以采用Cu+/Ar离子束轰击的方式，来减少第一沟槽101的开口位置出现凸出悬挂部分(overhang)，降低后续沉积过程中出现空隙(void)的风险，同时还可以获得更为平整的第一籽晶铜层22。
步骤13、参考图9所示，采用电化学镀铜工艺在第一籽晶铜层22的表面制作第一电化学镀铜层a1，并在第一电化学镀铜层a1的表面形成第一凹陷部；采用物理气相沉积工艺在第一电化学镀铜层a1表面制作第一物理气相沉积铜层b1，以形成第一铜结构23。
示意的，在一些可能实现的方式中，上述步骤13可以包括：参考图9中(a)所示，采用ECP工艺在第一籽晶铜层22的表面制作第一电化学镀铜层a1，并采用化学机械平坦化(CMP)工艺在第一电化学镀铜层a1的表面形成第一凹陷部101。然后，参考图9中(b)、(c)所示，采用PVD工艺，在第一电化学镀铜层a1的表面形成厚度约为5nm～70nm的第一物理气相沉积铜层b1，并通过化学机械平坦化(CMP)工艺对第一物理气相沉积铜层b1进行研磨露出第一介质层100；在此情况下，第一电化学镀铜层a1和第一物理气相沉积铜层b1形成第一铜结构23。
当然，对于图6中包括第一中间阻挡层c1的第一铜结构23制作而言，参考图10所示，与上述步骤13的区别仅在于，在形成第一物理气相沉积铜层b1之前，先在第一电化学镀铜层a1的表面形成第一中间阻挡层c1，然后在第一中间阻挡层c1的表面再形成第一物理气相沉积铜层b1；在此情况下，第一电化学镀铜层a1、第一中间阻挡层c1和第一物理气相沉积铜层b1形成第一铜结构23。
步骤14、结合图2和图9中(c)所示，将第一芯片D1通过第一铜键合结构11中的第一铜结构23，与第二芯片D2中的第二铜键合结构12进行键合。
本申请实施例中采用的ECP工艺，可以根据实际的需要来设置相关电镀参数，如电流密度、电流输出模式、电镀转速、电镀温度等，本申请对此不作限制。
实施例二
本实施例二提供一种芯片封装结构，该芯片封装结构中采用一种新型第一键合结构11，与前述实施例一中的第一键合结构11的区别仅在于第一铜结构23的设置结构不同。
以下对本实施例二提供的芯片封装结构中第一铜结构23进行说明，对于芯片封装结构中的其他部分可以对应参考实施例一的相关内容，此处不再赘述。
如图11所示，在本实施例二中，第一铜结构23包括位于第一籽晶铜层22表面、且依次交替设置的多个电化学镀铜层a和多个物理气相沉积铜层b。
在上述第一铜结构23中，第一籽晶铜层22与电化学镀铜层a接触，并且位于最上层的膜层为物理气相沉积铜层b，也即第一铜结构23中，最先形成的铜层为电化学镀铜层a，最后形成的铜层为物理气相沉积铜层b；在此情况下，最后形成的物理气相沉积铜层b位于键合面，从而提高了键合面中铜(111)晶面的占比，进而提高了键合面的面扩散系统，降低了键合温度。
对于上述交替设置的多个电化学镀铜层a和多个物理气相沉积铜层b而言，与第一籽晶铜层22接触的电化学镀铜层a可以称为第一铜层，位于第一铜层表面的物理气相沉积铜层b可以称为第二铜层；位于第二铜层之后的所有电化学镀铜层a可以均称为第三铜层，所有的物理气相沉积铜层b可以均称为第四铜层。
当然，可以理解的是，对于在第一沟槽101中采用交替沉积ECP Cu和PVD Cu的情况下，会在第一键合结构11的键合面呈现ECP Cu和PVD Cu的环形交替界面。
另外，本实施例中，在通过交替设置电化学镀铜层a和物理气相沉积铜层b的情况下，能够通过控制电化学镀铜层a的厚度，降低电化学镀铜层a因厚度过大而导致的铜(111)晶相丢失，从而保证第一铜结构23中的电化学镀铜层a能够具有较高的铜(111)晶相占比，进而保证第一键合结构11的键合面具有高占比的铜(111)晶相。
示意的，在一些可能实现的方式中，电化学镀铜层a的厚度可以小于或等于从而避免电化学镀铜层a发生严重的晶相丢失，保证电化学镀铜层a自身具有较高的铜(111)晶相占比，进而保证位于电化学镀铜层a表面的物理气相沉积铜层b具有高占比的铜(111)晶相。
示意的，本实施例二还提供一种芯片封装结构的制作方法，如图12所示，该制作方法包括：
步骤21、参考图13中(a)所示，提供第一芯片D1，在第一芯片D1表面形成第一介质层100，并在第一介质层100上形成多个第一沟槽101。
该步骤21与实施例一中的步骤11基本一致，具体可以参考前述步骤11中的相关内容，此处不再赘述。
步骤22、参考图13中(b)所示，在第一沟槽101中依次形成第一阻挡层21、第一籽晶铜层22。
该步骤22与实施例一中的步骤12基本一致，具体可以参考前述步骤12中的相关内容，此处不再赘述。
步骤23、参考图13中(c)所示，在第一籽晶铜层22的表面，采用电化学镀铜工艺和物理气相沉积工艺交替制作多个电化学镀铜层a和多个物理气相沉积铜层b，形成第一铜结构23。
示意的，在一些可能实现的方式中，参考图13中(c)所示，上述步骤23可以包括：在第一籽晶铜层22的表面，先采用ECP工艺形成厚度小于的电化学镀铜层a，再采用PVD工艺形成物理气相沉积铜层b，依次交替多次进行。
步骤24、结合图2和图13中(c)所示，将第一芯片D1通过第一铜键合结构中的第一铜结构23，与第二芯片D2中的第二铜键合结构进行键合。
实施例三
与实施例一中的芯片封装结构采用混合键合不同的是，本实施例三提供一种芯片封装结构采用铜铜直接键合连接。
在本实施例三中，参考图1所示，芯片封装结构中包括通过第一芯片D1和第二芯片D2，第一芯片D1与第二芯片D2通过铜铜直接键合连接。
参考图14所示，第一芯片D1上设置有第一介质层100，在第一介质层100的表面从下到上依次设置有第一阻挡层21、第一籽晶铜层22、第一铜结构23；其中，第一铜结构23包括第一电化学镀铜层a1和第一物理气相沉积铜层b1，第一电化学镀铜层a1与第一籽晶铜层22的表面直接接触，第一物理气相沉积铜层b1直接作为第一键合结构11的部分或全部的键合面，与第二键合结构12进行键合。
参考图15所示，在一些可能实现的方式中，可以在第一电化学镀铜层a1和第一物理气相沉积铜层b1之间设置第一中间阻挡层c1。在此情况下，通过该第一中间阻挡层c1的阻挡作用，能够降低第一电化学镀铜层a1中的晶相结构(BR)对第一物理气相沉积层b1的晶相产生影响，从而能够保证第一物理气相沉积层b1中铜(111)晶面的高占比。
当然，根据实际的需要，第一电化学镀铜层a1的表面可以设置凹陷部，也可以不设置凹陷部，本申请对此不作限制。
关于本实施例三中第一阻挡层21、第一籽晶铜层22、第一电化学镀铜层a1、第一物理气相沉积铜层b1、第一中间阻挡层c1等的设置，可以对应参考实施例一中的说明，此处不再赘述。
示意的，本实施例三还提供一种芯片封装结构的制作方法，如图16所示，该制作方法包括：
步骤31、参考图14所示，提供第一芯片D1，在第一芯片D1表面形成第一介质层100。
步骤32、参考图14所示，在第一介质层100上依次形成第一阻挡层21、第一籽晶铜层22。
步骤33、参考图14所示，采用电化学镀铜工艺在第一籽晶铜层22的表面制作第一电化学镀铜层a1，采用物理气相沉积工艺在第一电化学镀铜层a1表面制作第一物理气相沉积铜层b1，以形成第一铜结构23。
当然，在另一些可能实现的方式中，上述步骤33中，在形成第一电化学镀铜层a1之后，可以先在第一电化学镀铜层a1的表面形成第一中间阻挡层c1，然后在第一中间阻挡层c1的表面再形成第一物理气相沉积铜层b1，以形成第一铜结构23。
步骤34、结合图1和图14所示，将第一芯片D1通过第一铜键合结构11中的第一铜结构23，与第二芯片D2中的第二铜键合结构12进行键合。
关于上述制作方法(步骤31～步骤34)，可以对应参考前述实施例一中制作方法(步骤11～步骤14)的相关说明，此处不再赘述。
实施例四
与实施例二中的芯片封装结构采用混合键合不同的是，本实施例四提供一种芯片封装结构采用铜铜直接键合连接。
在本实施例四中，参考图1所示，芯片封装结构中包括通过第一芯片D1和第二芯片D2，第一芯片D1与第二芯片D2通过铜铜直接键合连接。
参考图17所示，第一芯片D1上设置有第一介质层100，在第一介质层100的表面从下到上依次设置有第一阻挡层21、第一籽晶铜层22、第一铜结构23；其中，第一铜结构23包括位于第一籽晶铜层22表面、且依次交替设置的多个电化学镀铜层a和多个物理气相沉积铜层b。
关于本实施例四中第一阻挡层21、第一籽晶铜层22、第一电化学镀铜层a1、多个物理气相沉积铜层b、多个物理气相沉积铜层b等的设置，可以对应参考实施例二中的说明，此处不再赘述。
示意的，本实施例四还提供一种芯片封装结构的制作方法，如图18所示，该制作方法包括：
步骤41、参考图17所示，提供第一芯片D1，在第一芯片D1表面形成第一介质层100。
步骤42、参考图17所示，在第一介质层100上依次形成第一阻挡层21、第一籽晶铜层22。
步骤43、参考图17所示，在第一籽晶铜层22的表面，采用电化学镀铜工艺和物理气相沉积工艺交替制作多个电化学镀铜层a和多个物理气相沉积铜层b，形成第一铜结构23。
步骤44、结合图1和图17所示，将第一芯片D1通过第一铜键合结构11中的第一铜结构23，与第二芯片D2中的第二铜键合结构进行键合。
关于上述制作方法(步骤41～步骤44)，可以对应参考前述实施例二中制作方法(步骤21～步骤24)的相关说明，此处不再赘述。
综上所述，本申请前述实施例提供的芯片封装结构中采用的新型键合结构，是基于ECP工艺和PVD工艺实现的，能够在现有设备基础上，无需更换新机台或特殊电镀腔室，即可提高键合结构的键合面中铜(111)晶面的占比；同时该新型键合结构的制作方式具有工艺简便、成本低廉的优势，具有重要的工业生产价值。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (21)
1.一种芯片封装结构，其特征在于，包括：
第一芯片以及设置在所述第一芯片上的第一键合结构；
第二芯片以及设置在所述第二芯片上的第二键合结构；
其中，所述第一键合结构包括依次设置的第一阻挡层、第一籽晶铜层、第一铜结构，所述第一阻挡层相对于所述第一铜结构靠近所述第一芯片；所述第一键合结构通过所述第一铜结构与所述第二键合结构键合；
所述第一铜结构包括依次设置于所述第一籽晶铜层上的第一铜层和第二铜层，且所述第一籽晶铜层与所述第一铜层接触；所述第一铜层为电化学镀铜层，所述第二铜层为物理气相沉积铜层；
所述第一铜结构在远离所述第一芯片一侧的表面至少包括部分物理气相沉积铜层。
2.根据权利要求1所述的芯片封装结构，其特征在于，
所述第二铜层与所述第二键合结构接触。
3.根据权利要求2所述的芯片封装结构，其特征在于，
所述第一铜层在远离所述第一芯片一侧的表面具有第一凹陷部，所述第二铜层覆盖在所述第一铜层远离所述第一芯片一侧的表面。
4.根据权利要求2所述的芯片封装结构，其特征在于，
所述第一铜层在远离所述第一芯片一侧的表面具有第一凹陷部；
所述第一铜结构还包括中间阻挡层，所述中间阻挡层位于所述第一铜层和所述第二铜层之间。
5.根据权利要求3或4所述的芯片封装结构，其特征在于，所述第二铜层的厚度为5nm～70nm。
6.根据权利要求1所述的芯片封装结构，其特征在于，
所述第一铜结构还包括：位于所述第二铜层远离所述第一芯片一侧、依次交替设置的多个第三铜层和多个第四铜层；
所述第三铜层为电化学镀铜层，所述第四铜层为物理气相沉积铜层；
所述多个第三铜层和多个第四铜层中，与所述第二铜层接触的膜层为所述第三铜层，最远离所述第一芯片的膜层为第四铜层。
7.根据权利要求6所述的芯片封装结构，其特征在于，
所述第三铜层的厚度小于或等于
8.根据权利要求1-7任一项所述的芯片封装结构，其特征在于，
所述第一籽晶铜层为物理气相沉积铜层。
9.根据权利要求1-8任一项所述的芯片封装结构，其特征在于，
所述第一阻挡层包括Ta、TaN、TaSiN、TaSi0.10N0.57中的一种或多种。
10.根据权利要求1-9任一项所述的芯片封装结构，其特征在于，
所述第一阻挡层的表面粗糙度小于20nm。
11.根据权利要求1-10任一项所述的芯片封装结构，其特征在于，
所述第一介质层的表面粗糙度小于1nm。
12.根据权利要求1-11任一项所述的芯片封装结构，其特征在于，
所述芯片封装结构还包括第一介质层，所述第一介质层设置在所述第一芯片的表面；
所述第一键合结构为设置在所述第一介质层远离所述第一芯片的一侧的键合层。
13.根据权利要求1-11任一项所述的芯片封装结构，其特征在于，
所述芯片封装结构还包括第一介质层；
所述第一介质层设置在所述第一芯片的表面，所述第一介质层上设置有多个第一沟槽；所述第一键合结构为设置在所述第一沟槽中的键合触点。
14.根据权利要求1-13任一项所述的芯片封装结构，其特征在于，
所述第二键合结构包括依次设置的第二阻挡层、第二籽晶铜层、第二铜结构，所述第二阻挡层相对于所述第二铜结构靠近所述第二芯片，所述第二铜结构与所述第一铜结构键合；
所述第二铜结构包括依次设置于所述第二籽晶铜层上的第五铜层和第六铜层，且所述第五铜层与所述第二籽晶铜层接触；
所述第五铜层为电化学镀铜层，所述第六铜层为物理气相沉积铜层。
15.根据权利要求14所述的芯片封装结构，其特征在于，
所述第二键合结构与所述第一键合结构具有相同的设置结构。
16.根据权利要求1-13任一项所述的芯片封装结构，其特征在于，
所述第二键合结构包括依次设置的第二阻挡层、第二籽晶铜层、第二铜结构；
所述第二阻挡层相对于所述第二铜结构靠近所述第二芯片，所述第二铜结构为电化学镀铜层，且所述第二铜结构与所述第一铜结构键合。
17.一种芯片封装结构的制作方法，其特征在于，包括：
提供第一芯片，并在所述第一芯片上依次形成第一阻挡层、第一籽晶铜层；
在所述第一籽晶铜层表面采用物理气相沉积工艺和电化学镀铜工艺制作第一铜结构，以形成第一铜键合结构；其中，所述第一铜结构在远离所述第一芯片一侧的表面至少包括部分物理气相沉积铜层；
将所述第一芯片通过所述第一铜键合结构中的所述第一铜结构，与第二芯片上的第二铜键合结构进行键合。
18.根据权利要求17所述的芯片封装结构的制作方法，
所述在所述第一籽晶铜层表面采用物理气相沉积工艺和电化学镀铜工艺制作第一铜结构，以形成第一铜键合结构，包括：
在所述第一籽晶铜层的表面采用电化学镀铜工艺制作第一铜层，并在所述第一铜层的表面形成第一凹陷部；在所述第一铜层表面采用物理气相沉积工艺制作第二铜层，以形成所述第一铜结构；
或者，在所述第一籽晶铜层的表面采用电化学镀铜工艺制作第一铜层，并在所述第一铜层的表面形成第一凹陷部；在所述第一铜层表面制作中间阻挡层，并在所述中间阻挡层表面采用物理气相沉积工艺制作第二铜层，以形成所述第一铜结构；
或者，在所述第一籽晶铜层的表面，采用电化学镀铜工艺和物理气相沉积工艺交替制作多个铜层形成所述第一铜结构。
19.根据权利要求17或18所述的芯片封装结构的制作方法，其特征在于，
所述提供第一芯片，并在所述第一芯片上依次形成第一阻挡层、第一籽晶铜层，包括：
提供第一芯片，在所述第一芯片表面形成第一介质层；
在所述第一介质层表面依次形成第一阻挡层、第一籽晶铜层。
20.根据权利要求17或18所述的芯片封装结构的制作方法，其特征在于，
所述提供第一芯片，并在所述第一芯片上依次形成第一阻挡层、第一籽晶铜层，包括：
提供第一芯片，在所述第一芯片表面形成第一介质层，并在所述第一介质层上形成多个第一沟槽；
在所述第一沟槽中依次形成第一阻挡层、第一籽晶铜层。
21.一种电子设备，其特征在于，包括印刷线路板以及如权利要求1-16任一项所述的芯片封装结构，所述芯片封装结构与所述印刷线路板电连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211118622.5A CN117747573A (zh) | 2022-09-13 | 2022-09-13 | 芯片封装结构及其制作方法、电子设备 |
| PCT/CN2023/104026 WO2024055696A1 (zh) | 2022-09-13 | 2023-06-29 | 芯片封装结构及其制作方法、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211118622.5A CN117747573A (zh) | 2022-09-13 | 2022-09-13 | 芯片封装结构及其制作方法、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117747573A true CN117747573A (zh) | 2024-03-22 |
Family
ID=90249489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211118622.5A Pending CN117747573A (zh) | 2022-09-13 | 2022-09-13 | 芯片封装结构及其制作方法、电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117747573A (zh) |
| WO (1) | WO2024055696A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7189650B2 (en) * | 2004-11-12 | 2007-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for copper film quality enhancement with two-step deposition |
| US9379011B2 (en) * | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| CN104465428B (zh) * | 2013-09-16 | 2017-10-13 | 中国科学院上海微系统与信息技术研究所 | 一种铜‑铜金属热压键合的方法 |
| CN113380648A (zh) * | 2021-05-13 | 2021-09-10 | 中国科学院微电子研究所 | 键合半导体器件及其制备方法 |
| CN113675104A (zh) * | 2021-08-18 | 2021-11-19 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
-
2022
- 2022-09-13 CN CN202211118622.5A patent/CN117747573A/zh active Pending
-
2023
- 2023-06-29 WO PCT/CN2023/104026 patent/WO2024055696A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024055696A1 (zh) | 2024-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11830838B2 (en) | Conductive barrier direct hybrid bonding | |
| US20240047344A1 (en) | Interconnect structures | |
| US9698080B2 (en) | Conductor structure for three-dimensional semiconductor device | |
| CN101752270B (zh) | 堆叠集成电路半导体晶粒的形成方法 | |
| US9055703B2 (en) | Sidewalls of electroplated copper interconnects | |
| EP2826066B1 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
| US20110260297A1 (en) | Through-substrate via and fabrication method thereof | |
| CN102364673A (zh) | 一种铜互连的形成方法 | |
| US20130249047A1 (en) | Through silicon via structure and method for fabricating the same | |
| US10790248B2 (en) | Three-dimensional integrated circuit and method of manufacturing the same | |
| US9978666B2 (en) | Method for fabrication semiconductor device with through-substrate via | |
| US7846777B2 (en) | Semiconductor device package and fabricating method thereof | |
| US11373932B2 (en) | Semiconductor packages including through holes and methods of fabricating the same | |
| CN210015853U (zh) | 半导体互连结构 | |
| CN108807340B (zh) | 用于互连开口的衬垫取代 | |
| CN117747573A (zh) | 芯片封装结构及其制作方法、电子设备 | |
| US20220302055A1 (en) | Semiconductor device | |
| TW202335196A (zh) | 晶圓鍵合結構及其製作方法 | |
| CN117976618A (zh) | 半导体结构及其制备方法 | |
| CN117766494A (zh) | 半导体芯片、晶圆及其制造方法、封装结构及封装方法 | |
| CN113948450A (zh) | 半导体结构及其制造方法 | |
| CN115224002A (zh) | 用于半导体装置组合件的半导体裸片边缘保护和相关联系统和方法 | |
| KR20120024345A (ko) | 반도체 장치의 형성 방법 및 이에 의해 형성된 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |