CN117723936A - 芯片测试方法、测试电路及测试系统 - Google Patents

Abstract

公开了一种芯片测试方法、测试电路及测试系统，涉及集成电路测试技术领域，该方法包括获取用于测试待测芯片的测试指令；基于测试指令，确定测试模式；测试模式包括系统级测试模式和老化测试模式；基于测试模式和测试指令对车载芯片进行系统级测试和老化测试。本公开的技术方案通过同一测试设备进行系统级测试和老化测试，因此，可以通过同一测试站点完成待测芯片的系统级测试和老化测试，提高了待测芯片的测试效率，降低了待测芯片的测试成本。

Description

芯片测试方法、测试电路及测试系统

技术领域

本公开涉及集成电路测试技术领域，尤其涉及一种芯片测试方法、测试电路及测试系统。

背景技术

目前，在对高可靠性要求的芯片进行量产时，不仅需要对这些芯片进行老化测试和芯片级测试，还需要对这些芯片进行系统级测试。

通常，老化测试和系统级测试属于不同的测试工序，需要分开进行。即，通过不同的测试站点分别对这些芯片进行老化测试和系统级测试，测试效率较低，测试成本也较高。从而，降低了这些芯片的量产效率，增加了这些芯片的量产成本。

发明内容

通常，需要通过不同的测试站点分别对高可靠性要求的芯片进行老化测试和系统级测试，导致量产高可靠性要求的芯片的效率较低，成本较高。

为了解决上述技术问题，本公开提供了一种芯片测试方法，应用于测试设备，该方法包括：

获取用于测试待测芯片的测试指令；

基于测试指令，确定测试模式；测试模式包括系统级测试模式和老化测试模式；

基于测试模式和测试指令对车载芯片进行系统级测试和老化测试。

本公开的第二个方面，提供了一种测试电路，包括：通信接口和与通信接口耦接的芯片测试模块，芯片测试模块用于与待测芯片耦接；

通信接口，用于接收上位机发送的用于测试待测芯片的测试指令；基于测试指令，确定测试模式，并将测试模式和测试指令发送给芯片测试模块；其中，测试模式包括系统级测试模式和老化测试模式；

芯片测试模块，用于基于测试模式和测试指令对待测芯片进行系统级测试和老化测试。

本公开第三方面实施例提出了一种测试系统，包括：上位机和至少一个测试设备，各测试设备用于与待测芯片耦接；

上位机，用于向各测试设备发送用于测试待测芯片的测试指令；

测试设备，用于接收测试指令，并基于测试指令，确定测试模式；基于测试模式和测试指令对待测芯片进行系统级测试和老化测试；测试模式包括系统级测试模式和老化测试模式。

本公开实施例中，通过测试设备获取用于测试待测芯片的测试指令，根据测试指令确定对待测芯片进行测试的测试模式，然后，基于测试指令和测试模式对SOC进行系统级测试和老化测试。可见，本公开中提供的芯片测试方法通过同一测试设备既可以对待测芯片进行系统级测试，也可以对待测芯片进行老化测试。从而，可以提高芯片的测试效率，降低芯片的测试成本。

附图说明

图1是本公开一示例性实施例提供的一种芯片测试系统的整体结构示意图。

图2是本公开一示例性实施例提供的一种芯片测试方法的流程示意图。

图3是本公开一示例性实施例提供的第二种芯片测试方法的流程示意图。

图4是本公开一示例性实施例提供的第三种芯片测试方法的流程示意图。

图5是本公开一示例性实施例提供的一种综合测试模块的组成结构示意图。

图6是本公开一示例性实施例提供的第四种芯片测试方法的流程示意图。

图7是本公开一示例性实施例提供的一种对芯片进行老化测试和系统级测试的流程示意图。

图8是本公开一示例性实施例提供的一种测试电路的组成结构示意图。

图9是本公开一示例性实施例提供的第二种测试电路的组成结构示意图。

图10是本公开一示例性实施例提供的第三种测试电路的组成结构示意图。

图11是本公开一示例性实施例提供的一种测试系统的组成结构示意图。

具体实施方式

为了解释本公开，下面将参考附图详细地描述本公开的示例实施例，显然，所描述的实施例仅是本公开的一部分实施例，而不是全部实施例，应理解，本公开不受示例性实施例的限制。

应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

申请概述

随着集成电路技术的不断发展，芯片性能提升的同时，芯片也变得越来约复杂。例如，片上系统(System On Chip，SOC)、人工智能(Artificial Intelligence，AI)芯片以及用于智能驾驶的车规高算力芯片(如车载芯片)均具有数以亿计的逻辑门。

目前，芯片的使用场景要求芯片具有较高的可靠性，特别是用于智能驾驶的车载芯片，其可靠性直接影响智能驾驶的安全性。因此，在对芯片进行量产时，需要对封装后的芯片，进行老化测试，以加速芯片提前曝漏可能出现的潜在缺陷。并在老化测试后进行系统级测试，以通过模拟芯片的实际使用环境，剔除不合格的芯片，从而得到高可靠性的芯片。

通常，由于老化测试和系统级测试属于不同的测试工序，因此，在量产上述芯片的过程中，需要通过不同的测试站点分别对上述芯片进行老化测试和系统级测试，导致测试效率较低，测试成本较高。

基于上述技术问题，本公开实施例提供了一种芯片测试方法，通过测试设备获取用于测试待测芯片的测试指令，根据测试指令确定对待测芯片进行系统级测试还是老化测试，然后通过测试指令和测试模式对SOC进行系统测试或老化测试。可见，本公开提供的芯片测试方法通过同一测试设备既可以对待测芯片进行系统级测试，也可以对待测芯片进行老化测试，从而，可以提高待测芯片的测试效率，降低待测芯片的测试成本。

示例性系统

图1是本公开一示例性实施例提供的一种芯片测试系统的整体结构示意图。如图1所示，该系统包括电源10、控制端11和至少一个测试板。本公开实施例对芯片测试系统包括的测试板数量不作限定，图1以芯片测试系统包括(n-1)个测试板为例进行示例性示意。

如图1所示，芯片测试系统包括测试板12至测试板1n。测试板12至测试板1n中的每个测试板用于对待测芯片进行老化测试和系统级测试。测试板12至测试板1n的电路组成、内部线路连接以及与该系统的其他电路的外部线路连接均类似。以测试板12为例进行示例性说明。

示例性地，测试板12包括供电模块121、测试执行模块122、通讯编程模块123和并行测试模块124。

其中，电源10与测试板12中的供电模块1221连接，用于向供电模块1221提供电源。供电模块1221分别与测试执行模块122、通讯编程模块123和并行测试模块124连接，用于向测试执行模块122、通讯编程模块123和并行测试模块124提供工作电源。

测试执行模块122、通讯编程模块123和并行测试模块124之间两两互联。控制端11与测试板12中的通信编程模块123连接，用于向测试板下发测试指令，并将获取的测试值上传给控制端11。

测试执行模块122包括综合测试模块(即，可同时进行系统级测试和老化测试的测试模块)以及温度可自控的插接组件(Socket)。待测芯片可装载到该插接组件中。

下面结合图1对待测芯片的测试过程进行示例性说明。

如图1所示，首先，控制端11基于测试需求(例如，控制端11的测试需求输入操作)，生成用于测试待测芯片的测试指令，向通信编程模块123下发该测试指令。

然后，通信编程模块123接收该测试指令，根据该测试指令确定进行系统级测试还是老化测试。若确定进行老化测试，则将该测试指令中包括的老化测试向量(不包括交互信号，也不包括系统级测试向量)发送给并行测试模块124。并行测试模块124将该老化测试向量发送给待测芯片，以对车载芯片进行老化测试。若确定进行系统级测试，则将该指令中包括的交互信号发送给综合测测试模块中的外围通信电路，以将交互信号中用于模拟待测芯片实际工况的操作指令发生发送给待测芯片。将该指令中包括的系统级测试向量发送给并行测试模块124。并行测试模块124将该系统级测试向量发送给待测芯片，以对车载芯片进行系统级测试。

可以看出，通过该待测芯片的测试过程既可以进行系统级测试，也可以进行老化测试，因此，可以通过同一测试站点完成待测芯片的系统级测试和老化测试。从而，提高了测试效率，降低了测试成本。

示例性方法

图2是本公开一示例性实施例提供的一种芯片测试方法的流程示意图。该芯片测试方法可应用于测试设备(参见图1所示的测试板12至测试板1n)中的任一测试板)中，如图2所示，该芯片测试方法可以包括如下步骤201至步骤203：

步骤201，获取用于测试待测芯片的测试指令。

示例性地，待测芯片可以是具有高可靠性要求的芯片。例如，待测芯片可以为手机芯片、AI芯片或车载芯片。

示例性地，测试指令中可以包括用于指示进行系统级测试和老化测试(测试模式)的至少一个比特位。该至少一个比特位可称为测试模式位。在一些示例中，测试指令还可以包括用于进行系统级测试或老化测试的测试数据。例如，测试指令还可以包括系统级测试数据或老化测试数据。

示例性地，测试指令可以通过图1所示的控制端11生成，并发送给图1所示测试板12至测试板1n中的任一测试板。进而，可以通过对应的测试板获取用于测试待测芯片的测试指令。在一些示例中，若待测芯片与测试板12耦接，则控制端11向测试板12发送测试指令，测试板12接收该测试指令。

步骤202，基于测试指令，确定测试模式。

其中，测试模式包括系统级测试模式和老化测试模式。

在一些示例中，参考图1所示，若待测芯片与测试板12耦接，则测试板12可以根据测试指令中的测试模式位，确定测试模式。该测试模式位可包括一个比特位，该比特位上不同的数据，表示不同的测试模式。例如，若该比特位为1，则表示测试模式为系统级测试模式；若该比特位为0，则表示测试模式为老化测试。再例如，若该比特位为1，则表示测试模式为老化测试；若该比特位为0，则表示测试模式为系统级测试模式。本公开不对次进行限定。

示例性地，系统级测试可以是指模拟芯片的实际使用场景时对芯片所进行的测试。在一些示例中，系统级测试可以包括对芯片中的处理单元、存储单元和通信单元的功能测试。例如，系统级测试可以包括中央处理器(Central Processing Unit，CPU)的功能测试、智能计算机构架(Brain Processing Unit，BPU)的功能测试、串行外设接口(SerialPeripheral Interface，SPI)的功能测试、移动产业处理器接口(Mobile IndustryProcessor Interface，MIPI)的功能测试和双倍速率同步动态随机存储器(Double DataRate(Synchronous Dynamic Random Access Memory，SDRAM)，DDR)的功能测试。

在另一些示例中，由于老化测试和系统级测试对应的测试指令中所包括的内容是不相同的，因此，可以根据测试指令中包括内容，确定测试模式。例如，若测试指令中包括用于进行老化测试的内容，则确定测试模式为老化测试模式。若测试指令中包括用于系统级测试的内容，则确定测试模式为系统级测试模式。

步骤203，基于测试模式和测试指令对待测芯片进行系统级测试和老化测试。

示例性地，继续参考图1所示，若待测芯片与测试板12耦接，则测试板12可根据测试模式和测试指令对待测芯片进行系统级测试和老化测试。在一些示例中，若测试模式为老化测试，则测试板12可以根据测试指令中用于进行老化测试的老化测试数据对待测芯片进行老化测试。若测试模式为系统级测试，则测试板12可以根据测试指令中用于进行系统级测试的系统级测试数据对待测芯片进行老化测试。

示例性地，本公开实施例中对待测芯片进行测试的测试顺序不做限定。可以先对待测芯片进行系统级测试，再对系统级测试后的待测芯片进行老化测试；也可以先对待测芯片进行老化测试，再对老化测试后的待测芯片进行系统级测试；也可以进行系统级测试和老化测试的循环测试。例如，可以先对待测芯片进行系统级测试，然后对系统级测试后的待测芯片进行老化测试，最后，再对老化测试后的待测芯片进行系统级测试。

本公开实施例中，通过测试设备获取用于测试待测芯片的测试指令，根据测试指令确定对待测芯片进行系统级测试还是老化测试，然后，通过测试指令和测试模式对对SOC进行系统测试或老化测试。由于通过同一测试设备既可以对待测芯片进行系统级测，也可以对待测芯片进行老化测试，因此，可以通过同一测试站点完成待测芯片的系统级测试和老化测试。从而，可以提高待测芯片的测试效率，降低待测芯片的测试成本。

如图3所示，在上述图2所示实施例的基础上，步骤202可包括如下步骤2021至步骤2023：

步骤2021，基于测试指令，确定测试数据。

示例性地，可以对测试指令进行分析，得到用于对待测芯片进行测试的数据。在一些示例中，参考图1所示，可通过通信编程模块123对测试指令进行分析，确定出测试指令中所包括的测试数据。

示例性地，测试数据可以是指用于对芯片进行测试的数据。在一些示例中，老化测试对应的测试数据可包括发送给待测芯片的用于进行老化测试的测试向量；系统级测试对应的测试数据可包括发送给待测芯片的用于进行系统级测试的测试向量和发送给测试设备中的外围通信电路的交互信号。

步骤2022，响应于测试数据包括第一测试向量，确定测试模式为老化测试模式。

示例性地，第一测试向量可为向待测芯片发送的用于进行老化测试的老化测试数据。在一些示例中，第一测试向量可为数字0和1按照预设规律组成的字符串。例如，第一测试向量可以为010101010101……。

示例性地，参考图1所示，通信编程模块123可对分析得到的测试数据进行判断，若测试数据包括用于进行老化测试的第一测试向量，则确定测试模式为老化测试模式。

步骤2023，响应于测试数据包括第二测试向量和交互信号，确定测试模式为系统级测试模式。

示例性地，第二测试向量可为向待测芯片发送的用于进行系统级测试的系统级测试数据。在一些示例中，第二测试向量也可为数字0和1按照预设规律组成的字符串，第二测试向量的长度可与第一测试向量相同，也可以不同。例如，第二测试向量可以为100100100100100……。

示例性地，交互信号包括用于模拟待测试芯片工作在实际工况的交互数据。在一些示例中，参考图1所示，交互信号可以包括用于指示待测芯片工作的操作指令和用于建立待测芯片与信编程模块123通信的握手信号。

示例性地，参考图1所示，通信编程模块123可对分析得到的测试数据进行判断，若测试数据包括用于进行系统级测试的第二测试向量和交互信号，则确定测试模式为系统级测试模式。

本公开实施例中，在测试指令中的测试数据包括第一测试向量时，确定测试模式为老化测试模式，在测试指令中的测试数据包括第二测试向量时，确定测试模式为系统级测试。如此，可以准确地确定当前测试指令对应的测试模式。

如图4所示，在上述图3所示的实施例的基础上，步骤203可包括如下步骤2031和步骤2032。

步骤2031，响应于测试模式为老化测试模式，通过测试设备中的通信接口向待测芯片发送第一测试向量，以对待测芯片进行老化测试。

在一些实施例中，若测试模式为老化测试模式，则可以通过测试设备中的通信接口向测试设备中的中继单元发送第一测试向量，通过中继单元向待测片发送第一测试向量。

示例性地，参考图1所示，通信接口可为通信编程模块，中继单元可为并行测试模块。

本公开实施例中，通过通信接口先向中继单元发送第一测试向量，然后再经过中继单元将第一测试向量发送给待测芯片。如此，可以可靠地将第一测试向量发送给待测芯片，以对待测芯片进行老化测试。

步骤2032，响应于测试模式为系统级测试模式，通过通信接口向待测芯片发送第二测试向量，并基于交互信号，建立通信接口与测试设备中的外围通信电路之间的通信连接，通过通信接口向待测芯片发送交互信号中的待测芯片的操作指令，以对待测芯片进行系统级测试。

示例性地，若测试模式为系统级测试模式，则可以通过通信接口向测试设备中的中继单元发送第二测试向量，通过中继单元向待测芯片发送第二测试向量。

示例性地，若测试模式为系统级测试模式，则在过通信接口向待测芯片发送第二测试向量的同时，可以通过通信接口向外围通信电路发送交互信号中的握手信号；通过外围通信电路接收并响应握手信号，建立通信接口与外围通信电路之间的通信连接。

示例性地，如图5所示，参考图1所示，测试设备中的外围通信电路501可以位于测试板中的综合测试模块50上，且与用于装载待测芯片的插接组件502(位于综合测试模块50上)连接。该外围通信电路501可包括电源管理电路5011、双倍速率的同步动态随机存取内存(Double Data Rate Synchronous(Dynamic Random-Access Memory，SDRAM)，DDR)5012、通讯串口5013、外接拓展口5014、调试串口5015和处理器接口5016。

在一些示例中，电源管理电路5011、DDR 5012、通讯串口5013、外接拓展口5014、调试串口5015和处理器接口5016可均与待测芯片耦接。

本公开实施例中，通过通信接口向外围通信电路发送握手信号，外围通信电路接收并响应握手信号，建立通信接口与外围通信电路之间的通信连接。如此，能够基于通信接口与外围通信电路之间的通信连接进行通信，模拟待测芯片的实际使用环境。

示例性地，在建立通信接口与外围通信电路之间的通信连接之后，可以通过通信接口向外围通信电路发送操作指令；外围通信电路接收操作指令，并向待测芯片发送操作指令。

在一些示例中，操作指令可包括获取待测芯片状态的指令、获取图像处理值的指令、下发给芯片的工作指令等。

本公开实施例中，通过通信接口将操作指令发送给外围通信电路，并通过外围通信电路将操作指令发送给待测芯片。如此，能够将控制待测芯片的操作指令以待测芯片实际工作的通信方式传递给待测芯片，准确地模拟待测芯片的实际使用工况。

本公开实施例中，在测试模式为老化测试模式时，通过通信接口向待测芯片发送第一测试向量。如此，可以能够通过测试设备对待测芯片进行老化测试。在测试模式为系统级测试模式时，通过通信接口向待测芯片发送第二测试向量，并根据交互信号建立通信接口与外围通信电路之间的通信连接，然后通过通信接口向待测芯片发送待测芯片的操作指令。如此，能够通过测试设备模拟待测芯片的实际工况，准确地对待测芯片进行系统级测试。

如图6所示，在上述图2所示的实施例的基础上，基于测试设备对待测芯片进行测试的方法还包括步骤601和步骤602。

步骤601，确定测试模式对应的测试响应数据。

示例性地，测试响应数据可以为待测芯片响应第一测试向量或第二测试向量所生成的至少一个测试值。在一些示例中，测试响应数据可包括至少一个功率指标。例如，测试响应数据可包括电流值和/或电压值。在另一些示例中，测试响应数据可包括至少一个系统指标。例如，功耗指标。

示例性地，可以通过通信接口获取老化测试模式对应的老化测试响应数据，通过通信接口获取系统级测试模式对应的系统级测试响应数据。

步骤602，向上位机发送测试响应数据，以使上位机基于测试响应数据确定待测芯片的测试结果。

示例性地，参考图1所示，上位机可为控制端11。通信接口获取到测试响应数据后，可向上位机发送测试响应数据。上位机接收测试响应数据，根据测试响应数据确定待测芯片的老化测试或系统级测试是否通过。

在一些示例中，上位机可以对测试响应数据进行分析和比较处理，根据分析和比较处理结果，确定待测芯片的老化测试或系统级测试是否通过。例如，若分析和比较处理结果为老化测试响应数据处于预设的老化指标范围之内，则确定待测芯片的老化测试通过；若分析和比较结果为老化测试响应数据处于预设的老化指标范围之外，则确定待测芯片的老化测试失败或不通过。若分析和比较结果为系统级测试响应数据处于预设的系统级指标范围之内，则确定待测芯片的系统级测试通过；若分析和比较结果为系统级测试响应数据处于预设的系统级指标范围之外，则确定待测芯片的系统级测试失败或不通过。

本公开实施例中，通过确定测试模式对应的测试响应数据，并向上位机发送测试响应数据。如此，使得上位机能够根据测试响应数据确定待测芯片的测试结果，以便于剔除测试不通过的芯片，提高芯片的可靠性。

本公开实施例不对待测芯片的温度进行限定，可以通过上述芯片测试方法对不同温度的待测芯片进行系统级测试。在一些示例中，可以通过上述芯片测试方法可对常温(如，25度)的待测芯片进行系统级测试(可称之为常温系统级测试)，也可对高温(如，85度或125度)的待测芯片进行系统级测试(可称之为高温系统级测试)。可以通过上述芯片测试方式对常温的待测芯片进行老化测试。

图7是本公开一示例性实施例提供的一种对芯片进行老化测试和系统级测试的流程示意图。如图7所示，该流程包括步骤701至步骤712。

步骤701，装载多个待测芯片。

示例性地，参考图1所示，可将多个待测芯片分别装载到测试执行模块122中的插接组件中。

步骤702，对多个待测芯片进行常温系统级测试。

示例性地，由于插接组件具有独立温控能力，因此，可通过上位机向插接组件发送常温控制信号，将插接组件的温度控制在常温，以便于将待测芯片的温度也控制在常温。在一些示例中，也可以不对插接组件的温度进行控制，使得插接组件的温度与室温接近，进而使得待测芯片的温度与室温接近。

示例性地，对多个待测芯片进行常温系统级测试的方式可参见上述图2所示的实施例，在此不再赘述。

步骤703，判断常温系统级测试是否通过？若是，进入步骤704，若否，进入步骤712。

示例性地，判断常温系统级测试是否通过的方式可以参见图6所示的实施例部分的相关描述，在此不再赘述。

步骤704，对通过常温系统级测试的待测芯片进行高温系统级测试。

示例性地，可以通过控制端向插接组件发送高温控制信号，将插接组件的温度控制在高温，以使得待测芯片也工作在高温。

示例性地，对常温系统测试通过的待测芯片进行高温系统级测试的视线方法可参见上述图2所示的实施例，在此不再赘述。

步骤705，判断高温系统级测试是否通过？若是，进入步骤706，若否，进入步骤712。

示例性地，判断高温系统级测试是否通过的方式可以参见图6所示的实施例，在此不再赘述。

步骤706，对通过高温系统级测试的待测芯片进行老化。

示例性地，对通过高温系统级测试的待测芯片进行老化测试的方式可参见上述图2所示的实施例，在此不再赘述。

步骤707，对老化后的待测芯片进行高温系统级测试。

示例性地，步骤707的实现方式可以与步骤704类似，在此不再赘述。

步骤708，判断高温系统级测试是否通过？若是，进入步骤709，若否，进入步骤712。

示例性地，步骤708的实现方式可以与步骤705的实现方式类似，在此不再赘述。

步骤709，对高温系统级测试通过后的待测芯片进行常温系统级测试。

示例性地，步骤709的实现方式可以与步骤702类似，在此不再赘述。

步骤710，判断常温系统级测试是否通过？若是，进入步骤711，若否，进入步骤712。

示例性地，步骤710的实现方式可以与步骤703类似，在此不再赘述。

步骤711，老化和系统级测试完成。

步骤712，芯片诊断。

示例性地，可对测试不通过的待测芯片进行分析，确定出待测芯片的缺陷，并对导致缺陷的原因进行预测。

本公开实施例中，步骤702、步骤704、步骤707和步骤709为待测芯片的系统级测试的相关步骤；步骤706为对待测芯片进行老化测试的步骤。

经过上述步骤后，多个待测芯片完成了高温老化以及常温系统级测试和高温系统级测试。如此，可以对各待测芯片仅一次上下料就完成了老化测试和系统级测试。同时，在对待测芯片进行老化测试前先通过常温系统级测试和高温系统级测试剔除了功能异常的芯片，可以对剔除的待测芯片对应的插接组件装载新的待测芯片，以减少了不必要的老化时间，节省测试成本。

图8是本公开一示例性实施例提供的一种测试电路的组成结构示意图。如图8所示，该测试电路80包括通信接口801和与通信接口801耦接的芯片测试模块802，芯片测试模块802用于与待测芯片耦接。

通信接口801，用于接收上位机发送的用于测试待测芯片的测试指令；基于测试指令，确定测试模式，并将测试模式和测试指令发送给芯片测试模块802；其中，测试模式包括系统级测试模式和老化测试模式。

芯片测试模块802，用于基于测试模式和测试指令对待测芯片进行系统级测试和老化测试。

在一些实施例中，通信接口801，用于响应于测试模式为老化测试模式，向芯片测试模块802发送测试指令中的第一测试向量；响应于测试模式为系统级测试模式，向芯片测试模块802发送测试指令中的第二测试向量和交互信号。

芯片测试模块802，用于基于第一测试向量对待测芯片进行老化测试；基于第二测试向量和交互信号以对待测芯片进行系统级测试。

如图9所示，在上述图8所示的实施例的基础上，芯片测试模块802包括：与通信接口耦接的中继单元8021。

中继单元8021，用于接收第一测试向量，并将第一测试向量发送给待测芯片，以对待测芯片进行老化测试。

通信接口801，用于向中继单元发送第一测试向量。

如图10所示，在上述图8所示的实施例的基础上，芯片测试模块802包括：外围通信电路8022和中继单元8023；

通信接口801，用于向中继单元8023发送第二测试向量，并向外围通信电路8022发送交互信号中的待测芯片的握手信号和操作指令。

外围通信电路8022，用于接收并响应握手信号，建立外围通信电路8022与通信接口801之间的通信连接。

通信接口801，用于在外围通信电路8022与通信接口801之间建立通信连接后，向外围通信电路8022发送操作指令。

外围通信电路8022，用于接收操作指令，并将操作指令发送至待测芯片。

中继单元8023，用于接收第二测试向量，并将第二测试向量发送至待测芯片，以对待测芯片进行系统级测试。

在一些实施例中，外围通信电路8022，还用于向通信接口801发送系统级测试模式对应的测试响应数据。

中继单元8023，还用于向通信接口801发送老化测试模式对应的测试响应数据。

通信接口801，还用于向上位机发送系统级测试模式对应的测试响应数据，以及老化测试模式对应的测试响应数据。

图11是本公开一示例性实施例提供的一种测试系统的组成结构示意图。如图11所示，该测试系统110包括上位机1101和至少一个测试设备1102。

其中，各测试设备1102用于与车载芯片耦接。

上位机1101，用于向各测试设备1102发送用于测试车载芯片的测试指令。

测试设备1102，用于接收测试指令，并基于测试指令，确定测试模式；基于测试模式和测试指令对待测芯片进行系统级测试和老化测试；测试模式包括系统级测试模式和老化测试模式。

在一些实施例中，测试设备1102，还用于确定测试模式对应的测试响应数据，并向上位机发送测试响应数据。

上位机1101，还用于基于测试响应数据确定待测芯片的测试结果。

示例性地，测试设备1102可以为图1所示的测试板12至测试板1n中的任一测试板。

以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。

本申请中涉及的器件、电路、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。

还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。

为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (14)

1.一种芯片测试方法，应用于测试设备，包括：

获取用于测试待测芯片的测试指令；

基于所述测试指令，确定测试模式；所述测试模式包括系统级测试模式和老化测试模式；

基于所述测试模式和所述测试指令对所述待测芯片进行系统级测试和老化测试。

2.根据权利要求1所述的方法，其中，所述基于所述测试指令，确定测试模式，包括：

基于所述测试指令，确定测试数据；

响应于所述测试数据包括的第一测试向量，确定所述测试模式为所述老化测试模式；

响应于所述测试数据包括的第二测试向量和交互信号，确定所述测试模式为所述系统级测试模式。

3.根据权利要求2所述的方法，其中，所述基于所述测试模式和所述测试指令对所述待测芯片进行系统级测试和老化测试，包括：

响应于所述测试模式为所述老化测试模式，通过所述测试设备中的通信接口向所述待测芯片发送第一测试向量，以对所述待测芯片进行所述老化测试；

响应于所述测试模式为所述系统级测试模式，通过所述通信接口向所述待测芯片发送所述第二测试向量，并基于所述交互信号，建立所述通信接口与所述测试设备中的外围通信电路之间的通信连接，通过所述通信接口向所述待测芯片发送所述交互信号中的所述待测芯片的操作指令，以对所述待测芯片进行所述系统级测试。

4.根据权利要求3所述的方法，其中，所述通过所述测试设备中的通信接口向所述待测芯片发送第一测试向量，包括：

通过所述通信接口向所述测试设备中的中继单元发送所述第一测试向量；

通过所述中继单元向所述待测芯片发送所述第一测试向量。

5.根据权利要求3所述的方法，其中，所述基于所述交互信号，建立所述通信接口与所述测试设备中的外围通信电路之间的通信连接，包括：

通过所述通信接口向所述外围通信电路发送所述交互信号中的握手信号；

通过所述外围通信电路接收并响应所述握手信号，建立所述通信接口与所述外围通信电路之间的通信连接。

6.根据权利要求5所述的方法，其中，所述通过所述通信接口向所述待测芯片发送所述交互信号中的所述待测芯片的操作指令，包括：

通过所述通信接口向所述外围通信电路发送所述操作指令；

所述外围通信电路接收所述操作指令，并向所述待测芯片发送所述操作指令。

7.根据权利要求1至6任一项所述的方法，还包括：

确定所述测试模式对应的测试响应数据；

向上位机发送所述测试响应数据，以使所述上位机基于所述测试响应数据确定所述待测芯片的测试结果。

8.一种测试电路，包括：通信接口和与所述通信接口耦接的芯片测试模块，所述芯片测试模块用于与待测芯片耦接；

所述通信接口，用于接收上位机发送的用于测试所述待测芯片的测试指令；基于所述测试指令，确定测试模式，并将所述测试模式和所述测试指令发送给芯片测试模块；其中，所述测试模式包括系统级测试模式和老化测试模式；

所述芯片测试模块，用于基于所述测试模式和所述测试指令对所述待测芯片进行系统级测试和老化测试。

9.根据权利要求8所述的电路，其中，所述通信接口，用于响应于所述测试模式为所述老化测试模式，向所述芯片测试模块发送所述测试指令中的第一测试向量；响应于所述测试模式为所述系统级测试模式，向所述芯片测试模块发送所述测试指令中的第二测试向量和交互信号；

所述芯片测试模块，用于基于所述第一测试向量对所述待测芯片进行所述老化测试；基于所述第二测试向量和所述交互信号以对所述待测芯片进行所述系统级测试。

10.根据权利要求9所述的电路，其中，所述芯片测试模块包括：与所述通信接口耦接的中继单元；

所述中继单元，用于接收所述第一测试向量，并将所述第一测试向量发送给所述待测芯片，以对所述待测芯片进行所述老化测试；

所述通信接口，用于向所述中继单元发送所述第一测试向量。

11.根据权利要求9所述的电路，其中，所述芯片测试模块包括：外围通信电路和中继单元；

所述通信接口，用于向所述中继单元发送第二测试向量，并向所述外围通信电路发送所述交互信号中的所述待测芯片的握手信号和操作指令；

所述外围通信电路，用于接收并响应所述握手信号，建立所述外围通信电路与所述通信接口之间的通信连接；

所述通信接口，用于在所述外围通信电路与所述通信接口之间建立通信连接后，向所述外围通信电路发送所述操作指令；

所述外围通信电路，用于接收所述操作指令，并将所述操作指令发送至所述待测芯片；

所述中继单元，用于接收所述第二测试向量，并将所述第二测试向量发送至所述待测芯片，以对所述待测芯片进行所述系统级测试。

12.根据权利要求11所述的电路，其中，所述外围通信电路，还用于向所述通信接口发送所述系统级测试模式对应的测试响应数据；

所述中继单元，还用于向所述通信接口发送所述老化测试模式对应的测试响应数据；

所述通信接口，还用于向所述上位机发送所述系统级测试模式对应的测试响应数据，以及所述老化测试模式对应的测试响应数据。

13.一种测试系统，包括：上位机和至少一个测试设备，各所述测试设备用于与待测芯片耦接；

所述上位机，用于向各所述测试设备发送用于测试所述待测芯片的测试指令；

所述测试设备，用于接收所述测试指令，并基于所述测试指令，确定测试模式；基于所述测试模式和所述测试指令对所述待测芯片进行系统级测试和老化测试；所述测试模式包括系统级测试模式和老化测试模式。

14.根据权利要求13所述的测试系统，其中，所述测试设备，还用于确定所述测试模式对应的测试响应数据，并向所述上位机发送所述测试响应数据；

所述上位机，还用于基于所述测试响应数据确定所述待测芯片的测试结果。