CN109726061B - 一种SoC芯片的验证方法 - Google Patents

Abstract

本发明公开了一种SoC芯片的验证方法，其属于芯片测试技术领域；包括：步骤S1，采用驱动器将预先产生的激励信号施加在各主级设备的输出端口，以对各主级设备的输入输出端口进行接管；步骤S2，采用监控器读取各主级设备的输入输出行为并传递至记分板；步骤S3，采用监控器读取各主级设备对应的从级设备的输入输出数据并传递至记分板；步骤S4，通过记分板，依据预设的测试标准对各主级设备的输入输出行为和对应的从级设备的输入输出数据之间的关联关系进行验证，并输出验证结果。上述技术方案的有益效果是：覆盖芯片的全部功能点，简化验证过程，提升验证效率。

Description

一种SoC芯片的验证方法

技术领域

本发明涉及一种芯片测试技术领域，尤其涉及一种SoC芯片的验证方法。

背景技术

SoC(System on Chip，片上系统)芯片是一种采用集成式设计思路产生的集成电路芯片，在SoC芯片上集成有完成系统核心功能所需的系统关键部件。换言之，SoC芯片可以被看作是在一块芯片上集成了完整的微小型系统，其通常是客户定制的，或者是面向特定用途的标准化产品。

目前的各行各业中，普遍会采用SoC芯片来实现设备的智能控制。例如在车辆控制领域内，SoC芯片通常用来实现车辆内部设备的控制，例如对车辆车窗、仪表等进行控制。由于SoC芯片对高可靠性的要求，其功能正确性极为重要，每款重新设计或者设计改动的SoC芯片都需要经过大量回归测试才能运用到项目中，SoC芯片的验证更需要大量的时间和人力投入。

SoC芯片对可靠性的高要求使得芯片的功能验证尤为重要，这使得SoC芯片的设计和验证面临着更高的挑战，传统的验证方法已经很难满足大规模的电路验证。如何保证验证激励的完备性、验证平台的简易型与可重用性是当前SoC验证面临着的最大问题。

以往SoC芯片的验证过程主要是编写测试用例，随后读入CPU，再由CPU转化为相应的指令输出到总线上。通过对各个主级设备进行配置，使得主级设备输出验证所需要的激励。

对于传统的SoC芯片验证方法来说，直接激励所能覆盖到的功能点十分有限，一个完备的验证需要大量的直接验证激励，需要耗费大量的人力，而且测试用例的可重用性较低。与此同时各主级的激励输出无法遍历所有可能的情况，无法在SoC验证中对总线矩阵连接的从级设备进行完备的验证，对验证工作造成了极大的挑战。

发明内容

针对所述技术的不足，本发明要解决的问题，提供一种SoC芯片的验证方法。

为实现上述目的，本发明通过以下方案来实现。

一种SoC芯片的验证方法，其中，提供一种方法能够对SoC芯片内部主级设备和从级设备实现从主级设备到从级设备的各种transaction组合的完备验证；

所述工作设备包括多个主级设备和对应的多个从级设备；

所述验证方法具体包括：

步骤S1，采用一驱动器将预先产生的激励信号施加在各所述主级设备的输入输出端口，以对各所述主级设备的输入输出端口进行接管；

步骤S2，采用一监控器读取各所述主级设备的输入输出行为并传递至一记分板；

步骤S3，采用所述监控器读取各所述主级设备对应的所述从级设备的输入输出数据并传递至所述记分板；

步骤S4，通过所述记分板，依据预设的测试标准对各所述主级设备的所述输入输出行为和对应的所述从级设备的所述输入输出数据之间的关联关系进行验证，并输出验证结果。

优选的，该验证方法，其中，所述验证方法基于UVM验证方法学实现。

优选的，该验证方法，其中，于所述验证方法中预先设置不同的激励信号；

所述步骤S1具体包括：

步骤S11，采用一激励发生器产生预先设置的所述激励信号；

步骤S12，采用一激励序列发生器将产生的所述激励信号传递至所述驱动器；

步骤S13，所述驱动器对关联于所述激励信号的激励数据包进行解压，以形成符合各所述主级设备的输入输出数据格式的激励数据并施加到各所述主级设备的输入输出端口，以对各所述主级设备的输入输出端口进行接管。

优选的，该验证方法，其中，预先根据本次验证涉及的各所述主级设备的输入输出行为，参照各所述主级设备的特征模型，预测形成各所述主级设备所对应的各所述从级设备的标准输入输出数据；

所述步骤S4中，依据各所述主级设备的所述输入输出行为，将各所述从级设备的所述输入输出数据与对应的所述标准输入输出数据进行对比，并根据对比结果输出所述验证结果。

优选的，该验证方法，其中，于所述验证方法中预设多个测试用例；

所述激励发生器依据预设的所述测试用例产生所述激励信号。

优选的，该验证方法，其中，还包括对所述测试用例进行调整的过程，具体包括：

步骤A1，在所述SoC芯片进行验证的过程中，搜集验证到的功能点；

步骤A2，将搜集到的所述功能点和预设的标准功能点进行比对；

步骤A3，根据比对结果调整所述测试用例，以对所有所述标准功能点进行验证。

优选的，该验证方法，其中，所述步骤A3中，通过添加新的所述测试用例，和/或对原有的所述测试用例进行修改的方式调整所述测试用例。

优选的，该验证方法，其中，采用SystemVerilog语言构建执行所述验证方法所需的验证环境。

本发明的优点在于：

本发明运用UVM验证方法学，能够实现一个层次化的验证平台结构，可以简单地移植到不同SoC芯片并收集对应的覆盖率。并且，激励发生器产生激励,模拟各个主级设备行为,通过接口将激励施加在主级设备输入输出端口，并对所涉及的主级设备进行屏蔽，通过将激励与验证平台分离的方式，使得验证过程可以专注于验证激励编写，简化了验证过程，解决了多个主级设备激励模拟不完备，在SoC芯片的验证过程中无法对总线矩阵进行完备验证的问题。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本发明的较佳的实施例中，一种SoC芯片的验证方法的总体流程示意图；

图2是本发明的较佳的实施例中，上述验证方法所基于的验证环境的逻辑示意图；

图3是本发明的较佳的实施例中，于图1的基础上，步骤S1的流程示意图；

图4是本发明的较佳的实施例中，对测试用例进行调整的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

本发明的较佳的实施例中，基于上文中所述的问题，现提供一种SoC芯片的验证方法，采用一验证平台通过接口(interface)分别连接车辆内部各工作设备的SoC芯片,以实现从主级设备到从级设备的各种transaction组合的完备验证；

工作设备包括多个主级设备和对应的多个从级设备；

验证方法具体包括：

步骤S1，采用一驱动器将预先产生的激励信号施加在各主级设备的输入输出端口，以对各主级设备的输入输出端口进行接管；

步骤S2，采用一监控器读取各主级设备的输入输出行为并传递至一记分板；

步骤S3，采用监控器读取各主级设备对应的从级设备的输入输出数据并传递至记分板；

步骤S4，通过记分板，依据预设的测试标准对各主级设备的输入输出行为和对应的从级设备的输入输出数据之间的关联关系进行验证，并输出验证结果。

具体地，所谓主级设备，通俗来说，是指处于控制地位的工作设备，例如车辆内部的控制器和处理器等，主级设备在工作过程中通过预定的输入输出行为来控制其他工作设备执行预定的动作。相应地，所谓从级设备，就是受控设备，例如车辆内部的车窗、仪表盘以及音响等，其受控于主级设备的输入输出行为来执行一定的行为动作。

在传统的SoC芯片验证过程中，通常会配置一些测试用例，并根据测试用例，采用中央处理系统对各主级设备进行配置，以使主级设备输出需要的输入输出行为，来驱动从级设备执行一定的动作。但是直接由主级设备来驱动从级设备的方式具有以下几个问题：

1)需要编写大量的测试用例，并且很难覆盖到SoC芯片上的所有功能点，因此无法进行完整的芯片功能验证。

2)主级设备每次的输入输出行为不一定是测试所需要的输出，不必要的或者错误的输出会产生不必要的验证结果，甚至会导致验证失败，因此降低验证效率。

3)传统的验证方式的可重用性较低，对于不同的车辆系统需要重新编写测试用例，费时费力，大大降低了验证效率。

则本实施例中，如图2中所示，提供一个可重用的验证平台A(以虚线框表示)，该验证平台A通过预设的特定接口(未示出)分别与需要验证的各个工作设备的SoC芯片连接。

本实施例中，上述验证平台与SoC芯片之间的连接的接口中添加了断言语句，因此能够对模拟的主级设备的输出进行判断。

本实施例中，该验证平台A内包括验证过程所需的功能验证环境，例如用于传递激励信号的驱动器(driver)，以及用于对工作设备的输入输出数据进行监控的监控器(monitor)等。具体的验证工具将在下文中详述。

本实施例中，通过上述验证平台A中的驱动器，将预先产生的激励信号通过特定的方式施加到各个需要进行验证测试的主级设备B的输入输出端口，从而接管各个主级设备B的输入输出端口。

同时，采用上述监控器监测各个主级设备B在被施加激励信号后输出的输入输出行为，作为后续验证过程中的验证对象。

相应地，驱动器接管主级设备B后的输出被传递至该主级设备B对应的从级设备C，同样采用上述监控器监测各个从级设备C的输入输出数据，作为后续验证过程中的验证对象。

本实施例中，可以采用两个不同的监控器分别监测各个主级设备B的输入输出行为，以及各个从级设备C的输入输出数据，并对监测结果进行汇总。

本实施例中，通过记分板(scoreboard)汇总上述监测结果，并对监测结果进行验证和评价，以判断各个主级设备B的输入输出行为的变化与各个从级设备C的输入输出数据之间是否存在正确的关联关系。记分板最终输出验证结果，以实现对SoC芯片的验证。

本发明的较佳的实施例中，上述验证平台基于UVM验证方法学实现。所谓UVM验证方法学，又叫做通用验证方法学(Universal Verification Methodology,UVM)，其中提供一套基于SystemVerilog语言的类，验证工程师以其中预定义的类作为起点，就可以建立起具有标准结构的验证平台。上文中所述的驱动器driver、监控器monitor以及记分板scoreboard，以及下文中描述的其他组件均可以由现有的UVM验证平台提供。

本实施例中，于上述验证平台中包括不同的验证组件，通过实例化不同的验证组件来对验证环境进行配置。例如在主级设备一侧实例化驱动器组件形成驱动器，从而能够对主级设备的输入输出端口施加激励；又例如在从级设备一侧实例化监控器组件形成监控器，从而能够对从级设备的输入输出数据进行监测等，下文中不再赘述。

因此，本发明的较佳的实施例中，上述验证平台采用SystemVerilog语言进行构建。

本发明的较佳的实施例中，于验证平台中预先设置不同的激励信号；

则如图3中所示，上述步骤S1具体包括：

步骤S11，采用一激励发生器产生预先设置的激励信号；

步骤S12，采用一激励序列发生器将产生的激励信号传递至驱动器；

步骤S13，驱动器对关联于激励信号的激励数据包进行解压，以形成符合各主级设备的输入输出数据格式的激励数据并施加到各主级设备的输入输出端口，以对各主级设备的输入输出端口进行接管。

本实施例中，首先采用上述验证平台A中提供的激励发生器(sequence)产生本次验证所需的激励信号(可以通过事先设置来确定)，激励发生器产生激励信号后会传递给激励序列发生器(sequencer),激励序列发生器再将激励信号传递给驱动器，从而完成激励信号的传递。

驱动器接收到关联于激励信号的激励数据包后将其解压成特定的协议格式(也即符合各个主级设备B的输入输出数据的格式)，再施加到各个主级设备B的输入输出端口，从而能够模拟各个主级设备B的输出。

具体地，采用上述方法，可以通过事先定义的激励来模拟各个主级设备B的输入输出行为，从而使得整个验证过程可控。具体地，可以采用上述方法实现模拟单个主级设备多个数据包的输出，也可以实现多个主级设备多个数据包的输出。通过随机激励的方式，使得主级设备产生的激励可以遍历所有可能的激励，从而达到完整验证的目的。

本发明的较佳的实施例中，预先根据本次验证涉及的各主级设备的输入输出行为，参照各主级设备的特征模型，预测形成各主级设备所对应的各从级设备的标准输入输出数据；

则上述步骤S4中，依据各主级设备的输入输出行为，将各从级设备的输入输出数据与对应的标准输入输出数据进行对比，并根据对比结果输出验证结果。

具体地，本实施例中，在记分板中预先设置多个主级设备/从级设备的特性列表，由于主级设备和从级设备是相互对应的，在特性列表中也根据主级设备和从级设备之间的对应关系进行记载。更进一步地，上述记分板中，可以根据特性列表中的不同主级设备和从级设备之间的关联关系建立特征模型。利用该特征模型，可以通过主级设备的输入输出行为预测得到相应的从级设备的标准输入输出数据(也即符合设备特性的正确的输入输出数据)。

则本实施例中，记分板获得待测的主级设备的输入输出行为后，通过对应的特征模型预测得到相应的从级设备的标准输入输出数据作为验证标准。随后记分板获得待测的从级设备的输入输出数据并将其与之前预测的标准输入输出数据进行比对：若实际的输入输出数据与标准输入输出数据相同，则表示此次验证成功，主级设备和从级设备之间可以正常工作。若实际的输入输出数据与标准输入输出数据不同，则表示此次验证失败。换言之，进行比对后输出的结果即为对应的主级设备和从级设备的验证结果。

本发明的较佳的实施例中，于验证平台中预设多个测试用例；

则上述激励发生器依据预设的测试用例产生激励信号。

本实施例中，事先设置的激励信号是通过测试用例的方式进行设置的。具体地，验证人员在执行验证之前先导入本次验证所需的测试用例，上述激励发生器根据导入的测试用例产生相应的激励信号，驱动器再将激励信号施加到主级设备的输入输出端口上，以进行验证。

进一步地，本发明的较佳的实施例中，上述验证方法中，还包括对测试用例进行调整的过程，具体如图4中所示，包括：

步骤A1，在SoC芯片进行验证的过程中，搜集验证到的功能点；

步骤A2，将搜集到的功能点和预设的标准功能点进行比对；

步骤A3，根据比对结果调整测试用例，以对所有标准功能点进行验证。

具体地，本实施例中，在验证平台内预先设置有所有SoC芯片上需要验证的标准功能点，上文中所述的预设的测试用例也都是依据功能点编写的。则在上述测试用例的调整过程中，首先收集验证过程中实际验证到的各个SoC芯片的功能点，并跟预设的标准功能点进行比对，判断有哪些标准功能点没有被验证。随后，根据比对结果(即没有被验证的功能点)对测试用例进行调整，直至使得依据测试用例能够验证到所有的标准功能点为止。

进一步地，上文中所述的调整测试用例，是指新增测试用例，或者对现有的测试用例进行调整，以期能够验证所有的标准功能点。上述调整测试用例的过程可以由操作人员手动进行。

综上所述，本发明技术方案中，提供一种基于UVM验证平台的验证方法，通过随机激励的方式，将事先设置的激励施加到主级设备的输入输出端口来模拟主级设备的输出，同时记录主级设备的输入输出行为以及对应的从级设备的输入输出数据，通过记分板对主级和从级之间的输出变化进行验证，最终完成对SoC芯片的验证过程。上述验证方法具体如下特点：

1)将激励与验证平台分离，从而使得验证工作可以专注于测试用例的编写，简化了操作人员的验证工作。

2)通过随机激励的方式能够模拟不同主级设备的所有激励，因此能够解决现有技术中对主级设备激励模拟不完备的问题，从而实现了对SoC芯片的完整验证。

3)在验证过程中通过收集验证所覆盖的功能点，并依据覆盖功能点对原先设置的测试用例进行调整，能够尽可能做到覆盖所有功能点的目的，对后期激励的完善提供非常有效的帮助。

4)在验证平台与SoC芯片之间的接口中添加有断言语句，对模拟的主级设备的输出可进行判断，从而消除部分不符合设计规则的激励，因此消除验证过程中的一些人为错误。

5)验证平台通过接口的方式与SoC芯片连接，在后期对验证平台进行维护的时候，只需要维护接口中的信号即可，大大降低了验证平台的维护难度。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种SoC芯片的验证方法，其特征在于，提供一种方法能够对SoC芯片内部主级设备和从级设备实现从主级设备到从级设备的各种transaction组合的完备验证；

工作设备包括多个主级设备和对应的多个从级设备；

验证方法具体包括：

步骤S1，采用一驱动器将预先产生的激励信号施加在各所述主级设备的输入输出端口，以对各所述主级设备的输入输出端口进行接管；

步骤S2，采用一监控器读取各所述主级设备的输入输出行为并传递至一记分板；

步骤S3，采用所述监控器读取各所述主级设备对应的所述从级设备的输入输出数据并传递至所述记分板；

步骤S4，通过所述记分板，依据预设的测试标准对各所述主级设备的所述输入输出行为和对应的所述从级设备的所述输入输出数据之间的关联关系进行验证，并输出验证结果；

所述步骤S4中，所述记分板中预先设置特性列表，所述特性列表中记载有所述主级设备和所述从级设备之间的关联关系；根据所述特性列表中的不同所述主级设备和所述从级设备之间的关联关系建立特征模型，利用所述特征模型，通过主级设备的输入输出行为预测得到相应的从级设备的标准输入输出数据，作为验证标准；

将获得待测的从级设备的输入输出数据与预测的标准输入输出数据进行比对：若实际的输入输出数据与标准输入输出数据相同，则表示此次验证成功，主级设备和从级设备之间可以正常工作；若实际的输入输出数据与标准输入输出数据不同，则表示此次验证失败。

2.如权利要求1所述的验证方法，其特征在于，所述验证方法基于UVM验证方法学实现。

3.如权利要求1所述的验证方法，其特征在于，于所述验证方法中预先设置不同的激励信号；

所述步骤S1具体包括：

步骤S11，采用一激励发生器产生预先设置的所述激励信号；

步骤S12，采用一激励序列发生器将产生的所述激励信号传递至所述驱动器；

步骤S13，所述驱动器对关联于所述激励信号的激励数据包进行解压，以形成符合各所述主级设备的输出数据格式的激励数据并施加到各所述主级设备的输入输出端口，以对各所述主级设备的输入输出端口进行接管。

4.如权利要求1所述的验证方法，其特征在于，预先根据本次验证涉及的各所述主级设备的输入输出行为，参照各所述主级设备的特征模型，预测形成各所述主级设备所对应的各所述从级设备的标准输入输出数据；

所述步骤S4中，依据各所述主级设备的所述输入输出行为，将各所述从级设备的所述输入输出数据与对应的所述标准输入输出数据进行对比，并根据对比结果输出所述验证结果。

5.如权利要求3所述的验证方法，其特征在于，于所述验证方法中预设多个测试用例；

所述激励发生器依据预设的所述测试用例产生所述激励信号。

6.如权利要求5所述的验证方法，其特征在于，还包括对所述测试用例进行调整的过程，具体包括：

步骤A1，在所述SoC芯片进行验证的过程中，搜集验证到的功能点；

步骤A2，将搜集到的所述功能点和预设的标准功能点进行比对；

步骤A3，根据比对结果调整所述测试用例，以对所有所述标准功能点进行验证。

7.如权利要求6所述的验证方法，其特征在于，所述步骤A3中，通过添加新的所述测试用例，和/或对原有的所述测试用例进行修改的方式调整所述测试用例。

8.如权利要求1所述的验证方法，其特征在于，采用SystemVerilog语言构建执行所述验证方法所需的验证环境。

Images