CN117712185A - 具有掺杂区的mps二极管及其制造方法 - Google Patents

具有掺杂区的mps二极管及其制造方法 Download PDF

Info

Publication number
CN117712185A
CN117712185A CN202311184851.1A CN202311184851A CN117712185A CN 117712185 A CN117712185 A CN 117712185A CN 202311184851 A CN202311184851 A CN 202311184851A CN 117712185 A CN117712185 A CN 117712185A
Authority
CN
China
Prior art keywords
region
doped
wells
dopant concentration
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311184851.1A
Other languages
English (en)
Inventor
马西莫·卡塔尔多·马齐洛
森克·哈贝尼希特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexperia BV
Original Assignee
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexperia BV filed Critical Nexperia BV
Publication of CN117712185A publication Critical patent/CN117712185A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开的各方面一般涉及MPS二极管及其制造方法。MPS二极管包括半导体主体，其包括有源区和与所述有源区相邻的终端区，其中所述有源区包括：第一导电类型的漂移区；以及不同于所述第一导电类型的第二导电类型的多个阱，所述多个阱相互间隔开，每个阱与所述漂移区形成相应PN结。MPS二极管还包括金属层组件，其布置在所述半导体主体的表面上并且包括至少一个金属层，所述金属层组件与所述漂移区一起形成多个肖特基接触并且与所述多个阱形成多个相应欧姆接触。漂移区包括掺杂区，所述掺杂区围绕所述多个阱中的每个并且具有比所述漂移区的其余部分更高的掺杂剂浓度，并且其中所述掺杂区与所述终端区间隔开。

Description

具有掺杂区的MPS二极管及其制造方法
技术领域
本公开的方面一般涉及MPS二极管和用于制造这样的MPS二极管的方法。
背景技术
图1示出了本领域已知的混合式PiN肖特基(MPS)二极管100的截面图。MPS二极管100包括衬底101和布置在所述衬底101上的外延层102，它们一起形成半导体主体。外延层102包括漂移区103和多个阱104。漂移区103具有第一导电类型，即漂移区103具有n型掺杂和p型掺杂中的一种。阱104具有不同于第一导电类型的第二导电类型，即，与漂移区103相反的导电类型。
MPS二极管100还包括布置在半导体主体上的金属层组件。在该示例中，金属层组件包括与漂移区103和阱104接触的第一金属层105a。第一金属层105a形成与漂移区103的多个肖特基接触，以及与阱104的多个欧姆接触。金属层组件可以包括第二金属层105b，其布置在第一金属层105a上并且可以形成MPS二极管100的第一端子，该第一端子提供到MPS二极管100的外部电气接入。此外，接触件106被布置在衬底101上，并且可以形成MPS二极管100的第二端子，该第二端子提供到MPS二极管100的外部电气接入。
阱104和漂移区103包括在半导体主体的有源区中。终端区108可以被设置为与有源区相邻，且可以容纳高电场以防止沿有源区的边缘或周边发生过早击穿。金属层组件可以例如通过绝缘层107(诸如氧化层)与终端区电绝缘。如本领域技术人员所理解的，可以布置图1中未示出的其它层，例如钝化层。
阱104与漂移区103形成相应的PN结。根据施加到第一端子和第二端子的正向电压，MPS二极管100可以在几种模式下操作。在较低电压下，MPS二极管100可在第一模式下操作，所述PN结的耗尽区在相邻阱之间延伸，从而防止或基本上限制肖特基电流从第一金属层105a流向衬底101。在较高电压下，MPS二极管100可在第二模式下操作，其中所述PN结的耗尽区变得更小，从而使得肖特基电流能够从第一金属层105a流向衬底101。
当施加到MPS二极管100的电压使MPS二极管100中的电场超过临界水平时，在反向偏置条件下，在MPS二极管100中可能发生击穿。由于在这种情况下相对较高的电场，可能发生退化效应，例如由导致温度升高的功率耗散产生。这种退化可能具有短期效应(如装置的直接失效)和长期效应(如寿命缩短)。因此，需要一种MPS二极管，其中可防止或实质上减轻由于击穿所致的退化效应。
在JP6632910B2、US2018/047855A1、US2021/242307A1、EP3945607A1和US2017/256657A1中公开了本领域已知的MPS二极管的其他示例。
发明内容
本公开的各方面涉及MPS二极管，其中不发生或几乎不发生上述(一个或多个)缺点。
下面阐述了本文公开的某些实施例的方面的概述。应当理解，这些方面仅被呈现以向读者提供这些特定实施例的简要概述，并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖可能未阐述的各种方面和/或方面的组合。
根据本公开的一个方面，提供了一种MPS二极管。MPS二极管包括半导体主体，其包括有源区和与所述有源区相邻的终端区。所述有源区包括：第一导电类型的漂移区；以及不同于所述第一导电类型的第二导电类型的多个阱，所述多个阱相互间隔开，每个阱与所述漂移区形成相应PN结。MPS二极管还包括金属层组件，其布置在所述半导体主体的表面上并且包括至少一个金属层，所述金属层组件与所述漂移区一起形成多个肖特基接触并且与所述多个阱形成多个相应欧姆接触。漂移区包括掺杂区，所述掺杂区围绕所述多个阱中的每一个并且具有比所述漂移区的其余部分更高的掺杂剂浓度，并且其中所述掺杂区与所述终端区间隔开。
申请人已经发现，在典型的MPS二极管中，在终端区中可能发生击穿。然而，终端区是装置的相对小的部分，并且在击穿的情况下，相对大的电流可以流过所述小的部分。
在如上所述的根据本公开的MPS二极管中，可以通过以下方式来减轻该效应：引入掺杂区，使得由于击穿时的临时操作而导致的过多功率耗散可以在更大的区域上耗散，特别是有源区的相当大的部分或者甚至整个有源区，而不是仅在终端区域上耗散。换句话说，可以防止或限制终端区中的过早击穿。这可以导致由温度增加产生的不太严重的退化效应，并且因此可以导致MPS二极管的更高的耐用性和更长的寿命。
更具体地，在操作期间，例如由于场拥挤，终端区可能经受相对高的电场。通过将掺杂区与终端区间隔开，防止或限制了有源区中的电场向终端区的扩展。这允许为了更受控的在有源区上扩展的击穿而增加有源区中的电场，而对终端区的行为没有影响或具有有限的影响。
多个阱可以从表面延伸到半导体主体中达第一深度，并且掺杂区可以从表面延伸到半导体主体中达第二深度。第二深度可以比第一深度大至少20％，优选地大至少50％。掺杂区相对于多个阱的相对深度还确保了对应于漂移区和多个阱之间的结的耗尽区大部分被限制或集中在掺杂区内，以便进一步防止或限制在有源区外部发生击穿。
终端区可以包括第二导电类型的终端区域，其在半导体主体中从表面延伸到第三深度。第二深度可以大于等于第三深度。通过使第一深度大于等于第三深度，可以限制有源区和终端区之间的相交处的电位线的过度收缩，这种收缩可能导致在有源区外部发生击穿的可能性更高。
多个阱的掺杂剂浓度可以是终端区域的掺杂剂浓度的至少10倍，优选地至少20倍。通过使多个阱的掺杂剂浓度比终端区域更高，可以进一步增加有源区中的电场相对于终端区中的电场。
在垂直于所述表面的方向上，所述掺杂区的掺杂剂浓度可以从所述表面增加。换句话说，掺杂区可以具有从半导体主体的表面朝向掺杂区延伸到的第一深度增加的竖直掺杂剂分布。通过形成具有竖直掺杂剂分布的掺杂区，可以最小化反向偏置的漏电流。
在另一实施例中，掺杂区可以包括基本上均匀掺杂的上部区域和在所述上部区域下方的基本上均匀掺杂的下部区域。下部区域可以从多个阱的深度的70％至90％延伸至第一深度。例如，下部区域的掺杂剂浓度可以是上部区域的掺杂剂浓度的至少两倍，或者至少三倍。申请人已经发现，这种配置非常适合于减轻反向偏置的漏电流，以及将相对较高的电场集中在多个阱的底部，这也能够有效地增加在有源区中而不是有源区外部发生击穿的可能性。
掺杂区还可以包括一个或多个基本上均匀掺杂的中间区域，该中间区域布置在上部区域和下部区域之间并且具有在上部区域和下部区域的掺杂剂浓度之间的掺杂剂浓度。
掺杂区可以与终端区间隔开，并且可以在有源区的至多98％、优选地至多95％、更优选地至少80％中横向延伸。以此方式，有源区的大部分可以有助于传导由于击穿事件中的击穿而产生的电流。
掺杂区可以包括中心区域和与内部区域横向相邻的外部区域，其中外部区域具有比内部区域低的掺杂剂浓度，外部区域优选地具有从掺杂区的中心向外的方向上的倾斜的掺杂剂分布。换句话说，掺杂区可具有相对于掺杂区的中心至少在有源区的边缘附近的横向掺杂剂分布。通过使掺杂剂浓度从掺杂区朝终端区到漂移区的其余部分的过渡平滑，可以减少有源区和终端区之间的交叉处的电位线的过度收缩，从而增加有源区中发生击穿的可能性。
多个阱中的每对相邻布置的阱中的阱之间的间距以及所述掺杂区的掺杂剂浓度被选择为，使得在击穿时，所述金属层组件和所述漂移区之间的界面处的电场强度低于所述多个阱和所述漂移区之间的PN结处的电场强度的70％，并且优选地低于50％。以此方式，防止或基本上限制了肖特基结处的击穿(即掺杂区和金属层组件之间的界面处的击穿)，并且相反可以将击穿基本上集中在阱和漂移区之间的界面处。因此，可以提高MPS二极管的鲁棒性和寿命。在示例中，漂移区可具有约1e16 cm-3的掺杂剂浓度，掺杂区可具有在3e16 cm-3至6e16 cm-3之间的掺杂剂浓度，且多个阱可具有约1e18 cm-3的掺杂剂浓度及在2.5μm至3.5μm之间的相对间距。
半导体主体可以包括衬底和布置在衬底上的外延层。有源区和终端区可以布置在外延层中。
金属层组件可以形成MPS二极管的第一端子，并且MPS二极管还可以包括布置在衬底上的接触件，所述接触件形成MPS二极管的第二端子。
掺杂区的掺杂剂浓度可以是漂移区的其余部分的掺杂剂浓度的至少两倍，优选至少三倍。在本公开的上下文内，漂移区的其余部分可以对应于在掺杂区和衬底之间延伸的漂移区的部分。
所述多个阱可以形成为平行的条带或同心形状，例如椭圆形或多边形。
多个阱中的每个还可以包括位于半导体主体的表面的子区域，该子区域具有比阱的其余部分更高的掺杂剂浓度，以实现与金属层组件和/或所述子区域的欧姆接触。
根据本公开的另一方面，提供了一种用于制造MPS二极管的方法。该方法包括提供半导体主体，所述半导体主体包括有源区和与所述有源区相邻的终端区，其中所述有源区包括第一导电类型的漂移区；在所述漂移区中形成掺杂区，所述掺杂区具有比所述漂移区的其余部分更高的掺杂剂浓度，其中所述掺杂区与所述终端区间隔开；在所述掺杂区中形成不同于所述第一导电类型的第二导电类型的多个阱，所述多个阱相互间隔开，每个阱与所述漂移区形成相应PN结；以及在所述表面上布置金属层组件，所述金属层组件包括至少一个金属层，其中所述金属层组件与所述漂移区一起形成多个肖特基接触，并且与所述多个阱形成多个相应欧姆接触。
附图说明
接下来，将参考附图更详细地描述本公开，其中：
图1是本领域已知的MPS二极管的截面图；
图2是根据本公开的实施例的MPS二极管的截面图；以及
图3和图4是根据本公开的实施例的MPS二极管的一部分的截面图。
具体实施方式
结合附图描述本公开。要强调的是，根据工业中的标准实践，各种特征没有按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可以任意地增加或减小。
在附图中，类似的组件和/或特征可以具有相同的附图标记。此外，相同类型的各种组件可通过在附图标记之后加上破折号和区分类似组件的第二标号来区分。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的类似组件中的任一个，而与第二附图标记无关。
除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括(comprise、comprising)”等应被解释为包含性的意义，而不是排他性或穷举性的意义；也就是说，在“包括但不限于”的意义上。如本文所使用的，术语“连接”、“耦接”或其任何变型表示两个或更多个元件之间的直接或间接的任何连接或耦接；元件之间的耦接或连接可以是物理的、逻辑的、电磁的或其组合。另外，词语“本文”、“以上”、“以下”和类似含义的词语在用于本申请时是指本申请的整体而不是本申请的任何特定部分。在上下文允许的情况下，在具体实施方式中使用单数或复数的词语也可以分别包括复数或单数。关于两个或多个项目的列表的词语“或”覆盖了该词语的所有以下解释：列表中的任何项目、列表中的所有项目、以及列表中的项目的任何组合。
本文提供的技术的教导可以应用于其他系统，而非必要地应用于下面描述的系统。以下描述的各种示例的元件和动作可以组合，以提供本技术的进一步实现。本技术的一些替代实施方式不仅可包括除下文所提及的那些实施方式之外的额外元件，而且可包括更少元件。
根据以下详细描述，可以对该技术进行这些和其他改变。尽管本说明书描述了本技术的某些示例，并且描述了所构想的最佳模式，但是无论本说明书显得多么详细，本技术都可以以许多方式来实践。系统的细节在其特定实现中可以有相当大的变化，同时仍然被本文公开的技术所包含。如上所述，当描述本技术的某些特征或方面时使用的特定术语不应被认为暗示该术语在本文中被重新定义为限于该术语所关联的本技术的任何特定特性、特征或方面。通常，在所附权利要求中使用的术语不应被解释为将技术限制于在说明书中公开的具体示例，除非具体实施方式部分明确地定义了这样的术语。因此，本技术的实际范围不仅包括所公开的示例，而且还包括在权利要求下实践或实现本技术的所有等效方式。
为了减少权利要求的数量，下面以某些权利要求的形式呈现本技术的某些方面，但是申请人考虑了任何数量的权利要求形式的本技术的各个方面。
在图2中，示出了根据本公开的实施例的MPS二极管1的截面图。MPS二极管1包括衬底2，该衬底具有形成(例如生长)于其上的外延层3，该外延层包括在MPS二极管1的半导体主体中。外延层包括第一导电类型的漂移区4和第二导电类型的多个阱5，该阱形成MPS二极管1的有源区A的一部分。衬底2可以具有与漂移区4相同的导电类型并且通常具有比漂移区4大得多的掺杂剂浓度。在本公开的背景下，第一导电类型可以对应于n型掺杂和p型掺杂中的一种，而第二导电类型可以对应于n型掺杂和p型掺杂中的另一种。
尽管在图2中未示出，但是半导体主体还可以包括在衬底2和外延层3之间的缓冲层，其掺杂剂浓度通常在衬底2和外延层3的掺杂剂浓度之间。
金属层组件被布置在半导体主体的顶部，包括第一金属层6a以及可选的，包括第二金属层6b。此外，接触件8布置在衬底2的与外延层3相对的表面处。金属层组件和接触件8可以形成MPS二极管1的相应端子，其使得能够对半导体主体进行外部电气接入。
第一金属层6a被布置成接触漂移区4和阱5。具体地，第一金属层6a与阱5形成多个欧姆接触，并且与阱5之间的漂移区4形成多个肖特基接触，为此，第一金属层6a可以由适于形成肖特基接触和欧姆接触的材料或复合材料制成。这种材料或复合物的示例包括用于形成肖特基接触的钛或氮化钛，以及用于形成欧姆接触的镍硅合金(如，镍单硅化物)，但是本公开不限于此。
在一些实施例中，为了改善与金属层组件的欧姆接触，可以在半导体主体的表面处的阱5内形成子区域(未示出)。例如，子区域可以包括具有比阱5的其余部分更高的掺杂剂浓度的高掺杂区。阱5的典型掺杂剂浓度例如可以是1e18 cm-3，而子区域的掺杂剂浓度可以是1e19 cm-3或甚至1e20 cm-3。
第二金属层6b是图2所示实施例中的金属层组件的顶层，因此可以形成MPS二极管1的外部接触件，用于对第一金属层6a的外部电气接入。第二金属层6b可以例如由铝、铜、其合金等制成，但是本公开不限于此。尽管图2中示出了两个金属层，但是本公开还设想仅具有第一金属层6a，或者具有可以由与第一金属层6a和第二金属层6b相同或不同的材料构成的两个以上的金属层。
接触件8可形成MPS二极管1的另一个外部接触件，并且例如可由钛、镍、银、它们的合金等制成。尽管在图2中示出了一层，但是在一些实施例中，接触件8可以包括多个层，即金属层堆叠件。例如，接触件8可包括与衬底2接触的包括镍硅合金的第一层，以及与第一层接触的包括钛、镍、银、其合金等的第二层。
在漂移区4中，围绕多个阱5中的每个设置掺杂区7。这里，掺杂区7可以至少横向围绕阱5，例如，掺杂区7可以在阱5之间延伸，如图2所示。掺杂区7从半导体主体的与阱5相同的表面延伸，并且可以例如比阱5延伸进半导体主体中多至少20％，例如50％或更多。例如，阱5延伸到半导体主体中达第一深度d1，并且掺杂区7延伸到半导体主体中达第二深度d2，并且第二深度d2可以大于第一深度d1。此外，掺杂区7具有第一导电类型，因此与多个阱5中的每一个形成PN结。
掺杂区7的掺杂剂浓度大于漂移区4的其余部分的掺杂剂浓度。优选地，掺杂区7的掺杂剂浓度是漂移区4的其余部分的掺杂剂浓度的至少两倍或甚至至少三倍。
MPS二极管1还包括与有源区A相邻的终端区T，并且在该终端区中可以布置有第二导电类型的终端区域10。终端区T可以被配置为容纳相对高的电场，以防止或限制在MPS二极管1中沿着有源区A的边缘发生击穿。终端区域10可以通过绝缘层9(例如氧化层)与金属层组件电绝缘。终端区域10可以被形成为具有围绕半导体主体中的有源区的闭环形状。终端区域10可以例如具有在1e17 cm-3至1e18 cm-3之间的范围内的掺杂剂浓度。
在本公开的上下文，有源区A可以在终端区T中的终端结构之间延伸。具体地，有源区A可以例如被定义为其中包括MPS二极管1的主要载流部分的区域，具体为在金属层组件和半导体主体之间的阱5和肖特基界面。终端区T可以横向围绕半导体主体中的有源区A，并且可以横向限定为在终端结构开始的位置处开始。例如，有源区A可以被限定为在终端区T中的终端结构的内边缘之间延伸。
通过设置掺杂区7，MPS二极管1击穿期间的功率耗散可以分布在有源区A的至少一部分上，并且可以限制终端区T中的过早击穿。此外，掺杂区7与终端区T间隔开，具体是与终端区域10间隔开。
在优选实施例中，掺杂区7横向跨越小于有源区A的98％，优选地小于有源区A的95％。有源区A可以被半导体主体的由终端区T围绕的部分限定。例如，掺杂区7可以占半导体主体中的终端区域10的内表面之间的空间。优选地，多个阱5与半导体主体中的掺杂区7相邻并且被其围绕。
终端区域10可以从半导体主体的与阱5和掺杂区7相同的表面延伸，并且可以延伸到半导体主体中至第三深度d3。在优选实施例中，第二深度d2大于等于第三深度d3。
尽管图2中的终端区T被示为仅包括终端区域10，但是可以使用多个终端区域。本领域技术人员可以理解，在终端区T中可以使用各种类型的终端结构来代替图2所示的结构。例如，代替单区域结终端扩展(JTE)，可以使用双区域JTE、处于浮置电位的保护环等。本公开不限于终端区T中的任何特定类型的终端结构。
MPS二极管1还可以包括布置在有源区A和终端区T之间的边界处或边界附近的外阱13。外阱13可以类似于阱5，例如，类似于多个阱5掺杂以具有相同的电荷类型和相同或相似的掺杂剂浓度。在另一个实施例中，如图2所示，外阱13可以比阱5宽，但是本申请不限于此。
外阱13可以支持有源区A边缘附近的MPS二极管操作。即，外阱13可以与相邻阱5以及第一金属层6a和漂移区4或掺杂区7之间的肖特基接触一起，进行MPS二极管操作。然而，外阱13可以不完全由掺杂区7横向围绕，或者可以根本不与掺杂区7相邻布置。相反，掺杂区7可以在外阱13和相邻布置的阱5之间延伸。替代地，外阱13不与掺杂区7相邻，而与漂移区4的其余部分相邻。在这种情况下，在另一实施例中，MPS二极管可以包括未被掺杂区7围绕的一个或多个另外的阱(未示出)，所述(一个或多个)另外的阱布置在外阱13和多个阱5之间。例如，所述(一个或多个)另外的阱可以完全被漂移区4的其余部分围绕，或者可以在所述另外的阱的一侧或多侧与掺杂区7相邻布置，(一个或多个)其它侧与漂移区4的其余部分相邻布置。外阱13可以设置在任一侧，并且在一些实施例中(例如，当阱同心地布置时)可以是连续的区域。
在图2所示的实施例中，由于外阱13和终端区域10具有相同的电荷类型，外阱13可以另外提供终端区域10到第一金属层6a的欧姆接触。然而，由于外阱13的掺杂剂浓度将通常大于终端区域10的掺杂剂浓度，所以耗尽区将不会或几乎不会延伸到外阱13中，并且因此它可能不会或几乎不会有助于终端。因此，对于图2所示的终端结构，终端区T对应于终端区域10开始的位置。本公开不限于外阱13提供到终端区域10的电接触，并且该接触可以以另一种方式布置。
在图3中，示出了根据本公开的实施例的MPS二极管1的一部分的截面图。具体地，图3中仅示出了阱5、外阱13和掺杂区7。
在本实施例中，掺杂区7被形成为具有竖直掺杂剂分布，其掺杂剂浓度在图3中由上到下增加。具体的，掺杂区7可包括上部区域11a与下部区域11c，以及可选地，中间区域11b，其中下部区域11c的掺杂剂浓度高于上部区域11a以及(如果适用)中间区域11b的掺杂剂浓度。特别是，下部区域11c可以是掺杂区7的最下区域，而上部区域11a可以是掺杂区7的最上区域。虽然图3中仅示出了一个中间区域11b，但是在上部区域11a和下部区域11c之间可以有多个这样的中间区域，或者中间区域11b可以被完全省略。
掺杂区7的竖直掺杂剂分布可以用于减轻反向偏置的漏电流。申请人已经发现，非常合适的构造是使下部区域11c从阱5的深度(即，图2中的第一深度d1)的70％至90％之间延伸。
在一个实施例中，下部区域11c的掺杂剂浓度可以是上部区域11a的掺杂剂浓度的至少两倍，优选地至少三倍。例如，下部区域11c可具有在6e16 cm-3至8e16cm-3之间的范围内的掺杂剂浓度，而上部区域11a可具有在2e16 cm-3至4e16 cm-3之间的范围内的掺杂剂浓度。(一个或多个)中间区域11b(若存在)可具有在上部区域11a与下部区域11c之间的掺杂剂浓度。
如本领域技术人员将理解的，可以使用多个离子注入步骤来形成掺杂区7的竖直掺杂剂分布。例如，执行第一注入步骤以形成至少下部区域11c直到掺杂区7的深度，执行第二注入步骤以形成至少中间区域11b直到下部区域11c应该开始的深度，并且执行第三注入步骤以形成至少上部区域11a直到中间区域11b应该开始的深度。
在图4中，示出了根据本公开的实施例的MPS二极管1的一部分的截面图。具体的，图4中仅示出了阱5、外阱13和掺杂区7。
在本实施例中，掺杂区7被形成为具有横向掺杂剂分布，其掺杂剂浓度从掺杂区7的中心到掺杂区7的边缘降低，如图3所示。具体的，掺杂区7可包括内部区域12a和外部区域12b，其中外部区域12b的掺杂剂浓度低于内部区域12a的掺杂剂浓度。具体的，内部区域12a可以是掺杂区7的中心区域，并且外部区域12b可以围绕内部区域12a。优选地，内部区域12a对应于掺杂区7的10％至90％之间，优选地90％，而外部区域12b形成掺杂区7的其余部分。
在实施例中，外部区域12b可以具有倾斜的掺杂剂分布。例如，外部区域12b的掺杂剂浓度从与内部区域12a直接相邻的内部区域12a的掺杂剂浓度降低到低于掺杂区7的边缘处的内部区域12a的掺杂剂浓度。优选地，在掺杂区7的边缘处，掺杂剂浓度基本上等于漂移区4的其余部分的掺杂剂浓度。
如本领域技术人员将理解的，可以使用离子注入步骤形成掺杂区7的横向掺杂剂分布。为了形成如上所述的外部区域12b，可以使用具有可变厚度的掩模层(未示出)。例如，可以根据掺杂区7的期望形状提供并图案化掩模层。此外，这种掩模层可以在对应于将形成外部区域12b位置的区域上方具有倾斜部分，使得在注入步骤之后，在所述倾斜部分下方形成的掺杂剂浓度具有比对应于内部区域12a的暴露部分低的掺杂剂浓度。
代替倾斜的掺杂剂分布，外部区域12b可以具有比内部区域12a的掺杂剂浓度低的基本上均匀的掺杂剂浓度。在另一实施例中，外部区域12b可以包括布置在内部区域12a和掺杂区12b的边缘之间的多个子区域，所述子区域均具有基本上均匀的掺杂剂浓度，其中更靠近掺杂区7的边缘的子区域的掺杂剂浓度小于更远离掺杂区7的边缘的子区域的掺杂剂浓度。
在示例中，内部区域12a可具有在3e16 cm-3至8e16 cm-3之间的范围内的掺杂剂浓度，而外部区域12b可具有在1e16 cm-3至3e16cm-3之间的范围内的掺杂剂浓度。
图3和图4所示的实施例可以组合。也就是说，虽然掺杂区7被描述为具有参考图3的竖直掺杂剂分布和参考图4的横向掺杂剂分布，但是本申请也设想了其组合。
例如，参考图4，内部区域12a可具有根据参考图3所述的实施例的竖直掺杂剂分布。可选地，外部区域12b也可具有参考图3所述的竖直掺杂剂分布。以此方式，可减轻击穿期间漏电流和电场对MPS二极管1的负面影响。
在上述实施例中，阱5可以具有各种构造。例如，阱5可以形成为在第一方向上间隔开并且在垂直于所述第一方向的第二方向上伸长的平行条带。在另一个示例中，阱5可以形成为同心形状，例如椭圆形或多边形。在又一示例中，阱5可以形成为二维分布的岛，即，在第一方向和第二方向上间隔开。然而，本公开不限于阱5的任何特定构造。
MPS二极管1的制造方法可以如下。首先，提供半导体主体，例如其上生长外延层3的衬底2。外延层3可以包括或限定第一导电类型的漂移区4。可以使用如上所述的一个或多个掩模层将掺杂区7注入半导体主体中，特别是外延层3中，掩模层被图案化以形成掺杂区7的期望形状和位置。在(一个或多个)注入步骤之后，可以再次去除所述掩模层。可以通过另一注入步骤，使用限定阱5以及(如果适用)另外的阱和/或外阱5a的期望形状和位置的另一图案化掩模层来提供阱5以及(如果适用)另外的阱和/或外阱5a，并且可以在另一注入步骤之后再次去除另一图案化掩模层。之后，金属层组件可以被布置在半导体主体的顶部。接触件8可以与半导体主体一起提供，或者可以在上述步骤中的任何步骤之后布置。该方法还可以包括，在布置金属层组件之前，通过又一注入步骤，使用限定终端区域10的期望形状和位置的又一图案化掩模层，形成终端区域10，以及在半导体主体的一部分的顶部上布置绝缘层9，用于将金属层组件与终端区域10电绝缘。
如本领域技术人员将理解的，可以包括另外的步骤，诸如在衬底2和外延层3之间设置缓冲层、设置覆盖金属层组件的一部分的钝化层等。
以上随后的描述仅提供了优选的(一个或多个)示例性实施例，并且不旨在限制本公开的范围、适用性或配置。相反，随后对优选的(一个或多个)示例性实施例的描述将为本领域技术人员提供用于实现本公开的优选示例性实施例的使能描述，应当理解，在不脱离由随附权利要求限定的本公开的范围的情况下，可以对元件的功能和布置(包括来自不同实施例的特征的修改和/或组合)进行各种改变。

Claims (15)

1.一种混合式PiN肖特基(MPS)二极管(1)，包括：
半导体主体，其包括有源区(A)和与所述有源区(A)相邻的终端区(T)，其中所述有源区(A)包括：
第一导电类型的漂移区(4)；以及
不同于所述第一导电类型的第二导电类型的多个阱(5)，所述多个阱(5)相互间隔开，每个阱(5)与所述漂移区(4)形成相应PN结；以及
金属层组件(6a，6b)，其布置在所述半导体主体的表面上并且包括至少一个金属层，所述金属层组件(6a，6b)与所述漂移区(4)一起形成多个肖特基接触并且与所述多个阱(5)形成多个相应欧姆接触，其中所述漂移区(4)包括掺杂区(7)，所述掺杂区围绕所述多个阱(5)中的每一个并且具有比所述漂移区(4)的其余部分更高的掺杂剂浓度，并且其中所述掺杂区(7)与所述终端区(T)间隔开，
其特征在于：
在垂直于所述表面的方向上，所述掺杂区(7)的掺杂剂浓度从所述表面增加，所述掺杂区(7)包括实质上均匀掺杂的上部区域(11a)和在所述上部区域(11a)下方的实质上均匀掺杂的下部区域(11c)；和/或
所述掺杂区(7)包括内部区域(12a)和与所述内部区域(12a)横向相邻的外部区域(12b)，所述外部区域(12b)具有比所述内部区域(12a)低的掺杂剂浓度。
2.根据权利要求1所述的MPS二极管(1)，其中所述多个阱(5)从所述表面延伸到所述半导体主体中达第一深度(d1)，并且其中所述掺杂区(7)从所述表面延伸到所述半导体主体中达第二深度(d2)，其中所述第二深度(d2)比所述第一深度(d1)大至少20％，优选大至少50％。
3.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述终端区(T)包括所述第二导电类型的终端区域(10)，所述终端区域从所述表面延伸到所述半导体主体中达第三深度(d3)，其中所述第二深度(d2)大于等于所述第三深度(d3)。
4.根据权利要求3所述的MPS二极管(1)，其中所述多个阱(5)的掺杂剂浓度是所述终端区域(10)的掺杂剂浓度的至少10倍，优选地至少20倍。
5.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述掺杂区(7)包括所述上部区域(11a)和所述下部区域(11c)，其中所述下部区域(11c)从所述多个阱(5)的深度的70％至90％之间延伸到所述掺杂区(7)的深度。
6.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述掺杂区(7)包括所述上部区域(11a)和所述下部区域(11c)，其中所述下部区域(11c)的掺杂剂浓度是所述上部区域(11a)的掺杂剂浓度的至少两倍，优选地至少三倍。
7.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述掺杂区(7)包括所述上部区域和所述下部区域，其中所述掺杂区(7)还包括一个或多个实质上均匀掺杂的中间区域(11b)，所述中间区域布置在所述上部区域(11a)和所述下部区域(11c)之间，并且具有在所述上部区域(11a)和所述下部区域(11c)的掺杂剂浓度之间的掺杂剂浓度。
8.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述掺杂区(7)在所述有源区(A)的至多98％中横向延伸，优选至多95％，更优选至少80％。
9.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述掺杂区(7)包括所述内部区域(12a)和所述外部区域(12b)，其中所述外部区域(12b)具有从所述掺杂区(7)的中心沿向外方向的倾斜掺杂剂分布。
10.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述掺杂区(7)包括所述内部区域(12a)和所述外部区域(12b)，其中所述内部区域(12a)的掺杂剂浓度是所述外部区域(12b)的掺杂剂浓度的至少两倍，优选地至少三倍。
11.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述掺杂区(7)的掺杂剂浓度是所述漂移区(4)的其余部分的掺杂剂浓度的至少两倍，优选地至少三倍。
12.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述多个阱(5)中的每对相邻布置的阱中的阱(5)之间的间距以及所述掺杂区(7)的掺杂剂浓度被选择为，使得在击穿时，所述金属层组件(6a，6b)和所述漂移区(4)之间的界面处的电场强度低于所述多个阱(5)和所述漂移区(4)之间的PN结处的电场强度的70％，并且优选地低于50％。
13.根据前述权利要求中任一项所述的MPS二极管(1)，其中所述半导体主体包括衬底(2)和布置在所述衬底上的外延层(3)，其中所述有源区(A)和所述终端区(T)布置在所述外延层(3)中，其中所述金属层组件(6a，6b)优选地形成所述MPS二极管(1)的第一端子，并且其中所述MPS二极管(1)优选地还包括布置在所述衬底(2)上的接触件(8)，所述接触件(8)形成所述MPS二极管(1)的第二端子。
14.根据前述权利要求中任一项所述的MPS二极管，其中所述多个阱(5)形成为平行的条带或者同心形状，例如椭圆形或多边形；和/或
所述多个阱(5)中的每一个还包括在所述半导体主体的所述表面处的子区域，所述子区域具有比所述阱(5)的其余部分更高的掺杂剂浓度，用于实现与所述金属层组件(6a、6b)和/或所述子区域的欧姆接触。
15.一种制造混合式PiN肖特基(MPS)二极管(1)的方法，所述方法包括：
提供半导体主体，所述半导体主体包括有源区(A)和与所述有源区(A)相邻的终端区(T)，其中所述有源区(A)包括第一导电类型的漂移区(4)；
在所述漂移区(4)中形成掺杂区(7)，所述掺杂区(7)具有比所述漂移区(4)的其余部分更高的掺杂剂浓度，其中所述掺杂区(7)与所述终端区(T)间隔开；
在所述掺杂区(7)中形成不同于所述第一导电类型的第二导电类型的多个阱(5)，所述多个阱(5)相互间隔开，每个阱(5)与所述漂移区(4)形成相应PN结；以及
在所述表面上布置金属层组件(6a，6b)，所述金属层组件(6a，6b)包括至少一个金属层，其中所述金属层组件(6a，6b)与所述漂移区(4)一起形成多个肖特基接触，并且与所述多个阱(5)形成多个相应欧姆接触，
其特征在于，
在垂直于所述表面的方向上，所述掺杂区(7)的掺杂剂浓度从所述表面增加，所述掺杂区(7)包括实质上均匀掺杂的上部区域(11a)和在所述上部区域(11a)下方的实质上均匀掺杂的下部区域(11c)；和/或
所述掺杂区(7)包括内部区域(12a)和与所述内部区域(12a)横向相邻的外部区域(12b)，所述外部区域(12b)具有比所述内部区域(12a)低的掺杂剂浓度。
CN202311184851.1A 2022-09-15 2023-09-14 具有掺杂区的mps二极管及其制造方法 Pending CN117712185A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22195850.7A EP4340033A1 (en) 2022-09-15 2022-09-15 Mps diode having a doped region and method for manufacturing the same
EP22195850.7 2022-09-15

Publications (1)

Publication Number Publication Date
CN117712185A true CN117712185A (zh) 2024-03-15

Family

ID=83594235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311184851.1A Pending CN117712185A (zh) 2022-09-15 2023-09-14 具有掺杂区的mps二极管及其制造方法

Country Status (3)

Country Link
US (1) US20240097047A1 (zh)
EP (1) EP4340033A1 (zh)
CN (1) CN117712185A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6271813B2 (ja) * 2015-05-15 2018-01-31 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
JP6632910B2 (ja) * 2016-02-24 2020-01-22 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
JP6540547B2 (ja) * 2016-03-01 2019-07-10 豊田合成株式会社 Ｍｐｓダイオード
US11626487B2 (en) * 2020-01-31 2023-04-11 Genesic Semiconductor Inc. Performance SiC diodes
IT202000018130A1 (it) * 2020-07-27 2022-01-27 St Microelectronics Srl Diodo in carburo di silicio con ridotta caduta di tensione, e relativo procedimento di fabbricazione

Also Published As

Publication number Publication date
EP4340033A1 (en) 2024-03-20
US20240097047A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US6639278B2 (en) Semiconductor device
US9659927B2 (en) Junction barrier Schottky rectifier
US11081598B2 (en) Trench MOS Schottky diode
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
CN107180864B (zh) 开关元件
WO2013046908A1 (ja) 半導体装置
CN108475701B (zh) 面积高效的浮置场环终端
CN110556427B (zh) 半导体器件及其结边缘区
CN107579121B (zh) 肖特基势垒二极管及其制造方法
US20230178650A1 (en) Edge termination structures for semiconductor devices
US11094779B2 (en) Semiconductor device having an edge termination region comprising a first edge termination region of a second conductivity type adjacent to a second edge termination region of a first conductivity type
US10529867B1 (en) Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability
US8076695B2 (en) Semiconductor device
KR20070048753A (ko) 서지 보호용 반도체 장치
JP2021019156A (ja) 炭化珪素半導体装置
CN117712185A (zh) 具有掺杂区的mps二极管及其制造方法
US20210074827A1 (en) Wide-gap semiconductor device
US20240097046A1 (en) Mps diode having a non-uniformly doped region and method for manufacturing the same
US20220285485A1 (en) Schottky barrier diode and method for manufacturing the same
EP4340035A1 (en) Mps diode having non-uniformly spaced wells and method for manufacturing the same
CN111095565B (zh) 半导体装置
KR102183959B1 (ko) 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법
CN111164764A (zh) 具有用于高电压的改进的肖特基接触的肖特基势垒二极管
CN216054719U (zh) 半导体结构
KR20160116294A (ko) 쇼트키 다이오드

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication