CN117690920A - 集成封装及其制造方法 - Google Patents

集成封装及其制造方法 Download PDF

Info

Publication number
CN117690920A
CN117690920A CN202211064924.9A CN202211064924A CN117690920A CN 117690920 A CN117690920 A CN 117690920A CN 202211064924 A CN202211064924 A CN 202211064924A CN 117690920 A CN117690920 A CN 117690920A
Authority
CN
China
Prior art keywords
antenna
package
substrate
semiconductor chip
antenna structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211064924.9A
Other languages
English (en)
Inventor
蔡佩燕
高英华
林耀剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Priority to CN202211064924.9A priority Critical patent/CN117690920A/zh
Priority to TW112133038A priority patent/TW202412248A/zh
Priority to US18/459,046 priority patent/US20240079759A1/en
Priority to KR1020230116239A priority patent/KR20240031931A/ko
Publication of CN117690920A publication Critical patent/CN117690920A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供了一种集成封装及其制造方法。该集成封装包括：具有顶部基板表面和底部基板表面的模制基板；嵌入模制基板中的半导体芯片；底部天线结构，底部天线结构设置于底部基板表面上并电连接至半导体芯片；以及天线封装，天线封装嵌入模制基板中，并且包括：天线封装基板；和顶部天线结构，顶部天线结构设置在天线封装基板上，且配置成用于将电磁能量与底部天线结构耦合。

Description

集成封装及其制造方法
技术领域
本申请总体上涉及半导体技术，更具体地，涉及一种集成封装及其制造方法。
背景技术
由于消费者希望他们的电子产品更小、更快、性能更高，并且将越来越多的功能封装到单个器件中，半导体行业一直面临着复杂集成的挑战。封装天线(AiP:Antenna-in-Package)已成为多种应用的主流天线封装技术。AiP允许将天线和射频芯片(例如收发器)集成在单个封装中。然而，传统的AiP技术复杂，导致成本过高且可靠性低。
因此，需要一种简单且具有成本效益的AiP技术。
发明内容
本申请的目的是提供一种简单且具有成本效益的集成封装。
根据本申请的实施例的一个方面，提供了一种集成封装。集成封装可以包括：具有顶部基板表面和底部基板表面的模制基板；嵌入模制基板中的半导体芯片；底部天线结构，设置于底部基板表面上并电连接至半导体芯片；以及天线封装，天线封装嵌入模制基板中，并且包括：天线封装基板；和顶部天线结构，顶部天线结构设置在天线封装基板上，且被配置用于将电磁能量与底部天线结构耦合。
根据本申请实施例的另一方面，提供了一种用于制造集成封装的方法。该方法可以包括：提供半导体芯片；提供天线封装，其中天线封装包括天线封装基板，以及设置在天线封装基板上的顶部天线结构；将半导体芯片和天线封装接合到载体；在载体上形成密封剂，以密封半导体芯片和天线封装；移除载体以暴露半导体芯片的有源表面；以及在半导体芯片的有源表面上形成底部天线结构，其中底部天线结构电连接到半导体芯片并且被配置用于将电磁能量与顶部天线结构耦合。
应当理解，前面的一般性描述和下面的详细描述都只是示例性和说明性的，而不是对本发明的限制。此外，并入并构成本说明书一部分的附图示出了本发明的实施例并且与说明书一起用于解释本发明的原理。
附图说明
本文引用的附图构成说明书的一部分。除非另有明确说明，附图中所示的特征仅示出了本申请的一些实施例而不是本申请的所有实施例，并且说明书的读者不应做出相反的暗示。
图1是根据本申请一个实施例的集成封装的截面图；
图2是根据本申请另一实施例的集成封装的截面图；
图3A、图3B和图3C是根据本申请的一些实施例的不同天线封装的截面图；
图4A至图4E是示出根据本申请一个实施例的制造天线封装的方法的各个步骤的截面图；
图5A至5E是示出根据本申请一个实施例的制造集成封装的方法的各个步骤的截面图。
在整个附图中将使用相同的附图标记来表示相同或相似的部分。
具体实施方式
以下本申请的示例性实施例的详细描述参考了构成描述的一部分的附图。附图示出了其中可以实践本申请的具体示例性实施例。包括附图在内的详细描述足够详细地描述了这些实施例，以使本领域技术人员能够实践本申请。本领域技术人员可以进一步利用本申请的其他实施例，并在不脱离本申请的精神或范围的情况下进行逻辑、机械等变化。因此，以下详细描述的读者不应以限制性的方式解释该描述，并且仅以所附权利要求限定本申请的实施例的范围。
在本申请中，除非另有明确说明，否则使用的单数包括了复数。在本申请中，除非另有说明，否则使用“或”是指“和/或”。此外，使用的术语“包括”以及诸如“包含”和“含有”的其他形式不是限制性的。此外，除非另有明确说明，诸如“元件”或“组件”之类的术语覆盖了包括一个单元的元件和组件，以及包括多于一个子单元的元件和组件。此外，本文使用的章节标题仅用于组织目的，不应解释为限制所描述的主题。
如本文所用，空间上相对的术语，例如“下方”、“下面”、“上方”、“上面”、“上”、“上侧”、“下侧”、“左侧”、“右侧”、“水平”、“竖直”、“侧方”等等，可以在本文中使用，以便于描述如附图中所示的一个元件或特征与另一元件或特征的关系。除了图中描绘的方向之外，空间相对术语旨在涵盖设备在使用或操作中的不同方向。该器件可以以其他方式定向(旋转90度或在其他方向)，并且本文使用的空间相关描述同样可以相应地解释。应该理解，当一个元件被称为“连接到”或“耦接到”另一个元件时，它可以直接连接到或耦接到另一个元件，或者可以存在中间元件。
在传统的AiP装置中，电信号可以从集成电路芯片通过嵌入在诸如印刷电路板之类的基板内的一个或多个迹线和/或一个或多个通孔(through via)传播到天线。迹线和通孔可以被介电材料包围。然而，诸如模塑料之类的介电材料可能会遭受电流泄漏、杂散电容等的影响。因此，传统的AiP器件的性能可能会受到阻碍。
在本申请的一些实施例中，提供了集成封装。集成封装包括模制基板(moldedsubstrate)，其中嵌入了半导体芯片和天线封装。底部天线结构设置在模制基板的底面上并且电连接到半导体芯片。天线封装包括顶部天线结构，顶部天线结构可以与底部天线结构耦合电磁能量。因此，半导体芯片可以通过电磁耦合的底部和顶部天线结构发送和接收电磁信号。由于在底部天线结构和顶部天线结构之间没有导线连接并且在模制基板中没有形成通孔，因此模制基板不会遭受电流泄漏的影响。此外，本申请的集成封装结构更简单，具有更高的成本效益。
图1示出了根据本申请一个实施例的集成封装100的截面图。在本实施例中，集成封装100通过各种焊球170安装在诸如印刷电路板的主板180上。然而，可以理解的是，集成封装100可以以其它适当的方式安装到其他器件或组件上。
参考图1，集成封装100包括模制基板120。半导体芯片130和两个天线封装150嵌入在模制基板120中。可以理解，更多的半导体芯片或其它数量的天线封装可以与模制基板120集成。在一些实施例中，仅一个天线封装可以嵌入模制基板120内。模制基板120可以由诸如聚合物复合材料的模塑料制成。例如，模塑料可以包括环氧树脂、带填料的环氧树脂、带填料的环氧丙烯酸酯、或带有适当填料的聚合物，但本申请的范围不限于此。模制基板120是不导电的，提供结构支撑，并且在环境上保护半导体芯片130和天线封装150免受外部元件和污染物的影响。在一些实施例中，模制基板120可以使用压缩模制、传递模制、液体密封剂模制或其它合适的模制工艺形成。半导体芯片130和天线封装150可以在模制工艺期间被模制基板120封装。
半导体芯片130可以包括一个或多个数字芯片、模拟芯片或混合信号芯片，例如专用集成电路(“ASIC”)芯片、传感器芯片、无线和射频(RF)芯片、存储器芯片、逻辑芯片或稳压芯片。在一些实施例中，半导体芯片130可以包括用于无线通信和/或信号处理的集成电路芯片，其可能需要用于发送和接收无线信号的天线。在一些实施例中，半导体芯片130还可以包括用于无线通信的天线结构的输出和/或输入电路。
如图1所示，半导体芯片130采用表面制造工艺或其他类似工艺制造，具有有源表面130a和与有源表面130a相对的非有源表面130b。可以实现为有源器件和/或无源器件的各种类型的模拟或数字电路可以靠近有源表面130a形成，并通过半导体芯片130的金属互连结构电耦合到从有源表面130a暴露的某些导电图案。相反，半导体芯片130的非有源表面130b可以不具有从其暴露的任何导电图案。然而，本申请的范围不限于该实施例。在另一实施例中，一个或多个附加层可以形成在半导体芯片130的非有源表面130b上。该一个或多个附加层可以由支撑、保护或热增强材料制成，并且可以具有范围从10μm至200μm的厚度。例如，可以将玻璃层结合到非有源表面130b上，或者可以将聚合物复合层形成在非有源表面130b上，或者可以将具有或不具有图案的金属层结合在非活性表面130b上。
如图1所示，半导体芯片130的有源表面130a面向下并且从模制基板120的底表面120b暴露。再分布结构(RDS:redistribution structure)140可以形成在半导体芯片130的有源表面130a下方并且连接到有源表面130a。RDS 140可以包括一个或多个介电层以及位于介电层之间并穿过介电层的一个或多个导电层。导电层可以定义焊盘、迹线和插塞，电信号或电压可以通过它们在RDS 140上水平和垂直分布。
在图1所示的示例中，RDS 140的第一介电层142可以直接设置在半导体芯片130的有源表面处的金属互连结构的最低金属层的下方。例如，第一介电层142可以与形成在半导体芯片130的最低金属层中的接触图案(contact pattern)相接触。第一再分布层(RDL:redistribution layer)144可以形成在第一介电层142中并且通过一个或多个导电通孔电连接到半导体芯片130的接触图案。第二介电层146可进一步形成于第一介电层142下方，第二再分布层148可形成于第二介电层146中并通过一个或多个导电通孔电连接至第一再分布层144。多个焊球170可以形成在第二介电层146和主板180之间。在一些实施例中，第一介电层142和第二介电层146可以包括氮化硅、氮氧化硅、FTEOS、SiCOH、聚酰亚胺、BCB或其他有机聚合物，或它们的组合。第一再分布层144和第二再分布层148可以包括Cu、Al、Sn、Ni、Au、Pd、Ag、Ti、TiW或任何其它合适的导电材料中的一种或多种。
图1中所示的RDS 140可以根据标准嵌入式晶片级球栅阵列(eWLB:EmbeddedWafer Level Ball Grid Array)工艺形成，但是本申请的方面不限于此。还可以理解，RDS140可以以各种结构和类型来实现，且图1中所示的示例仅用于说明。例如，再分布层的数量不限于如图1所示的两个。
继续参考图1，第一再分布层144可以包括连接到第二再分布层148的第一部分144a，其用作互连结构。此外，第一再分布层144还可以包括不连接到第二再分布层148的第二部分144b。第二部分144b可以用作半导体芯片130的底部天线结构，使得它可以传输无线通信信号到半导体芯片130和/或从半导体芯片130接收无线通信信号。底部天线结构144b可以包括各种类型或形状的天线，例如平面天线。例如，第二部分144b可以采取在第一介电层142中蜿蜒的平面线圈的形式。
参考图1，两个天线封装150嵌入模制基板120中。每个天线封装150可以预先形成，并且至少包括天线封装基板152和顶部天线结构154。天线封装基板152可以包括模塑料，例如密封剂，并且可以使用模制工艺形成。例如，天线封装基板152可以具有与模制基板120相同或不同的材料。特别地，顶部天线结构154设置在天线封装基板152上方并且被配置为通过互耦效应与底部天线结构144b耦合电磁能量。如图1所示，天线封装基板152的底面与半导体芯片130的有源表面130a基本齐平或共面。在一些实施例中，顶部天线结构154可以具有与底部天线结构144b相似的形状。例如，当从集成封装100的顶部看时，顶部天线结构154可以至少部分地与底部天线结构144b重叠。顶部天线结构154与底部天线结构144b重叠越多，相互耦合作用越好。
在图1所示的示例中，天线封装150还可以包括底部钝化层156和顶部钝化层158。底部钝化层156设置在天线封装基板152和顶部天线结构154之间，用于提供电隔离和提高粘附性。顶部钝化层158设置在底部钝化层156上并覆盖顶部天线结构154。顶部钝化层158可以在环境上保护顶部天线结构154免受外部元件和污染物的影响。在一些实施例中，底部钝化层156和顶部钝化层158可以由具有低介质损耗因子(Df:loss tangent)特性(例如，≤0.02)的介电材料制成。在一些实施例中，介电材料可以根据实际需要具有低介电常数(Dk:permittivity)(例如，≤4)或高Dk(例如，>4)的特性。
需要说明的是，底部钝化层156和顶部钝化层158可以是可选的。在一些其他实施例中，天线封装可以仅包括底部钝化层和顶部钝化层之一，或者可以既不包括底部钝化层也不包括顶部钝化层。
应该注意的是，图1中的两个天线封装150中的每一个天线封装均包括顶部天线结构154，其耦合到半导体芯片130的相应底部天线结构144b。因此，两个顶部天线结构154可以联合或单独地向半导体芯片130的两个底部天线结构144b发射电磁辐射和/或从两个底部天线结构144b接收电磁辐射。然而，顶部天线结构的数量或配置不限于图1所示的示例。例如，在其它实施例中，集成封装可以仅包括一个或两个以上的顶部天线结构，并且可以在集成封装内形成更多层的天线结构。在图1所示的例子中，两个顶部天线结构154彼此共面，但本申请的方面不限于此。在一些其他实施例中，两个顶部天线结构可以处于不同的水平，使得两个天线封装为了不同的目标频率可以具有不同的高度。
由于顶部天线结构154和底部天线结构144b彼此电磁耦合，需要考虑顶部天线结构154和底部天线结构144b的图案，以及天线封装基板152、第一介电层142和任何其它中间层的特性(例如，介电常数(Dk)和介质损耗因子(Df))，仔细控制顶部天线结构154和底部天线结构144b之间的距离。例如，顶部天线结构154和底部天线结构144b之间的距离可以是150μm、200μm、250μm、270μm、280μm、290μm、310μm、360μm或根据具体应用场景而定的其它值。然而，可以理解的是，顶部天线结构154和底部天线结构144b之间的距离可以基于实际计算或模拟结果进行修改或调整，例如，使用诸如ANSYS HFSS之类的商业电磁模拟软件。此外，为了避免半导体芯片130阻挡顶部天线结构154或底部天线结构144b对外部环境的电磁辐射，顶部天线结构154应高于半导体芯片130，并在半导体芯片130和天线封装150之间形成间隙。优选地，顶部天线结构154与半导体芯片130之间的垂直距离可以等于或大于5μm，例如6μm、10μm、20μm、30μm、35μm等。半导体芯片130与天线封装150之间的间隙可以等于或大于50μm，例如60μm、100μm、120μm、140μm、200μm等。
在图1所示的示例中，模制基板120覆盖天线封装150的顶面和侧面以保护天线封装150。例如，模制基板120的顶面120a比天线封装150的顶面高20μm。然而，本申请不限于此。例如，天线封装150的一个或多个表面，例如侧面，可以从模制基板120暴露。
图2示出了根据本申请一个实施例的另一个集成封装100'的截面图。集成封装100'可以具有与图1所示的集成封装100相同的配置，除了集成封装100'中的模制基板120'的顶面120a'与天线封装150的顶面基本齐平之外。
图3A、图3B和图3C分别示出了根据本申请的可选实施例的不同天线封装150A、150B和150C的截面图。
如图3A所示，天线封装150A包括天线封装基板152A和直接设置在天线封装基板152A上的顶部天线结构154A。天线封装150A还包括顶部钝化层158A。顶部钝化层158A覆盖顶部天线结构154A，并与天线封装基板152A直接接触。除了省略天线封装150的底部钝化层156之外，天线封装150A可以具有与图1所示的天线封装150类似的配置。
如图3B所示，天线封装150B包括天线封装基板152B和底部钝化层156B。底部钝化层156B设置在天线封装基板152B上，顶部天线结构154B设置在底部钝化层156B上。除了省略天线封装150的顶部钝化层158之外，天线封装150B可以具有与图1所示的天线封装150类似的配置。
如图3C所示，天线封装150C包括天线封装基板152C，以及设置在天线封装基板152C上的顶部天线结构154C。然而，天线封装基板152C并非由模塑料材料制成，而是包括组装在一起的PCB预浸料(prepreg)组件和PCB芯板(core)组件。PCB芯板组件可以包括玻璃增强环氧树脂层压板。PCB预浸料组件可以是介电材料并且可以敷在两个PCB芯板组件之间以提供所需的绝缘性能。因此，天线封装基板152C可以通过将PCB芯板组件与PCB预浸料组件结合来容易地制造。如图3C所示，天线封装150C还包括顶部阻焊层158C和底部阻焊层159C。顶部阻焊层158C设置在顶部天线结构154C上，并覆盖顶部天线结构154C的顶面和侧面。底部阻焊层159C设置在天线封装基板152C的底面上，用于将天线封装150C粘附到基板。顶部阻焊层158C和底部阻焊层159C可以包括各种光敏树脂组合物或各种热固化树脂组合物。
在一些实施例中，天线封装150C可以进一步包括一个或多个基准标记157C，所述基准标记157C可以设置在底部阻焊层159C中，当天线封装150C安装到RDS 140上时该底部阻焊层159C靠近RDS 140。基准标记157C可协助天线封装150C在组装过程中与RDS140对准，因此可改善其间的电磁耦合。
参照图4A至图4E，示出了根据本申请的一个实施例的用于形成天线封装的方法的各个步骤。例如，该方法可用于形成图1所示的天线封装150。在下文中，将参照图4A至4E更详细地描述该方法。
如图4A所示，提供了均厚(blanket)模制基板452。模制基板452可以包括模塑料，例如聚合物复合材料。例如，模塑料可以包括环氧树脂、带有填料的环氧树脂、带有填料的环氧丙烯酸酯或带有适当填料的聚合物。可以使用压缩模制、传递模制、液体密封剂模制或其它合适的模制工艺来形成模制基板452。模制基板452可以为后续步骤中形成的天线结构提供结构支撑。
如图4B所示，底部钝化层456形成在模制基板452上。底部钝化层456可以包括氮化硅、氮氧化硅、氟化原硅酸四乙酯(FTEOS)、SiCOH、聚酰亚胺、苯并环丁烯(BCB)或其它有机聚合物，或它们的组合，并且可以通过喷涂、溅射或任何其它合适的沉积工艺形成。
如图4C所示，可以在底部钝化层456上形成一个或多个顶部天线结构454。在一些实施例中，金属层(例如，Cu、Al、Sn、Ni、Au、Pd、Ag、Ti、TiW或任何其它合适的导电材料)可以通过喷涂、电镀、溅射或任何其它合适的金属沉积工艺形成在底部钝化层456上，然后通过光刻工艺图案化成所需的形状以形成天线结构454。然而，本申请不限于此，可以使用其它合适的工艺来形成顶部天线结构454。例如，可以在顶部天线结构454上方形成一层或多层钝化层和相应的天线结构。
如图4D所示，在顶部天线结构454上形成顶部钝化层458。钝化层458覆盖顶部天线结构454的顶面和侧面，并且可以在环境上保护顶部天线结构454免受外部元件和污染物的影响。顶部钝化层458可以具有与底部钝化层456相同或不同的材料。
如图4E所示，均厚模制基板452被分割以形成多个单独的天线封装。例如，如图4E所示，可以使用锯片459将模制基板452分割成天线封装。在一些其它示例中，也可以使用激光切割工具来分割模制基板452。
在一些实施例中，在模制基板452被分割之前，模制基板452可以被翻转并且顶部钝化层458可以被附接到载体。然后，可以进行背面研磨工艺以减小模制基板452的厚度。研磨后，可以将模制基板452从载体上移除。
在一些实施例中，可以在天线封装中形成至少两个基准标记。基准标记可用于拾取和放置过程(pick and place process)，以准确地将天线封装与基板对齐，这将在下面详细描述。基准标记可以形成在底部钝化层456、顶部钝化层458或顶部天线结构454中。
可以理解，通过改变具体的材料或工艺，参考图4A至4E描述的方法也可用于形成图3A、图3B和图3C所示的天线封装150A、150B和150C，在此不再赘述。
参照图5A至图5E，示出了根据本申请的一个实施例的用于形成集成封装的方法的各个步骤。例如，该方法可用于形成图1所示的集成封装100。在下文中，将参照图5A至5E更详细地描述该方法。
如图5A所示，提供半导体芯片530和天线封装550，然后将半导体芯片530和天线封装550接合到载体545。半导体芯片530可以包括用于无线通信的集成电路芯片，并且天线封装550可以类似于图1所示的天线封装150、图3A所示的天线封装150A、图3B所示的天线封装150B、或图3C所示的天线封装150C。载体545可以是玻璃载体或用于集成封装的制造方法的任何合适的载体。形成在天线封装550中的基准标记(例如，形成在图3C中所示的天线封装150C中的基准标记157C)可用于拾取和放置过程中以精确地将天线封装550与载体545对准。
如图5B所示，密封剂520形成于载体545上以密封半导体芯片530和天线封装550。密封剂520可以包括环氧树脂、带有填料的环氧树脂、带有填料的环氧丙烯酸酯或带有适当填料的聚合物，但本申请的范围不限于此。在一些实施例中，密封剂520可以通过使用压缩模制、传递模制、液体密封剂模制或其它合适的模制工艺来形成。然后，载体545可以从密封剂520中移除。
如图5C所示，将图5B形成中的结构翻转并且在密封剂520上形成再分布结构(RDS)540。在一些实施例中，RDS 540可以根据标准嵌入式晶片级球栅阵列(eWLB)工艺形成。RDS540可以包括一个或多个介电层、以及位于介电层之间并穿过介电层的一个或多个导电层。导电层可以定义焊盘、迹线和插塞，电信号或电压可以通过它们在RDS 540上水平和垂直分布。如图5C所示，第一介电层542可以形成在半导体芯片530的金属化的最顶层金属层上方，然后第一再分布层(RDL)544可以形成在第一介电层542中并且通过一个或多个导电通孔电连接到半导体芯片530的接触图案。第二介电层546可以进一步形成在第一介电层542上，第二再分布层548可以形成在第二介电层546中并且通过一个或多个导电通孔电连接到第一再分布层544。在图5C所示的示例中，第一再分布层544可以包括连接到第二再分布层548的第一部分544a，以及不连接到第二再分布层548但用作半导体芯片530的底部天线结构的第二部分544b。底部天线结构544b可以被配置用于向半导体芯片530发送/接收通信信号。
在一些实施例中，在密封剂520上形成RDS 540之后，在图5C中形成的封装被翻转。然后，可以执行背面研磨工艺以减小密封剂520的厚度。在一些实施例中，在研磨密封剂520之后，密封剂520的顶面与天线封装550的顶面齐平。在一些实施例中，在研磨密封剂520后，密封剂520的顶面在天线封装550的顶面上方。
如图5D所示，多个焊球570可以形成在第二介电层546上并且通过一个或多个导电通孔电连接到第二再分布层548。在一些实施例中，可以在焊球570下方形成球下金属(UBM)层以提高界面性能。
如图5E所示，图5D中形成的封装被翻转并通过多个焊球570安装到印刷电路板580上。因此，可以获得集成封装。可以理解的是，图5A至5E所示的方法不需要双面RDL工艺，这降低了制造工艺的复杂性。
虽然结合相应的附图说明了用于制造集成封装的工艺，但是本领域技术人员将理解，在不脱离本发明的范围的情况下，可以对工艺进行修改和调整。
本文的讨论包括许多说明性附图，这些说明性附图显示了集成封装的各个部分及其制造方法。为了说明清楚起见，这些图并未显示每个示例组件的所有方面。本文提供的任何示例组件和/或方法可以与本文提供的任何或所有其他组件和/或方法共享任何或所有特征。可以理解，在组件或方法之一的上下文中描述的实施例对于其它组件或方法类似地有效。类似地，在组件的上下文中描述的实施例对于方法类似地有效，反之亦然。在一个实施例的上下文中描述的特征可以相应地适用于其它实施例中相同或相似的特征。在一个实施例的上下文中描述的特征可以相应地适用于其它实施例，即使在这些其它实施例中没有明确描述。此外，在一个实施例的上下文中针对特征描述的添加和/或组合和/或替代可以相应地适用于其它实施例中的相同或相似特征。
本文已经参照附图描述了各种实施例。然而，显然可以对其进行各种修改和改变，并且可以实施另外的实施例，而不背离如所附权利要求中阐述的本发明的更广泛范围。此外，通过考虑说明书和本文公开的本发明的一个或多个实施例的实践，其他实施例对于本领域技术人员将是明显的。因此，本申请和本文中的实施例旨在仅被认为是示例性的，本发明的真实范围和精神由所附示例性权利要求的列表指示。

Claims (20)

1.一种集成封装，其特征在于，所述集成封装包括：
模制基板，所述模制基板具有顶部基板表面和底部基板表面；
半导体芯片，所述半导体芯片嵌入在所述模制基板中；
底部天线结构，所述底部天线结构设置于所述底部基板表面上并电连接至所述半导体芯片；和
天线封装，所述天线封装嵌入在所述模制基板中，并且包括：
天线封装基板；和
顶部天线结构，所述顶部天线结构设置在所述天线封装基板上，并且被配置用于将电磁能量与所述底部天线结构耦合。
2.根据权利要求1所述的集成封装，其特征在于，所述天线封装基板包括模塑料。
3.根据权利要求2所述的集成封装，其特征在于，所述天线封装还包括：
顶部钝化层，所述顶部钝化层设置在所述天线封装基板上并覆盖所述顶部天线结构。
4.根据权利要求2所述的集成封装，其特征在于，所述天线封装还包括：
底部钝化层，所述底部钝化层设置在所述天线封装基板和所述顶部天线结构之间。
5.根据权利要求4所述的集成封装，其特征在于，所述天线封装还包括：
顶部钝化层，所述顶部钝化层设置在所述底部钝化层上并覆盖所述顶部天线结构。
6.根据权利要求1所述的集成封装，其特征在于，所述天线封装基板包括印刷电路板预浸料组件和印刷电路板芯板组件。
7.根据权利要求6所述的集成封装，其特征在于，所述天线封装还包括：
阻焊层，所述阻焊层设置在所述天线封装基板上并覆盖所述顶部天线结构。
8.根据权利要求1所述的集成封装，其特征在于，所述集成封装还包括：
再分布结构，所述再分布结构形成在所述底部基板表面上，其中所述底部天线结构形成在所述再分布结构中。
9.根据权利要求1所述的集成封装，其特征在于，所述顶部天线结构位于所述半导体芯片上方，且所述顶部天线结构与所述半导体芯片的垂直距离等于或大于5μm。
10.根据权利要求1所述的集成封装，其中所述顶部基板表面在所述天线封装的顶面上方。
11.根据权利要求1所述的集成封装，其中所述顶部基板表面与所述天线封装的顶面齐平。
12.一种用于制造集成封装的方法，其特征在于，所述方法包括：
提供半导体芯片；
提供天线封装，其中所述天线封装包括天线封装基板，以及设置在所述天线封装基板上的顶部天线结构；
将所述半导体芯片和所述天线封装接合到载体；
在所述载体上形成密封剂，以密封所述半导体芯片和所述天线封装；
移除所述载体以暴露所述半导体芯片的有源表面；且
在所述半导体芯片的有源表面上形成底部天线结构，其中所述底部天线结构电连接到所述半导体芯片并且被配置用于将电磁能量与所述顶部天线结构耦合。
13.根据权利要求12所述的方法，其特征在于，提供所述天线封装包括：
提供天线封装基板，所述天线封装基板包括模塑料；和
在所述天线封装基板上形成所述顶部天线结构。
14.根据权利要求12所述的方法，其特征在于，提供所述天线封装包括：
提供天线封装基板，所述天线封装基板包括模塑料；
在所述天线封装基板上形成底部钝化层；和
在所述底部钝化层上形成所述顶部天线结构。
15.根据权利要求13或14所述的方法，其特征在于，提供所述天线封装还包括：
在所述顶部天线结构上形成顶部钝化层。
16.根据权利要求12所述的方法，其特征在于，提供所述天线封装包括：
提供天线封装基板，所述天线封装基板包括印刷电路板预浸料组件和印刷电路板芯板组件；
在所述天线封装基板上形成所述顶部天线结构；和
在所述顶部天线结构上形成阻焊层。
17.根据权利要求12所述的方法，其特征在于，提供所述天线封装包括：
在所述天线封装中形成至少两个基准标记。
18.根据权利要求12所述的方法，其特征在于，所述方法还包括：
研磨所述密封剂以减小所述密封剂的厚度。
19.根据权利要求18所述的方法，其特征在于，在研磨所述密封剂之后，所述密封剂的顶面与所述天线封装的顶面齐平。
20.根据权利要求18所述的方法，其特征在于，在研磨所述密封剂之后，所述密封剂的顶面在所述天线封装的顶面上方。
CN202211064924.9A 2022-09-01 2022-09-01 集成封装及其制造方法 Pending CN117690920A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202211064924.9A CN117690920A (zh) 2022-09-01 2022-09-01 集成封装及其制造方法
TW112133038A TW202412248A (zh) 2022-09-01 2023-08-31 整合封裝及其製造方法
US18/459,046 US20240079759A1 (en) 2022-09-01 2023-08-31 Integrated package and method for making the same
KR1020230116239A KR20240031931A (ko) 2022-09-01 2023-09-01 통합 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211064924.9A CN117690920A (zh) 2022-09-01 2022-09-01 集成封装及其制造方法

Publications (1)

Publication Number Publication Date
CN117690920A true CN117690920A (zh) 2024-03-12

Family

ID=90059986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211064924.9A Pending CN117690920A (zh) 2022-09-01 2022-09-01 集成封装及其制造方法

Country Status (4)

Country Link
US (1) US20240079759A1 (zh)
KR (1) KR20240031931A (zh)
CN (1) CN117690920A (zh)
TW (1) TW202412248A (zh)

Also Published As

Publication number Publication date
TW202412248A (zh) 2024-03-16
US20240079759A1 (en) 2024-03-07
KR20240031931A (ko) 2024-03-08

Similar Documents

Publication Publication Date Title
US11424197B2 (en) Package, package structure with redistributing circuits and antenna elements and method of manufacturing the same
CN211578748U (zh) 半导体装置
US9508621B2 (en) Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US6639299B2 (en) Semiconductor device having a chip size package including a passive element
US11509038B2 (en) Semiconductor package having discrete antenna device
TW201903994A (zh) 半導體封裝
US11257747B2 (en) Semiconductor package with conductive via in encapsulation connecting to conductive element
US20080203565A1 (en) Semiconductor device and method of manufacturing the same
CN112018101B (zh) 半导体封装
US20070096249A1 (en) Three-dimensionally integrated electronic assembly
CN110943068A (zh) 设备封装
US20210343664A1 (en) Semiconductor device package and method of manufacturing the same
KR20090071482A (ko) 반도체 장치 및 그 제조 방법
US7045893B1 (en) Semiconductor package and method for manufacturing the same
US11316249B2 (en) Semiconductor device package
US20230386991A1 (en) Semiconductor device and manufacturing method thereof
CN113257775A (zh) 半导体设备封装和其制造方法
US20230230856A1 (en) Semiconductor device and method for making the same
CN117690920A (zh) 集成封装及其制造方法
US11121065B2 (en) Semiconductor packaging structure with antenna assembly
CN112750793A (zh) 半导体设备封装和其制造方法
CN113140549A (zh) 半导体设备封装和其制造方法
US20230142196A1 (en) Semiconductor package and method of fabricating the same
US20230290737A1 (en) Flip chip device through package via placement
US20230023883A1 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination