CN117678070A - 半导体结构及半导体结构的形成方法 - Google Patents

半导体结构及半导体结构的形成方法 Download PDF

Info

Publication number
CN117678070A
CN117678070A CN202180099126.7A CN202180099126A CN117678070A CN 117678070 A CN117678070 A CN 117678070A CN 202180099126 A CN202180099126 A CN 202180099126A CN 117678070 A CN117678070 A CN 117678070A
Authority
CN
China
Prior art keywords
region
conductive layer
metal layer
layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180099126.7A
Other languages
English (en)
Inventor
苏巴什·库查努里
王俊
郁扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Publication of CN117678070A publication Critical patent/CN117678070A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

半导体结构及其形成方法，结构包括：衬底，衬底包括至少一个单元区，单元区包括沿第一方向排布的相邻的第一区和第二区，第一区包括第一隔离区，第二区包括第二隔离区，第一隔离区平行于第一方向的中轴线与第二隔离区的中轴线不重合；位于第一区上的第一栅极结构、分别位于第一栅极结构两侧的第一金属层和第二金属层；位于第二区上的第二栅极结构、分别位于第二栅极结构两侧的第三金属层和第四金属层，第一栅极结构、第一金属层、第二金属层、第二栅极结构、第三金属层和第四金属层平行于第二方向；位于第一隔离区上沿第一方向贯穿第一金属层和第二金属层的第一隔离结构；位于第二隔离区上沿第一方向贯穿第三金属层和第四金属层的第二隔离结构。

Description

半导体结构及半导体结构的形成方法 技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点。
然而，缩小电路器件的尺寸以提升集成度是持续需要解决的问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，缩小电路器件的尺寸以提升集成度。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括至少一个单元区，所述单元区包括相邻的第一区和第二区，所述第一区和第二区沿第一方向排布，所述第一区包括沿第二方向排列的第一有源区、第一隔离区和第二有源区，所述第一有源区和第二有源区位于第一隔离区两侧，所述第二区包括沿第二方向排列的第三有源区、第二隔离区和第四有源区，所述第三有源区和第四有源区位于第二隔离区两侧，所述第一隔离区平行于第一方向的中轴线与第二隔离区平行于第一方向的中轴线不重合，所述第一方向和第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；位于第一区上的第一栅极结构，所述第一栅极结构横跨所述第一有源区、第一隔离区和第二有源区，以及分别位于所述第一栅极结构 两侧的第一金属层和第二金属层，所述第一栅极结构、第一金属层和第二金属层平行于第二方向；位于第二区上的第二栅极结构，所述第二栅极结构横跨所述第三有源区、第二隔离区和第四有源区，以及分别位于第二栅极结构两侧的第三金属层和第四金属层，所述第二栅极结构、第三金属层和第四金属层平行于第二方向；位于第一隔离区上的第一隔离结构，所述第一隔离结构沿第一方向贯穿所述第一金属层和第二金属层，所述第一栅极结构位于第一隔离结构上；位于第二隔离区上的第二隔离结构，所述第二隔离结构沿第一方向贯穿所述第三金属层和第四金属层，所述第二栅极结构位于第二隔离结构上。
可选的，所述第一隔离区与所述第一有源区和第二有源区相邻；所述第二隔离区与所述第三有源区和第四有源区相邻。
可选的，所述第一有源区上的器件导电类型与第二有源区上的器件导电类型相反，所述第三有源区上的器件导电类型与第四有源区上的器件导电类型相反。
可选的，所述第一有源区和第三有源区相邻，所述第二有源区和第四有源区相邻；所述第一有源区上的器件导电类型和第三有源区上的器件导电类型相同，所述器件导电类型为N型；所述第二有源区上的器件导电类型和第四有源区上的器件导电类型相同，所述器件导电类型为P型。
可选的，还包括：位于第一区上的第五金属层，所述第五金属层位于第二金属层和第三金属层之间，所述第五金属层平行于第二方向，所述第一隔离结构还沿第一方向贯穿所述第五金属层。
可选的，还包括：位于衬底上的若干伪栅极结构，若干所述伪栅极结构平行排列，所述伪栅极结构平行于第二方向；所述第一金属层位于伪栅极结构和第一栅极结构之间，所述第二金属层位于伪栅极结构和第一栅极结构之间，所述第三金属层位于伪栅极结构和第二栅极结构之间，所述第四金属层位于伪栅极结构和第二栅极结构之间，所述第五金属层位于相邻的伪栅极结构之间。
可选的，还包括：平行于第一方向的第一连接层，所述第一连接层电连接第一有源区上和第三有源区上的第二金属层、第五金属层和第三金属层；平行于第一方向的第二连接层，所述第二连接层电连接第二有源区上的第二金属层和第五金属层；平行于第一方向的第一导电层，所述第一导电层横跨所述第一有源区和第三有源区，所述第一导电层电连接第一有源区上的第一金属层和第三有源区上的第四金属层；平行于第一方向的第二导电层，所述第二导电层电连接所述第四有源区上的第三金属层，所述第二导电层位于第四有源区上；平行于第一方向的第三导电层，所述第三导电层横跨所述第二有源区和第四有源区，所述第三导电层电连接第二有源区上的第一金属层和第四有源区上的第四金属层；平行于第二方向的电输出层，所述电输出层电连接所述第一导电层和第二导电层。
可选的，还包括：平行于第一方向的第四导电层，所述第四导电层电连接所述第二栅极结构，所述第四导电层横跨所述第一有源区和第二隔离区。
可选的，所述第一导电层、第四导电层、第二导电层和第三导电层依次等间距平行排列。
可选的，还包括：平行于第一方向的第五导电层，所述第五导电层位于第一隔离区上，所述第五导电层电连接所述第一栅极结构，所述第五导电层在第一方向上的中轴线与第二导电层在第一方向上的中轴线重合。
可选的，还包括：与第一有源区上的第五金属层电连接的电源电压线；与第二有源区上的第五金属层电连接的接地电压线，所述电源电压线和接地电压线平行于第一方向。
可选的，多个单元区中包括第一单元区和第二单元区，所述第一单元区和第二单元区单元沿第一方向排列，所述第一单元区的第二区与第二单元区的第一区相邻接；所述第二单元区的第一有源区和第一单元区的第三有源区相邻，所述第二单元区的第二有源区和第一单元 区第四有源区相邻。
可选的，还包括：平行于第一方向的第一连接层，所述第一连接层电连接第一单元区的第一有源区上和第三有源区上的第二金属层、第五金属层和第三金属层；平行于第一方向的第二连接层，所述第二连接层电连接第一单元区的第二有源区上的第二金属层和第五金属层；平行于第一方向的第三连接层，所述第三连接层在第一方向上的中轴线与第一连接层在第一方向上的中轴线重合，所述第三连接层电连接第二单元区的第一有源区上的第二金属层和第五金属层；平行于第一方向的第四连接层，所述第四连接层在第一方向上的中轴线与第二连接层在第一方向上的中轴线重合，所述第四连接层电连接第二单元区的第二有源区上的第二金属层和第五金属层。
可选的，还包括：位于第一单元区上的第一导电层，所述第一导电层平行于第一方向，所述第一导电层横跨所述第一单元区的第一有源区和第三有源区，所述第一导电层电连接第一单元区的第一有源区上的第一金属层和第三有源区上的第四金属层；位于第一单元区的第四有源区上和第二单元区的第一隔离区上的第二导电层，所述第二导电层平行于第一方向，所述第二导电层电连接所述第一单元区的第四有源区上的第四金属层和第二单元区的第一栅极结构；位于第一单元区上的第三导电层，所述第三导电层平行于第一方向，所述第三导电层横跨所述第一单元区的第二有源区和第四有源区，所述第三导电层电连接第一单元区的第二有源区上的第一金属层和第四有源区上的第三金属层；位于第一单元区上的第四导电层，所述第四导电层平行于第一方向，所述第四导电层电连接所述第一单元区的第二栅极结构，所述第四导电层横跨所述第一单元区的第一有源区和第二隔离区；位于第一单元区上的第五导电层，所述第五导电层平行于第一方向，所述第五导电层位于第一隔离区上，所述第五导电层电连接所述第一单元区的第一栅极结构，所述第五导电层在第一方向上的中轴线与第二导电层在第一方向上的中轴线重合。
可选的，所述第一导电层、第四导电层、第二导电层和第三导电层依次等间距平行排列。
可选的，还包括：位于第二单元区的第一有源区上的第六导电层，所述第六导电层平行于第一方向，所述第六导电层电连接第二单元区的第一有源区上的第一金属层；位于第二单元区的第三有源区上的第七导电层，所述第七导电层平行于第一方向，所述第七导电层电连接所述第二单元区的第三有源区上的第三金属层和第四金属层；位于第二单元区的第二有源区上的第八导电层，所述第八导电层平行于第一方向，所述第八导电层电连接第二单元区的第二有源区上的第一金属层；位于第二单元区的第四有源区上的第九导电层，所述第九导电层平行于第一方向，所述第九导电层电连接所述第二单元区的第四有源区上第三金属层和第四金属层；所述第一导电层、第六导电层和第七导电层第一方向上的中轴线重合；所述第三导电层、第八导电层和第九导电层第一方向上的中轴线重合。
可选的，还包括：平行于第二方向的第一电输出层，所述第一电输出层电连接所述第一单元区上的第一导电层和第二导电层；平行于第二方向的第二电输出层，所述第二电输出层电连接所述第二单元区上的第六导电层和第八导电层。
可选的，还包括：与第一单元区第一有源区上的第五金属层以及第二单元区第一有源区上的第五金属层电连接的电源电压线；与第一单元区第二有源区上的第五金属层以及第二单元区第二有源区上的第五金属层电连接的接地电压线，所述电源电压线和接地电压线平行于第一方向。
可选的，多个单元区中包括第一单元区、第二单元区、第三单元区和第四单元区；所述第一单元区和第二单元区沿平行于衬底表面的第一方向排列，所述第一单元区的第二区与第二单元区的第一区相邻接；所述第三单元区和第四单元区沿平行于衬底表面的第一方向排列，所述第三单元区的第二区与第四单元区的第一区相邻接；所述第 一单元区和第四单元区沿平行于衬底表面的第二方向排列，所述第一单元区的第一区与第四单元区的第二区相邻接，所述第一单元区的第二区与第四单元区的第一区相邻接；所述第二单元区和第三单元区沿平行于衬底表面的第二方向排列，所述第二单元区的第二区与第三单元区的第一区相邻接，所述第二单元区的第一区与第三单元区的第二区相邻接。
可选的，还包括：平行于第一方向的第一连接层，所述第一连接层电连接第一有源区上的第二金属层和第五金属层；平行于第一方向的第二连接层，所述第二连接层电连接第二有源区上的第二金属层和第五金属层；平行于第一方向的第一导电层，所述第一导电层与第一有源区上的第一金属层电连接；平行于第一方向的第二导电层，所述第二导电层与第一栅极结构电连接，所述第二导电层横跨所述第一有源区和第二隔离区；平行于第一方向的第三导电层，所述第三导电层与第二有源区上的第一金属层电连接；平行于第二方向的电输出层，所述电输出层电连接所述第一导电层和第三导电层。
可选的，还包括：平行于第一方向的第四导电层，所述第四导电层电连接所述第三有源区上的第三金属层和第四金属层，所述第四导电层在第一方向上的中轴线与第一导电层在第一方向上的中轴线重合；平行于第一方向的第五导电层，所述第五导电层电连接所述第四有源区上的第三金属层和第四金属层，所述第五导电层在第一方向上的中轴线与第三导电层在第一方向上的中轴线重合。
可选的，还包括：平行于第一方向的第六导电层，所述第六导电层横跨所述第一隔离区和第四有源区；所述第一导电层、第二导电层、第六导电层和第三导电层依次等间距平行排列；平行于第一方向的电源电压线，所述电源电压线与第一有源区上的第五金属层电连接；平行于第一方向的接地电压线，所述接地电压线与第二有源区上的第五金属层电连接。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包 括：提供衬底，所述衬底包括至少一个单元区，所述单元区包括相邻的第一区和第二区，所述第一区和第二区沿第一方向排布，所述第一方向平行于衬底表面，所述第一区包括第一隔离区，所述第二区包括第二隔离区，所述第一隔离区平行于第一方向的中轴线与第二隔离区平行于第一方向的中轴线不重合；在第一区上形成第一栅极结构、以及分别位于第一栅极结构两侧的第一金属层和第二金属层，所述第一栅极结构、第一金属层和第二金属层平行于第二方向，所述第二方向平行于衬底表面且与第一方向垂直；在第二区上形成第二栅极结构、以及分别位于第二栅极结构两侧的第三金属层和第四金属层，所述第二栅极结构、第三金属层和第四金属层平行于第二方向；在第一隔离区上形成第一隔离结构，所述第一隔离结构沿第一方向贯穿所述第一金属层和第二金属层；在第二隔离区上形成第二隔离结构，所述第二隔离结构沿第一方向贯穿所述第三金属层和第四金属层。
本发明技术方案中的半导体结构，所述衬底包括至少一个单元区，所述单元区包括相邻的第一区和第二区，所述第一区和第二区在沿平行于衬底表面的第一方向上相邻，所述第一区包括第一隔离区，所述第二区包括第二隔离区，所述第一隔离区在第一方向上的中轴线与第二隔离区在第一方向上的中轴线不重合。从而使得后续形成平行于第一方向的导电层时，在既定的导电层设计规则下，所述导电层可与第一金属层、第二金属层、第三金属层、第四金属层、第一栅极结构或第二栅极结构电连接的位置增加，从而能够利用较小面积的半导体结构单元区形成复杂的电路，从而节省了面积，增加后段布线的灵活性，提高了集成度。
进一步，所述衬底包括第一区和第二区，所述第一区和第二区在沿平行于衬底表面的第一方向上相邻，所述第一区包括第一隔离区，所述第二区包括第二隔离区，所述第一隔离区在第一方向上的中轴线与第二隔离区在第一方向上的中轴线不重合。从而所述第二导电层能够在第一有源区上形成与第一栅极结构电连接的有源栅接触，从而能够节省面积，增加布线的灵活性。
附图说明
图1为一实施例中半导体结构单元的示意图；
图2为本发明一实施例中半导体结构形成过程的示意图；
图3至图5为本发明另一实施例中半导体结构形成过程的示意图；
图6至图8为本发明另一实施例中半导体结构形成过程的示意图；
图9为本发明另一实施例中半导体结构形成过程的示意图；
图10至图12为本发明另一实施例中半导体结构形成过程的示意图。
具体实施方式
如背景技术所述，缩小电路器件的尺寸以提升集成度是持续需要解决的问题。现结合具体的实施例进行分析说明。
图1为一实施例中半导体结构单元的示意图。
请参考图1，所述半导体结构单元包括：衬底100，所述衬底100包括沿平行于衬底第二方向Y排列的第一区I、隔离区III和第二区II；平行于第二方向Y的第一栅极结构101、第二栅极结构102和伪栅极结构103，所述第一栅极结构101、第二栅极结构102和伪栅极结构103等间距排列；位于第一栅极结构101两侧、第二栅极结构102两侧以及相邻伪栅极结构103之间的金属层104；平行于第一方向X的隔离结构105，所述隔离结构105位于隔离区III上且贯穿所述金属层104，所述第一方向X与第二方向Y垂直；平行于第一方向X的第一导电层106和第二导电层107，所述第一导电层106横跨所述第一区I，所述第二导电层107横跨所述第二区II。
所述半导体结构单元中，所述隔离区III位于第一区I和第二区II之间，从而在既定的设计规则下，所述第一区I上只能形成一条第 一导电层106，所述第一区II上只能形成一条第二导电层107，从而分别位于第一区I和第二区II上的所述金属层104、第一栅极结构101和第二栅极结构102只能通过一条导电层连出，选择空间小，如果要形成较为复杂的电路结构，则需要多个半导体结构单元集成才能形成，形成的半导体结构面积较大。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，能够利用较小面积的半导体结构单元区形成复杂的电路，从而节省了面积，增加后段布线的灵活性，提高了集成度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2为本发明一实施例中半导体结构形成过程的示意图。
请参考图2，提供衬底200，所述衬底200包括至少一个单元区，所述单元区包括相邻的第一区I和第二区II，所述第一区I和第二区II沿第一方向X排布，所述第一方向X平行于衬底200表面，所述第一区I包括第一隔离区B1，所述第二区II包括第二隔离区B2，所述第一隔离区B1平行于第一方向X的中轴线与第二隔离区B2平行于第一方向X的中轴线不重合。
所述第一区I还包括第一有源区A1和第二有源区A2，所述第一隔离区B1位于第一有源区A1和第二有源区A2之间，且所述第一隔离区B1与所述第一有源区A1和第二有源区A2相邻，所述第一有源区A1、第二有源区A2和第一隔离区B1沿第二方向Y排列；所述第二区II还包括第三有源区A3和第四有源区A4，所述第二隔离区B2位于第三有源区A3和第四有源区A4之间，且所述第二隔离区B2与所述第三有源区A3和第四有源区A4相邻，所述第三有源区A3、第四有源区A4和第二隔离区B2沿第二方向Y排列。
所述第一有源区A1上的器件导电类型与第二有源区A2上的器件导电类型相反，所述第三有源区A3上的器件导电类型与第四有源区A4上的器件导电类型相反。
在本实施例中，所述第一有源区A1和第三有源区A3相邻，所述第二有源区A2和第四有源区A4相邻；所述第一有源区A1上的器件导电类型和第三有源区A3上的器件导电类型相同，所述器件导电类型为N型；所述第二有源区A2上的器件导电类型和第四有源区A4上的器件导电类型相同，所述器件导电类型为P型。
请继续参考图2，在第一区I上形成第一栅极结构207、第一隔离结构209、以及分别位于第一栅极结构207两侧的第一金属层201和第二金属层202，所述第一栅极结构207横跨所述第一有源区A1、第一隔离区B1和第二有源区A2，所述第一隔离结构209沿第一方向X贯穿所述第一金属层201、第二金属层202和第五金属层205，所述第一栅极结构207位于第一隔离结构209上，所述第一隔离结构209位于第一隔离区B1上，所述第一栅极结构207、第一金属层201和第二金属层202平行于第二方向Y，所述第二方向Y平行于衬底200表面且与第一方向X垂直。
请继续参考图2，在第二区II上形成第二栅极结构208、第二隔离结构210、以及分别位于第二栅极结构208两侧的第三金属层203和第四金属层204，所述第二栅极结构208横跨所述第三有源区A3、第二隔离区B2和第四有源区A4，所述第二栅极结构208位于第二隔离结构210上，所述第二隔离结构210位于第二隔离区B2上，所述第二隔离结构210沿第一方向X贯穿所述第三金属层203和第四金属层204，所述第二栅极结构208、第三金属层203和第四金属层204平行于第二方向Y。
所述第一金属层201、第二金属层202、第三金属层203和第四金属层204同时形成，所述第一栅极结构207和第二栅极结构208同时形成。
在本实施例中，在形成第一金属层201、第二金属层202、第三金属层203和第四金属层204的同时，还在第一区I上形成第五金属层205，所述第五金属层205位于第二金属层202和第三金属层203之间，所述第五金属层205平行于第二方向Y。
在本实施例中，在形成所述第一栅极结构207和第二栅极结构208的同时，还在衬底上形成若干伪栅极结构206，若干所述伪栅极结构206平行排列，所述伪栅极结构206平行于第二方向Y。
所述第一金属层201位于伪栅极结构206和第一栅极结构207之间，所述第二金属层202位于伪栅极结构206和第一栅极结构207之间，所述第三金属层203位于伪栅极结构206和第二栅极结构208之间，所述第四金属层204位于伪栅极结构206和第二栅极结构208之间，所述第五金属层205位于相邻的伪栅极结构206之间。
所述伪栅极结构206用于提升形成第一栅极结构207和第二栅极结构208的工艺均匀性。
所述第一隔离区B1在第一方向X上的中轴线与第二隔离区B2在第一方向X上的中轴线不重合。从而使得后续形成平行于第一方向Y的导电层时，在既定的导电层设计规则下，所述导电层可与第一金属层201、第二金属层202、第三金属层203、第四金属层204、第五金属层205、第一栅极结构207或第二栅极结构208电连接的位置增加，从而能够利用较小面积的半导体结构单元区形成复杂的电路，从而节省了面积，增加后段布线的灵活性，提高了集成度。
在本实施例中，还包括：在衬底200上形成第一介质层(未图示)，所述第一金属层201、第二金属层202、第三金属层203、第四金属层204、第五金属层205、伪栅极结构206、第一栅极结构207和第二栅极结构208位于所述第一介质层内。
相应地，本发明实施例还提供一种半导体结构，请继续参考图2，包括：
衬底200，所述衬底200包括至少一个单元区，所述单元区包括相邻的第一区I和第二区II，所述第一区I和第二区II沿第一方向X排布，所述第一方向X平行于衬底200表面，所述第一区I包括第一隔离区B1，所述第二区II包括第二隔离区B2，所述第一隔离区B1平行于第一方向X的中轴线与第二隔离区B2平行于第一方向X的中轴线不重合；
位于第一区I上的第一栅极结构207、以及分别位于第一栅极结构207两侧的第一金属层201和第二金属层202，所述第一栅极结构207、第一金属层201和第二金属层202平行于第二方向Y，所述第二方向Y平行于衬底200表面且与第一方向X垂直；
位于第二区II上的第二栅极结构208、以及分别位于第二栅极结构208两侧的第三金属层203和第四金属层204，所述第二栅极结构208、第三金属层203和第四金属层204平行于第二方向Y；
位于第一隔离区B1上的第一隔离结构209，所述第一隔离结构209沿第一方向X贯穿所述第一金属层201、第二金属层202和第五金属层205，所述第一栅极结构207位于第一隔离结构209上；
位于第二隔离区B2上的第二隔离结构210，所述第二隔离结构210沿第一方向X贯穿所述第三金属层203和第四金属层204，所述第二栅极结构208位于第二隔离结构210上。
在本实施例中，所述第一区I还包括第一有源区A1和第二有源区A2，所述第一隔离区B1位于第一有源区A1和第二有源区A2之间，且所述第一隔离区B1与所述第一有源区A1和第二有源区A2相邻，所述第一有源区A1、第二有源区A2和第一隔离区B1沿第二方向Y排列；所述第二区II还包括第三有源区A3和第四有源区A4，所述第二隔离区B2位于第三有源区A3和第四有源区A4之间，且所述第二隔离区B2与所述第三有源区A3和第四有源区A4相邻，所述第三有源区A3、第四有源区A4和第二隔离区B2沿第二方向Y排列。
在本实施例中，所述第一有源区A1上的器件导电类型与第二有源区A2上的器件导电类型相反，所述第三有源区A3上的器件导电类型与第四有源区A4上的器件导电类型相反。
在本实施例中，所述第一有源区A1和第三有源区A3相邻，所述第二有源区A2和第四有源区A4相邻；所述第一有源区A1上的器件导电类型和第三有源区A3上的器件导电类型相同，所述器件导电类型为N型；所述第二有源区A2上的器件导电类型和第四有源区 A4上的器件导电类型相同，所述器件导电类型为P型。
在本实施例中，还包括：位于第一区I上的第五金属层205，所述第五金属层205位于第二金属层202和第三金属层203之间，所述第五金属层205平行于第二方向Y。
在本实施例中，还包括：位于衬底上的若干伪栅极结构206，若干所述伪栅极结构206平行排列，所述伪栅极结构206平行于第二方向Y；所述第一金属层201位于伪栅极结构206和第一栅极结构207之间，所述第二金属层202位于伪栅极结构206和第一栅极结构207之间，所述第三金属层203位于伪栅极结构206和第二栅极结构208之间，所述第四金属层204位于伪栅极结构206和第二栅极结构208之间，所述第五金属层205位于相邻的伪栅极结构206之间。
图3至图5为本发明另一实施例中半导体结构形成过程的示意图。
请参考图3，图3为在图2基础上的示意图，在衬底200上形成平行于第一方向X的第一连接层211，所述第一连接层211电连接第一有源区A1上和第三有源区A3上的第二金属层202、第五金属层205和第三金属层203；在衬底200上形成平行于第一方向X的第二连接层212，所述第二连接层212电连接第二有源区A2上的第二金属层202和第五金属层205。
在形成第一连接层211和第二连接层212之前，还包括：在第一介质层上形成第二介质层(未图示)，所述第一连接层211和第二连接层212位于所述第二介质层内。
所述第一连接层211电连接第一有源区A1上和第三有源区A3上的第二金属层202、第五金属层205和第三金属层203，从而使得后续所述第二金属层202、第五金属层205和第三金属层203能够处于同一电压水平；所述第二连接层212电连接第二有源区A2上的第二金属层202和第五金属层205，从而使得所述第二金属层202和第五金属层205能够处于同一电压水平。
请参考图4，在第二介质层上形成平行于第一方向X的第一导电层213，所述第一导电层213横跨所述第一有源区A1和第三有源区A3，所述第一导电层213电连接第一有源区A1上的第一金属层201和第三有源区A3上的第四金属层204；在第二介质层上形成平行于第一方向X的第二导电层214，所述第二导电层214电连接所述第四有源区A4上的第三金属层203，所述第二导电层214位于第四有源区A4上；在第二介质层上形成平行于第一方向X的第三导电层215，所述第三导电层215横跨所述第二有源区A2和第四有源区A4，所述第三导电层215电连接第二有源区A2上的第一金属层201和第四有源区A4上的第四金属层204。
请继续参考图4，还包括：在第二介质层上形成平行于第一方向X的第四导电层216，所述第四导电层216电连接所述第二栅极结构208，所述第四导电层216横跨所述第一有源区A1和第二隔离区B1。
所述第一导电层213、第四导电层216、第二导电层214和第三导电层215依次等间距平行排列。
请继续参考图4，还包括：在第二介质层上形成平行于第一方向X的第五导电层217，所述第五导电层217位于第一隔离区B1上，所述第五导电层217电连接所述第一栅极结构207，所述第五导电层217在第一方向X上的中轴线与第二导电层214在第一方向X上的中轴线重合。
由于所述第一隔离区B1在第一方向X上的中轴线与第二隔离区B2在第一方向X上的中轴线不重合。从而使得形成的平行于第一方向Y的第一导电层213、第四导电层216、第二导电层214和第三导电层215时，在既定的导电层设计规则下，所述第一导电层213、第四导电层216、第二导电层214或第三导电层215可与第一金属层201、第二金属层202、第三金属层203、第四金属层204、第五金属层205、第一栅极结构207或第二栅极结构208电连接的位置增加，从而能够利用较小面积的半导体结构单元区形成复杂的电路，从而节 省了面积，增加后段布线的灵活性，提高了集成度。
请继续参考图4，还包括：在第二介质层上形成与第一有源区A1上的第五金属层205电连接的电源电压线218；在第二介质层上形成与第二有源区A2上的第五金属层205电连接的接地电压线219，所述电源电压线218和接地电压线219平行于第一方向X。
在本实施例中，还包括：在第二介质层上形成第三介质层(未图示)，所述第一导电层213、第四导电层216、第二导电层214、第三导电层215、第五导电层217、电源电压线218和接地电压线219位于第三介质层内。
请参考图5，在第三介质层上形成平行于第二方向Y的电输出层220，所述电输出层220电连接所述第一导电层213和第二导电层214。
相应地，本发明实施例还提供一种半导体结构，请继续参考图5，图5的结构在图2的结构的基础上还包括：
平行于第一方向X的第一连接层211，所述第一连接层211电连接第一有源区A1上和第三有源区A3上的第二金属层202、第五金属层205和第三金属层203；
平行于第一方向X的第二连接层212，所述第二连接层212电连接第二有源区A2上的第二金属层202和第五金属层205；
平行于第一方向X的第一导电层213，所述第一导电层213横跨所述第一有源区A1和第三有源区A3，所述第一导电层213电连接第一有源区A1上的第一金属层201和第三有源区A3上的第四金属层204；
平行于第一方向X的第二导电层214，所述第二导电层214电连接所述第四有源区A4上的第三金属层203，所述第二导电层214位于第四有源区A4上；
平行于第一方向X的第三导电层215，所述第三导电层215横跨所述第二有源区A2和第四有源区A4，所述第三导电层215电连接 第二有源区A2上的第一金属层201和第四有源区A4上的第四金属层204；
平行于第二方向Y的电输出层220，所述电输出层220电连接所述第一导电层213和第二导电层214；
平行于第一方向X的第四导电层216，所述第四导电层216电连接所述第二栅极结构208，所述第四导电层216横跨所述第一有源区A1和第二隔离区B1；
所述第一导电层213、第四导电层216、第二导电层214和第三导电层215依次等间距平行排列；
平行于第一方向X的第五导电层217，所述第五导电层217位于第一隔离区B1上，所述第五导电层217电连接所述第一栅极结构207，所述第五导电层217在第一方向X上的中轴线与第二导电层214在第一方向X上的中轴线重合；
与第一有源区A1上的第五金属层205电连接的电源电压线218；在第二介质层上形成与第二有源区A2上的第五金属层205电连接的接地电压线219，所述电源电压线218和接地电压线219平行于第一方向X。
图6至图8为本发明另一实施例中半导体结构形成过程的示意图。
请参考图6，图6为在图2基础上的结构示意图，多个单元区中包括第一单元区和第二单元区，所述第一单元区和第二单元区单元沿第一方向X排列，所述第一单元区的第二区II与第二单元区的第一区I相邻接；所述第二单元区的第一有源区A1和第一单元区的第三有源区A3相邻，所述第二单元区的第二有源区A2和第一单元区第四有源区A4相邻。
请继续参考图6，在第一介质层上形成平行于第一方向X的第一连接层311，所述第一连接层311电连接第一单元区的第一有源区A1 上和第三有源区A3上的第二金属层202、第五金属层205和第三金属层203；在第一介质层上形成平行于第一方向X的第二连接层312，所述第二连接层312电连接第一单元区的第二有源区A2上的第二金属层202和第五金属层205；在第一介质层上形成平行于第一方向X的第三连接层313，所述第三连接层313在第一方向X上的中轴线与第一连接层311在第一方向X上的中轴线重合，所述第三连接层313电连接第二单元区的第一有源区A1上的第二金属层202和第五金属层205；在第一介质层上形成平行于第一方向X的第四连接层314，所述第四连接层314在第一方向X上的中轴线与第二连接层312在第一方向X上的中轴线重合，所述第四连接层314电连接第二单元区的第二有源区A2上的第二金属层202和第五金属层205。
所述第一连接层311、第二连接层312、第三连接层313和第四连接层314同时形成。
所述第一连接层311用于使第一有源区A1上和第三有源区A3上的第二金属层202、第五金属层205和第三金属层203处于同一电压水平；所述第二连接层312用于使第一单元区的第二有源区A2上的第二金属层202和第五金属层205处于同一电压水平；所述第三连接层313用于使第二单元区的第一有源区A1上的第二金属层202和第五金属层205处于同一电压水平；所述第四连接层314用于使第二单元区的第二有源区A2上的第二金属层202和第五金属层205处于同一电压水平。
在本实施例中，还包括：在第一介质层上形成第二介质层(未图示)，所述第一连接层311、第二连接层312、第三连接层313和第四连接层314位于所述第二介质层内。
请参考图7，在第二介质层上形成位于第一单元区上的第一导电层315，所述第一导电层315平行于第一方向X，所述第一导电层315横跨所述第一单元区的第一有源区A1和第三有源区A3，所述第一导电层315电连接第一单元区的第一有源区A1上的第一金属层201 和第三有源区A3上的第四金属层204。
在第二介质层上形成位于第一单元区的第四有源区A4上和第二单元区的第一隔离区B1上的第二导电层316，所述第二导电层316平行于第一方向X，所述第二导电层316电连接所述第一单元区的第四有源区A4上的第四金属层204和第二单元区的第一栅极结构207。
在第二介质层上形成位于第一单元区上的第三导电层317，所述第三导电层317平行于第一方向X，所述第三导电层317横跨所述第一单元区的第二有源区A2和第四有源区A4，所述第三导电层317电连接第一单元区的第二有源区A2上的第一金属层201和第四有源区A4上的第三金属层203。
在第二介质层上形成位于第一单元区上的第四导电层318，所述第四导电层318平行于第一方向X，所述第四导电层318电连接所述第一单元区的第二栅极结构208，所述第四导电层318横跨所述第一单元区的第一有源区A1和第二隔离区B2。
在第二介质层上形成位于第一单元区上的第五导电层319，所述第五导电层319平行于第一方向X，所述第五导电层319位于第一隔离区B1上，所述第五导电层319电连接所述第一单元区的第一栅极结构207，所述第五导电层319在第一方向X上的中轴线与第二导电层316在第一方向X上的中轴线重合。
在本实施例中，所述第一导电层315、第四导电层318、第二导电层316和第三导电层317依次等间距平行排列。
由于所述第一单元区的所述第一隔离区B1在第一方向X上的中轴线与第二隔离区B2在第一方向X上的中轴线不重合，所述第二单元区的所述第一隔离区B1在第一方向X上的中轴线与第二隔离区B2在第一方向X上的中轴线不重合。从而在形成平行于第一方向X的所述第一导电层315、第四导电层318、第二导电层316和第三导电层317时，在既定的导电层设计规则下，所述导电层可与第一金属层201、第二金属层202、第三金属层203、第四金属层204、第一栅 极结构207或第二栅极结构208电连接的位置增加，从而能够利用两个较小面积的半导体结构单元区形成复杂的电路，从而节省了面积，增加后段布线的灵活性，提高了集成度。
请继续参考图7，还包括：在第二介质层上形成位于第二单元区的第一有源区A1上的第六导电层320，所述第六导电层320平行于第一方向X，所述第六导电层320电连接第二单元区的第一有源区A1上的第一金属层201。
在第二介质层上形成位于第二单元区的第三有源区A3上的第七导电层321，所述第七导电层321平行于第一方向X，所述第七导电层电321连接所述第二单元区的第三有源区A3上的第三金属层203和第四金属层204。
在第二介质层上形成位于第二单元区的第二有源区A2上的第八导电层322，所述第八导电层322平行于第一方向X，所述第八导电层322电连接第二单元区的第二有源区A2上的第一金属层201。
在第二介质层上形成位于第二单元区的第四有源区A4上的第九导电层323，所述第九导电层323平行于第一方向X，所述第九导电层323电连接所述第二单元区的第四有源区A4上第三金属层203和第四金属层204。
在本实施例中，所述第一导电层315、第六导电层320和第七导电层321第一方向X上的中轴线重合；所述第三导电层317、第八导电层322和第九导电层323第一方向上的中轴线重合。
所述第一导电层315、第四导电层318、第二导电层316、第三导电层317、第五导电层319、第六导电层320、第七导电层321、第八导电层322和第九导电层323同时形成。在本实施例中，还包括，在第二介质层上形成第三介质层(未图示)，所述第一导电层315、第四导电层318、第二导电层316、第三导电层317、第五导电层319、第六导电层320、第七导电层321、第八导电层322和第九导电层323位于第三介质层内。
请继续参考图7，还包括：在第三介质层内形成与第一单元区第一有源区A1上的第五金属层205以及第二单元区第一有源区A1上的第五金属层205电连接的电源电压线324；在第三介质层内形成与第一单元区第二有源区A2上的第五金属层205以及第二单元区第二有源区A2上的第五金属层205电连接的接地电压线325，所述电源电压线324和接地电压线325平行于第一方向。
请参考图8，还包括：在第三介质层上形成平行于第二方向Y的第一电输出层326，所述第一电输出层326电连接所述第一单元区上的第一导电层315和第二导电层316；在第三介质层上形成平行于第二方向Y的第二电输出层327，所述第二电输出层327电连接所述第二单元区上的第六导电层320和第八导电层322。
相应地，本发明实施例还提供一种半导体结构，请继续参考图8，图8的结构在图2的结构的基础上还包括：
在本实施例中，多个单元区中包括第一单元区和第二单元区，所述第一单元区和第二单元区单元沿第一方向X排列，所述第一单元区的第二区II与第二单元区的第一区I相邻接；所述第二单元区的第一有源区A1和第一单元区的第三有源区A3相邻，所述第二单元区的第二有源区A2和第一单元区第四有源区A4相邻。
在本实施例中，还包括：平行于第一方向X的第一连接层311，所述第一连接层311电连接第一单元区的第一有源区A1上和第三有源区A3上的第二金属层202、第五金属层205和第三金属层203；平行于第一方向X的第二连接层312，所述第二连接层312电连接第一单元区的第二有源区A2上的第二金属层202和第五金属层205；平行于第一方向X的第三连接层313，所述第三连接层313在第一方向X上的中轴线与第一连接层311在第一方向X上的中轴线重合，所述第三连接层313电连接第二单元区的第一有源区A1上的第二金属层202和第五金属层205；平行于第一方向X的第四连接层314，所述第四连接层314在第一方向X上的中轴线与第二连接层312在第一方向X上的中轴线重合，所述第四连接层314电连接第二单元 区的第二有源区A2上的第二金属层202和第五金属层205。
在本实施例中，还包括：位于第一单元区上的第一导电层315，所述第一导电层315平行于第一方向X，所述第一导电层315横跨所述第一单元区的第一有源区A1和第三有源区A3，所述第一导电层315电连接第一单元区的第一有源区A1上的第一金属层201和第三有源区A3上的第四金属层204；位于第一单元区的第四有源区A4上和第二单元区的第一隔离区B1上的第二导电层316，所述第二导电层316平行于第一方向X，所述第二导电层316电连接所述第一单元区的第四有源区A4上的第四金属层204和第二单元区的第一栅极结构207；位于第一单元区上的第三导电层317，所述第三导电层317平行于第一方向X，所述第三导电层317横跨所述第一单元区的第二有源区A2和第四有源区A4，所述第三导电层317电连接第一单元区的第二有源区A2上的第一金属层201和第四有源区A4上的第三金属层203；位于第一单元区上的第四导电层318，所述第四导电层318平行于第一方向X，所述第四导电层318电连接所述第一单元区的第二栅极结构208，所述第四导电层318横跨所述第一单元区的第一有源区A1和第二隔离区B2；位于第一单元区上的第五导电层319，所述第五导电层319平行于第一方向X，所述第五导电层319位于第一隔离区B1上，所述第五导电层319电连接所述第一单元区的第一栅极结构207，所述第五导电层319在第一方向X上的中轴线与第二导电层316在第一方向X上的中轴线重合。
在本实施例中，所述第一导电层315、第四导电层318、第二导电层316和第三导电层317依次等间距平行排列。
在本实施例中，还包括：位于第二单元区的第一有源区A1上的第六导电层320，所述第六导电层320平行于第一方向X，所述第六导电层320电连接第二单元区的第一有源区A1上的第一金属层201；位于第二单元区的第三有源区A3上的第七导电层321，所述第七导电层321平行于第一方向X，所述第七导电层电321连接所述第二单元区的第三有源区A3上的第三金属层203和第四金属层204；位于 第二单元区的第二有源区A2上的第八导电层322，所述第八导电层322平行于第一方向X，所述第八导电层322电连接第二单元区的第二有源区A2上的第一金属层201；位于第二单元区的第四有源区A4上的第九导电层323，所述第九导电层323平行于第一方向X，所述第九导电层323电连接所述第二单元区的第四有源区A4上第三金属层203和第四金属层204。
在本实施例中，所述第一导电层315、第六导电层320和第七导电层321第一方向X上的中轴线重合；所述第三导电层317、第八导电层322和第九导电层323第一方向上的中轴线重合。
在本实施例中，还包括：与第一单元区第一有源区A1上的第五金属层205以及第二单元区第一有源区A1上的第五金属层205电连接的电源电压线324；与第一单元区第二有源区A2上的第五金属层205以及第二单元区第二有源区A2上的第五金属层205电连接的接地电压线325，所述电源电压线324和接地电压线325平行于第一方向。
在本实施例中，还包括：平行于第二方向Y的第一电输出层326，所述第一电输出层326电连接所述第一单元区上的第一导电层315和第二导电层316；平行于第二方向Y的第二电输出层327，所述第二电输出层327电连接所述第二单元区上的第六导电层320和第八导电层322。
图9为本发明另一实施例中半导体结构的示意图。
请参考图9，图9为在图2基础上的结构示意图，多个单元区中包括第一单元区、第二单元区、第三单元区和第四单元区。
所述第一单元区和第二单元区沿平行于衬底200表面的第一方向X排列，所述第一单元区的第二区II与第二单元区的第一区I相邻接；所述第三单元区和第四单元区沿平行于衬底200表面的第一方向X排列，所述第三单元区的第二区II与第四单元区的第一区I相邻接；所述第一单元区和第四单元区沿平行于衬底表面的第二方向Y 排列，所述第一单元区的第一区I与第四单元区的第二区II相邻接，所述第一单元区的第二区II与第四单元区的第一区I相邻接；所述第二单元区和第三单元区沿平行于衬底200表面的第二方向Y排列，所述第二单元区的第二区II与第三单元区的第一区I相邻接，所述第二单元区的第一区I与第三单元区的第二区II相邻接。
由于所述第一隔离区B1在第一方向X上的中轴线与第二隔离区B2在第一方向X上的中轴线不重合。从而使得后续形成平行于第一方向X的导电层时，在既定的导电层设计规则下，所述导电层可与第一金属层201、第二金属层202、第三金属层203、第四金属层204、第一栅极结构207或第二栅极结构208电连接的位置增加，从而能够利用较小面积的四个或若干个半导体结构单元区形成复杂的电路，从而节省了面积，增加后段布线的灵活性，提高了集成度。
图10至图12为本发明另一实施例中半导体结构形成过程的示意图。
请参考图10，图10为在图2基础上的结构示意图，在第一介质层上形成平行于第一方向X的第一连接层511，所述第一连接层511电连接第一有源区A1上的第二金属层202和第五金属层205；在第一介质层上形成平行于第一方向X的第二连接层512，所述第二连接层512电连接第二有源区A2上的第二金属层202和第五金属层205。
在本实施例中，还包括：在第一介质层上形成第二介质层(未图示)，所述第一连接层511和第二连接层512位于所述第二介质层内。
所述第一连接层511用于使所述第一有源区A1上的第二金属层202和第五金属层205位于同一电压水平；所述第二连接层512用于使第二有源区A2上的第二金属层202和第五金属层205位于同一电压水平。
请参考图11，在第二介质层上形成平行于第一方向X的第一导电层513，所述第一导电层513与第一有源区A1上的第一金属层201电连接；在第二介质层上形成平行于第一方向X的第二导电层514， 所述第二导电层514与第一栅极结构207电连接，所述第二导电层514横跨所述第一有源区A1和第二隔离区B2；在第二介质层上形成平行于第一方向X的第三导电层515，所述第三导电层515与第二有源区A2上的第一金属层201电连接。
由于所述第一区I包括第一隔离区B1，所述第二区II包括第二隔离区B2，所述第一隔离区B1在第一方向X上的中轴线与第二隔离区B2在第一方向X上的中轴线不重合。从而所述第二导电层514能够在第一有源区A1上形成与第一栅极结构207电连接的有源栅接触，从而能够节省面积，增加布线的灵活性。
请继续参考图11，还包括：在第二介质层上形成平行于第一方向X的第四导电层516，所述第四导电层516电连接所述第三有源区A3上的第三金属层203和第四金属层204，所述第四导电层516在第一方向X上的中轴线与第一导电层513在第一方向X上的中轴线重合；在第二介质层上形成平行于第一方向X的第五导电层517，所述第五导电层517电连接所述第四有源区A4上的第三金属层203和第四金属层204，所述第五导电层517在第一方向X上的中轴线与第三导电层515在第一方向X上的中轴线重合；在第二介质层上形成平行于第一方向X的第六导电层518，所述第六导电层518横跨所述第一隔离区B1和第四有源区A4。
所述第四导电层516电连接所述第三有源区A3上的第三金属层203和第四金属层204，用于使所述第三有源区A3上的第二栅极结构208失效；所述第五导电层517电连接所述第四有源区A4上的第三金属层203和第四金属层204，用于使所述第四有源区A4上的第二栅极结构208失效。
在本实施例中，所述第一导电层513、第二导电层514、第六导电层518和第三导电层515依次等间距平行排列。
请继续参考图11，还包括：在第二介质层上形成平行于第一方向X的电源电压线519，所述电源电压线519与第一有源区A1上的第五金属层205电连接；在第二介质层上形成平行于第一方向X的 接地电压线520，所述接地电压线520与第二有源区A2上的第五金属层205电连接。
在本实施例中，还包括：在第二介质层上形成第三介质层(未图示)，所述第一导电层513、第二导电层514、第六导电层518、第三导电层515、第四导电层516、第五导电层517、电源电压线519和接地电压线520位于所述第三介质层内。
请参考图12，在第三介质层上形成平行于第二方向Y的电输出层521，所述电输出层521电连接所述第一导电层513和第三导电层515。
相应地，本发明实施例还提供一种半导体结构，请继续参考图12，图12的结构在图2的结构的基础上还包括：
平行于第一方向X的第一连接层511，所述第一连接层511电连接第一有源区A1上的第二金属层202和第五金属层205；
平行于第一方向X的第二连接层512，所述第二连接层512电连接第二有源区A2上的第二金属层202和第五金属层205；
平行于第一方向X的第一导电层513，所述第一导电层513与第一有源区A1上的第一金属层201电连接；
平行于第一方向X的第二导电层514，所述第二导电层514与第一栅极结构207电连接，所述第二导电层514横跨所述第一有源区A1和第二隔离区B2；
平行于第一方向X的第三导电层515，所述第三导电层515与第二有源区A2上的第一金属层201电连接；
平行于第一方向X的第四导电层516，所述第四导电层516电连接所述第三有源区A3上的第三金属层203和第四金属层204，所述第四导电层516在第一方向X上的中轴线与第一导电层513在第一方向X上的中轴线重合；
平行于第一方向X的第五导电层517，所述第五导电层517电连接所述第四有源区A4上的第三金属层203和第四金属层204，所述 第五导电层517在第一方向X上的中轴线与第三导电层515在第一方向X上的中轴线重合；
平行于第一方向X的第六导电层518，所述第六导电层518横跨所述第一隔离区B1和第四有源区A4；
平行于第一方向X的电源电压线519，所述电源电压线519与第一有源区A1上的第五金属层205电连接；
平行于第一方向X的接地电压线520，所述接地电压线520与第二有源区A2上的第五金属层205电连接；
平行于第二方向Y的电输出层521，所述电输出层521电连接所述第一导电层513和第三导电层515。

Claims (23)

  1. 一种半导体结构，其特征在于，包括：
    衬底，所述衬底包括至少一个单元区，所述单元区包括相邻的第一区和第二区，所述第一区和第二区沿第一方向排布，所述第一区包括沿第二方向排列的第一有源区、第一隔离区和第二有源区，所述第一有源区和第二有源区位于第一隔离区两侧，所述第二区包括沿第二方向排列的第三有源区、第二隔离区和第四有源区，所述第三有源区和第四有源区位于第二隔离区两侧，所述第一隔离区平行于第一方向的中轴线与第二隔离区平行于第一方向的中轴线不重合，所述第一方向和第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；
    位于第一区上的第一栅极结构，所述第一栅极结构横跨所述第一有源区、第一隔离区和第二有源区，以及分别位于所述第一栅极结构两侧的第一金属层和第二金属层，所述第一栅极结构、第一金属层和第二金属层平行于第二方向；
    位于第二区上的第二栅极结构，所述第二栅极结构横跨所述第三有源区、第二隔离区和第四有源区，以及分别位于第二栅极结构两侧的第三金属层和第四金属层，所述第二栅极结构、第三金属层和第四金属层平行于第二方向；
    位于第一隔离区上的第一隔离结构，所述第一隔离结构沿第一方向贯穿所述第一金属层和第二金属层，所述第一栅极结构位于第一隔离结构上；
    位于第二隔离区上的第二隔离结构，所述第二隔离结构沿第一方向贯穿所述第三金属层和第四金属层，所述第二栅极结构位于第二隔离结构上。
  2. 如权利要求1所述的半导体结构，其特征在于，所述第一隔离区与所述第一有源区和第二有源区相邻；所述第二隔离区与所述第三有源区和第四有源区相邻。
  3. 如权利要求2所述的半导体结构，其特征在于，所述第一有源区 上的器件导电类型与第二有源区上的器件导电类型相反，所述第三有源区上的器件导电类型与第四有源区上的器件导电类型相反。
  4. 如权利要求3所述的半导体结构，其特征在于，所述第一有源区和第三有源区相邻，所述第二有源区和第四有源区相邻；所述第一有源区上的器件导电类型和第三有源区上的器件导电类型相同，所述器件导电类型为N型；所述第二有源区上的器件导电类型和第四有源区上的器件导电类型相同，所述器件导电类型为P型。
  5. 如权利要求2所述的半导体结构，其特征在于，还包括：位于第一区上的第五金属层，所述第五金属层位于第二金属层和第三金属层之间，所述第五金属层平行于第二方向，所述第一隔离结构还沿第一方向贯穿所述第五金属层。
  6. 如权利要求5所述的半导体结构，其特征在于，还包括：位于衬底上的若干伪栅极结构，若干所述伪栅极结构平行排列，所述伪栅极结构平行于第二方向；所述第一金属层位于伪栅极结构和第一栅极结构之间，所述第二金属层位于伪栅极结构和第一栅极结构之间，所述第三金属层位于伪栅极结构和第二栅极结构之间，所述第四金属层位于伪栅极结构和第二栅极结构之间，所述第五金属层位于相邻的伪栅极结构之间。
  7. 如权利要求6所述的半导体结构，其特征在于，还包括：平行于第一方向的第一连接层，所述第一连接层电连接第一有源区上和第三有源区上的第二金属层、第五金属层和第三金属层；平行于第一方向的第二连接层，所述第二连接层电连接第二有源区上的第二金属层和第五金属层；平行于第一方向的第一导电层，所述第一导电层横跨所述第一有源区和第三有源区，所述第一导电层电连接第一有源区上的第一金属层和第三有源区上的第四金属层；平行于第一方向的第二导电层，所述第二导电层电连接所述第四有源区上的第三金属层，所述第二导电层位于第四有源区上； 平行于第一方向的第三导电层，所述第三导电层横跨所述第二有源区和第四有源区，所述第三导电层电连接第二有源区上的第一金属层和第四有源区上的第四金属层；平行于第二方向的电输出层，所述电输出层电连接所述第一导电层和第二导电层。
  8. 如权利要求7所述的半导体结构，其特征在于，还包括：平行于第一方向的第四导电层，所述第四导电层电连接所述第二栅极结构，所述第四导电层横跨所述第一有源区和第二隔离区。
  9. 如权利要求8所述的半导体结构，其特征在于，所述第一导电层、第四导电层、第二导电层和第三导电层依次等间距平行排列。
  10. 如权利要求8所述的半导体结构，其特征在于，还包括：平行于第一方向的第五导电层，所述第五导电层位于第一隔离区上，所述第五导电层电连接所述第一栅极结构，所述第五导电层在第一方向上的中轴线与第二导电层在第一方向上的中轴线重合。
  11. 如权利要求7所述的半导体结构，其特征在于，还包括：与第一有源区上的第五金属层电连接的电源电压线；与第二有源区上的第五金属层电连接的接地电压线，所述电源电压线和接地电压线平行于第一方向。
  12. 如权利要求6所述的半导体结构，其特征在于，多个单元区中包括第一单元区和第二单元区，所述第一单元区和第二单元区单元沿第一方向排列，所述第一单元区的第二区与第二单元区的第一区相邻接；所述第二单元区的第一有源区和第一单元区的第三有源区相邻，所述第二单元区的第二有源区和第一单元区第四有源区相邻。
  13. 如权利要求12所述的半导体结构，其特征在于，还包括：平行于第一方向的第一连接层，所述第一连接层电连接第一单元区的第一有源区上和第三有源区上的第二金属层、第五金属层和第三金属层；平行于第一方向的第二连接层，所述第二连接层电连接第一单元区的第二有源区上的第二金属层和第五金属层；平行于第一方向的第三连接层，所述第三连接层在第一方向上的中轴线与 第一连接层在第一方向上的中轴线重合，所述第三连接层电连接第二单元区的第一有源区上的第二金属层和第五金属层；平行于第一方向的第四连接层，所述第四连接层在第一方向上的中轴线与第二连接层在第一方向上的中轴线重合，所述第四连接层电连接第二单元区的第二有源区上的第二金属层和第五金属层。
  14. 如权利要求13所述的半导体结构，其特征在于，还包括：位于第一单元区上的第一导电层，所述第一导电层平行于第一方向，所述第一导电层横跨所述第一单元区的第一有源区和第三有源区，所述第一导电层电连接第一单元区的第一有源区上的第一金属层和第三有源区上的第四金属层；位于第一单元区的第四有源区上和第二单元区的第一隔离区上的第二导电层，所述第二导电层平行于第一方向，所述第二导电层电连接所述第一单元区的第四有源区上的第四金属层和第二单元区的第一栅极结构；位于第一单元区上的第三导电层，所述第三导电层平行于第一方向，所述第三导电层横跨所述第一单元区的第二有源区和第四有源区，所述第三导电层电连接第一单元区的第二有源区上的第一金属层和第四有源区上的第三金属层；位于第一单元区上的第四导电层，所述第四导电层平行于第一方向，所述第四导电层电连接所述第一单元区的第二栅极结构，所述第四导电层横跨所述第一单元区的第一有源区和第二隔离区；位于第一单元区上的第五导电层，所述第五导电层平行于第一方向，所述第五导电层位于第一隔离区上，所述第五导电层电连接所述第一单元区的第一栅极结构，所述第五导电层在第一方向上的中轴线与第二导电层在第一方向上的中轴线重合。
  15. 如权利要求14所述的半导体结构，其特征在于，所述第一导电层、第四导电层、第二导电层和第三导电层依次等间距平行排列。
  16. 如权利要求14所述的半导体结构，其特征在于，还包括：位于第二单元区的第一有源区上的第六导电层，所述第六导电层平行于第一方向，所述第六导电层电连接第二单元区的第一有源区上的 第一金属层；位于第二单元区的第三有源区上的第七导电层，所述第七导电层平行于第一方向，所述第七导电层电连接所述第二单元区的第三有源区上的第三金属层和第四金属层；位于第二单元区的第二有源区上的第八导电层，所述第八导电层平行于第一方向，所述第八导电层电连接第二单元区的第二有源区上的第一金属层；位于第二单元区的第四有源区上的第九导电层，所述第九导电层平行于第一方向，所述第九导电层电连接所述第二单元区的第四有源区上第三金属层和第四金属层；所述第一导电层、第六导电层和第七导电层第一方向上的中轴线重合；所述第三导电层、第八导电层和第九导电层第一方向上的中轴线重合。
  17. 如权利要求16所述的半导体结构，其特征在于，还包括：平行于第二方向的第一电输出层，所述第一电输出层电连接所述第一单元区上的第一导电层和第二导电层；平行于第二方向的第二电输出层，所述第二电输出层电连接所述第二单元区上的第六导电层和第八导电层。
  18. 如权利要求17所述的半导体结构，其特征在于，还包括：与第一单元区第一有源区上的第五金属层以及第二单元区第一有源区上的第五金属层电连接的电源电压线；与第一单元区第二有源区上的第五金属层以及第二单元区第二有源区上的第五金属层电连接的接地电压线，所述电源电压线和接地电压线平行于第一方向。
  19. 如权利要求6所述的半导体结构，其特征在于，多个单元区中包括第一单元区、第二单元区、第三单元区和第四单元区；所述第一单元区和第二单元区沿平行于衬底表面的第一方向排列，所述第一单元区的第二区与第二单元区的第一区相邻接；所述第三单元区和第四单元区沿平行于衬底表面的第一方向排列，所述第三单元区的第二区与第四单元区的第一区相邻接；所述第一单元区和第四单元区沿平行于衬底表面的第二方向排列，所述第一单元区的第一区与第四单元区的第二区相邻接，所述第一单元区的第二区与第四单元区的第一区相邻接；所述第二单元区和第三单元 区沿平行于衬底表面的第二方向排列，所述第二单元区的第二区与第三单元区的第一区相邻接，所述第二单元区的第一区与第三单元区的第二区相邻接。
  20. 如权利要求6所述的半导体结构，其特征在于，还包括：平行于第一方向的第一连接层，所述第一连接层电连接第一有源区上的第二金属层和第五金属层；平行于第一方向的第二连接层，所述第二连接层电连接第二有源区上的第二金属层和第五金属层；平行于第一方向的第一导电层，所述第一导电层与第一有源区上的第一金属层电连接；平行于第一方向的第二导电层，所述第二导电层与第一栅极结构电连接，所述第二导电层横跨所述第一有源区和第二隔离区；平行于第一方向的第三导电层，所述第三导电层与第二有源区上的第一金属层电连接；平行于第二方向的电输出层，所述电输出层电连接所述第一导电层和第三导电层。
  21. 如权利要求20所述的半导体结构，其特征在于，还包括：平行于第一方向的第四导电层，所述第四导电层电连接所述第三有源区上的第三金属层和第四金属层，所述第四导电层在第一方向上的中轴线与第一导电层在第一方向上的中轴线重合；平行于第一方向的第五导电层，所述第五导电层电连接所述第四有源区上的第三金属层和第四金属层，所述第五导电层在第一方向上的中轴线与第三导电层在第一方向上的中轴线重合。
  22. 如权利要求21所述的半导体结构，其特征在于，还包括：平行于第一方向的第六导电层，所述第六导电层横跨所述第一隔离区和第四有源区；所述第一导电层、第二导电层、第六导电层和第三导电层依次等间距平行排列；平行于第一方向的电源电压线，所述电源电压线与第一有源区上的第五金属层电连接；平行于第一方向的接地电压线，所述接地电压线与第二有源区上的第五金属层电连接。
  23. 一种半导体结构的形成方法，其特征在于，包括：
    提供衬底，所述衬底包括至少一个单元区，所述单元区包括相邻 的第一区和第二区，所述第一区和第二区沿第一方向排布，所述第一区包括沿第二方向排列的第一有源区、第一隔离区和第二有源区，所述第一有源区和第二有源区位于第一隔离区两侧，所述第二区包括沿第二方向排列的第三有源区、第二隔离区和第四有源区，所述第三有源区和第四有源区位于第二隔离区两侧，所述第一隔离区平行于第一方向的中轴线与第二隔离区平行于第一方向的中轴线不重合，所述第一方向和第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；
    在第一区上形成第一栅极结构，所述第一栅极结构横跨所述第一有源区、第一隔离区和第二有源区，以及形成分别位于第一栅极结构两侧的第一金属层和第二金属层，所述第一栅极结构、第一金属层和第二金属层平行于第二方向；
    在第二区上形成第二栅极结构，所述第二栅极结构横跨所述第三有源区、第二隔离区和第四有源区，以及形成分别位于第二栅极结构两侧的第三金属层和第四金属层，所述第二栅极结构、第三金属层和第四金属层平行于第二方向；
    在第一隔离区上形成第一隔离结构，所述第一隔离结构沿第一方向贯穿所述第一金属层和第二金属层，所述第一栅极结构位于第一隔离结构上；
    在第二隔离区上形成第二隔离结构，所述第二隔离结构沿第一方向贯穿所述第三金属层和第四金属层，所述第二栅极结构位于第二隔离结构上。
CN202180099126.7A 2021-08-25 2021-08-25 半导体结构及半导体结构的形成方法 Pending CN117678070A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/114493 WO2023023972A1 (zh) 2021-08-25 2021-08-25 半导体结构及半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN117678070A true CN117678070A (zh) 2024-03-08

Family

ID=85321599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180099126.7A Pending CN117678070A (zh) 2021-08-25 2021-08-25 半导体结构及半导体结构的形成方法

Country Status (2)

Country Link
CN (1) CN117678070A (zh)
WO (1) WO2023023972A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106610562B (zh) * 2015-10-26 2020-02-07 中芯国际集成电路制造(上海)有限公司 掩膜版版图以及形成半导体结构的方法
KR102524806B1 (ko) * 2016-08-11 2023-04-25 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자
CN113140566A (zh) * 2021-05-08 2021-07-20 英诺赛科（珠海）科技有限公司 具有隔离结构的集成式芯片及其制作方法

Also Published As

Publication number Publication date
WO2023023972A1 (zh) 2023-03-02

Similar Documents

Publication Publication Date Title
US10811415B2 (en) Semiconductor device and method for making the same
US20150155388A1 (en) Semiconductor structure
CN111211126B (zh) 三维存储器及其形成方法
CN210640249U (zh) 半导体存储器
CN117678070A (zh) 半导体结构及半导体结构的形成方法
US5506428A (en) Gate array LSI
KR20080004285A (ko) 반도체 소자의 비트라인 및 그의 제조방법
US8209652B2 (en) Semiconductor device and layout method of decoupling capacitor thereof
US10644140B2 (en) Integrated circuit die having back-end-of-line transistors
CN114864538A (zh) 半导体结构及芯片
US5631581A (en) Microelectronic integrated circuit including triangular semiconductor "and" gate device
CN103872018A (zh) 一种mos晶体管阵列栅氧化层完整性测试结构
CN102299153B (zh) 具有低栅极输入电阻的功率半导体组件及其制作方法
CN217904398U (zh) 双铝铝栅或非门
US8502341B2 (en) Trench-type capacitor, semiconductor device having the same, and semiconductor module having the semiconductor device
TWI768889B (zh) 交錯式半導體電容陣列布局
CN102683211B (zh) 双面晶体管动态随机存取存储器的方法与双面晶体管结构
TWI761205B (zh) 帶有仿製電容結構的半導體電容陣列布局
CN101969042A (zh) 基于喷墨印刷与激光干涉曝光的电路互联方法
US11978738B2 (en) Digital blocks with electrically insulated and orthogonal polysilicon layers
CN117438422A (zh) 静电放电防护器件及其形成方法
CN115207021A (zh) 半导体结构
CN116266589A (zh) 半导体结构及其制造方法、存储器
CN116110882A (zh) 半导体结构
CN118016619A (zh) 半导体结构单元及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination