CN117438422A - 静电放电防护器件及其形成方法 - Google Patents

静电放电防护器件及其形成方法 Download PDF

Info

Publication number
CN117438422A
CN117438422A CN202210821989.7A CN202210821989A CN117438422A CN 117438422 A CN117438422 A CN 117438422A CN 202210821989 A CN202210821989 A CN 202210821989A CN 117438422 A CN117438422 A CN 117438422A
Authority
CN
China
Prior art keywords
conductive layer
dummy gates
dummy
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210821989.7A
Other languages
English (en)
Inventor
杨广立
杨勇胜
张莉菲
周明星
吴汉洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210821989.7A priority Critical patent/CN117438422A/zh
Publication of CN117438422A publication Critical patent/CN117438422A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种静电放电防护器件及其形成方法，其中结构包括：衬底，衬底包括二极管区和引出区，二极管区和引出区内均具有阱区，阱区均具有第一导电类型；位于二极管区上的若干第一伪栅，第一伪栅两侧的二极管区内具有第一掺杂区，第一掺杂区具有第二导电类型，第一导电类型与第二导电类型相反；位于引出区上的若干第二伪栅，第二伪栅两侧的引出区内具有第二掺杂区，第二掺杂区具有第一导电类型；位于衬底上的第一导电层、第二导电层和第三导电层，第一导电层与若干第一伪栅以及第一掺杂区电连接，第二导电层与第二掺杂区电连接，第三导电层与第一导电层以及若干第二伪栅电连接，引入了新的寄生电容，从而使过冲电压降低，且对响应速度的影响较小。

Description

静电放电防护器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种静电放电防护器件及其形成方法。
背景技术
静电放电(Electro-Static Discharge，缩写为ESD)现象可能导致元器件内部线路受损，直接影响产品的正常使用寿命，甚至造成产品的损坏。因此，在芯片设计时，在芯片内部的端口上，设计静电放电防护器件十分必要。
在静电放电防护器件设计中，二极管(Diode)是一种常见的器件。低电容的二极管可以获得高速响应速度，保证在外界静电到来时的快速响应，及时把静电放掉。但是如果电容太低，容易产生过冲电压(Overshoot Voltage)，导致被保护的电路器件的栅氧层失效。
因此，现有的二极管静电放电防护器件的性能亟需提升。
发明内容
本发明解决的技术问题是提供一种静电放电防护器件及其形成方法，以提高形成的静电放电防护器件的性能。
为解决上述技术问题，本发明技术方案提供一种静电放电防护器件，包括：衬底，所述衬底包括二极管区和引出区以及位于所述二极管区和引出区之间隔离结构，所述二极管区和所述引出区内均具有阱区，所述阱区均具有第一导电类型；位于所述二极管区上的若干第一伪栅，所述第一伪栅侧壁具有第一伪栅侧墙，所述第一伪栅两侧的所述二极管区内具有第一掺杂区，所述第一掺杂区具有第二导电类型，所述第一导电类型与所述第二导电类型相反；位于所述引出区上的若干第二伪栅，所述第二伪栅侧壁具有第二伪栅侧墙，所述第二伪栅两侧的所述引出区内具有第二掺杂区，所述第二掺杂区具有第一导电类型；位于所述衬底上的第一导电层、第二导电层和第三导电层，所述第一导电层与所述若干第一伪栅以及所述第一掺杂区电连接，所述第二导电层与所述第二掺杂区电连接，所述第三导电层与所述第一导电层以及所述若干第二伪栅电连接。
可选的，各所述第一伪栅和所述衬底之间具有第一伪栅氧层；各所述第二伪栅和所述衬底之间具有第二伪栅氧层。
可选的，所述若干第一伪栅和所述若干第二伪栅均沿第一方向排布。
相应的，本发明的技术方案还提供一种静电放电防护器件的形成方法，包括：提供衬底，所述衬底包括二极管区和引出区，以及位于所述二极管区和引出区之间隔离结构，所述二极管区和所述引出区内均具有阱区，所述阱区均具有第一导电类型；在所述二极管区上形成若干第一伪栅、所述第一伪栅侧壁的第一伪栅侧墙，以及位于所述第一伪栅两侧的所述二极管区内的第一掺杂区，所述第一掺杂区具有第二导电类型，所述第一导电类型与所述第二导电类型相反；在所述引出区上形成若干第二伪栅、所述第二伪栅侧壁的第二伪栅侧墙，以及位于所述第二伪栅两侧的所述引出区内的第二掺杂区，所述第二掺杂区具有第一导电类型；在形成所述若干第一伪栅、所述若干第二伪栅、所述第一掺杂区和所述第二掺杂区之后，在所述衬底上形成第一导电层、第二导电层和第三导电层，所述第一导电层与所述若干第一伪栅以及所述第一掺杂区电连接，所述第二导电层与所述第二掺杂区电连接，所述第三导电层与所述第一导电层以及所述若干第二伪栅电连接。
可选的，所述第一导电层和所述若干第一伪栅之间，以及所述第一导电层和所述第一掺杂区之间具有第一导电插塞，所述第一导电层和所述若干第一伪栅、所述第一掺杂区通过所述第一导电插塞电连接；所述第二导电层和所述第二掺杂区之间具有第二导电插塞，所述第二导电层和所述第二掺杂区通过所述第二导电插塞电连接；所述第三导电层和所述若干第二伪栅之间具有第三导电插塞，所述第三导电层和所述若干第二伪栅通过所述第三导电插塞电连接。
可选的，在形成所述第一导电层、所述第二导电层和所述第三导电层之前，还包括：在所述若干第一伪栅、所述若干第二伪栅、所述第一掺杂区和所述第二掺杂区表面形成介质层。
可选的，所述第一导电层、所述第二导电层和所述第三导电层的形成方法包括：在所述介质层内形成第一沟槽和位于所述第一沟槽下方且与所述第一沟槽相连通的第一通孔，所述第一通孔底部暴露出所述若干第一伪栅和所述第一掺杂区顶部表面；在所述介质层内形成第二沟槽和位于所述第二沟槽下方且与所述第二沟槽相连通的第二通孔，所述第二通孔底部暴露出所述第二掺杂区顶部表面；在所述介质层内形成第三沟槽和位于所述第三沟槽下方且与所述第三沟槽相连通的第三通孔，所述第三通孔底部暴露出所述若干第二伪栅顶部表面；在所述第一通孔内形成所述第一导电插塞；在所述第一沟槽内形成所述第一导电层；在所述第二通孔内形成所述第二导电插塞；在所述第二沟槽内形成所述第二导电层；在所述第三通孔内形成所述第三导电插塞；在所述第三沟槽内形成所述第三导电层。
可选的，各所述第一伪栅和所述衬底之间具有第一伪栅氧层；各所述第二伪栅和所述衬底之间具有第二伪栅氧层。
可选的，所述若干第一伪栅和所述若干第二伪栅均沿第一方向排布。
现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的静电放电防护器件中，通过第三导电层将引出区上的若干第二伪栅与二极管区的第一伪栅和第一掺杂区电连接，使所述若干第二伪栅与所述若干第一伪栅以及所述第一掺杂区具有同样的电势，增加了所述阱区和所述第三导电层之间的寄生电容、以及所述第二伪栅与所述阱区之间的寄生电容。总之，在未改变现有的生产工艺，可以与现有生产工艺兼容的条件下，而且不改变静电放电防护器件面积的同时，通过改变金属走线布局的方法，同时引入了新的寄生电容，从而使过冲电压降低，且对响应速度的影响较小。
进一步，各导电层与掺杂区或伪栅之间通过若干导电插塞电连接，例如所述第二导电层和所述第二掺杂区之间具有第二导电插塞，尤其在较先进的工艺中，伪栅与周围导电插塞及金属导电层的尺寸越小，产生的新的寄生电容越大，更利于降低过冲电压。
本发明技术方案提供的静电放电防护器件的形成方法中，通过第三导电层将引出区上的若干第二伪栅与二极管区的第一伪栅和第一掺杂区电连接，使所述若干第二伪栅与所述若干第一伪栅以及所述第一掺杂区具有同样的电势，增加了所述阱区和所述第三导电层之间的寄生电容、以及所述第二伪栅与所述阱区之间的寄生电容。总之，在未改变现有的生产工艺，可以与现有生产工艺兼容的条件下，而且不改变静电放电防护器件面积的同时，通过改变金属走线布局的方法，同时引入了新的寄生电容，从而使过冲电压降低，且对响应速度的影响较小。
附图说明
图1是一种静电放电防护器件的剖面结构示意图；
图2是另一种静电放电防护器件的剖面结构示意图；
图3至图5是本发明实施例的静电放电防护器件形成方法中各步骤对应的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的静电放电防护器件的性能亟需提升。现结合一种现有静电放电防护器件进行说明分析。
图1是一种静电放电防护器件的剖面结构示意图。
请参考图1，所述静电放电防护器件包括：衬底100，所述衬底100包括二极管区I、引出区II以及位于所述二极管区I和所述引出区II之间的隔离区III，所述衬底100内具有阱区101，所述阱区101具有第一导电类型；位于所述二极管区I上的若干第一伪栅结构，所述第一伪栅结构包括第一伪栅氧层102和位于所述第一伪栅氧层102上的第一伪栅103；位于所述引出区II上的若干第二伪栅结构，所述第二伪栅结构包括第二伪栅氧层104和位于所述第二伪栅氧层104上的第二伪栅105；位于所述第一伪栅结构两侧的所述阱区101内的第一掺杂区106，所述第一掺杂区106具有第二导电类型，所述第一导电类型与所述第二导电类型相反；位于所述第二伪栅结构两侧的所述阱区101内的第二掺杂区107，所述第二掺杂区107具有第一导电类型；位于所述隔离区III内的绝缘层108；位于所述衬底100上的第一导电层109和第二导电层110，所述第一导电层109与所述若干第一掺杂区106电互连，所述第二导电层110与所述若干第二掺杂区107。
上述静电放电防护器件中，所述第一掺杂区106和所述阱区101之间构成二极管，所述第二掺杂区107用于将二极管电流引出。寄生电容包括存在于二极管区I的第一导电层109和第一伪栅103之间的电容C1，以及所述第一伪栅103和所述衬底101之间电容C2，两电容之间串联形成的总的电容值为C1*C2/(C1+C2)，使总的电容值较低。
图2是另一种静电放电防护器件的剖面结构示意图。
请在图1的基础上，继续参考图2，所述静电放电防护器件中，所述第一导电层109还与所述若干第一伪栅103电互连，所述第二导电层110还与所述若干第二伪栅105电互连。
本实施例中，所述第一导电层109和所述第一伪栅103电连接，寄生电容存在于所述第一伪栅103和所述衬底101之间，相对上一实施例，静电放电防护器件的电容有所提升。
然而，静电放电防护器件通常采用寄生的方式与其他器件一起形成，在兼容现有生产工艺条件下，寄生电容在保证尽可能小的面积预算的前提下，有时仍需要适当提升，以避免电压过冲，导致被保护的电路器件的栅氧层失效。
为了解决上述问题，本发明提供的一种静电放电防护器件及其形成方法中，通过第三导电层将引出区上的若干第二伪栅与二极管区的第一伪栅和第一掺杂区电连接，使所述若干第二伪栅与所述若干第一伪栅以及所述第一掺杂区具有同样的电势，增加了所述阱区和所述第三导电层之间的寄生电容、以及所述第二伪栅与所述阱区之间的寄生电容。总之，在未改变现有的生产工艺，可以与现有生产工艺兼容的条件下，而且不改变静电放电防护器件面积的同时，通过改变金属走线布局的方法，同时引入了新的寄生电容，从而使过冲电压降低，且对响应速度的影响较小。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图5是本发明实施例的静电放电防护器件形成方法中各步骤对应的结构示意图。
请参考图3，提供衬底200，所述衬底200包括二极管区I和引出区II，以及位于所述二极管区I和所述引出区II之间的隔离结构202，所述二极管区I和所述引出区II内均具有阱区201，所述阱区201均具有第一导电类型。
所述第一导电类型包括N型和P型。本实施例中，所述第一导电类型为P型。
本实施例中，所述衬底200包括基底(图中未标出)，位于基底上的器件层(图中未标出)以及位于所述基底和所述器件层表面的介质层(图中未标出)，所述器件层包括隔离结构(图中未标出)和位于隔离结构内的器件结构(图中未标出)，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构等。
所述二极管区I用于形成二极管，所述引出区II用于将二极管的信号引出。
具体的，所述衬底200还包括位于所述二极管区I和所述引出区II之间的隔离区III，所述隔离结构202位于所述隔离区III内。所述隔离结构202的材料包括氧化硅，起到隔离所述二极管区I和所述引出区II的作用。
请参考图4，在所述二极管区I上形成若干第一伪栅203、所述第一伪栅侧壁的第一伪栅侧墙(图中未示出)，以及位于所述第一伪栅203两侧的所述二极管区I内的第一掺杂区204，所述第一掺杂区204具有第二导电类型，所述第一导电类型与所述第二导电类型相反；在所述引出区II上形成若干第二伪栅205、所述第二伪栅侧壁的第二伪栅侧墙(图中未示出)，以及位于所述第二伪栅205两侧的所述引出区II内的第二掺杂区206，所述第二掺杂区206具有第一导电类型。
所述第二导电类型包括N型和P型。本实施例中，所述第二导电类型为N型。所述第一掺杂区204和所述阱区201之间具有不同的导电类型，从而形成二极管。后续将若干第一掺杂区204进行连接，以便在保证掺杂区均匀性的同时，提高二极管的面积和二极管性能的稳定性。
所述第一掺杂区204的形成工艺包括外延生长工艺；所述第二掺杂区206的形成工艺包括外延生长工艺。各所述第一掺杂区204的面积较小，有利于提高所述第一掺杂区204的均匀性；各所述第二掺杂区206的面积较小，有利于提高所述第二掺杂区206的均匀性。
本实施例中，各所述第一伪栅203和所述衬底200之间具有第一伪栅氧层207；各所述第二伪栅205和所述衬底200之间具有第二伪栅氧层208。
本实施例中，所述若干第一伪栅203和所述若干第二伪栅205均沿第一方向X排布。
请参考图5，在形成所述若干第一伪栅203、所述若干第二伪栅205、所述第一掺杂区204和所述第二掺杂区206之后，在所述衬底200上形成第一导电层209、第二导电层210和第三导电层211，所述第一导电层209与所述若干第一伪栅203以及所述第一掺杂区204电连接，所述第二导电层210与所述第二掺杂区206电连接，所述第三导电层211与所述第一导电层209以及所述若干第二伪栅205电连接。
至此，通过第三导电层211将引出区II上的若干第二伪栅205与二极管区I的第一伪栅203和第一掺杂区204电连接，使所述若干第二伪栅205与所述若干第一伪栅203以及所述第一掺杂区204具有同样的电势，增加了所述阱区201和所述第三导电层211之间的寄生电容、以及所述第三导电层211和所述第二伪栅203与所述阱区201之间的寄生电容。总之，在未改变现有的生产工艺，可以与现有生产工艺兼容的条件下，并不增加静电放电防护器件面积，同时，引入了新的寄生电容，从而使过冲电压降低，且对响应速度的影响较小。
需要说明的是，在实际走线布局设计的过程中，设计者可根据具体需求灵活地选择在静电放电防护器件布局或整体采用本技术方案所提供的方法。
本实施例中，所述第一导电层209和所述若干第一伪栅203之间，以及所述第一导电层209与所述第一掺杂区204之间具有第一导电插塞212，所述第一导电层209和所述若干第一伪栅203、所述第一掺杂区204通过所述第一导电插塞212电连接；所述第二导电层210和所述第二掺杂区206之间具有第二导电插塞213，所述第二导电层210和所述第二掺杂区206通过所述第二导电插塞213电连接；所述第三导电层211和所述若干第二伪栅205之间具有第三导电插塞214，所述第三导电层211和所述若干第二伪栅205通过所述第三导电插塞214电连接。
各导电层与掺杂区或伪栅之间通过若干导电插塞电连接，尤其在较先进的工艺中，伪栅与周围导电插塞及金属导电层的尺寸越小，产生的新的寄生电容越大，更利于降低过冲电压。
本实施例中，在形成所述第一导电层209、所述第二导电层210和所述第三导电层211之前，还在所述若干第一伪栅203、所述若干第二伪栅205、所述第一掺杂区204和所述第二掺杂区206表面形成介质层(图中未示出)。
本实施例中，所述第一导电层209、第二导电层210和第三导电层211的形成方法包括：在所述介质层内形成第一沟槽(图中未示出)和位于所述第一沟槽下方且与所述第一沟槽相连通的第一通孔(图中未示出)，所述第一通孔底部暴露出所述若干第一伪栅203和所述第一掺杂区204顶部表面；在所述介质层内形成第二沟槽(图中未示出)和位于所述第二沟槽下方且与所述第二沟槽相连通的第二通孔(图中未示出)，所述第二通孔底部暴露出所述第二掺杂区顶部表面；在所述介质层内形成第三沟槽(图中未示出)和位于所述第三沟槽下方且与所述第三沟槽相连通的第三通孔(图中未示出)，所述第三通孔底部暴露出所述若干第二伪栅205顶部表面；在所述第一通孔内形成所述第一导电插塞212；在所述第一沟槽内形成所述第一导电层209；在所述第二通孔内形成所述第二导电插塞213；在所述第二沟槽内形成所述第二导电层210；在所述第三通孔内形成所述第三导电插塞214；在所述第三沟槽内形成所述第三导电层211。
本实施例中，所述第一导电层209、所述第二导电层210和所述第三导电层211的形成工艺包括大马革士工艺。
相应的，本发明实施例还提供一种采用上述方法所形成的静电放电防护器件，请继续参考图5，包括：衬底200，所述衬底200包括二极管区I和引出区II，以及位于所述二极管区I和所述引出区II之间的隔离结构202，所述二极管区I和所述引出区II内均具有阱区201，所述阱区201均具有第一导电类型；位于所述二极管区I上的若干第一伪栅203，所述第一伪栅203侧壁具有第一伪栅侧墙(图中未示出)，所述第一伪栅203两侧的所述二极管区I内具有第一掺杂区204，所述第一掺杂区204具有第二导电类型，所述第一导电类型与所述第二导电类型相反；位于所述引出区II上的若干第二伪栅205，所述第二伪栅侧壁具有第二伪栅侧墙(图中未示出)，所述第二伪栅205两侧的所述引出区II内具有第二掺杂区206，所述第二掺杂区206具有第一导电类型；位于所述衬底200上的第一导电层209、第二导电层210和第三导电层211，所述第一导电层209与所述若干第一伪栅203以及所述第一掺杂区204电连接，所述第二导电层210与所述第二掺杂区206电连接，所述第三导电层211与所述第一导电层209以及所述若干第二伪栅205电连接。
至此，通过第三导电层211将引出区II上的若干第二伪栅205与二极管区I的第一伪栅203和第一掺杂区204电连接，使所述若干第二伪栅205与所述若干第一伪栅203以及所述第一掺杂区204具有同样的电势，增加了所述阱区201和所述第三导电层211之间的寄生电容、以及所述第三导电层211和所述第二伪栅203与所述阱区201之间的寄生电容。总之，在未改变现有的生产工艺，可以与现有生产工艺兼容的条件下，而且不改变静电放电防护器件面积的同时，通过改变金属走线布局的方法，同时引入了新的寄生电容，从而使过冲电压降低，且对响应速度的影响较小。
具体的，所述衬底200还包括位于所述二极管区I和所述引出区II之间的隔离区III，所述隔离结构202位于所述隔离区III内。
本实施例中，各所述第一伪栅203和所述衬底200之间具有第一伪栅氧层207；各所述第二伪栅205和所述衬底200之间具有第二伪栅氧层208。
本实施例中，所述若干第一伪栅203和所述若干第二伪栅205均沿第一方向X排布。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种静电放电防护器件，其特征在于，包括：
衬底，所述衬底包括二极管区和引出区，以及位于所述二极管区和引出区之间隔离结构，所述二极管区和所述引出区内均具有阱区，所述阱区均具有第一导电类型；
位于所述二极管区上的若干第一伪栅，所述第一伪栅侧壁具有第一伪栅侧墙，所述第一伪栅两侧的所述二极管区内具有第一掺杂区，所述第一掺杂区具有第二导电类型，所述第一导电类型与所述第二导电类型相反；
位于所述引出区上的若干第二伪栅，所述第二伪栅侧壁具有第二伪栅侧墙，所述第二伪栅两侧的所述引出区内具有第二掺杂区，所述第二掺杂区具有第一导电类型；
位于所述衬底上的第一导电层、第二导电层和第三导电层，所述第一导电层与所述若干第一伪栅以及所述第一掺杂区电连接，所述第二导电层与所述第二掺杂区电连接，所述第三导电层与所述第一导电层以及所述若干第二伪栅电连接。
2.如权利要求1所述的静电放电防护器件，其特征在于，各所述第一伪栅和所述衬底之间具有第一伪栅氧层；各所述第二伪栅和所述衬底之间具有第二伪栅氧层。
3.如权利要求1所述的静电放电防护器件，其特征在于，所述若干第一伪栅和所述若干第二伪栅均沿第一方向排布。
4.一种静电放电防护器件的形成方法，其特征在于，包括：
提供衬底，所述衬底包括二极管区和引出区，以及位于所述二极管区和引出区之间隔离结构，所述二极管区和所述引出区内均具有阱区，所述阱区均具有第一导电类型；
在所述二极管区上形成若干第一伪栅、所述第一伪栅侧壁的第一伪栅侧墙，以及位于所述第一伪栅两侧的所述二极管区内的第一掺杂区，所述第一掺杂区具有第二导电类型，所述第一导电类型与所述第二导电类型相反；
在所述引出区上形成若干第二伪栅、所述第二伪栅侧壁的第二伪栅侧墙，以及位于所述第二伪栅两侧的所述引出区内的第二掺杂区，所述第二掺杂区具有第一导电类型；
在形成所述若干第一伪栅、所述若干第二伪栅、所述第一掺杂区和所述第二掺杂区之后，在所述衬底上形成第一导电层、第二导电层和第三导电层，所述第一导电层与所述若干第一伪栅以及所述第一掺杂区电连接，所述第二导电层与所述第二掺杂区电连接，所述第三导电层与所述第一导电层以及所述若干第二伪栅电连接。
5.如权利要求4所述的静电放电防护器件的形成方法，其特征在于，所述第一导电层和所述若干第一伪栅之间，以及所述第一导电层和所述第一掺杂区之间具有第一导电插塞，所述第一导电层和所述若干第一伪栅、所述第一掺杂区通过所述第一导电插塞电连接；所述第二导电层和所述第二掺杂区之间具有第二导电插塞，所述第二导电层和所述第二掺杂区通过所述第二导电插塞电连接；所述第三导电层和所述若干第二伪栅之间具有第三导电插塞，所述第三导电层和所述若干第二伪栅通过所述第三导电插塞电连接。
6.如权利要求5所述的静电放电防护器件的形成方法，其特征在于，在形成所述第一导电层、所述第二导电层和所述第三导电层之前，还包括：在所述若干第一伪栅、所述若干第二伪栅、所述第一掺杂区和所述第二掺杂区表面形成介质层。
7.如权利要求6所述的静电放电防护器件的形成方法，其特征在于，所述第一导电层、所述第二导电层和所述第三导电层的形成方法包括：在所述介质层内形成第一沟槽和位于所述第一沟槽下方且与所述第一沟槽相连通的第一通孔，所述第一通孔底部暴露出所述若干第一伪栅和所述第一掺杂区顶部表面；在所述介质层内形成第二沟槽和位于所述第二沟槽下方且与所述第二沟槽相连通的第二通孔，所述第二通孔底部暴露出所述第二掺杂区顶部表面；在所述介质层内形成第三沟槽和位于所述第三沟槽下方且与所述第三沟槽相连通的第三通孔，所述第三通孔底部暴露出所述若干第二伪栅顶部表面；在所述第一通孔内形成所述第一导电插塞；在所述第一沟槽内形成所述第一导电层；在所述第二通孔内形成所述第二导电插塞；在所述第二沟槽内形成所述第二导电层；在所述第三通孔内形成所述第三导电插塞；在所述第三沟槽内形成所述第三导电层。
8.如权利要求4所述的静电放电防护器件的形成方法，其特征在于，各所述第一伪栅和所述衬底之间具有第一伪栅氧层；各所述第二伪栅和所述衬底之间具有第二伪栅氧层。
9.如权利要求4所述的静电放电防护器件的形成方法，其特征在于，所述若干第一伪栅和所述若干第二伪栅均沿第一方向排布。
CN202210821989.7A 2022-07-13 2022-07-13 静电放电防护器件及其形成方法 Pending CN117438422A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210821989.7A CN117438422A (zh) 2022-07-13 2022-07-13 静电放电防护器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210821989.7A CN117438422A (zh) 2022-07-13 2022-07-13 静电放电防护器件及其形成方法

Publications (1)

Publication Number Publication Date
CN117438422A true CN117438422A (zh) 2024-01-23

Family

ID=89546676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210821989.7A Pending CN117438422A (zh) 2022-07-13 2022-07-13 静电放电防护器件及其形成方法

Country Status (1)

Country Link
CN (1) CN117438422A (zh)

Similar Documents

Publication Publication Date Title
KR100939775B1 (ko) 반도체 소자 및 그 제조방법
US11626516B2 (en) Integrated circuitry including vertical channel structure and layout method of the same
CN112736036A (zh) 半导体结构及其形成方法
US8884349B2 (en) Semiconductor device
US7498638B2 (en) ESD protection circuit for semiconductor device
CN103098212B (zh) 高密度闸流管随机存取存储器装置及方法
US20130168832A1 (en) Semiconductor device
KR930006143B1 (ko) 반도체장치
CN114388508A (zh) 动态随机存取存储器及其形成方法
CN108281424B (zh) 半导体元件以及其制作方法
KR101406225B1 (ko) 반도체 소자의 제조방법
CN109657315B (zh) 一种敏感电路的版图设计方法及版图
CN117438422A (zh) 静电放电防护器件及其形成方法
US6245664B1 (en) Method and system of interconnecting conductive elements in an integrated circuit
US8209652B2 (en) Semiconductor device and layout method of decoupling capacitor thereof
KR100649067B1 (ko) Ｍｉｓ 커패시터 및 ｍｉｓ 커패시터 제조 방법
CN1040267C (zh) 晶体管及制造该晶体管的方法
US8502341B2 (en) Trench-type capacitor, semiconductor device having the same, and semiconductor module having the semiconductor device
CN219575638U (zh) 用于屏蔽栅型mosfet的测试结构和晶圆
US20240038654A1 (en) Semiconductor device including dummy deep trench capacitors and a method of manufacturing thereof
KR20000035312A (ko) 반도체 집적 회로 장치
KR101139461B1 (ko) 반도체 소자 및 그 형성 방법
KR20120086624A (ko) 반도체 소자 및 그 형성 방법
US11978738B2 (en) Digital blocks with electrically insulated and orthogonal polysilicon layers
US9349813B2 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination