CN102683211B - 双面晶体管动态随机存取存储器的方法与双面晶体管结构 - Google Patents

双面晶体管动态随机存取存储器的方法与双面晶体管结构 Download PDF

Info

Publication number
CN102683211B
CN102683211B CN201110425198.4A CN201110425198A CN102683211B CN 102683211 B CN102683211 B CN 102683211B CN 201110425198 A CN201110425198 A CN 201110425198A CN 102683211 B CN102683211 B CN 102683211B
Authority
CN
China
Prior art keywords
gate pole
high resistance
resistance gate
pair
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110425198.4A
Other languages
English (en)
Other versions
CN102683211A (zh
Inventor
沃纳·郑林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102683211A publication Critical patent/CN102683211A/zh
Application granted granted Critical
Publication of CN102683211B publication Critical patent/CN102683211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种形成具有一双面晶体管的一动态随机存取存储器的方法和一种场效晶体管结构，包含有：提供一硅鳍式场效晶体管结构，其具有至少两个鳍片和位于所述两个鳍片之间的一沟槽；在每一鳍片的两侧形成一对高电阻门极，所述一对高电阻门极包含彼此未直接接触的左侧高电阻门极与右侧高电阻门极，所述左侧高电阻门极与所述右侧高电阻门极分别形成于相对应的鳍片的左侧与右侧；在所述一对高电阻门极之间形成孔洞以使所述一对高电阻门极相互连接；在所述沟槽的单一侧和所述一对高电阻门极中的一高电阻门极的下方形成单侧式门极；形成氧化层以覆盖所述单侧式门极；和沉积金属层于所述沟槽中以形成字线，本发明可避免非常强的字线－字线耦合效应。

Description

双面晶体管动态随机存取存储器的方法与双面晶体管结构
技术领域
本发明涉及动态随机存取存储器单元，特别涉及具有双面晶体管动态随机存取存储器的方法与双面晶体管结构。
背景技术
元件尺寸微形化(miniaturization)是现在半导体技术领域中的趋势，因而诞生了高密度的动态随机存取存储器单元(Dynamic Random AccessMemory cell，DRAM cell)，能够在较小面积中容纳较多数量的字线(word line)与比特线(bit line)，进而产生较快的运算速度。
然而，正因为半导体元件的尺寸不断微型化，造成动态随机存取存储器单元彼此的间距也更为紧密，往往会导致非常强的字线－字线耦合效应(wordline-word line coupling)，增加了耦合噪声，造成数据存取错误。因此，本发明的目的之一在于提供一种可避免上述问题的动态随机存取存储器单元。
发明内容
本发明的目的在于提供一种双面晶体管动态随机存取存储器的方法与双面晶体管结构，其可避免非常强的字线－字线耦合效应。所述结构提供多个可彼此耦接的左侧门极与右侧门极，因此在字线中提供局部连接(localconnection)，并且降低一硅晶圆(silicon wafer)中字线的电阻值。
为了达到上述的目的，本发明的技术方案如下：
依据本发明的实施例，其提供一种双面晶体管动态随机存取存储器的方法，包含有：提供一硅鳍式场效晶体管结构(silicon Fin Field Effect Transistorstructure，silicon FinFET structure)，其具有至少两个鳍片和位于所述两个鳍片之间的一沟槽；在每一鳍片的两侧形成一对高电阻门极，其中所述一对高电阻门极包含彼此未直接接触的一左侧高电阻门极与一右侧高电阻门极，所述左侧高电阻门极与所述右侧高电阻门极分别形成于相对应的鳍片的左侧与右侧；在所述一对高电阻门极所包含的所述左侧高电阻门极与所述右侧高电阻门极之间形成一孔洞以使所述一对高电阻门极互相连接；在所述沟槽的一侧和所述一对高电阻门极之中一高电阻门极的下方形成一单侧式门极；形成一氧化层以覆盖所述单侧式门极；和沉积一金属层于所述沟槽中以形成一字线。
依据本发明的实施例，其还提供一种双面晶体管结构，包含有：至少两个鳍片，具有一沟槽位于所述两个鳍片之间；多对高电阻门极，分别对应每一鳍片来设置，其中每一对高电阻门极包含彼此未直接接触的一左侧高电阻门极与一右侧高电阻门极，所述左侧高电阻门极与所述右侧高电阻门极分别形成于相对应的鳍片的左侧与右侧，以及所述左侧高电阻门极与所述右侧高电阻门极通过一孔洞互相电性连接；一单侧式门极，形成于所述沟槽的单一侧和所述多对高电阻门极中的其中之一所包含的一高电阻门极的下方；和一低电阻字线，形成于所述单侧式门极下方。
本发明的优点在于鳍式场效晶体管导通速度与驱动电流量比现有技术中的单面(one-sided)晶体管有很多的优势，故可避免非常强的字线－字线耦合效应。
附图说明
图1为本发明一实施例中的一动态随机存取存储器的X轴方向的截面与Y轴方向的截面的示意图。
其中，附图标记说明如下：
103          高电阻门极
105          门极
107          低电阻字线
109、111     孔洞
113          硅柱
具体实施方式
由于典型的字线具有高电阻，所以容易产生交差耦合(cross-coupling)的情形，为了解决此问题，本发明实现了埋入式低电阻字线(buried low ohmicword line)，并且耦合一鳍式场效晶体管中一鳍片的左侧门极与右侧门极实现一双面(two-sided)晶体管，而此种晶体管结构的优点在于其导通速度与驱动电流量比现有技术中的单面(one-sided)晶体管有很多的优势。
传统的鳍式场效晶体管结构包含多个硅鳍片，其中所述多个硅鳍片的每一硅鳍片的任一侧都具有一门极，且两侧的这些门极彼此之间是独立工作，故需要狭小且具有高电阻的字线，但会因此导致非常强的字线－字线耦合效应。为了要避免上述问题出现，本发明的目的之一在于实现可连同双面晶体管一起操作的低电阻字线。
请参阅图1，图1为本发明的一实施例中一动态随机存取存储器布局(layout)的示意图。如图所示，左方为所述动态随机存取存储器布局的Y轴方向的截面，而右方则为供左方参照用的所述动态随机存取存储器布局的X轴方向的截面。X轴方向的截面与一标准动态随机存取存储器十字线单元(crosshair cell)唯一不同之处仅在于沟槽的底部有一孔洞，使得所述多个门极能够穿越鳍式场效晶体管结构而彼此耦接。
Y轴方向的截面显示出一鳍式场效晶体管结构，如图所示，在多个硅柱(silicon pillar)113(宽度为F)的两侧都有门极，一般来说，多个硅柱113会各自独立运作。此外，如上文所述，沟槽(宽度为F)中会有多个孔洞111，其中多个孔洞另以多个硅柱113中的虚线区域109来标明。由于可通过这些孔洞以实现跨过多个硅柱113的连接，因此便可将右侧与左侧门极103彼此耦接在一起。
多个字线107形成于沟槽的底部，而现有技术中，每一字线107是由厚金属层沉积而成，因此多个字线107呈现低电阻性，进而减少字线－字线耦合效应的机率。
此外，为了避免必须在每一字线107的末端提供电源，图1中所示的结构提供了局部连接(local connection)的方式，其中所述局部连接方式是由沟槽一侧的门极105所提供。鉴于多个硅柱113两侧的高电阻门极103之间的电性耦接，多对高电阻门极、沟槽一侧的门极105和多个字线107之间也可以彼此电性耦接。
由上述可知，本发明的实施例提供的鳍式场效晶体管结构包含了一双面晶体管，由于左侧门极与右侧门极的厚度都相当薄，因此这些门极都具高电阻性，并可确保这些门极仅耦接于其分别对应的多个字线，此外，还可确保左侧门极与右侧门极之间不会短路。
由于鳍式场效晶体管的沟槽中具有孔洞，单侧式门极(形成于沟槽的一侧)便可将高电阻门极连接于低电阻字线，即便动态随机存取存储器为一双面晶体管，沟槽底部沉积了厚金属层，所以字线－字线耦合效应已大为减少，而上述的单侧式门极将高电阻门极连接于低电阻字线，也代表了每一字线仅对应一鳍片。此外，通过耦接于低电阻字线的方式，孔洞亦可使左侧的高电阻门极成为局部性门极偏压(locally gated)，亦即该耦接可为直接连接而不需要由字线的一末端开始，因此设计具有更大的弹性。
以下将详细阐述关于形成上述的鳍式场效晶体管结构的方法。首先，在硅柱两侧分别形成多个门极和单侧式门极，接着，单侧式门极会以一氧化层包覆的，而多个孔洞可以在此步骤形成，或是也可于接下来的金属沉积步骤中形成。理想的，所述多个孔洞是通过一湿蚀刻程序来形成。
接下来，是将金属沉积于一沟槽，一般情形是使用钛钨(TiW)，但也可使用氮化钛(TiN)。所述沟槽会被填以钛钨，直到形成一厚的字线为止。此时，需要将左侧门极、右侧门极和字线连接起来，其可通过将所述多个孔洞内至少一部分空间填充一金属来完成，这样，便使左侧门极与右侧门极产生连接。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (11)

1.一种双面晶体管动态随机存取存储器的方法，包含有：
提供一硅鳍式场效晶体管结构，其具有至少有两个鳍片和位于所述两个鳍片之间的一沟槽；
在每一鳍片的两侧形成一对高电阻门极，其中所述一对高电阻门极包含彼此未直接接触的一左侧高电阻门极与一右侧高电阻门极，所述左侧高电阻门极与所述右侧高电阻门极分别形成于相对应的鳍片的左侧与右侧；
在所述一对高电阻门极所包含的所述左侧高电阻门极与所述右侧高电阻门极之间形成一孔洞，使所述一对高电阻门极互相连接；
在所述沟槽的单一侧和所述一对高电阻门极中的一个高电阻门极的下方形成一单侧式门极；
形成一氧化层覆盖所述单侧式门极；和
沉积一金属层在所述沟槽中形成一字线。
2.如权利要求1所述的方法，其特征为，还包含：
在形成所述孔洞之后，将所述孔洞内至少一部分填充一金属。
3.如权利要求2所述的方法，其特征为，所述孔洞是填满一金属氮化物。
4.如权利要求1所述的方法，其特征为，所述沟槽中所填入的金属为氮化钛或钛钨。
5.如权利要求1所述的方法，其特征为，所述金属层具有低电阻性和耦接一接地端。
6.一种双面晶体管结构，包含有：
至少有两个鳍片，其具有一沟槽位于所述两个鳍片之间；
多对高电阻门极，分别对应每一鳍片来设置，其中每一对高电阻门极包含彼此未直接接触的一左侧高电阻门极与一右侧高电阻门极，所述左侧高电阻门极与所述右侧高电阻门极分别形成于相对应的鳍片的左侧与右侧，以及所述左侧高电阻门极与所述右侧高电阻门极通过一孔洞互相电性连接；
一单侧式门极，在所述沟槽的单一侧和所述多对高电阻门极中的其中之一所包含的一个高电阻门极的下方；和
一低电阻字线，形成于所述单侧式门极的下方。
7.如权利要求6所述的结构，其特征为，所述孔洞至少有一部分为一金属氮化物所填充。
8.如权利要求6所述的结构，其特征为，所述低电阻字线的材质为氮化钛或钛钨。
9.如权利要求6所述的结构，其特征为，位于所述沟槽一侧的所述门极为一氧化层所覆盖。
10.如权利要求6所述的结构，其特征为，所述孔洞是在形成所述每对高电阻门极的期间形成。
11.如权利要求6所述的结构，其特征为，所述孔洞是在形成所述低电阻字线所进行的金属沉积工艺期间形成。
CN201110425198.4A 2011-03-14 2011-12-16 双面晶体管动态随机存取存储器的方法与双面晶体管结构 Active CN102683211B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/047,774 US8629483B2 (en) 2011-03-14 2011-03-14 Locally 2 sided CHC DRAM access transistor structure
US13/047,774 2011-03-14

Publications (2)

Publication Number Publication Date
CN102683211A CN102683211A (zh) 2012-09-19
CN102683211B true CN102683211B (zh) 2014-11-19

Family

ID=46814942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110425198.4A Active CN102683211B (zh) 2011-03-14 2011-12-16 双面晶体管动态随机存取存储器的方法与双面晶体管结构

Country Status (3)

Country Link
US (1) US8629483B2 (zh)
CN (1) CN102683211B (zh)
TW (1) TWI443809B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847311B2 (en) * 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161206B2 (en) * 2004-04-12 2007-01-09 Samsung Electronics Co., Ltd. Non-volatile memory devices
CN101582426A (zh) * 2009-06-02 2009-11-18 北京大学 一种无电容式dram单元及其制备方法
US7902584B2 (en) * 2007-04-16 2011-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161206B2 (en) * 2004-04-12 2007-01-09 Samsung Electronics Co., Ltd. Non-volatile memory devices
US7902584B2 (en) * 2007-04-16 2011-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
CN101582426A (zh) * 2009-06-02 2009-11-18 北京大学 一种无电容式dram单元及其制备方法

Also Published As

Publication number Publication date
US8629483B2 (en) 2014-01-14
CN102683211A (zh) 2012-09-19
TW201238037A (en) 2012-09-16
TWI443809B (zh) 2014-07-01
US20120235214A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
TWI742657B (zh) 包括絕緣材料及記憶體單元的垂直交替層的記憶體陣列
US10367004B2 (en) Vertical ferroelectric thin film storage transistor and data write and read methods thereof
US20180226571A1 (en) Memory cell structure, method of manufacturing a memory, and memory apparatus
KR100650753B1 (ko) 상변환 기억 소자 및 그의 제조방법
US10083971B1 (en) Vertical SRAM structure with cross-coupling contacts penetrating through common gates to bottom S/D metal contacts
CN102237368A (zh) 非易失性存储器件及其制造方法
KR100894683B1 (ko) 고성능 단일 트랜지스터 플로팅 바디 ｄｒａｍ 소자 및 그제조 방법
US20180374857A1 (en) Vertical sram structure
JP2012039077A (ja) 半導体装置及びその製造方法
JP2006295185A (ja) メモリアレイに適した接触機構およびその製造方法
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
KR100967680B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR101479153B1 (ko) 반도체 구조 및 그 형성 방법, ｓｒａｍ 메모리 유닛, 및 ｓｒａｍ 메모리
TWI512729B (zh) 改善位元線電容之半導體結構
CN102683211B (zh) 双面晶体管动态随机存取存储器的方法与双面晶体管结构
US20090273088A1 (en) Semiconductor Device and Method for Fabricating the Same
US20140071759A1 (en) Nonvolatile memory device
KR20140028300A (ko) 반도체 소자 및 그 형성 방법
KR100967676B1 (ko) 상변환 기억 소자 및 그의 제조방법
TW201814885A (zh) 三維電容及其製造方法
US20190088488A1 (en) Method for manufacturing semiconductor device
TW201519411A (zh) 半導體裝置及其製造方法
US20230262988A1 (en) Memory structure including three-dimensional nor memory strings of junctionless ferroelectric memory transistors and method of fabrication
US20220415901A1 (en) Method for manufacturing memory device using semiconductor element
JP2009272545A (ja) 不揮発性半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant