CN117673038A - 芯片封装结构和方法 - Google Patents

芯片封装结构和方法 Download PDF

Info

Publication number
CN117673038A
CN117673038A CN202311516906.4A CN202311516906A CN117673038A CN 117673038 A CN117673038 A CN 117673038A CN 202311516906 A CN202311516906 A CN 202311516906A CN 117673038 A CN117673038 A CN 117673038A
Authority
CN
China
Prior art keywords
chip
glass substrate
conductive pattern
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311516906.4A
Other languages
English (en)
Inventor
吕鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Eswin System Ic Co ltd
Original Assignee
Chengdu Eswin System Ic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Eswin System Ic Co ltd filed Critical Chengdu Eswin System Ic Co ltd
Priority to CN202311516906.4A priority Critical patent/CN117673038A/zh
Publication of CN117673038A publication Critical patent/CN117673038A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/6027—Mounting on semiconductor conductive members

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种芯片封装结构和方法，该芯片封装结构包括：玻璃基板，玻璃基板上设置有多个通孔，通孔沿玻璃基板的厚度方向贯穿，通孔内填充有第一导电图形；芯片，芯片设置在玻璃基板的一侧，与第一导电图形一侧连接；重布线层，设置在玻璃基板的另一侧，与第一导电图形另一侧连接；重布线层包括绝缘层，设置于绝缘层的通孔内的第二导电图形，以及，设置于绝缘层的远离玻璃基板的一侧的第一衬垫。本发明通过增加玻璃基板，对于芯片正面朝下封装产品而言能够实现高密封装；对于对扇出型多芯片封装产品而言，通过增加玻璃基板，还能够取消底部填充材料和相关工序，有效降低成本，还能减少底部填充相关工序的异常带来芯片损失，增强良率。

Description

芯片封装结构和方法
技术领域
本发明实施例涉及芯片封装技术领域，尤其涉及一种芯片封装结构和方法。
背景技术
随着终端电子产品的多功能化、智能化以及小型化的发展，对于封装技术的要求也显著提升，现有技术中常用的封装技术包括芯片正面朝下封装(Face Down)和扇出型多芯片封装(Fan-Out Multi Chip Modules，FOMCM)。
倒装芯片技术是通过芯片上的凸点直接将元器件朝下互连到基板、载体或者电路板上，对于对芯片正面朝下封装(Face Down)产品而言，由于塑封层表面的平坦度较低，因此塑封层表面形成重布线层导致难以实现高密封装。对扇出型多芯片封装(Fan-Out MultiChip Modules，FOMCM)产品而言，底部填充材料和相关工序较多导致成本较高，并且底部填充相关工序的异常还会带来芯片损失。
发明内容
本发明实施例提供一种芯片封装结构和方法，以解决现有的难以形成高密封和封装成本较高的问题。
为了解决上述技术问题，本发明是这样实现的：
第一方面，本发明实施例提供了一种芯片封装结构，包括：
玻璃基板，所述玻璃基板上设置有多个通孔，所述通孔沿所述玻璃基板的厚度方向贯穿，所述通孔内填充有第一导电图形；
芯片，所述芯片设置在所述玻璃基板的一侧，与所述第一导电图形一侧连接；
重布线层，设置在所述玻璃基板的另一侧，与所述第一导电图形另一侧连接；所述重布线层包括绝缘层，设置于所述绝缘层的通孔内的第二导电图形，以及，设置于所述绝缘层的远离所述玻璃基板的一侧的第一衬垫。
可选的，还包括：
第二衬垫，设置在所述芯片靠近所述玻璃基板的一侧，通过所述第二衬垫连接所述芯片与所述第一导电图形。
可选的，还包括：
焊球，设置在所述第一衬垫上。
可选的，还包括：
半球体焊球，设置在所述第一衬垫上。
可选的，还包括：
塑封层，设在所述玻璃基板下方且包覆所述芯片的一部分。
第二方面，本发明实施例提供了一种芯片封装的方法，包括：
提供玻璃基板；
在所述玻璃基板内形成多个盲孔，在所述盲孔内形成第一导电图形；
研磨所述玻璃基板远离盲孔的一侧，使得所述第一导电图形露出；
在所述玻璃基板的一侧键合芯片，所述芯片与所述第一导电图形一侧连接；
在所述玻璃基板的另一侧形成重布线层，所述重布线层与所述第一导电图形另一侧连接；所述重布线层包括绝缘层，设置于所述绝缘层的通孔内的第二导电图形，以及，设置于所述绝缘层的远离所述玻璃基板的一侧的第一衬垫。
可选的，还包括：
在所述芯片靠近所述玻璃基板的一侧形成第二衬垫，通过所述第二衬垫连接所述芯片与所述第一导电图形。
可选的，还包括：
在所述第一衬垫上形成焊球。
可选的，还包括：
在所述第一衬垫上形成半球体焊球。
在本发明的芯片封装结构包括玻璃基板、芯片和重布线层，并且通过玻璃基板内的第一导电图形连接芯片和重布线层，玻璃基板的密度更高，对于对芯片正面朝下封装产品而言，相较于普通塑封层，玻璃基板的平坦度更高，因此在玻璃基板上形成重布线层能够实现高密封装；对于对扇出型多芯片封装产品而言，通过增加玻璃基板，能够取消底部填充材料和相关工序，有效降低成本，还能减少底部填充相关工序的异常带来芯片损失，增强良率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明实施例提供的一种芯片封装结构；
图2是本发明实施例提供的一种芯片封装过程的示意图之一；
图3是本发明实施例提供的一种芯片封装过程的示意图之二；
图4是本发明实施例提供的一种芯片封装过程的示意图之三；
图5是本发明实施例提供的一种芯片封装过程的示意图之四；
图6是本发明实施例提供的一种芯片封装过程的示意图之五；
图7是本发明实施例提供的一种芯片封装过程的示意图之六；
图8是本发明实施例提供的一种芯片封装过程的示意图之七；
图9是本发明实施例提供的一种芯片封装过程的示意图之八；
图10本发明实施例提供的一种芯片封装方法的流程图；
图11是本发明实施例提供的一种现有技术中芯片封装过程的示意图；
图12是本发明实施例提供的另一种现有技术中芯片封装过程的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，本发明实施例提供了一种芯片封装结构，包括：
玻璃基板10，所述玻璃基板10上设置有多个通孔11，所述通孔11沿所述玻璃基板10的厚度方向贯穿，所述通孔11内填充有第一导电图形12；
芯片20，所述芯片20设置在所述玻璃基板10的一侧，与所述第一导电图形12一侧连接；
重布线层30，设置在所述玻璃基板10的另一侧，与所述第一导电图形12另一侧连接；所述重布线层30包括绝缘层31，设置于所述绝缘层31的通孔内的第二导电图形32，以及，设置于所述绝缘层31的远离所述玻璃基板10的一侧的第一衬垫33。可选的，第一衬垫部分位于绝缘层31的通孔内，部分位于所述绝缘层31的远离所述玻璃基板10的一侧表面。
在本发明的芯片封装结构包括玻璃基板10、芯片20和重布线层30，并且通过玻璃基板10内的第一导电图形12连接芯片20和重布线层30，玻璃基板10的密度更高，对于对芯片正面朝下封装产品而言，相较于普通塑封层，玻璃基板10的平坦度更高，因此在玻璃基板上形成重布线层30能够实现高密封装；对于对扇出型多芯片封装产品而言，通过增加玻璃基板10，能够取消底部填充材料和相关工序，有效降低成本，还能减少底部填充相关工序的异常带来芯片20损失，增强良率。
本发明实施例中，玻璃通孔11层使用到的玻璃线膨胀系数可选范围大，可应对不同产品结构，能够有效降低加工难度并且能够减少翘曲导致的焊接不良的问题。
本发明实施例中，芯片20可以为硅基芯片。
本发明实施例中，芯片20个数还可以为多个，且多个芯片20间隔设置，当采用芯片正面朝下封装方案时，在完成植球后切割成品，形成分离的多块芯片20；当采用扇出型多芯片封装方案时，可以在完成金属凸点后切割成品，形成分离的多块芯片20。
本发明实施例中，绝缘层31的材料可以包括但不限于为聚酰亚胺。
本发明实施例中，第一导电图形12和第二导电图形32的材料可以包括但不限于使用铜或钨等导电金属。
请参考图3，本发明实施例中，可选的，芯片封装结构还包括：
第二衬垫21，设置在所述芯片20靠近所述玻璃基板10的一侧，通过所述第二衬垫21连接所述芯片20与所述第一导电图形12。
芯片20上设置的第二衬垫21可以为铜凸块或其他材料件，第二衬垫21与第一导电图形12连接用于传导信号。
请参考图6，本发明实施例中，可选的，芯片封装结构还包括：
焊球50，设置在所述第一衬垫33上。
本发明实施例中，焊球可以为锡球，采用锡球除了导电的用途外，锡球封装有助于实现良好的热管理，由于锡的导热性能较好，它可以有效地传导热量，帮助散热并保持电子元件的温度在可接受的范围内，并且提供了对电子元件的机械支撑，并起到了缓冲的作用；同时锡球封装可以实现元件的紧凑布局和空间节省，使得电子设备可以更高效地利用空间，实现更小、更轻、更高集成度的设计。
请参考图9，本发明实施例中，可选的，芯片封装结构还包括：
半球体焊球51，设置在所述第一衬垫33上。
请参考图4，本发明实施例中，可选的，芯片封装结构还包括：
塑封层40，设在所述玻璃基板10下方且包覆所述芯片20的一部分。
本发明实施例中，请参考图5，对于对芯片正面朝下封装产品而言，塑封层40可以完全包裹芯片20；请参考图7，对于对扇出型多芯片封装产品而言，塑封层40可以通过研磨，在相邻芯片20之间形成间隔。通过设置塑封层40进行芯片20间的间隔，防止叠层设置的芯片20之间串联或其他形式导致的电路异常，并且可以起到密封和缓冲保护的作用。还根据塑封层40所选用的材料设置塑封层40的体积(厚度)，最终使不同塑封层40内部应力相互平衡，进一步减少翘曲导致的焊接不良问题。
相比于传统工艺中的芯片正面朝下封装绝缘层为聚酰亚胺，扇出型多芯片封装绝缘层为聚酰亚胺和底部填充胶，本发明采用玻璃通孔来完成芯片正面朝下封装货扇出型多芯片封装工艺。
请参考图11，目前已有的芯片正面朝下封装流程为先在载板61上形成临时键合层62，然后进行芯片20贴合，形成塑封层40后，再通过临时键合/解键合翻转，最后形成重布线层30后再解键合切割成单颗。
请参考图12，目前已有的扇出型多芯片封装流程为先在载板61上形成临时键合层62，然后形成重布线层30和微凸点(μBump)，并倒装芯片20，然后形成底部填充胶73和塑封层40，再通过临时键合/解键合翻转，最后完成金属凸点后、解键合切割成单颗。这样的流程会相关工序较多导致成本较高，并且底部填充相关工序的异常还会带来芯片20损失。
因此，请参考图10，本发明实施例还提供一种芯片封装的方法，包括：
请参考图2，步骤S011：提供玻璃基板10；
请参考图3，步骤S012：在所述玻璃基板10内形成多个盲孔，在所述盲孔内形成第一导电图形12；
请参考图5和图7，步骤S013：研磨所述玻璃基板10远离盲孔的一侧，使得所述第一导电图形12露出；
请参考图3，步骤S014：在所述玻璃基板10的一侧键合芯片20，所述芯片20与所述第一导电图形12一侧连接；
请参考1和图8，步骤S015：在所述玻璃基板10的另一侧形成重布线层30，所述重布线层30与所述第一导电图形12另一侧连接；所述重布线层30包括绝缘层31，设置于所述绝缘层31的通孔11内的第二导电图形32，以及，设置于所述绝缘层31的远离所述玻璃基板10的一侧的第一衬垫33。
可选的，还包括：
在所述芯片20靠近所述玻璃基板10的一侧形成第二衬垫21，通过所述第二衬垫21连接所述芯片20与所述第一导电图形12。
可选的，还包括：
在所述第一衬垫33上形成焊球50。
可选的，还包括：
在所述第一衬垫33上形成半球体焊球51。
可选的，请参考图2、图3和图4，本发明利用玻璃通孔作为介质层完成扇出。先形成玻璃盲孔，再完成电镀铜填孔，芯片贴合、塑封，再研磨玻璃露出第一导电图形12。根据方案的不同后续不同，请参考图5、图1和图6，芯片正面朝下封装方案中，直接在玻璃通孔上完成重布线、植球，最后切割成成品。请参考图7、图8和图9，扇出型多芯片封装方案中，在玻璃通孔上完成重布线和金属凸点(半球体焊球)，最后切割成成品。
通过本发明实施例中的方法制成的芯片封装产品，玻璃通孔使用的玻璃线膨胀系数可选范围大，可应对不同产品结构因此可以减少翘曲产生的问题；对芯片正面朝下封装产品而言，玻璃通孔的密度更高，因此可实现高密封装；对扇出型多芯片封装产品而言，由于取消底部填充材料和相关复杂工序，在降低成本，同时减少底部填充相关工序的不良带来的芯片损失。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (9)

1.一种芯片封装结构，其特征在于，包括：
玻璃基板，所述玻璃基板上设置有多个通孔，所述通孔沿所述玻璃基板的厚度方向贯穿，所述通孔内填充有第一导电图形；
芯片，所述芯片设置在所述玻璃基板的一侧，与所述第一导电图形一侧连接；
重布线层，设置在所述玻璃基板的另一侧，与所述第一导电图形另一侧连接；所述重布线层包括绝缘层，设置于所述绝缘层的通孔内的第二导电图形，以及，设置于所述绝缘层的远离所述玻璃基板的一侧的第一衬垫。
2.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
第二衬垫，设置在所述芯片靠近所述玻璃基板的一侧，通过所述第二衬垫连接所述芯片与所述第一导电图形。
3.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
焊球，设置在所述第一衬垫上。
4.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
半球体焊球，设置在所述第一衬垫上。
5.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
塑封层，设在所述玻璃基板下方且包覆所述芯片的一部分。
6.一种芯片封装的方法，其特征在于，包括：
提供玻璃基板；
在所述玻璃基板内形成多个盲孔，在所述盲孔内形成第一导电图形；
研磨所述玻璃基板远离盲孔的一侧，使得所述第一导电图形露出；
在所述玻璃基板的一侧键合芯片，所述芯片与所述第一导电图形一侧连接；
在所述玻璃基板的另一侧形成重布线层，所述重布线层与所述第一导电图形另一侧连接；所述重布线层包括绝缘层，设置于所述绝缘层的通孔内的第二导电图形，以及，设置于所述绝缘层的远离所述玻璃基板的一侧的第一衬垫。
7.根据权利要求6所述的方法，其特征在于，还包括：
在所述芯片靠近所述玻璃基板的一侧形成第二衬垫，通过所述第二衬垫连接所述芯片与所述第一导电图形。
8.根据权利要求6所述的方法，其特征在于，还包括：
在所述第一衬垫上形成焊球。
9.根据权利要求6所述的方法，其特征在于，还包括：
在所述第一衬垫上形成半球体焊球。
CN202311516906.4A 2023-11-14 2023-11-14 芯片封装结构和方法 Pending CN117673038A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311516906.4A CN117673038A (zh) 2023-11-14 2023-11-14 芯片封装结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311516906.4A CN117673038A (zh) 2023-11-14 2023-11-14 芯片封装结构和方法

Publications (1)

Publication Number Publication Date
CN117673038A true CN117673038A (zh) 2024-03-08

Family

ID=90078014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311516906.4A Pending CN117673038A (zh) 2023-11-14 2023-11-14 芯片封装结构和方法

Country Status (1)

Country Link
CN (1) CN117673038A (zh)

Similar Documents

Publication Publication Date Title
US11901335B2 (en) Semiconductor package with routing patch and conductive interconnection structures laterally displaced from routing patch
US6639324B1 (en) Flip chip package module and method of forming the same
US10083919B2 (en) Packaging for high speed chip to chip communication
KR101414057B1 (ko) 매입 관통-비아 인터포저를 갖는 패키지 기판 및 그 제조 방법
CN101335262B (zh) 叠层封装及其制造方法
US9953907B2 (en) PoP device
TWI698966B (zh) 電子封裝件及其製法
US20060088955A1 (en) Chip package, chip packaging, chip carrier and process thereof
TW201622079A (zh) 在嵌入晶圓級球狀柵格陣列（ｅ－ｗｌｂ）及嵌入平板位準球狀柵格陣列（ｅ－ｐｌｂ）中嵌入晶圓級晶片刻劃封裝（ｗｌｃｓｐ）組件的方法
KR20160023481A (ko) 칩 적층 반도체 패키지
JP2013175772A (ja) シリコン貫通ビアのブリッジする相互接続
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
US20180145015A1 (en) Method of fabricating packaging layer of fan-out chip package
KR102391517B1 (ko) 반도체 디바이스 패키지 및 그 제조 방법
US11810862B2 (en) Electronic package and manufacturing method thereof
TW201832297A (zh) 封裝堆疊構造及其製造方法
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
CN117673038A (zh) 芯片封装结构和方法
TW202339130A (zh) 電子封裝件及其製法
TWI790054B (zh) 天線整合式封裝結構
US20240153886A1 (en) Semiconductor package
US20240120251A1 (en) Semiconductor package and method of fabricating the same
US20240162106A1 (en) Ball grid array semiconductor device with thermal pads and printed circuit board therefor
US20240332256A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination