CN117672862A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底包括：衬底；鳍部；至少一组包括牺牲层和沟道层的堆叠结构；位于所述鳍部露出的所述衬底上的隔离层，所述牺牲层的材料与所述隔离层的材料相同；在所述隔离层上形成保护层；形成所述保护层之后，形成包围所述沟道层的栅极结构和位于栅极结构两侧的源漏区。所述牺牲层的材料设置为所述隔离层相同的材料，所述牺牲层和所述沟道层的刻蚀选择比较大，能够有效避免牺牲层残留；形成保护层之后形成所述栅极结构，能够有效避免所述隔离层受损。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不不断缩短晶体管的沟道长度。

晶体管沟道长度的缩短具有增加芯片的管芯密度，增加开关速度等好处。然而，随着沟道长度的缩短，晶体管源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生，使晶体管的沟道漏电流增大。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极 (Gate-all-around，GAA)晶体管。全包围栅晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。

但是先有方法形成全包围栅极晶体管的时候，形成源漏区的过程中容易产生缺陷，从而影响了半导体结构的性能和良率。

发明内容

本发明解决的问题是在形成全包围栅极晶体管时，如何减少缺陷的产生以保证器件性能和良率。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

形成基底，所述基底包括：衬底；鳍部，所述鳍部凸起于所述衬底；至少一组堆叠结构，所述至少一组堆叠结构沿垂直所述衬底表面方向堆叠于所述鳍部上，每组堆叠结构包括：牺牲层以及位于所述牺牲层顶部的沟道层；隔离层，所述隔离层位于所述鳍部露出的所述衬底上，所述隔离层的顶部低于所述鳍部的顶部，所述牺牲层的材料与所述隔离层的材料相同；在所述隔离层上形成保护层；形成所述保护层之后，形成包围所述沟道层的栅极结构和位于栅极结构两侧的源漏区。

可选的，在所述隔离层上形成保护层的步骤包括：通过介质上介质的方式在所述隔离层上形成所述保护层。

可选的，在所述隔离层上形成保护层的步骤还包括：通过介质上介质的方式在所述隔离层上形成所述保护层之前，在所述鳍部的侧壁形成覆盖层。

可选的，所述覆盖层的材料为氧化硅。

可选的，在所述鳍部的侧壁形成覆盖层的步骤包括：在所述鳍部和所述至少一组堆叠结构的侧壁沉积覆盖材料；去除所述至少一组堆叠结构的侧壁的覆盖材料以形成位于所述鳍部的侧壁的覆盖层。

可选的，所述保护层的材料包括石墨烯。

可选的，所述牺牲层的材料为氧化硅。

可选的，形成包围所述沟道层的栅极结构和位于栅极结构两侧的源漏区的步骤包括：形成伪栅结构，所述伪栅结构位于所述至少一组堆叠结构上；刻蚀所述伪栅结构两侧的堆叠结构，形成源漏开口，所述源漏开口贯穿所述堆叠结构且底部露出所述鳍部；刻蚀所述源漏开口侧壁露出的部分牺牲层，在所述源漏开口侧壁形成凹槽；在所述凹槽内形成侧墙；在形成有所述侧墙的源漏开口内形成源漏区；形成源漏区之后，去除所述伪栅结构和剩余的所述牺牲层，形成栅极开口；在所述栅极开口内形成栅极结构，所述栅极结构包围所述沟道层。

可选的，在所述凹槽内形成侧墙的步骤中，所述侧墙的材料包括：氮化硅或石墨烯中的至少一种。

可选的，在所述凹槽内形成侧墙的步骤包括：通过介质上介质的方式在所述凹槽内形成所述侧墙。

可选的，形成源漏区的步骤中，所述源漏区的材料包括：锗硅。

可选的，形成源漏区的步骤包括：通过外延生长的方式形成锗硅。

相应的，本发明还提供一种半导体结构，包括：

基底，所述基底包括：衬底；鳍部，所述鳍部凸起于所述衬底；至少1 个沟道层，至少所述沟道层与所述鳍部之间具有间隙；隔离层，所述隔离层位于所述鳍部露出的所述衬底上，所述隔离层的顶部低于所述鳍部的顶部；保护层，所述保护层位于所述隔离层上；栅极结构，所述栅极结构位于所述基底上且至少填充于沟道层与所述鳍部之间的间隙内以包围所述沟道层；源漏区，所述源漏区位于栅极结构两侧。

可选的，所述保护层通过介质上介质的方式形成。

可选的，所述保护层的材料包括：石墨烯。

可选的，还包括：覆盖层，所述覆盖层位于所述保护层和所述鳍部之间。

可选的，还包括：侧墙，所述侧墙位于所述栅极结构和所述源漏区之间。

可选的，所述侧墙的材料包括：氮化硅或石墨烯中的至少一种。

可选的，所述侧墙通过介质上介质的方式形成。

可选的，所述源漏区的材料包括：锗硅。

与现有技术相比，本发明的技术方案具有以下优点：

本发明一些实施例中，所述牺牲层的材料与所述隔离层的材料相同；而且在所述隔离层上形成保护层之后，再形成包围所述沟道层的栅极结构。一方面，所述牺牲层的材料设置为所述隔离层相同的材料，即将所述牺牲层的材料设置为介质材料，所述牺牲层的材料和所述隔离层的材料的性质差距较大，因此通过刻蚀方式选择能够使所述牺牲层和所述沟道层的具有较大的刻蚀选择比，从而能够有效避免牺牲层残留，降低沟道层受损几率；另一方面，在所述隔离层上形成保护层之后，能够有效避免所述隔离层在刻蚀所述牺牲层的过程中受损，因此所述牺牲层材料的设置与所述保护层的存在，能够不损伤隔离层的同时，尽量避免牺牲层残留，能够有效减少缺陷。

本发明可选方案中，通过介质上介质的方式在所述隔离层上形成所述保护层。通过介质上介质的方式直接在所述隔离层上形成所述保护层，介质上介质的方式是一种自对准的生长方式，无需进行光刻工艺，无需刻蚀工艺，能够有效避免刻蚀损伤，有利于降低工艺难度，有利于提高良率。

本发明可选方案中，所述牺牲层的材料为氧化硅。将所述牺牲层的材料设置为氧化层，不仅能够有效提高去除所述牺牲层以形成所述栅极结构的过程中，所述牺牲层和所述沟道层的刻蚀选择比，有利于减少牺牲层的残留，而且还能够有效减少形成源漏区的过程中，牺牲层残留所致的额外的生长表面的出现，有利于减少缺陷的生成。

本发明可选方案中，刻蚀所述源漏开口侧壁露出的部分牺牲层，在所述源漏开口侧壁形成凹槽以形成侧墙。由于所述牺牲层的材料与隔离层的材料相同，与沟道层的材料性质差异较大，因此形成所述凹槽的过程中，可以通过工艺选择以使所述牺牲层具有较高的刻蚀选择比，能够有效降低沟道层受损的可能，有利于器件性能的保证。

本发明可选方案中，通过介质上介质的方式在所述凹槽内形成所述侧墙。将所述牺牲层的材料设置为与所述隔离层一样的介质材料，并通过介质上介质的方式直接在所述凹槽露出的牺牲层上形成所述侧墙，能够在形成侧墙的过程中，避免刻蚀工艺的使用，能够有效降低沟道层受损的几率，有利于器件性能的保证，制造良率的提高。

附图说明

图1至图10是一种半导体结构形成方法各个步骤的剖面结构示意图；

图11至图18是本发明半导体结构的形成方法一实施例各个步骤的剖面结构示意图；

图19是本发明半导体结构一实施例的剖面结构示意图；

图20至图22是本发明半导体结构的形成方法另一实施例各个步骤的剖面结构示意图。

具体实施方式

由背景技术可知，现有技术形成全包围栅极晶体管的时候，形成源漏区的过程中容易产生缺陷。现结合一种半导体结构的形成方法分析其缺陷产生的原因：

参考图1至图10，示出了一种半导体结构形成方法各个步骤的剖面结构示意图。

参考图1至图2，形成基底，所述基底包括：衬底11；鳍部12，所述鳍部12凸起于所述衬底11；至少一组堆叠结构13，所述至少一组堆叠结构13 沿垂直所述衬底11表面方向堆叠于所述鳍部12上，每组堆叠结构13包括：牺牲层13a以及位于所述牺牲层13a顶部的沟道层13b；隔离层14，所述隔离层14位于所述鳍部12露出的所述衬底11上，所述隔离层14的顶部低于所述鳍部12的顶部，所述牺牲层13a的材料与所述隔离层14的材料相同。

具体的，形成基底的步骤包括：如图1所示，提供初始衬底11，所述初始衬底11上具有至少一组堆叠材料结构，所述至少一组堆叠材料结构沿垂直所述衬底11表面的方向堆叠于所述初始衬底11上，每组堆叠材料结构包括：牺牲材料层和位于所述牺牲材料层上的沟道材料层；以鳍部图形层13c为掩膜，刻蚀所述至少一组堆叠材料结构和所述初始衬底11，形成所述衬底11、凸起于所述衬底11的鳍部12以及位于所述鳍部12上的至少一组堆叠结构13；在相邻鳍部12之间填充介质材料，所述介质材料的顶部与所述至少一组堆叠结构13的顶部齐平；如图2所示，回刻蚀所示介质材料，形成所述隔离层14。

参考图3和图5，其中图4是图3所示剖面结构示意图中沿x1x2线位置的剖面结构示意图，图5是图4所示剖面结构示意图对应位置的剖面结构示意图。在所述基底上形成伪栅结构15，所述伪栅结构15横跨所述至少一组堆叠结构13和所述鳍部12，且与所述至少一组堆叠结构13的顶部和所述至少一组堆叠结构13的侧壁以及所述鳍部12的侧壁相接触。

具体的，形成所述伪栅结构15的步骤包括：如图3和图4所示，形成伪栅极15a，所述伪栅极15a横跨所述至少一组堆叠结构13和所述鳍部12，且与所述至少一组堆叠结构13的顶部和所述至少一组堆叠结构13的侧壁以及所述鳍部12的侧壁相接触；如图5所示，在所述伪栅极15a侧壁和表面形成侧墙16c层15b，以构成所述伪栅结构15。

参考图5至图9，在所述伪栅结构15两侧的所述至少一组堆叠结构13和所述鳍部12内形成源漏区16。

具体的，形成所述源漏区16的步骤包括：如图5所示，以所述伪栅结构 15为掩膜，刻蚀所述至少一组堆叠结构13和所述鳍部12，在所述伪栅结构 15两侧的所述至少一组堆叠结构13和所述鳍部12中形成源漏开口16a；如图6所示，刻蚀所述源漏开口16a侧壁露出的的部分牺牲层13a，在所述源漏开口16a侧壁形成凹槽16b；如图7和图8所示，在所述凹槽16b内形成侧墙 16c；如图9所示，在侧壁形成有所述侧墙16c的源漏开口16a内形成源漏区 16。

形成所述源漏区16之后，如图10所示，去除所述伪栅结构15和所述牺牲层13a以形成包围所述沟道层13b的栅极结构。

具体的，形成所述栅极结构的步骤包括：如图10所示，去除所述牺牲层 13a，在所述沟道层13b和所述鳍部12之间以及相邻沟道层13b之间形成空隙18；形成所述栅极结构的时候，所述栅极结构填充所述空隙18以包围所述沟道层13b。

所述牺牲层13a的材料一般为锗硅。当所述牺牲层13a的材料设置为锗硅的过程中，去除所述牺牲层13a以形成所述空隙18的过程中，所述牺牲层13a 和所述沟道层13b的刻蚀选择比较接近，所述牺牲层13a容易出现残留而影响栅极结构的形成。

此外，如图5所示，所述源漏开口16a的深宽比较大，形成所述源漏开口16a的过程中，所述隔离层14容易受损而露出所述鳍部12，所述鳍部12 的材料通常为硅。

另外，如图7所示，形成所述侧墙16c的过程中，在所述凹槽16b内填充侧墙16c材料，所述侧墙16c材料还延伸至所述沟道层13b的侧壁上；如图 8所示，去除所述沟道层13b的侧壁上的侧墙16c材料，形成所述侧墙16c。所述源漏开口16a的深宽比较大，因此去除所述沟道层13b的侧壁上的侧墙16c材料的过程中，远离所述衬底11一侧的侧墙16c容易受损而漏出牺牲层 13a。

而所述源漏区16的材料通常为锗硅，因此在形成所述源漏区16的过程中，残留的牺牲层13a、所露出的牺牲层13a和鳍部12均会成为锗硅的生长表面，因此残留的牺牲层13a、所露出的牺牲层13a和鳍部12在形成所述源漏区16的过程中会沉积材料而形成缺陷，从而影响了半导体结构的性能和良率。

为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：

提供基底，所述基底包括：衬底；鳍部，所述鳍部凸起于所述衬底；至少一组堆叠结构，所述至少一组堆叠结构沿垂直所述衬底表面方向堆叠于所述鳍部上，每组堆叠结构包括：牺牲层以及位于所述牺牲层顶部的沟道层；隔离层，所述隔离层位于所述鳍部露出的所述衬底上，所述隔离层的顶部低于所述鳍部的顶部，所述牺牲层的材料与所述隔离层的材料相同；在所述隔离层上形成保护层；形成所述保护层之后，形成包围所述沟道层的栅极结构和位于栅极结构两侧的源漏区。

本发明技术方案，一方面，所述牺牲层的材料设置为所述隔离层相同的材料，即将所述牺牲层的材料设置为介质材料，因此去除所述牺牲层以形成包围所述沟道层的栅极结构的过程中，所述牺牲层和所述沟道层的刻蚀选择比较大，能够有效避免牺牲层残留；另一方面，在所述隔离层上形成保护层之后，形成所述栅极结构，能够有效避免所述隔离层在去除所述牺牲层的过程中受损，因此所述牺牲层材料的设置与所述保护层的存在，既在不损伤隔离层的同时，尽量避免牺牲层残留，能够有效减少缺陷。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图11至图18，示出了本发明半导体结构的形成方法一实施例各个步骤的剖面结构示意图。

参考图11和图12，形成基底，所述基底包括：衬底110；鳍部120，所述鳍部120凸起于所述衬底110；至少一组堆叠结构130，所述至少一组堆叠结构130沿垂直所述衬底110表面方向堆叠于所述鳍部120上，每组堆叠结构130包括：牺牲层131以及位于所述牺牲层131顶部的沟道层132；隔离层 140，所述隔离层140位于所述鳍部120露出的所述衬底110上，所述隔离层 140的顶部低于所述鳍部120的顶部，所述牺牲层131的材料与所述隔离层 140的材料相同。

所述基底适宜于提供工艺基础。

所述基底包括：衬底110、凸起于所述衬底110的鳍部120和至少一组堆叠结构130以及隔离层140。

所述衬底110和所述鳍部120用以为后续的工艺步骤提供工艺基础。

本发明一些实施例中，所述衬底110的材料为单晶硅。在本发明其他实施例中，所述衬底110的材料还可以选自多晶硅或非晶硅；所述衬底110的材料也可以选自锗、砷化镓或硅锗化合物等其他半导体材料。此外，所述衬底110还可以是具有外延层或外延层上硅结构。

位于所述鳍部120露出的所述衬底110上的隔离层140用以实现相邻鳍部120之间的电绝缘。

所述隔离层140的顶部低于所述鳍部120的顶部。使所述隔离层140的顶部低于所述鳍部120的顶部从而能够为后续保护层150的形成提供空间。

本发明一些实施例中，所述隔离层140的材料为氧化硅，以控制相邻鳍部120之间材料的介电常数。本发明另一些示实施例中，所述隔离层140也可以是低K介质材料或者超低K介质材料。

所述至少一组堆叠结构130用以形成沟道，其中所述堆叠结构130包括牺牲层131和沟道层132，所述牺牲层131用以为后续所形成的栅极结构提供工艺空间；所述沟道层132用以被栅极结构包围以形成沟道。

其中，所述牺牲层131的材料与所述隔离层140的材料相同，所述牺牲层131的材料设置为所述隔离层140相同的材料，即将所述牺牲层131的材料设置为介质材料，因此去除所述牺牲层131以形成包围所述沟道层132的栅极结构的过程中，所述牺牲层131和所述沟道层132的刻蚀选择比较大，能够有效避免牺牲层131残留。

本发明一些实施例中，所述隔离层140的材料为氧化硅，所以所述牺牲层131的材料为氧化硅。所述沟道层132的材料为硅。将所述牺牲层131的材料设置为氧化层，除了能够减少牺牲层131去除残留，能够减少缺陷，还不会引入新的材料，能够有效降低工艺风险，还不会影响相邻鳍部120之间材料的介电常数。

具体的，形成基底的步骤包括：如图11所示，提供半导体衬底110，所述半导体衬底110上具有至少一组堆叠材料结构，所述至少一组堆叠材料结构沿垂直方向堆叠于所述半导体衬底110表面，每组堆叠材料结构包括：牺牲材料层以及位于所述牺牲材料层上的沟道材料层；在所述至少一组堆叠材料结构上形成鳍部掩膜139，并以所述鳍部掩膜139为掩膜刻蚀所述至少一组堆叠材料结构和所述半导体衬底110，形成衬底110、位于所述衬底110上的鳍部120以及位于所述鳍部120上的至少一组堆叠结构130；去除所述鳍部掩膜139之后，在相邻鳍部120之间填充隔离材料，所述隔离材料的顶部与所述至少一组堆叠结构130齐平；如图12所示，回刻蚀所述结构材料以形成顶部低于所述鳍部120顶部的所述隔离层140。

参考图13至图14，在所述隔离层140上形成保护层150。

所述保护层150覆盖所述隔离层140用以在后续工艺中保护所述隔离层 140。

在所述隔离层140上形成保护层150之后，形成所述栅极结构，能够有效避免所述隔离层140在去除所述牺牲层131的过程中受损，因此所述牺牲层131材料的设置与所述保护层150的存在，既在不损伤隔离层140的同时，尽量避免牺牲层131残留，能够有效减少缺陷。

本发明一些实施例中，在所述隔离层140上形成保护层150的步骤包括：通过介质上介质的方式在所述隔离层140上形成所述保护层150。其中，介质上介质(Dielectric-on-Dielectric，DOD)的方式是指直接在介质层上沉积、生长材料膜层的方式。通过介质上介质的方式直接在所述隔离层140上形成所述保护层150，介质上介质的方式是一种自对准的生长方式，无需进行光刻工艺，无需刻蚀工艺，能够有效避免刻蚀损伤，有利于降低工艺难度，有利于提高良率。

本发明一些实施例中，所述保护层150的材料包括石墨烯。通过合适的方式能够直接在隔离层140上形成石墨烯层；甚至通过催化剂的使用，能够在隔离层140上形成单层石墨烯。

具体的，所述保护层150的顶部至少高于相邻鳍部120之间凹槽底部所述保护层150的顶部至少低于所述牺牲层131和所述鳍部120之间界面/>以至少露出所述牺牲层131的部分侧壁。所述保护层150的厚度如果太大，则容易延长工艺时间，增加工艺成本；所述保护层150的厚度如果太小，则难以实现其掩膜的作用，难以有效保护隔离层140。

由于通过介质上介质的方式形成所述保护层150，因此本发明一些实施例中，如图13和图14，在所述隔离层140上形成保护层150的步骤还包括：通过介质上介质的方式在所述隔离层140上形成所述保护层150之前，在所述鳍部120的侧壁形成覆盖层151。

所述覆盖层151用覆盖所述隔离层140所露出的鳍部120侧壁以为介质上介质形成所述保护层150提供工艺表面。

本发明一些实施例中，所述覆盖层151的材料为介质材料。具体的，所述覆盖层151的材料为氧化硅。采用氧化硅形成所述覆盖层151，不会引入额外的材料，有效保证工艺稳定性，而且有利于控制相邻栅极结构之间材料的有效介电常数。

本发明一些实施例中，所述覆盖层151的厚度在至/>范围内所述覆盖层151厚度过大，则容易延长工艺时间，影响所述保护层150的覆盖面积，容易影响所形成保护层150的保护效果；所述覆盖层151厚度如果过小，不利于覆盖所有鳍部120侧壁，可能会增加工艺风险。

本发明一些实施例中，在所述鳍部120的侧壁形成覆盖层151的步骤包括：如图13所示，在所述鳍部120和所述至少一组堆叠结构130的侧壁沉积覆盖材料；如图14所示，去除所述至少一组堆叠结构130的侧壁的覆盖材料以形成位于所述鳍部120的侧壁的覆盖层151。

具体的，形成覆盖材料的步骤中，通过化学气相沉积、物理气相沉积、原子层沉积或者炉管等方式形成所述覆盖材料；可以通过湿发刻蚀和干法刻蚀中至少一种去除所述至少一组堆叠结构130的侧壁的覆盖材料以形成所述覆盖层151。

参考图15至图18，其中图16是图15所示剖面结构示意图中沿X1X2线位置的剖面结构示意图；形成所述保护层150之后，形成包围所述沟道层132 的栅极结构和位于栅极结构两侧的源漏区170。

所述栅极结构为全包围栅极结构，即所述栅极结构包围所述沟道层132。

本发明一些实施例中，形成包围所述沟道层132的栅极结构和位于栅极结构两侧的源漏区170的步骤包括：如图15和图16所示，形成伪栅结构160，所述伪栅结构160位于所述至少一组堆叠结构130上；如图16所示，刻蚀所述伪栅结构160两侧的堆叠结构130，形成源漏开口171，所述源漏开口171 贯穿所述堆叠结构130且底部露出所述鳍部120；如图17所示，刻蚀所述源漏开口171侧壁露出的部分牺牲层131，在所述源漏开口171侧壁形成凹槽；如图18所示，在所述凹槽内形成侧墙173；继续如图18所示，在形成有所述侧墙173的源漏开口171内形成源漏区170；如图19所示，形成源漏区170 之后，去除所述伪栅结构160和剩余的所述牺牲层131，形成栅极开口；在所述栅极开口内形成栅极结构，所述栅极结构包围所述沟道层132。

所述伪栅结构160适宜于为所述栅极结构的形成占据空间。

如图15所示，所述保护层150顶部与所述鳍部120顶部齐平，相邻鳍部 120上的至少一组堆叠结构130之间具有间隙181；所述伪栅结构160还延伸至相邻鳍部120之间的保护层150上以覆盖所述至少一组堆叠结构130的侧壁。

本发明一些实施例中，所述伪栅结构160包括：栅电极；栅极保护层150，所述栅极保护层150位于所述栅电极的侧壁和顶部表面。具体的，所述栅电极的材料为多晶硅；所述栅极保护层150为叠层结构。

所述源漏开口171用以为源漏区170提供工艺空间。

本发明一些实施例中，以所述伪栅结构160为掩膜，刻蚀所述伪栅结构160两侧的所述至少一组堆叠结构130至露出所述衬底110，以形成所述源漏开口171。

所述凹槽用以为侧墙173提供工艺空间。

由于所述牺牲层131的材料与所述隔离层140的材料相同，即所述牺牲层131的材料为介质材料，因此所述牺牲层131的材料和所述沟道层132的材料性质差异较大，通过工艺选择能够具有较大的刻蚀选择比，从而能够有效减少沟道层132受损的可能。

本发明一些实施例中，所述牺牲层131的材料为氧化硅，在所述源漏开口171侧壁形成凹槽的步骤中，以干法刻蚀的方式形成所述凹槽。具体的，以干法刻蚀的方式形成所述凹槽的步骤中，具体工艺参数包括：刻蚀气体包括：Cl、F为基的气体。

所述侧墙173用以实现所述源漏区170和栅极结构之间的隔离。

本发明一些实施例中，在所述凹槽内形成侧墙173的步骤中，所述侧墙 173的材料包括：氮化硅。将所述侧墙173的材料设置为氮化硅，与一般半导体结构形成方法中相同，因此无需对现有方法进行改变，无需引入额外的材料，能够有效保证器件稳定性。

具体的，在所述凹槽内形成侧墙173的步骤包括：在所述源漏开口171 内形成侧墙173材料层，所述侧墙173材料层填充所述凹槽并延伸至所述沟道层132侧壁和源漏开口171底部；去除所述沟道层132侧壁和源漏开口171 底部的侧墙173材料层以形成所述侧墙173。

形成所述侧墙173之后，形成所述源漏区170。

本发明一些实施例中，所述源漏区170的材料包括：锗硅。具体的，所述源漏区170包括：应力层；源漏掺杂区，所述应力层位于所述源漏掺杂区内。所述应力层的材料为锗硅。

本发明一些实施例中，形成源漏区170的步骤包括：通过外延生长的方式形成锗硅。由于所述隔离层140上设置有保护层150，因此形成所述凹槽的过程中，所述保护层150能够有效避免所述隔离层140的受损，能够有效减少锗硅生长表面的暴露，能够有效减少缺陷的形成和生长。

形成源漏区170之后，形成全包围栅极结构。

具体的，形成所述全包围栅极结构的步骤包括：在相邻伪栅结构160之间填充介质层；刻蚀所述伪栅结构160和所述牺牲层131，在形成位于介质层之间的栅极开口以及至少位于沟道层132和鳍部120之间的间隙181，所述栅极开口和所述间隙181相互连通；在所述栅极开口和所述间隙181内形成栅极结构，所述栅极结构还位于所述间隙181内以包围所述沟道层132。

本发明一些实施例中，所述伪栅结构160包括伪栅极和伪栅极保护层150，形成所述栅极开口和所述间隙181的步骤包括：去除所述伪栅极以形成所述栅极开口；去除所述牺牲层131以形成所述间隙181。

具体的，去除所述牺牲层131的步骤中，以干法刻蚀的方式去除所述牺牲层131。以干法刻蚀的方式去除所述牺牲层131的步骤中，具体工艺参数包括：刻蚀气体包括：NH₃和HF，工艺温度从20℃到80℃范围内升高至100℃到250℃范围内。

由于所述牺牲层131的材料与所述隔离层140的材料相同，与所述沟道层132的材料性质差异较大，因此去除所述牺牲层131的过程中，通过工艺选择能够使所述牺牲层131和所述沟道层132之间具有较大的刻蚀选择比，能够有效减少牺牲层131残留，能够有效降低沟道层132的受损概率；而且所述隔离层140上覆盖有所述保护层150，因此所述保护层150的存在能够有效保护隔离层140，避免隔离层140受损。

参考图20至图22，示出了本发明半导体结构的形成方法另一实施例各个步骤的剖面结构示意图。

本实施例与前述实施例相同之处，本发明在此不再赘述。与前述是谁例不同之处在于，本发明一些实施例中，在所述凹槽内形成侧墙273的步骤包括：通过介质上介质的方式在所述凹槽内形成所述侧墙273。具体的，所述侧墙173的材料为石墨烯。

将所述牺牲层231的材料设置为与所述隔离层一样的介质材料，并通过介质上介质的方式直接在所述凹槽露出的牺牲层231上形成所述侧墙273，能够在形成侧墙273的过程中，避免刻蚀工艺的使用，能够有效降低沟道层232 受损的几率，有利于器件性能的保证，制造良率的提高。

相应的，本发明还提供一种半导体结构。

参考图19，示出了本发明半导体结构一实施例的剖面结构示意图。

所述半导体结构包括：基底，所述基底包括：衬底110；鳍部120，所述鳍部120凸起于所述衬底；至少1个沟道层132，至少所述沟道层132与所述鳍部120之间具有间隙；隔离层140(如图14中所示)，所述隔离层140位于所述鳍部120露出的所述衬底110上，所述隔离层140的顶部低于所述鳍部 120的顶部；保护层150，所述保护层150位于所述隔离层140上；栅极结构，所述栅极结构位于所述基底上且至少填充于沟道层132与所述鳍部120之间的间隙181内以包围所述沟道层132；源漏区170，所述源漏区170位于栅极结构两侧。

所述基底适宜于提供工艺基础。

所述基底包括：衬底110、凸起于所述衬底110的鳍部120和至少一组堆叠结构130以及隔离层140。

所述衬底110和所述鳍部120用以为后续的工艺步骤提供工艺基础。

本发明一些实施例中，所述衬底110的材料为单晶硅。在本发明其他实施例中，所述衬底110的材料还可以选自多晶硅或非晶硅；所述衬底110的材料也可以选自锗、砷化镓或硅锗化合物等其他半导体材料。此外，所述衬底110还可以是具有外延层或外延层上硅结构。

位于所述鳍部120露出的所述衬底110上的隔离层140用以实现相邻鳍部120之间的电绝缘。

所述隔离层140的顶部低于所述鳍部120的顶部。使所述隔离层140的顶部低于所述鳍部120的顶部从而能够为后续保护层150的形成提供空间。

本发明一些实施例中，所述隔离层140的材料为氧化硅，以控制相邻鳍部120之间材料的介电常数。本发明另一些示实施例中，所述隔离层140也可以是低K介质材料或者超低K介质材料。

所述沟道层132用以被栅极结构包围以形成沟道。具体的，所述沟道层 132的材料一般为硅。

所述保护层150覆盖所述隔离层140用以在后续工艺中保护所述隔离层 140。

本发明一些实施例中，所述保护层150通过介质上介质的方式形成。其中，介质上介质(Dielectric-on-Dielectric，DOD)的方式是指直接在介质层上沉积、生长材料膜层的方式。通过介质上介质的方式直接在所述隔离层140 上形成所述保护层150，介质上介质的方式是一种自对准的生长方式，无需进行光刻工艺，无需刻蚀工艺，能够有效避免刻蚀损伤，有利于降低工艺难度，有利于提高良率。

本发明一些实施例中，所述保护层150的材料包括石墨烯。通过合适的方式能够直接在隔离层140上形成石墨烯层；甚至通过催化剂的使用，能够在隔离层140上形成单层石墨烯。

具体的，所述保护层150的顶部至少高于相邻鳍部120之间凹槽底部所述保护层150的顶部至少低于所述牺牲层131和所述鳍部120之间界面/>以至少露出所述牺牲层131的部分侧壁。所述保护层150的厚度如果太大，则容易延长工艺时间，增加工艺成本；所述保护层150的厚度如果太小，则难以实现其掩膜的作用，难以有效保护隔离层140。

由于通过介质上介质的方式形成所述保护层150，因此本发明一些实施例中，所述半导体结构还包括：覆盖层151，所述覆盖层151位于所述保护层 150和所述鳍部120之间。

所述覆盖层151用覆盖所述隔离层140所露出的鳍部120侧壁以为介质上介质形成所述保护层150提供工艺表面。

本发明一些实施例中，所述覆盖层151的材料为介质材料。具体的，所述覆盖层151的材料为氧化硅。采用氧化硅形成所述覆盖层151，不会引入额外的材料，有效保证工艺稳定性，而且有利于控制相邻栅极结构之间材料的有效介电常数。

本发明一些实施例中，所述覆盖层151的厚度在至/>范围内。所述覆盖层151厚度过大，则容易延长工艺时间，影响所述保护层150的覆盖面积，容易影响所形成保护层150的保护效果；所述覆盖层151厚度如果过小，不利于覆盖所有鳍部120侧壁，可能会增加工艺风险。

所述栅极结构(图中未示出)为全包围栅极结构，即所述栅极结构包围所述沟道层132。

如图14所示，所述保护层150顶部与所述鳍部120顶部齐平，相邻鳍部 120上的至少一个沟道层132之间具有间隙；所述栅极结构还延伸至相邻鳍部 120之间的保护层150上以覆盖所述至少一个沟道层132的侧壁。

所述至少一个沟道层132和所述鳍部120之间也具有间隙181，而且当所述沟道层132的数量为多个时，同一鳍部120上的相邻所述沟道层132之间也具有间隙181；所述栅极结构填充所述间隙181以包围所述沟道层132。

具体的，一些实施例中，所述栅极结构为金属栅极结构，即所述栅极结构的栅电极的材料为金属。

所述源漏区170位于栅极结构两侧的鳍部上，且与所述至少一个沟道层 132的侧壁相接触。

本发明一些实施例中，所述源漏区170的材料包括：锗硅。具体的，所述源漏区170包括：应力层；源漏掺杂区，所述应力层位于所述源漏掺杂区内。所述应力层的材料为锗硅。

本发明一些实施例中，所述半导体结构还包括：侧墙，所述侧墙位于所述栅极结构和所述源漏区之间

所述侧墙173用以实现所述源漏区170和栅极结构之间的隔离。

本发明一些实施例中，所述侧墙173的材料包括：氮化硅。将所述侧墙 173的材料设置为氮化硅，与一般半导体结构形成方法中相同，因此无需对现有方法进行改变，无需引入额外的材料，能够有效保证器件稳定性。

参考图22，示出了本发明半导体结构另一实施例的剖面结构示意图。

本实施例与前述实施例相同之处，本发明在此不再赘述。与前述是谁例不同之处在于，本发明一些实施例中，所述侧墙273通过介质上介质的方式形成。具体的，所述侧墙273的材料为石墨烯。

将所述牺牲层231的材料设置为与所述隔离层一样的介质材料，并通过介质上介质的方式直接在所述凹槽露出的牺牲层231上形成所述侧墙273，能够在形成侧墙273的过程中，避免刻蚀工艺的使用，能够有效降低沟道层232 受损的几率，有利于器件性能的保证，制造良率的提高。

综上，本发明一些实施例中，所述牺牲层的材料与所述隔离层的材料相同；而且在所述隔离层上形成保护层之后，再形成包围所述沟道层的栅极结构。一方面，所述牺牲层的材料设置为所述隔离层相同的材料，即将所述牺牲层的材料设置为介质材料，所述牺牲层的材料和所述隔离层的材料的性质差距较大，因此通过刻蚀方式选择能够使所述牺牲层和所述沟道层的具有较大的刻蚀选择比，从而能够有效避免牺牲层残留，降低沟道层受损几率；另一方面，在所述隔离层上形成保护层之后，能够有效避免所述隔离层在刻蚀所述牺牲层的过程中受损，因此所述牺牲层材料的设置与所述保护层的存在，能够不损伤隔离层的同时，尽量避免牺牲层残留，能够有效减少缺陷。

本发明可选方案中，通过介质上介质的方式在所述隔离层上形成所述保护层。通过介质上介质的方式直接在所述隔离层上形成所述保护层，介质上介质的方式是一种自对准的生长方式，无需进行光刻工艺，无需刻蚀工艺，能够有效避免刻蚀损伤，有利于降低工艺难度，有利于提高良率。

本发明可选方案中，所述牺牲层的材料为氧化硅。将所述牺牲层的材料设置为氧化层，不仅能够有效提高去除所述牺牲层以形成所述栅极结构的过程中，所述牺牲层和所述沟道层的刻蚀选择比，有利于减少牺牲层的残留，而且还能够有效减少形成源漏区的过程中，牺牲层残留所致的额外的生长表面的出现，有利于减少缺陷的生成。

本发明可选方案中，刻蚀所述源漏开口侧壁露出的部分牺牲层，在所述源漏开口侧壁形成凹槽以形成侧墙。由于所述牺牲层的材料与隔离层的材料相同，与沟道层的材料性质差异较大，因此形成所述凹槽的过程中，可以通过工艺选择以使所述牺牲层具有较高的刻蚀选择比，能够有效降低沟道层受损的可能，有利于器件性能的保证。

本发明可选方案中，通过介质上介质的方式在所述凹槽内形成所述侧墙。将所述牺牲层的材料设置为与所述隔离层一样的介质材料，并通过介质上介质的方式直接在所述凹槽露出的牺牲层上形成所述侧墙，能够在形成侧墙的过程中，避免刻蚀工艺的使用，能够有效降低沟道层受损的几率，有利于器件性能的保证，制造良率的提高。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

形成基底，所述基底包括：衬底；鳍部，所述鳍部凸起于所述衬底；至少一组堆叠结构，所述至少一组堆叠结构沿垂直所述衬底表面方向堆叠于所述鳍部上，每组堆叠结构包括：牺牲层以及位于所述牺牲层顶部的沟道层；隔离层，所述隔离层位于所述鳍部露出的所述衬底上，所述隔离层的顶部低于所述鳍部的顶部，所述牺牲层的材料与所述隔离层的材料相同；

在所述隔离层上形成保护层；

形成所述保护层之后，形成包围所述沟道层的栅极结构和位于栅极结构两侧的源漏区。

2.如权利要求1所述的形成方法，其特征在于，在所述隔离层上形成保护层的步骤包括：通过介质上介质的方式在所述隔离层上形成所述保护层。

3.如权利要求2所述的形成方法，其特征在于，在所述隔离层上形成保护层的步骤还包括：通过介质上介质的方式在所述隔离层上形成所述保护层之前，在所述鳍部的侧壁形成覆盖层。

4.如权利要求3所述的形成方法，其特征在于，所述覆盖层的材料为氧化硅。

5.如权利要求3所述的形成方法，其特征在于，在所述鳍部的侧壁形成覆盖层的步骤包括：

在所述鳍部和所述至少一组堆叠结构的侧壁沉积覆盖材料；

去除所述至少一组堆叠结构的侧壁的覆盖材料以形成位于所述鳍部的侧壁的覆盖层。

6.如权利要求1或2所述的形成方法，其特征在于，所述保护层的材料包括石墨烯。

7.如权利要求1所述的形成方法，其特征在于，所述牺牲层的材料为氧化硅。

8.如权利要求1所述的形成方法，其特征在于，形成包围所述沟道层的栅极结构和位于栅极结构两侧的源漏区的步骤包括：

形成伪栅结构，所述伪栅结构位于所述至少一组堆叠结构上；

刻蚀所述伪栅结构两侧的堆叠结构，形成源漏开口，所述源漏开口贯穿所述堆叠结构且底部露出所述鳍部；

刻蚀所述源漏开口侧壁露出的部分牺牲层，在所述源漏开口侧壁形成凹槽；

在所述凹槽内形成侧墙；

在形成有所述侧墙的源漏开口内形成源漏区；

形成源漏区之后，去除所述伪栅结构和剩余的所述牺牲层，形成栅极开口；

在所述栅极开口内形成栅极结构，所述栅极结构包围所述沟道层。

9.如权利要求8所述的形成方法，其特征在于，在所述凹槽内形成侧墙的步骤中，所述侧墙的材料包括：氮化硅或石墨烯中的至少一种。

10.如权利要求8所述的形成方法，其特征在于，在所述凹槽内形成侧墙的步骤包括：通过介质上介质的方式在所述凹槽内形成所述侧墙。

11.如权利要求1或8所述的形成方法，其特征在于，形成源漏区的步骤中，所述源漏区的材料包括：锗硅。

12.如权利要求11所述的形成方法，其特征在于，形成源漏区的步骤包括：通过外延生长的方式形成锗硅。

13.一种半导体结构，其特征在于，包括：

基底，所述基底包括：衬底；鳍部，所述鳍部凸起于所述衬底；至少1个沟道层，至少所述沟道层与所述鳍部之间具有间隙；隔离层，所述隔离层位于所述鳍部露出的所述衬底上，所述隔离层的顶部低于所述鳍部的顶部；

保护层，所述保护层位于所述隔离层上；

栅极结构，所述栅极结构位于所述基底上且至少填充于沟道层与所述鳍部之间的间隙内以包围所述沟道层；

源漏区，所述源漏区位于栅极结构两侧。

14.如权利要求13所述的半导体结构，其特征在于，所述保护层通过介质上介质的方式形成。

15.如权利要求13或14所述的半导体结构，其特征在于，所述保护层的材料包括：石墨烯。

16.如权利要求13所述的半导体结构，其特征在于，还包括：覆盖层，所述覆盖层位于所述保护层和所述鳍部之间。

17.如权利要求13所述的半导体结构，其特征在于，还包括：侧墙，所述侧墙位于所述栅极结构和所述源漏区之间。

18.如权利要求17所述的半导体结构，其特征在于，所述侧墙的材料包括：氮化硅或石墨烯中的至少一种。

19.如权利要求17所述的半导体结构，其特征在于，所述侧墙通过介质上介质的方式形成。

20.如权利要求13所述的半导体结构，其特征在于，所述源漏区的材料包括：锗硅。