CN117667807A - 一种控制电路及PCIe装置 - Google Patents

Abstract

本申请公开了一种控制电路及PCIe装置，涉及复位控制领域。该方案包括复位电路和逻辑电路，逻辑电路用于在接收到复位电路输出的第一脉冲时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。本申请中，复位电路能够检测到受控电路输出的复位请求，并通过逻辑电路使得使能输入端处于复位状态以持续禁止受控电路的预设功能，将此方案应用于受控电路为PCIe控制器的场景时，能够立即处理PCIe控制器的输出，从而使得外设电路的使能输入端能够符合PCIe控制器的要求，使得链路的训练、复位等功能得以正常进行，提高了稳定性和可靠性。

Description

一种控制电路及PCIe装置

技术领域

本申请涉及复位控制领域，特别涉及一种控制电路及PCIe装置。

背景技术

在许多高带宽高速传输的应用中，常使用PCIe(Peripheral ComponentInterconnect Express，高速串行通信互联标准)总线进行数据传输，并通过集成的PCIe控制器实现该功能。具体地，PCIe控制器包括一个使能输入端，在PCIe控制器控制链路训练过程中，只有在外设电路将使能输入端设置为使能状态时，PCIe控制器才能开始链路训练，否则无法进行链路训练。同时，当PCIe控制器接收到hotreset(热复位信号)、linkdownreset(链路断开复位信号)等引起的复位时，会输出链路复位请求信号，触发外设电路将使能输入端设为未使能状态。

但是，现有的外设电路的复位方式通常为上电自动复位复位等，只是简单地将PCIe控制器恢复到初始状态，并不会因PCIe控制器是否输出复位请求信号而产生任何变化。

发明内容

本申请的目的是提供一种控制电路及PCIe装置，复位电路能够检测到受控电路输出的复位请求，并通过逻辑电路使得使能输入端处于复位状态以持续禁止受控电路的预设功能，将此方案应用于受控电路为PCIe控制器的场景时，能够立即处理PCIe控制器的输出，从而使得外设电路的使能输入端能够符合PCIe控制器的要求，使得链路的训练、复位等功能得以正常进行，提高了稳定性和可靠性。

为解决上述技术问题，本申请提供了一种控制电路，包括：

复位电路，输入端与受控电路的触发输出端连接，用于在检测所述受控电路输出的复位请求时，输出第一脉冲至逻辑电路；

所述逻辑电路，第一输入端与所述复位电路连接，输出端与所述受控电路的使能输入端连接，用于在接收到第一脉冲时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。

在一种实施例中，所述复位电路包括：

下降沿检测电路，输入端与所述受控电路的触发输出端连接，用于检测所述受控电路输出的下降沿信号，并在检测到下降沿信号时，输出第二脉冲至复位同步器；

所述复位同步器，与所述下降沿检测电路的输出端连接，用于在接收到第二脉冲时输出得到第一脉冲。

在一种实施例中，所述逻辑电路包括：

第一寄存器，所述复位电路的输出端与所述寄存器的异步复位端连接。

在一种实施例中，还包括：

上升沿检测电路，输入端用于接收用户发送的请求，输出端与所述逻辑电路的第二输入端连接，用于在接收用户发送的复位撤销请求时，输出第三脉冲至所述逻辑电路，所述复位撤销请求为上升沿信号；

所述逻辑电路还用于在所述受控电路的使能输入端处于复位状态且接收到所述第三脉冲时输出复位撤销信号至所述使能输入端，使所述使能输入端处于使能状态以恢复所述受控电路的所述预设功能。

在一种实施例中，所述逻辑电路还用于接收所述用户发送的复位请求，并在所述受控电路的使能输入端处于使能状态且接收到所述复位请求时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。

在一种实施例中，所述控制电路还包括：

第一数据同步器，输入端用于接收用户发送的请求，输出端分别与所述上升沿检测电路的输入端和所述逻辑电路的第三输入端连接；

第二数据同步器，输入端分别与所述受控电路的触发输出端及所述下降沿检测电路的第一输入端连接，输出端与所述下降沿检测电路的第二输入端连接。

在一种实施例中，所述上升沿检测电路包括第二寄存器、第一反相器和第一与门；

所述第二寄存器的输入端与所述第一数据同步器的输出端连接，所述第二寄存器的输出端通过所述第一反相器与所述第一与门的第一输入端连接，所述第一与门的第二输入端与所述第一数据同步器的输出端连接，所述第一与门的输出端与所述逻辑电路的第二输入端连接。

在一种实施例中，所述下降沿检测电路包括第二反相器和或门；

所述第二数据同步器的输出端通过所述第二反相器与所述或门的第一输入端连接，所述第二数据同步器的输入端与所述或门的第二输入端连接，所述或门的输出端与所述复位同步器的复位端连接。

在一种实施例中，所述逻辑电路包括：

二选一多路复用器、第二与门和第一寄存器；

所述二选一多路复用器的第一输入端输入高电平，所述二选一多路复用器的第二输入端与所述第一寄存器的输出端连接，所述二选一多路复用器的选择输入端与所述第一与门的输出端连接；

所述二选一多路复用器的输出端与所述第二与门的第一输入端连接，所述第二与门的第二输入端与所述第一数据同步器的输出端连接，所述第二与门的输出端与所述第一寄存器的输入端连接，所述第一寄存器的异步复位端与所述复位电路的输出端连接，所述第一寄存器的输出端与所述受控电路的使能输入端连接。

为解决上述技术问题，本申请还提供了一种PCIe装置，包括PCIe控制器及如上述所述的控制电路，所述控制电路的输出端与所述PCIe控制器的使能输入端连接，所述控制电路的输入端与所述PCIe控制器的触发输出端连接；

所述PCIe控制器用于在自身的所述使能输入端处于使能状态时进行PCIe链路训练，在自身的所述使能输入端处于复位状态时禁止进行PCIe链路训练。

本申请提供了一种控制电路及PCIe装置，涉及复位控制领域。解决目前存在的无法在既定时间持续的问题。该方案包括复位电路和逻辑电路用于在接收到第一脉冲时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。本申请中，复位电路能够检测到受控电路输出的复位请求，并通过逻辑电路使得使能输入端处于复位状态以持续禁止受控电路的预设功能，将此方案应用于受控电路为PCIe控制器的场景时，能够立即处理PCIe控制器的输出，从而使得外设电路的使能输入端能够符合PCIe控制器的要求，使得链路的训练、复位等功能得以正常进行，提高了稳定性和可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请提供的一种控制电路与受控电路的连接示意图；

图2为本申请提供的一种控制电路的第一种示意图；

图3为本申请提供的一种控制电路的第二种示意图；

图4为本申请提供的一种控制电路的第三种示意图；

图5为本申请提供的一种控制电路的端口时序图；

图6为本申请提供的一种控制电路中各个器件的输出时序图；

图7为本申请提供的一种控制电路应用于PCIe控制器的示意图；

图8为本申请提供的一种控制电路应用于MCU的示意图。

具体实施方式

本申请的核心是提供一种控制电路及PCIe装置，复位电路能够检测到受控电路输出的复位请求，并通过逻辑电路使得使能输入端处于复位状态以持续禁止受控电路的预设功能，将此方案应用于受控电路为PCIe控制器的场景时，能够立即处理PCIe控制器的输出，从而使得外设电路的使能输入端能够符合PCIe控制器的要求，使得链路的训练、复位等功能得以正常进行，提高了稳定性和可靠性。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为解决上述技术问题，本申请提供了一种控制电路，如图1和图2所示，该电路包括：

复位电路，输入端与受控电路的触发输出端连接，用于在检测受控电路输出的复位请求时，输出第一脉冲至逻辑电路；

逻辑电路，第一输入端与复位电路连接，输出端与受控电路的使能输入端连接，用于在接收到第一脉冲时持续输出复位信号至使能输入端，使使能输入端处于复位状态以持续禁止受控电路的预设功能。

本实施例提供的控制电路包括复位电路和逻辑电路两部分。首先，复位电路与受控电路的触发输出端连接，其作用是在检测到受控电路输出的复位请求时，输出第一脉冲至逻辑电路。这个步骤确保了当受控电路发出复位请求时，复位电路可以立即向逻辑电路传递信息。其次，逻辑电路与复位电路连接，其第一输入端接收来自复位电路的第一脉冲，并且输出端连接至受控电路的使能输入端。逻辑电路的功能是在接收到第一脉冲时持续输出复位信号至使能输入端，使使能输入端处于复位状态以持续禁止受控电路的预设功能。换句话说，逻辑电路通过控制复位信号的输出，确保了受控电路在受到第一脉冲的情况下持续处于复位状态，从而阻止其预设功能的运行。

如图1和图2所示，复位电路的输入端作为控制电路的触发输入端。

进一步的，该方案在应用于受控电路为PCIe控制器的场景时，即能够立即处理PCIe控制器的输出，使得外设电路的使能输入端能够符合PCIe控制器的要求，进而使链路的训练、复位等功能得以正常进行，提高了稳定性和可靠性。

如图3所示，在一种实施例中，复位电路包括：

下降沿检测电路，输入端与受控电路的触发输出端连接，用于检测受控电路输出的下降沿信号，并在检测到下降沿信号时，输出第二脉冲至复位同步器；

复位同步器，与下降沿检测电路的输出端连接，用于在接收到第二脉冲时输出得到第一脉冲。

该实施例中的复位电路包括下降沿检测电路和复位同步器两部分。首先，下降沿检测电路与受控电路的触发输出端连接。其功能是检测受控电路输出的下降沿信号，并在检测到下降沿信号时，输出第二脉冲至复位同步器。这个步骤确保了当受控电路产生下降沿信号时，下降沿检测电路能够立即向复位同步器传递信息。其次，复位同步器与下降沿检测电路的输出端连接。复位同步器的作用是在接收到第二脉冲时输出得到第一脉冲。换句话说，复位同步器通过处理下降沿检测电路输出的第二脉冲信号，生成并输出第一脉冲信号。

其中，第二脉冲是负脉冲，第一脉冲也是负脉冲，第二脉冲的下降沿、第一脉冲的下降沿均和受控电路的触发输出端的下降沿同时变化；逻辑电路输出端在由受控电路的触发输出端引起变化时，逻辑电路输出端的下降沿和触发输出端的下降沿同时变化，从而实现立即复位的功能。

通过引入下降沿检测电路和复位同步器，进一步细化了复位电路的实施方式。下降沿检测电路的加入使得复位电路能够检测到受控电路输出的下降沿信号，从而更准确地触发复位流程。而复位同步器的作用是确保在接收到第二脉冲时能够输出第一脉冲信号，进一步完善了复位电路的功能。

这种实施方式可以应用于控制电路中，进一步提高了复位电路的灵敏度和稳定性，确保在受控电路产生下降沿信号时能够准确地触发复位操作，并输出相应的第一脉冲信号。

在一种实施例中，逻辑电路包括：

第一寄存器，复位电路的输出端与寄存器的异步复位端连接。

本实施例中，逻辑电路包括第一寄存器，复位电路的输出端与寄存器的异步复位端连接。第一寄存器在逻辑电路中的作用是用于存储和传输数据。它通过复位电路的输出端与其异步复位端相连，这意味着当复位电路输出第一脉冲时，第一寄存器将被异步复位。

异步复位是一种特殊的复位方式，它可以立即将寄存器的值重置为预设的初始状态，当复位电路输出第一脉冲时，这个信号将传递到第一寄存器的异步复位端，导致寄存器内部的存储值被清零或者设置为某个预先定义的值。

通过将复位电路与第一寄存器的异步复位端相连，可以实现在接收到第一脉冲时对第一寄存器进行异步复位的功能。这样，在受控电路输出复位请求时，复位电路将输出第一脉冲信号，触发第一寄存器的异步复位操作，将其置为预设的初始状态。

总之，本实施例描述了逻辑电路中的第一寄存器，并指出复位电路的输出端与该寄存器的异步复位端相连接，以实现在接收到第一脉冲时对寄存器进行异步复位的功能，这种设计可以确保受控电路在复位请求期间持续处于预设的复位状态。

在一种实施例中，还包括：

上升沿检测电路，输入端用于接收用户发送的请求，输出端与逻辑电路的第二输入端连接，用于在接收用户发送的复位撤销请求时，输出第三脉冲至逻辑电路，复位撤销请求为上升沿信号；

逻辑电路还用于在受控电路的使能输入端处于复位状态且接收到第三脉冲时输出复位撤销信号至使能输入端，使使能输入端处于使能状态以恢复受控电路的预设功能。

本实施例中，控制电路中还包括了一个上升沿检测电路，逻辑电路也增加了相应的功能来处理复位撤销请求。首先，上升沿检测电路用于接收用户发送的请求，并在接收到复位撤销请求的上升沿信号时触发相应操作，该检测电路的输出端与逻辑电路的第二输入端连接。当上升沿检测电路检测到复位撤销请求的上升沿信号时，它会输出第三脉冲至逻辑电路，这个第三脉冲信号将作为触发信号，告知逻辑电路复位撤销请求已被触发。逻辑电路通过判断使能输入端是否处于复位状态，并在接收到第三脉冲信号时，输出复位撤销信号至使能输入端，这样，使能输入端将处于使能状态，从而恢复受控电路的预设功能。如图1和图2所示，上升沿检测电路的输入端作为控制电路的受控输入端。

总之，本实施例描述了一个上升沿检测电路和相应的逻辑电路功能。它们共同实现了对复位撤销请求的处理，通过触发相应操作来恢复受控电路的预设功能。

在一种实施例中，逻辑电路还用于接收用户发送的复位请求，并在受控电路的使能输入端处于使能状态且接收到复位请求时持续输出复位信号至使能输入端，使使能输入端处于复位状态以持续禁止受控电路的预设功能。

具体而言，逻辑电路还可以用于接收用户发送的复位请求，并在接收到复位请求的下降沿信号时使使能输入端复位。具体地，逻辑电路用于在受控电路的使能输入端处于使能状态且接收到复位请求时持续输出复位信号至使能输入端，从而使使能输入端处于复位状态以持续禁止受控电路的预设功能。

综上，本实施例描述了一种用于处理复位请求的控制电路，通过触发相应操作来持续禁止受控电路的预设功能。这种设计可以确保受控电路在接收到复位请求时能够可靠地处于复位状态，从而满足特定的控制要求。

其中，用户可以通过不同的方式发送上升沿信号或下降沿信号。如物理按键：用户可以通过按下一个物理按键来发送上升沿信号或下降沿信号，例如，用户按下一个开关按钮时，可以产生下降沿信号，而释放按钮则可以产生上升沿信号；软件指令：用户可以通过在计算机程序中发送指令来触发上升沿信号或下降沿信号，例如，在编程语言中，可以使用特定的函数或命令来发送上升沿信号或下降沿信号；通信协议：用户可以通过通信协议向控制电路发送上升沿信号或下降沿信号，例如，通过串口通信、网络通信或无线通信等方式，用户可以发送特定的数据包或命令来触发上升沿信号或下降沿信号。需要注意的是，具体采用哪种方式取决于实际应用场景和系统设计。上述示例只是常见的几种方式，实际使用时可能会根据需求进行定制化设计。

在一种实施例中，控制电路还包括：

第一数据同步器，输入端用于接收用户发送的请求，输出端分别与上升沿检测电路的输入端和逻辑电路的第三输入端连接；

第二数据同步器，输入端分别与受控电路的触发输出端及下降沿检测电路的第一输入端连接，输出端与下降沿检测电路的第二输入端连接。

在这种实施例中，控制电路还包括第一数据同步器和第二数据同步器。第一数据同步器的输入端用于接收用户发送的请求信号，输出端分别与上升沿检测电路的输入端和逻辑电路的第三输入端相连接。第二数据同步器的输入端分别与受控电路的触发输出端及下降沿检测电路的第一输入端相连接，输出端与下降沿检测电路的第二输入端相连接。

第一数据同步器起到了将用户发送的请求信号同步到控制电路内部的作用。当用户发送请求时，请求信号会通过第一数据同步器的输入端进入控制电路。然后，第一数据同步器将同步后的信号分别输出到上升沿检测电路和逻辑电路的第三输入端。

第二数据同步器的作用是将受控电路的触发输出信号与下降沿检测电路的第一输入端进行同步，并将同步后的信号输出到下降沿检测电路的第二输入端。这样可以确保在受控电路触发输出信号发生变化时，下降沿检测电路能够立即检测到，并作出相应的处理。

通过这种设计，控制电路可以准确地将用户发送的请求信号和受控电路的触发输出信号同步到内部电路中，以实现精确的控制和协调。这样可以确保在特定的状态和时机下，逻辑电路能够正确地输出复位撤销信号或复位信号，从而实现对受控电路的预设功能的控制和恢复。

本实施例中的设计使得控制电路在不同部分之间进行了合理的信号传递和处理，同时考虑了时钟域同步处理的优势，有利于整个电路的稳定性和可靠性，能够有效地控制和管理来自用户和受控电路的信号，并且通过数据同步器的设置，能够在不同时钟域之间实现信号的稳定传递和处理，从而提高了整个控制电路的性能和可靠性。

如图4所示，在一种实施例中，上升沿检测电路包括第二寄存器、第一反相器和第一与门；

第二寄存器的输入端与第一数据同步器的输出端连接，第二寄存器的输出端通过第一反相器与第一与门的第一输入端连接，第一与门的第二输入端与第一数据同步器的输出端连接，第一与门的输出端与逻辑电路的第二输入端连接。

本实施例中，控制电路中的上升沿检测电路包括第二寄存器、第一反相器和第一与门。第二寄存器的输入端与第一数据同步器的输出端连接，第二寄存器是一种电子元件，主要用于存储和传递数据信号，在这里，它的作用是接收来自第一数据同步器的输出信号，将其存储起来，并将其输出给后续的组件。第一反相器与第二寄存器的输出端相连，反相器是一种逻辑门电路，它可以将输入信号进行反相处理，即将高电平转换为低电平，低电平转换为高电平，在这里，第一反相器的作用是对第二寄存器的输出信号进行反相处理，以便后续的处理。第一与门的第一输入端与第一反相器相连，第一与门的第二输入端与第一数据同步器的输出端相连，第一与门的输出端与逻辑电路的第二输入端相连，与门是一种逻辑门电路，它只有在所有输入信号都为高电平时，才会输出高电平信号，在这里，第一与门的作用是将来自第一反相器和第一数据同步器的信号进行逻辑与运算，以确定是否向逻辑电路的第二输入端提供高电平信号。

综上所述，本实施例描述了控制电路中的上升沿检测电路的组成部分及其功能，通过使用第二寄存器、第一反相器和第一与门，该电路可以检测到上升沿信号，并向逻辑电路的第二输入端提供相应的信号处理，这样可以实现对复位请求和复位撤销请求的检测和处理，从而控制受控电路的预设功能。

在一种实施例中，下降沿检测电路包括第二反相器和或门；

第二数据同步器的输出端通过第二反相器与或门的第一输入端连接，第二数据同步器的输入端与或门的第二输入端连接，或门的输出端与复位同步器的复位端连接。

本实施例涉及到下降沿检测电路的具体实现方式，具体而言，下降沿检测电路包括第二反相器和或门，其作用是在接收到受控电路输出的下降沿信号时，触发复位同步器输出第一脉冲，从而实现对受控电路的复位操作。

具体来说，第二数据同步器的输出端通过第二反相器与或门的第一输入端连接，第二数据同步器的输入端与或门的第二输入端连接，或门的输出端与复位同步器的复位端连接。这样设计的目的是实现对下降沿信号的检测和处理，确保在接收到下降沿信号时能够准确地触发复位同步器并输出第一脉冲。

这种设计具有跨时钟域同步处理的优势，可以有效地解决在不同时钟域之间进行数据同步时可能出现的问题，确保系统的稳定性和可靠性。通过这样的下降沿检测电路设计，可以有效地实现对受控电路下降沿信号的准确检测和响应，从而实现控制电路的正常运行和稳定性。

在一种实施例中，逻辑电路包括：

二选一多路复用器、第二与门和第一寄存器；

二选一多路复用器的第一输入端输入高电平，二选一多路复用器的第二输入端与第一寄存器的输出端连接，二选一多路复用器的选择输入端与第一与门的输出端连接；

二选一多路复用器的输出端与第二与门的第一输入端连接，第二与门的第二输入端与第一数据同步器的输出端连接，第二与门的输出端与第一寄存器的输入端连接，第一寄存器的异步复位端与复位电路的输出端连接，第一寄存器的输出端与受控电路的使能输入端连接。

本实施例旨在限定逻辑电路的具体实现方式，二选一多路复用器：该多路复用器有两个输入端和一个选择输入端，其中，第一输入端接收高电平信号，而第二输入端与第一寄存器的输出端连接，选择输入端与第一与门的输出端相连。第二与门：该与门有两个输入端和一个输出端，第一输入端与二选一多路复用器的输出端连接，第二输入端与第一数据同步器的输出端相连，输出端与第一寄存器的输入端连接。第一寄存器：该寄存器具有输入端、输出端和异步复位端，输入端与第二与门的输出端连接，异步复位端与复位电路的输出端相连，输出端与受控电路的使能输入端连接。

二选一多路复用器的作用是在第一输入端接收到高电平信号时将其传递给输出端，否则将第一寄存器的输出传递给输出端。第二与门的作用是将二选一多路复用器的输出与第一数据同步器的输出进行逻辑与操作，并将结果传递给第一寄存器的输入端。通过这样的设计，控制电路能够根据选择输入信号和第一数据同步器的输出来控制受控电路的使能状态。

需要注意的是，本实施例所描述的具体实现方式只是其中的一种可能，其他实施方式也可以根据技术需求进行设计和实现。

在一个具体实施例中，受控电路的使能输入端：可以是PCIe控制器的输入端口，可以是“PCIe链路训练使能”，也可以是“MCU(Micro Control Unit，微控制单元)”的低电平复位高电平释放的复位端。受控电路的触发输出端：可以是PCIe控制器的输出端口“链路暂停和复位请求”，可以是“MCU”内部看门狗的输出端或者复位请求的输出端。控制电路的触发输入端：“控制电路的触发输入端”和“受控电路的触发输出端”连接。当该触发输入端口接收到下降沿，“控制电路的使能输出端”会立即拉低，使得“受控电路”是PCIe控制器时某些功能立即禁止或者延迟复位(如链路训练功能)，或使得“MCU”立即复位。控制电路的受控输入端：当“受控电路”是PCIe控制器时，“控制电路的受控输入端”可以由外部改变电平用于控制链路训练；当“受控电路”是MCU等电路系统时，“控制电路的受控输入端”可以是撤销受控的控制端，也可以是第二维度的复位信号；控制电路的使能输出端：指用于连接到受控电路的使能输入端，可以使能或禁止受控电路的部分或全部功能。只有在控制电路的触发输入端接收到下降沿，控制电路的使能输出端才会立即输出低电平并维持低电平直到控制电路的受控输入端接收到上升沿后，控制电路的使能输出端才会从低电平跳变到高电平。当控制电路的触发输入端接收到下降沿，控制电路的使能输出端会立即拉低，使得受控电路的某些功能立即禁止或MCU立即复位；当控制电路的触发输入端接收上升沿，控制电路的使能输出端不会发生改变状态而是保持原本输出。当控制电路的受控输入端接收到上升沿，控制电路的使能输出端会在一段时间后输出高电平；当控制电路的受控输入端接收到下降沿，控制电路的使能输出端会在一段时间后输出低电平。

在上述实施例的基础上，本申请的功能主要如下：

控制电路的触发输入端接收到下降沿，经过第二数据同步器、下降沿检测电路、第二反相器、异步复位同步器，将结果传递给脉冲转电平(二选一多路复用器)、第二与门、第二寄存器的异步复位端，控制电路的使能输出端会立即输出低电平并维持低电平；直到控制电路的受控输入端接收到上升沿后控制电路的使能输出端才会从低电平跳变到高电平。当控制电路的触发输入端接收上升沿、高电平，控制电路的使能输出端不会发生改变状态而是保持原本输出。

当控制电路的受控输入端接收到上升沿，经第一数据同步器、上升沿检测电路、脉冲转电平(二选一多路复用器)、第二与门和第二寄存器，输出传递给控制电路的使能输出端，使能输出端会在一段时间后输出高电平；当控制电路的受控输入端接收到下降沿，经第一数据同步器、脉冲转电平及门控开关，控制电路的使能输出端会在一段时间后输出低电平。

控制电路使用的时钟和“受控电路”的使能输入端所用的时钟相同时，控制电路的使能输出端和“受控电路”的使能输入端处于相同时钟域。

其中，第一/第二数据同步器，可以是2级寄存器打拍采样的结构。复位同步器是异步复位同步释放同步器，可以是2级寄存器级联且其异步复位端接外部的复位信号，第一级寄存器D端连接固定高电平‘1’，第二级的Q端作为异步复位同步释放的输出的电路结构。

在“控制电路”中“触发输入端”的信号经过第二数据同步器，然后将第二数据同步器的输出取反“或”“触发输入端”的信号；“或”的结果连接到复位同步器；复位同步器的结果连接到DFF2寄存器的异步复位端。

在“控制电路”中“受控输入端”的信号经过第一数据同步器，再经DFF1寄存；经DFF1寄存器后的信号取反“与”第一数据同步器的输出信号；“与”的结果作为二选一MUX的sel输入，其中二选一MUX的1端输入接‘1‘(高电平)，二选一MUX的0端输入接DFF2的输出，二选一MUX的输出接第二与门的输入；第二与门的另一个输入连接“受控输入端”经过第一数据同步器之后的信号；第二与门的输出连接DFF2的数据输入。“控制电路”中DFF2的输出端连接到“使能输出端”。

本申请中的控制电路，除了实现功能，还保证了信号质量。对“控制电路的使能输出端”进行了预先的无毛刺寄存器输出、跨时钟域处理，使得“控制电路的使能输出端”的下降沿达到异步复位的效果，上升沿和“受控电路的使能输入端”处于相同时钟域直接在“受控电路“传播。

如图5和图6所示，图5为本申请提供的一种控制电路的端口时序图，图6为本申请提供的一种控制电路中各个器件的输出时序图。

图5中初始状态均为0，受控输入端接收到上升沿，使得使能输出端从低电平拉高电平；“受控电路”的使能输入端随“控制电路”使能输出端使能后，过一段时间“受控电路的触发输出端”也拉高，“控制电路的触发输入端”随之拉高；“受控电路的触发输出端”也拉低，“控制电路的触发输入端”随之拉低，这会引起“使能输出端”立即拉低。

图6中初始状态均为0，受控输入端接收到上升沿，使得使能输出端从低电平拉高电平；“受控电路”的使能输入端随“控制电路”使能输出端使能后，过一段时间“受控电路的触发输出端”也拉高，“控制电路的触发输入端”随之拉高；受外部控制的“控制电路的受控输入端”拉低，经同步后，“使能输出端拉低”。

如图7所示，在PCIe控制器链路训练和延迟热复位场景对“PCIe链路训练使能”控制的应用场景下，PCIe控制器的输出“链路暂停和复位请求”端口的下降沿会立即引起“控制电路”的“使能输出端”拉低，从而PCIe控制器的“PCIe链路训练使能”立即拉低；只有在软件配置寄存器使得SOC控制“受控输入端”发生上升沿时，“PCIe链路训练使能”才会在一段时间后变为高电平，从而PCIe控制器可以进行链路训练或者PCIe控制器可以进行复位。

如图8所示，在内嵌看门狗场景对控制复位释放需求的应用场景下，MCU在看门狗计时溢出时使得看门狗输出拉低，连接在控制电路的“触发输入端”；这会导致“控制电路”使能输出端立即拉低并持续拉低，对MCU进行复位；MCU进行复位，会复位看门狗输出输出使得看门狗输出拉高，但此时不会影响“控制电路”输出。只有“受控输入端”接收到上升沿，才会使得“控制电路”的“使能输出端”拉高，释放MCU。另外，图8所的拨码开关，可以用于控制“受控输入端”从而“使能输出端”复位释放，也可以作为单独的复位，作为第二维度的复位控制。看门狗应用场景下，如果不需要“使能输出端”和MCU的resetn端同步，二者使用不同时钟也可以。

综上，(1)本申请具有“随受控电路的反馈立即产生禁止信号且保持禁止或立即产生复位信号并保持复位”、“能输出复位撤销信号”的特点，具有实时性高、人工可控灵活撤销的优点；(2)本申请还具有两层维度复位控制的特点，输出复位除了(1)中描述，还有第二维度的复位控制方式：“主动复位”和“主动复位撤销”，可以两层维度控制复位、灵活撤销的优点；(3)本申请具有跨时钟域同步处理结构、采用无毛刺的寄存器输出结构，具有信号质量可靠、使用方便的有点。

为解决上述技术问题，本申请还提供了一种PCIe装置，包括PCIe控制器及如上述的控制电路，控制电路的输出端与PCIe控制器的使能输入端连接，控制电路的输入端与PCIe控制器的触发输出端连接；

PCIe控制器用于在自身的使能输入端处于使能状态时进行PCIe链路训练，在自身的使能输入端处于复位状态时禁止进行PCIe链路训练。

本实施例描述了一种PCIe装置，包括PCIe控制器和一个控制电路。该控制电路的输出端与PCIe控制器的使能输入端相连，控制电路的输入端与PCIe控制器的触发输出端相连。在这个实施例中，控制电路起到了控制PCIe装置链路训练的作用。当PCIe控制器的使能输入端处于使能状态时，控制电路将允许进行PCIe链路训练。相反，当PCIe控制器的使能输入端处于复位状态时，控制电路将禁止进行PCIe链路训练。

PCIe链路训练是指在PCIe设备初始化过程中进行的一系列通信和配置步骤，以确保PCIe链路的正确建立和功能正常。通过使用控制电路，可以根据PCIe控制器的使能状态来控制是否执行PCIe链路训练，从而灵活地管理PCIe装置的初始化过程。

对于PCIe装置的介绍请参照上述实施例，本申请在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种控制电路，其特征在于，包括：

复位电路，输入端与受控电路的触发输出端连接，用于在检测所述受控电路输出的复位请求时，输出第一脉冲至逻辑电路；

所述逻辑电路，第一输入端与所述复位电路连接，输出端与所述受控电路的使能输入端连接，用于在接收到第一脉冲时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。

2.如权利要求1所述的控制电路，其特征在于，所述复位电路包括：

下降沿检测电路，输入端与所述受控电路的触发输出端连接，用于检测所述受控电路输出的下降沿信号，并在检测到下降沿信号时，输出第二脉冲至复位同步器；

所述复位同步器，与所述下降沿检测电路的输出端连接，用于在接收到第二脉冲时输出得到第一脉冲。

3.如权利要求1所述的控制电路，其特征在于，所述逻辑电路包括：

第一寄存器，所述复位电路的输出端与所述寄存器的异步复位端连接。

4.如权利要求2所述的控制电路，其特征在于，还包括：

上升沿检测电路，输入端用于接收用户发送的请求，输出端与所述逻辑电路的第二输入端连接，用于在接收用户发送的复位撤销请求时，输出第三脉冲至所述逻辑电路，所述复位撤销请求为上升沿信号；

所述逻辑电路还用于在所述受控电路的使能输入端处于复位状态且接收到所述第三脉冲时输出复位撤销信号至所述使能输入端，使所述使能输入端处于使能状态以恢复所述受控电路的所述预设功能。

5.如权利要求4所述的控制电路，其特征在于，所述逻辑电路还用于接收所述用户发送的复位请求，并在所述受控电路的使能输入端处于使能状态且接收到所述复位请求时持续输出复位信号至所述使能输入端，使所述使能输入端处于复位状态以持续禁止所述受控电路的预设功能。

6.如权利要求4所述的控制电路，其特征在于，所述控制电路还包括：

第一数据同步器，输入端用于接收用户发送的请求，输出端分别与所述上升沿检测电路的输入端和所述逻辑电路的第三输入端连接；

第二数据同步器，输入端分别与所述受控电路的触发输出端及所述下降沿检测电路的第一输入端连接，输出端与所述下降沿检测电路的第二输入端连接。

7.如权利要求6所述的控制电路，其特征在于，所述上升沿检测电路包括第二寄存器、第一反相器和第一与门；

所述第二寄存器的输入端与所述第一数据同步器的输出端连接，所述第二寄存器的输出端通过所述第一反相器与所述第一与门的第一输入端连接，所述第一与门的第二输入端与所述第一数据同步器的输出端连接，所述第一与门的输出端与所述逻辑电路的第二输入端连接。

8.如权利要求6所述的控制电路，其特征在于，所述下降沿检测电路包括第二反相器和或门；

所述第二数据同步器的输出端通过所述第二反相器与所述或门的第一输入端连接，所述第二数据同步器的输入端与所述或门的第二输入端连接，所述或门的输出端与所述复位同步器的复位端连接。

9.如权利要求7所述的控制电路，其特征在于，所述逻辑电路包括：

二选一多路复用器、第二与门和第一寄存器；

所述二选一多路复用器的第一输入端输入高电平，所述二选一多路复用器的第二输入端与所述第一寄存器的输出端连接，所述二选一多路复用器的选择输入端与所述第一与门的输出端连接；

所述二选一多路复用器的输出端与所述第二与门的第一输入端连接，所述第二与门的第二输入端与所述第一数据同步器的输出端连接，所述第二与门的输出端与所述第一寄存器的输入端连接，所述第一寄存器的异步复位端与所述复位电路的输出端连接，所述第一寄存器的输出端与所述受控电路的使能输入端连接。

10.一种PCIe装置，其特征在于，包括PCIe控制器及如权利要求1-9任一项所述的控制电路，所述控制电路的输出端与所述PCIe控制器的使能输入端连接，所述控制电路的输入端与所述PCIe控制器的触发输出端连接；

所述PCIe控制器用于在自身的所述使能输入端处于使能状态时进行PCIe链路训练，在自身的所述使能输入端处于复位状态时禁止进行PCIe链路训练。