CN117651939A - 具有集成均衡器的通用串行总线（usb）主机数据开关 - Google Patents

具有集成均衡器的通用串行总线（usb）主机数据开关 Download PDF

Info

Publication number
CN117651939A
CN117651939A CN202280050474.XA CN202280050474A CN117651939A CN 117651939 A CN117651939 A CN 117651939A CN 202280050474 A CN202280050474 A CN 202280050474A CN 117651939 A CN117651939 A CN 117651939A
Authority
CN
China
Prior art keywords
usb
differential data
fet
coupled
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280050474.XA
Other languages
English (en)
Inventor
V·达纳塞卡兰
K·M·阿黛尔夫塔赫·阿利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN117651939A publication Critical patent/CN117651939A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/00032—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by data exchange

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

一个方面涉及一种装置，该装置包括：第一对开关设备，该第一对开关设备被配置为选择性地将应用处理器耦合到通用串行总线(USB)差分数据传输线；USB主机端口连接器，该USB主机端口连接器耦合到该USB差分数据传输线；第二对开关设备，该第二对开关设备被配置为选择性地将音频电路耦合到该USB差分数据传输线；和均衡器，该均衡器包括分别耦合到该USB差分数据传输线的差分端子。

Description

具有集成均衡器的通用串行总线(USB)主机数据开关
相关申请的交叉引用
本专利申请要求于2021年7月26日提交的未决美国非临时申请17/385,699号的优先权，该美国非临时申请被转让给本申请的受让人，并且据此以引用的方式如同在下文全面阐述那样且出于所有适用目的明确地并入本文中。
技术领域
本公开的各方面整体涉及数据传输电路，尤其涉及具有集成均衡器的通用串行总线(USB)主机数据开关。
背景技术
移动手持设备通常是诸如平板设备之类的小外形设备之一。由于此类设备的配置较小，因此经济地使用设备空间特别有意义。就这一点而言，可能期望将移动手持设备上(例如，到头戴式耳机或扬声器)的音频路径从3.5毫米(mm)插孔转换到通用串行总线(USB)版本C(USB-C)端口连接器，因为USB-C端口连接器更通用(例如，发射音频、交换USB数据、交换电池充电器数据等)。
由于通过USB-C提供音频的附加功能，与主机USB-C电路相关联的差分传输数据线DP/DN加载有许多组件，诸如将差分传输线DP/DN耦合到音频电路的开关设备、USB应用处理器(AP)、电池充电器电路、静电放电(ESD)设备、迹线、柔性连接器和其它电路。
发明内容
以下内容介绍了对一个或多个具体实施的简要概括，以便提供对这样的具体实施的基本的理解。该概括不是对全部预期具体实施的详尽概述，并且不旨在于标识全部具体实施的关键或重要元素，也不旨在于描绘任何或全部具体实施的范围。其唯一的目的是以简化的形式介绍一个或多个具体实施的一些概念，作为随后介绍的更详细的描述的序言。
本公开的一个方面涉及一种装置。该装置包括：第一对开关设备，该第一对开关设备被配置为选择性地将应用处理器耦合到通用串行总线(USB)差分数据传输线；第二对开关设备，该第二对开关设备被配置为选择性地将音频电路耦合到该USB差分数据传输线；和均衡器，该均衡器包括分别耦合到该USB差分数据传输线的差分端子。
本公开的另一个方面涉及一种方法。该方法包括：接收到通用串行总线(USB)差分数据传输线的USB差分数据信号；对该USB差分数据信号进行均衡处理；以及在应用处理器与USB主机设备之间路由所均衡的USB差分数据信号。
本公开的另一个方面涉及一种装置。该装置包括：用于接收到通用串行总线(USB)差分数据传输线的USB差分数据信号的部件；用于对该USB差分数据信号进行均衡处理的部件；和用于在应用处理器与USB主机连接器之间路由所均衡的USB差分数据信号的部件。
本公开的另一个方面涉及一种无线通信设备。该无线通信设备包括：至少一个天线；收发机，该收发机耦合到该至少一个天线；一个或多个信号处理核，该一个或多个信号处理核耦合到该收发机；和通用串行总线(USB)数据开关，该USB数据开关耦合到该一个或多个信号处理核。该USB数据开关包括：第一对开关设备，该第一对开关设备被配置为选择性地将应用处理器耦合到USB差分数据传输线；第二对开关设备，该第二对开关设备被配置为选择性地将音频电路耦合到该USB差分数据传输线；和均衡器，该均衡器包括分别耦合到该USB差分数据传输线的差分端子。
为了实现前述目的和相关目的，一个或多个具体实施包括下文中充分地描述以及在权利要求中具体指出的特征。以下说明和所附插图详细阐述了这一个或多个具体实施的某些解说性方面。但是，这些方面仅仅是指示了可采用各个具体实施的原理的各种方式中的若干种，并且说明书具体实施旨在涵盖所有此类方面及其等效方案。
附图说明
图1示出了根据本公开的一个方面的示例通用串行总线(USB)主机数据通信电路的示意图/框图。
图2A示出了根据本公开的另一个方面的示例通用串行总线(USB)数据传输系统的示意图。
图2B示出了根据本公开的另一个方面的与由图2B的USB数据传输系统进行的数据传输相关联的频率响应的曲线图。
图3示出了根据本公开的另一个方面的另一示例通用串行总线(USB)主机数据通信电路的示意图/框图。
图4A示出了根据本公开的另一个方面的示例均衡器的示意图。
图4B示出了根据本公开的另一个方面的与图2A和图3的不具有和具有均衡器的USB数据通信系统的数据信号相关联的频率响应的比较曲线图。
图5示出了根据本公开的另一个方面的另一示例均衡器的示意图。
图6示出了根据本公开的另一个方面的又一示例均衡器的示意图。
图7示出了根据本公开的另一个方面的在主机设备处对通用串行总线(USB)数据信号进行均衡处理的示例方法的流程图。
图8示出了根据本公开的另一个方面的示例无线通信设备的框图。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有配置。为了提供对各种概念的全面理解，具体实施方式包括特定细节。然而，对于本领域的技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，为了避免对这些概念造成模糊，公知的结构和组件是以框图形式示出的。
图1示出了根据本公开的一个方面的示例通用串行总线(USB)主机数据通信电路100的示意图/框图。USB主机数据通信电路100可集成到任何类型的主机电子设备中，诸如移动手持设备、平板设备、膝上型计算机、台式计算机、可穿戴设备(例如，智能手表、健康监测设备、人类活动监测设备等)、物联网(IoT)设备等。
USB主机数据通信电路100称为“主机”，因为它能够向客户端设备(例如，头戴式耳机、扬声器等)提供音频，并且能够与客户端设备(例如，USB客户端设备、电池充电器等)交换USB和电池充电器数据。USB版本C(USB-C)兼容电路用于举例说明本文所述的概念，但是应当理解，其它版本的USB或其它类型的数据传输协议也可采用本文所述的概念。
USB主机数据通信电路100包括USB-C数据开关110、USB应用处理器(AP)120、充电器电路130、过压保护(OVP)电路140和USB-C主机连接器(插头)150。USB-C开关110用作复用器/解复用器，以向USB差分传输线DP/DN分发不同类型的数据(例如，音频、USB、电池充电器)并由USB差分传输线DP/DN分发不同类型的数据。USB-C数据开关110可包括音频电路的至少一部分，诸如分别与相关联的板外电感器LL和LR串联耦合的一对立体声音频放大器112-L(左(L)声道)和112-R(右(R)声道)以及一对开关设备SWAL和SWAR。USB-C数据开关110还包括USB差分数据传输线DN/DP，该USB差分数据传输线分别耦合到该对开关设备SWAL和SWAR。
USB-C数据开关110还包括一对开关设备SWDP和SWDN，该对开关设备分别耦合到USB差分数据传输线DP/DN。在一个示例中，开关设备SWDP和SWDN可各自实现为单刀三掷(SPTT)开关，其中开关设备SWDP和SWDN的极点(标记为“p”)分别耦合到USB差分数据传输线DP/DN。开关设备SWDP和SWDN还可包括第一掷(标记为“1”)，该第一掷分别耦合到USB应用处理器120的差分数据端口DPAP/DNAP。开关设备SWDP和SWDN还可包括第二掷(标记为“2”)，该第二掷可以是浮动的，以将该开关设备配置为处于断开状态。附加地，开关设备SWDP和SWDN可包括第三掷(标记为“3”)，该第三掷分别耦合到充电器电路130的差分数据端口DPC和DNC。
或者，应当理解，单独的开关设备可将USB应用处理器120和充电器电路130的DPAP/DNAP以及DPC和DNC数据端口分别电耦合到USB差分数据传输线DP/DN。USB-C数据开关110还可包括控制电路114，该控制电路被配置为基于模式信号来控制开关设备SWAL、SWAR、SWDP和SWDN的状态，如本文进一步更详细地描述的。USB-C数据开关110的USB差分数据传输线DP/DN耦合到(板外)过压保护(OVP)电路140，该OVP电路继而差分耦合到USB-C主机连接器(插头)150的电触点。
在操作中，如果模式信号指示USB数据通信模式，则控制电路114将开关设备SWDP和SWDN配置为将第一掷“1”电耦合到极点“p”，并将开关设备SWAL和SWAR配置为处于断开状态。在该配置中，可在USB应用处理器120的差分数据端口DPAP/DPAN与USB差分传输线DP/DN之间发送USB差分数据信号，用于与连接到USB-C主机连接器150的客户端设备通信。另外，在该配置中，充电器电路130与USB差分数据传输线DP/DN电隔离。类似地，处于断开状态的开关设备SWAL和SWAR将音频电路与USB差分数据传输线DP/DN电隔离。
如果模式信号指示音频传输模式，则控制电路114将开关设备SWDP和SWDN配置为将第二掷“2”电耦合到极点“p”，并将开关设备SWAL和SWAR配置为处于闭合状态。在该配置中，由立体声音频放大器112-R和112-L产生的立体声音频信号通过电感器LR和LL以及开关设备SWAL和SWAR施加到USB差分传输线DP/DN，用于传输到连接到USB-C主机连接器150的客户端设备。另外，在该配置中，USB应用处理器120和充电器电路130与USB差分数据传输线DP/DN电隔离。
如果模式信号指示充电器数据通信模式，则控制电路114将开关设备SWDP和SWDN配置为将第三掷“3”电耦合到极点“p”，并将开关设备SWAL和SWAR配置为处于断开状态。在该配置中，可在充电器电路130与USB差分传输线DP/DN之间发送电池充电器数据，用于与连接到USB-C主机连接器150的客户端设备通信。另外，在该配置中，USB应用处理器120和音频电路(放大器112-L/R和电感器LL/LR)与USB差分数据传输线DP/DN电隔离。
由于音频和充电器数据的通信，除USB差分数据信号之外，还存在耦合到USB差分数据传输线DP/DN的大量组件。例如，音频开关设备SWAL和SWAR耦合到USB差分数据传输线DN/DP，这会因传输线DN/DP的尺寸相对较大而向该传输线引入显著的寄生电容以提供音频信号线性。附加地，包括耦合到开关设备SWDP和SWDN的静电放电(ESD)设备(未示出)的那些开关设备SWDP和SWDN也向传输线DP/DN提供显著的寄生电容。另外，存在柔性连接器和迹线，该柔性连接器和迹线在USB-C数据开关110与USB-C主机连接器150之间路由信号，这会进一步向传输线DP/DN增加显著的寄生电容。
图2A示出了根据本公开的另一个方面的示例通用串行总线(USB)数据传输系统200的示意图。USB数据传输系统200可表示简化模型，该简化模型用于将USB差分数据从主机设备的USB应用处理器传输到连接到USB-C主机端口连接器的客户端设备。
具体地，USB数据传输系统200包括USB差分数据信号驱动器210、表示如上所述的寄生电容的USB-C数据开关电路220、USB-C主机连接器(插头)230和连接到USB-C主机连接器230的客户端设备240。
USB差分数据信号驱动器210包括串联耦合在上部电压轨VDD与下部电压轨(例如，地)之间的电流源212、第一场效应晶体管(FET)M1(例如，p沟道金属氧化物半导体(PMOS)FET)和驱动器负载电阻器RDP。USB差分数据信号驱动器210还包括与电流源212串联耦合的第二FET M2(例如，PMOS FET)和在上部电压轨VDD与下部电压轨(例如，地)之间的第二驱动器负载电阻器RDN。第一FET M1和第二FET M2被配置为接收输入USB差分数据信号VINN/VINP，该输入USB差分数据信号可在USB应用处理器内部产生。USB差分数据信号驱动器210被配置为分别在第一FET M1和第二FET M2的漏极处产生输出USB差分数据信号VOUP/VOUN。第一FETM1和第二FET M2的漏极可充当USB应用处理器的差分数据端口。
FET M1和FET M2的漏极(例如，USB差分数据信号驱动器的差分输出端)耦合到USB主机电路的USB差分传输线DP/DN。USB-C数据开关电路220(表示耦合到USB差分传输线DP/DN的组件的寄生电容)包括并联寄生电容器CPARP和CPARN，该并联寄生电容器分别耦合在USB差分传输线DP/DN与下部电压轨(例如，地)之间。USB差分传输线DP/DN电耦合到USB-C主机连接器(插头)230的DP/DN触点。如所讨论的，连接到USB-C主机连接器(插头)230的客户端设备240电耦合到USB-C主机连接器(插头)230的DP/DN触点，如客户端负载电阻器RLP和RLN所表示的，该客户端负载电阻器分别耦合在DP/DN触点与下部电压轨(例如，地)之间。
图2B示出了根据本公开的另一个方面的插入损耗S21(以分贝(dB)为单位)相对于与USB数据传输系统200的数据传输相关联的频率的曲线图。水平轴线表示从该曲线图的左端的10兆赫兹(MHz)延伸到该曲线图的右端的二(2)千兆赫兹(GHz)的频率。垂直轴线表示从该曲线图的顶端的0dB到该曲线图的底端的-6dB的插入损耗。
如该曲线图所示，低于100MHz的插入损耗S21相对较低，例如约为1.2dB或更小。然而，高于100MHz的插入损耗S21显著增加，例如在720MHz时约为4.1dB。高于100MHz的插入损耗S21的增加通常是由寄生电容引起的，该寄生电容是由于耦合到USB差分传输线DP/DN的许多组件而产生的，如USB-C数据开关电路220的并联电容器CPARP和CPARN所表示的。插入损耗S21随频率增加会阻碍可在USB主机设备驱动器210与客户端设备240之间传输数据的速率。因此，需要减小较高频率(例如，高于100MHz)下的插入损耗S21，使得可实现较高数据速率。
插入损耗S21或客户端设备240两端的电压Vout的一阶估计可由以下等式表示：
Vout ＝ Idrv*(1/(2Gterm+sCpar)) 等式1
其中，Idrv是电流源212产生的电流，Gterm是驱动器负载电阻器RDP和RDN的平均电导，并且sCpar是与寄生电容或电容器CPARP和CPARN的平均电容相关联的电纳。当参数“s”随频率增加时，客户端设备240两端的输出电压Vout减小，这也是插入损耗S21的量度。
图3示出了根据本公开的另一个方面的另一示例通用串行总线(USB)主机数据通信电路300的示意图/框图。USB主机数据通信电路300与先前详细讨论的USB主机数据通信电路100基本相同，但是包括均衡器，以减小较高频率(例如，高于100MHz)下的插入损耗S21，并且可选地减小较低频率(例如，低于100MHz)下的插入损耗。本质上，如前所述，该均衡器对USB差分传输线DP/DN施加负电容，以便基本上抵消与耦合到传输线DP/DN的许多组件相关联的寄生电容。可选地，该均衡器可对USB差分传输线DP/DN施加负电导，以减小等式1的分母中的电导。
如上所述，USB主机数据通信电路300可包括与先前所述的USB主机数据通信电路100相同的组件。在USB主机数据通信电路300中，相同的组件或元件用相同的参考标记和相同的参考标号来标识，但是最高有效位是“3”而不是“2”。先前已经参考USB主机数据通信电路100的描述详细描述了相同的组件或元件。
此外，USB-C数据开关310还包括集成均衡器316，该集成均衡器耦合到USB差分数据传输线DP/DN。如所讨论的，均衡器316被配置为减小较高频率(例如，高于100MHz)下的插入损耗S21，并且可选地减小较低频率(例如，低于100MHz)下的插入损耗S21。就这一点而言，如前所述，均衡器316被配置为对USB差分传输线DP/DN施加负电容，以便基本上抵消或减小与耦合到传输线DP/DN的组件相关联的寄生电容Cpar。可选地，均衡器316可被配置为对差分传输线DP/DN施加负电导，以减小由于驱动器负载电阻器RDP/RDN引起的电导Gterm。均衡器316可被视为耦合在USB差分数据传输线DP/DN与DC和/或AC地之间的并联均衡器。
图4A示出了根据本公开的另一个方面的示例均衡器400的示意图。均衡器400可以是USB-C数据开关310的均衡器316的示例性详细具体实施。
具体地，均衡器400包括第一电流源410-N，该第一电流源与第一FET M3(例如，PMOS FET)串联耦合在上部电压轨VDD与USB差分数据传输线DP/DN中的负传输线(DN)之间。上部电压轨VDD可充当AC地。均衡器400还包括第二电流源410-P，该第二电流源与第二FETM4(例如，PMOS FET)串联耦合在上部电压轨VDD与USB差分数据传输线DP/DN中的正传输线(DP)之间。第一FET M3包括耦合到USB差分数据传输线DP/DN中的正传输线(DP)的栅极。第二FET M4包括耦合到USB差分数据传输线DP/DN中的负传输线(DN)的栅极。
均衡器400还包括电容器Ceq，该电容器耦合在第一节点n1与第二节点n2之间，该第一节点位于第一电流源410-N与第一FET M3之间，该第二节点位于第二电流源410-P与第二FET M4之间。可选地，均衡器400可包括电阻器Req，该电阻器耦合在第一节点n1与第二节点n2之间。因此，可配置负电容，并且可选地配置负电导，包括均衡器400的频率响应(极点和零点)，电流源410-N和410-P可实现为可变电流源，电容器Ceq可实现为可变电容器，可选电阻器Req可实现为可变电阻器。
使用均衡器316或400(不包括可选电阻器Req)进行的插入损耗S21或客户端设备240两端的电压Vout的一阶估计可由以下等式表示：
Vout＝Idrv*(1/(2Gterm+sCpar-sCeq)) 等式2
其中，Ceq是电容器Ceq的电容。因此，通过适当地将电容Ceq配置为基本上等于寄生电容Cpar，可使表达式sCpar-sCeq基本上等于零(0)；由此，至少在期望的频率范围内，消除插入损耗S21或输出电压Vout的频率相依性。
使用均衡器316或400(包括可选电阻器Req)进行的插入损耗S21或客户端设备240两端的电压Vout的一阶估计可由以下等式表示：
Vout＝Idrv*(1/((2Gterm-Geq)+(sCpar-sCeq))) 等式3
其中，Geq是电阻器Req的电导。因此，通过适当地配置电阻Req，可使表达式2Gterm-Geq更小，以实现较低频率(例如，低于100MHz)下的特定插入损耗S21。
图4B示出了根据本公开的另一个方面的具有和不具有均衡器316或400的USB主机数据通信系统300的数据通信的频率响应的比较曲线图。该曲线图的垂直轴线表示USB数据信号驱动器与客户端设备之间的插入损耗S21，该客户端设备使用具有或不具有集成均衡器316或400的USB主机数据传输电路300。水平轴线表示从10MHz到10GHz的频率。实线表示在均衡器316或400未提供均衡的情况下的插入损耗S21。虚线表示在集成均衡器316或400提供较不积极均衡的情况下的插入损耗S21。点划线表示在集成均衡器316或400提供较积极均衡的情况下的插入损耗S21。
如该曲线图所示，在集成均衡器316或400未提供均衡的情况下，插入损耗S21在高于100MHz的情况下滚降。在集成均衡器316或400提供较不积极均衡的情况下，插入损耗S21在400MHz下一直相对平稳，然后在高于该频率的情况下开始滚降。在集成均衡器316或400提供较积极均衡的情况下，插入损耗S21在300MHz下相对平稳，然后在约450MHz下降至峰值，然后在高于该频率的情况下开始滚降。因此，由于使用集成均衡器316或400在高于100MHz的频率下显著减小了插入损耗S21，因此可实现USB主机设备与客户端设备之间的较高数据传输速率。
图5示出了根据本公开的另一个方面的另一示例均衡器500的示意图。均衡器500可以是USB-C数据开关310的均衡器316的另一示例性详细具体实施。在均衡器400中，FETM3和FET M4向USB差分数据传输线DP/DN提供直流(DC)和交流(AC)。因此，均衡器400可影响与USB差分数据传输线DP/DN相关联的共模电压。如本文中进一步讨论的，均衡器500不影响与USB差分数据传输线DP/DN相关联的共模电压。
更具体地，均衡器500包括串联耦合在上部电压轨VDD1与下部电压轨(例如，地)之间的第一电阻器RN、第一FET M5(例如，NMOS FET)和电流源510。上部电压轨VDD1可充当AC地。均衡器500还包括第二电阻器RP和第二FET M6(例如，NMOS FET)。
附加地，均衡器500包括第一电容器Ceqp，该第一电容器耦合在第一节点n1与USB差分数据传输线DP/DN中的正传输线(DP)之间，该第一节点位于第一电阻器RN与第一FETM5之间。均衡器500还包括第二电容器Ceqn，该第二电容器耦合在第二节点n2与USB差分数据传输线DP/DN中的负传输线(DN)之间，该第二节点位于第二电阻器RP与第二FET M6之间。
均衡器500还包括第三电容器CINN，该第三电容器耦合在USB差分数据传输线DP/DN中的负传输线(DN)与第一FET M5的栅极之间。此外，均衡器500包括第四电容器CINP，该第四电容器耦合在USB差分数据传输线DP/DN中的正传输线(DP)与第二FET M6的栅极之间。
均衡器500还包括栅极偏置电压源520，该栅极偏置电压源被配置为产生栅极偏置电压Vbias。附加地，均衡器500包括第三电阻器RINN，该第三电阻器耦合在栅极偏置电压源520与第一FET M5的栅极之间。类似地，均衡器500包括第四电阻器RINP，该第四电阻器耦合在栅极偏置电压源520与第二FET M6的栅极之间。
在操作中，当USB数据传输线DP/DN转变到逻辑高/低时，DN线上的逻辑低信号AC耦合到FET M5的栅极，从而关断FET M5。因此，在上部电压轨VDD1与USB差分数据传输线DP/DN中的正传输线(DP)之间经由电阻器RN和电容器Ceqp存在高频电流路径。因此，由于高频下相对较高的插入损耗S21而导致的正传输(DP)上的低电压通过高频电流来提升，该高频电流流向USB差分数据传输线DP/DN中的正传输线(DP)。
类似地，当USB数据传输线DP/DN转变到逻辑低/高时，DP线上的逻辑低信号AC耦合到FET M6的栅极，从而关断FET M6。因此，在上部电压轨VDD1与USB差分数据传输线DP/DN中的负传输线(DN)之间经由电阻器RP和电容器Ceqn存在高频电流路径。因此，由于高频下相对较高的插入损耗S21而导致的负传输(DN)上的低电压通过高频电流来提升，该高频电流流向USB差分数据传输线DP/DN中的负传输线(DN)。
由于均衡器500AC(非DC)耦合到USB差分数据传输线DP/DN，因此均衡器500不影响与USB差分数据传输线DP/DN相关联的共模电压。电容器Ceqp和Ceqn可实现为可变电容器，并且电流源510也可实现为可变电流源。这允许设置均衡器500的负电容和频率响应(极点和零点)，以实现期望的高频插入损耗S21补偿。
图6示出了根据本公开的另一个方面的又一示例均衡器600的示意图。均衡器600包括先前讨论的均衡器500，但是还包括负电容均衡器610，以增加均衡器500的带宽。也就是说，由于均衡器500中的内部寄生电容，均衡器500提供的插入损耗S21补偿可能是带宽受限的。因此，负电容均衡器610向均衡器500提供负电容，以便基本上抵消或减小均衡器500的内部寄生电容。由于上面已经详细讨论了均衡器500，因此下面重点描述负电容均衡器610。
具体地，负电容均衡器610包括第二电流源620-N，该第二电流源与第三FET M7(例如，PMOS FET)串联耦合在上部电压轨VDD2与均衡器500的第一节点n1之间。上部电压轨VDD2与上部电压轨VDD1可能是相同的，也可能是不同的。上部电压轨VDD2可充当AC地。负电容均衡器610还包括第三电流源620-P，该第三电流源与第四FET M8(例如，PMOS FET)串联耦合在上部电压轨VDD2与均衡器500的第二节点n2之间。第三FET M7包括第三栅极，该第三栅极耦合到均衡器500的第二节点n2。第四FET M7包括第四栅极，该第四栅极耦合到均衡器500的第一节点n1。负电容均衡器610还包括电容器Ceq2，该电容器耦合在第三节点n3与第四节点n4之间，该第三节点位于电流源620-N与第三FET M7之间，该第四节点位于电流源620-P与第四FET M8之间。
在操作中，当USB数据传输线DP/DN转变到逻辑高/低时，DN线上的逻辑低信号AC耦合到FET M7的栅极，从而接通FET M7。因此，在电流源620-P与USB差分数据传输线DP/DN中的正传输线(DP)之间经由电容器Ceq2和FET M7存在高频电流路径。因此，由于高频下相对较高的插入损耗S21而导致的正传输线(DP)上的低电压通过高频电流来提升，该高频电流流向USB差分数据传输线DP/DN中的正传输线(DP)。
类似地，当USB数据传输线DP/DN转变到逻辑低/高时，DP线上的逻辑低信号AC耦合到FET M8的栅极，从而接通FET M8。因此，在电流源620-N与USB差分数据传输线DP/DN中的负传输线(DN)之间经由电容器Ceq2和FET M8存在高频电流路径。因此，由于高频下相对较高的插入损耗S21而导致的负传输(DN)上的低电压通过频率电流来提升，该频率电流流向USB差分数据传输线DP/DN中的负传输线(DN)。电容器Ceq2可实现为可变电容器，并且电流源620-N和620-P也可实现为可变电流源。这允许负电容均衡器610的负电容和频率响应(极点和零点)根据需要加宽均衡器500的带宽。
图7示出了根据本公开的另一个方面的在主机设备与客户端设备之间发送通用串行总线(USB)数据的示例方法700的流程图。方法700包括接收到通用串行总线(USB)差分数据传输线的USB差分数据信号(框710)。用于接收到通用串行总线(USB)差分数据传输线的USB差分数据信号的部件的示例包括开关设备SWDP和SWDN中的任一个，或者到OVP电路140和/或USB主机连接器150的连接。
方法700还包括对该USB差分数据信号进行均衡处理(框720)。用于对该USB差分数据信号进行均衡处理的部件的示例包括本文所述的均衡器中的任一个。附加地，方法700包括在应用处理器与USB主机连接器之间路由所均衡的USB差分数据信号(框730)。用于在应用处理器与USB主机连接器之间路由所均衡的USB差分数据信号的部件的示例包括如本文所述的USB差分数据传输线。
图8示出了根据本公开的另一个方面的示例无线通信设备800的框图。无线通信设备800可实现为任何类型的无线通信设备，诸如移动手持设备、平板设备、膝上型计算机、台式计算机、可穿戴设备(例如，智能手表、健康监测设备、人类活动监测设备等)、物联网(IoT)设备等。
无线通信设备800包括集成电路(IC)810，该IC可实现为片上系统(SOC)。SOC 810可包括一个或多个信号处理核815，该一个或多个信号处理核耦合到音频编解码器820和USB应用处理器825。一个或多个信号处理核815可被配置为产生和/或处理基带(BB)信号。音频编解码器820可被配置为基于从一个或多个信号处理核815接收的音频数据，来产生立体声模拟音频信号AUD-L和AUD-R。USB应用处理器825被配置为基于从一个或多个信号处理核815接收的数据来产生USB差分数据信号VOUN/VOUP，和/或处理从连接到USB-C主机连接器(插头)850的客户端设备接收的USB差分数据信号VOUN/VOUP。
无线通信设备800还包括具有集成均衡器的USB数据开关840，该USB数据开关可按照USB-C数据开关310来实现，该USB-C数据开关包括集成均衡器316、400、500和600中的任一个。具有集成均衡器的USB-C数据开关840差分耦合到USB应用处理器825，以从该USB应用处理器接收和/或向其提供USB差分数据信号VOUN/VOUP。具有集成均衡器的USB-C主机数据开关840耦合到音频编解码器820，以接收立体声模拟音频信号AUD-L和AUD-R。USB主机传输电路840可耦合到充电器电路835，以从该充电器电路接收和/或向其提供充电器数据。具有集成均衡器的USB-C数据开关840包括USB差分传输线DP/DN的至少一部分，该至少一部分耦合到过压保护(OVP)电路845和USB-C主机连接器(插头)850的电触点。
客户端设备可插入到USB-C主机连接器(插头)850中。如果模式信号指示USB数据通信，则具有集成均衡器的USB-C数据开关840可将该集成均衡器进行均衡处理的USB差分数据信号VOUN/VOUP路由到该客户端设备或USB应用处理器825。如果模式信号指示立体声音频传输，则具有集成均衡器的USB-C数据开关840可通过USB差分数据传输线DN/DP、OVP电路845和USB-C主机连接器850，将立体声模拟音频信号AUD-L和AUD-P路由到该客户端设备。此外，如果模式信号指示充电器数据通信，则USB主机传输电路840可将充电器数据信号路由到该客户端设备或充电器电路835。
对于无线传输，无线通信设备800包括收发机860，该收发机耦合到一个或多个信号处理核815，以向一个或多个信号处理核815提供和/或从其接收基带(BB)信号。无线通信设备800还包括至少一个天线865(例如，天线阵列)，以向收发机860提供和/或从其接收射频(RF)信号。根据发射应用，收发机860被配置为处理发射BB信号以产生发射RF信号，用于通过至少一个天线865无线传输到远程设备。根据接收应用，收发机860被配置为处理从至少一个天线865接收的RF信号以产生所接收的BB信号，用于由一个或多个信号处理核815进行信号处理。
以下提供了本公开的各方面的概览：
方面1：一种装置，所述装置包括：第一对开关设备，所述第一对开关设备被配置为选择性地将应用处理器耦合到通用串行总线(USB)差分数据传输线；第二对开关设备，所述第二对开关设备被配置为选择性地将音频电路耦合到所述USB差分数据传输线；和均衡器，所述均衡器包括分别耦合到所述USB差分数据传输线的差分端子。
方面2：根据方面1所述的装置，其中，所述均衡器包括：第一电流源；第一场效应晶体管(FET)，所述第一FET与所述第一电流源串联耦合在第一电压轨与所述USB差分数据传输线中的负传输线之间，其中所述第一FET包括第一栅极，所述第一栅极耦合到所述USB差分数据传输线中的正传输线；第二电流源；第二FET，所述第二FET与所述第二电流源串联耦合在所述第一电压轨与所述USB差分数据传输线中的所述正传输线之间，其中所述第二FET包括第二栅极，所述第二栅极耦合到所述USB差分数据传输线中的所述负传输线；和电容器，所述电容器耦合在第一节点与第二节点之间，所述第一节点位于所述第一电流源与所述第一FET之间，所述第二节点位于所述第二电流源与所述第二FET之间。
方面3：根据方面2所述的装置，其中，所述电容器包括可变电容器。
方面4：根据方面2或3所述的装置，其中，所述均衡器还包括电阻器，所述电阻器耦合在所述第一节点与所述第二节点之间。
方面5：根据方面4所述的装置，其中，所述电阻器包括可变电阻器。
方面6：根据方面1至5中任一项所述的装置，其中，所述第一电流源和所述第二电流源分别包括第一可变电流源和第二可变电流源。
方面7：根据方面1至6中任一项所述的装置，其中，所述第一FET和所述第二FET分别包括p沟道金属氧化物半导体(PMOS)FET。
方面8：根据方面1所述的装置，其中，所述均衡器包括：第一电阻器；第一场效应晶体管(FET)；第一电流源，所述第一电流源与所述第一电阻器和所述第一FET串联耦合在第一电压轨与第二电压轨之间；第二电阻器；第二FET，所述第二FET与所述第二电阻器和所述第一电流源串联耦合在所述第一电压轨与所述第二电压轨之间；第一电容器，所述第一电容器耦合在第一节点与所述USB差分数据传输线中的正传输线之间，所述第一节点位于所述第一电阻器与所述第一FET之间；和第二电容器，所述第二电容器耦合在第二节点与所述USB差分数据传输线中的负传输线之间，所述第二节点位于所述第二电阻器与所述第二FET之间。
方面9：根据方面8所述的装置，其中，所述均衡器还包括：第三电容器，所述第三电容器耦合在所述USB差分数据传输线中的所述负传输线与所述第一FET的第一栅极之间；和第四电容器，所述第四电容器耦合在所述USB差分数据传输线中的所述正传输线与所述第二FET的第二栅极之间。
方面10：根据方面8或9所述的装置，其中，所述均衡器还包括：栅极偏置电压源；第三电阻器，所述第三电阻器耦合在所述栅极偏置电压源与所述第一FET的第一栅极之间；和第四电阻器，所述第四电阻器耦合在所述栅极偏置电压源与所述第二FET的第二栅极之间。
方面11：根据方面8至10中任一项所述的装置，其中，所述第一电容器和所述第二电容器分别包括第一可变电容器和第二可变电容器。
方面12：根据方面8至11中任一项所述的装置，其中，所述第一电流源包括可变电流源。
方面13：根据方面8至12中任一项所述的装置，其中，所述第一FET和所述第二FET分别包括n沟道金属氧化物半导体(NMOS)FET。
方面14：根据方面8所述的装置，其中，所述均衡器还包括：第二电流源；第三FET，所述第三FET与所述第二电流源串联耦合在所述第一电压轨与所述第一节点之间，其中所述第三FET包括第三栅极，所述第三栅极耦合到所述第二节点；第三电流源；第四FET，所述第四FET与所述第三电流源串联耦合在所述第一电压轨与所述第二节点之间，其中所述第四FET包括第四栅极，所述第四栅极耦合到所述第一节点；和第三电容器，所述第三电容器耦合在第三节点与第四节点之间，所述第三节点位于所述第二电流源与所述第三FET之间，所述第四节点位于所述第三电流源与所述第四FET之间。
方面15：根据方面14所述的装置，其中，所述第三电容器包括可变电容器。
方面16：根据方面14或15所述的装置，其中，所述第二电流源和所述第三电流源分别包括可变电流源。
方面17：根据方面1至16中任一项所述的装置，所述装置还包括开关设备，所述开关设备分别耦合在所述应用处理器的差分数据输出端与所述USB差分数据传输线之间。
方面18：根据方面1至17中任一项所述的装置，其中，所述音频电路包括立体声放大器。
方面19：根据方面1至18中任一项所述的装置，所述装置还包括：电池充电器电路，所述电池充电器电路包括数据端口；和第三对开关设备，所述第三对开关设备分别耦合在所述电池充电器电路的所述数据端口与所述USB差分数据传输线之间。
方面20：根据方面1至19中任一项所述的装置，所述装置还包括过压保护(OVP)电路，所述OVP电路耦合到所述USB差分数据传输线。
方面21：一种方法，所述方法包括：接收到通用串行总线(USB)差分数据传输线的USB差分数据信号；对所述USB差分数据信号进行均衡处理；以及在应用处理器与USB主机连接器之间路由所均衡的USB差分数据信号。
方面22：根据方面21所述的方法，其中，对所述USB差分数据信号进行均衡处理包括：对所述USB差分传输线施加负电容。
方面23：根据方面21或22所述的方法，其中，对所述USB差分数据信号进行均衡处理包括：对所述USB差分传输线施加负电阻。
方面24：根据方面21至23中任一项所述的方法，所述方法还包括：分别向所述USB差分传输线提供立体声音频信号。
方面25：一种装置，所述装置包括：用于接收到通用串行总线(USB)差分数据传输线的USB差分数据信号的部件；用于对所述USB差分数据信号进行均衡处理的部件；和用于在应用处理器与USB主机连接器之间路由所均衡的USB差分数据信号的部件。
方面26：根据方面25所述的装置，其中，用于对所述USB差分数据信号进行均衡处理的所述部件包括用于对所述USB差分传输线施加负电容的部件。
方面27：根据方面25或26所述的装置，其中，用于对所述USB差分数据信号进行均衡处理的所述部件包括用于对所述USB差分传输线施加负电阻的部件。
方面28：根据方面25至27中任一项所述的装置，所述装置还包括用于分别向所述USB差分传输线提供立体声音频信号的部件。
方面29：一种无线通信设备，所述无线通信设备包括：至少一个天线；收发机，所述收发机耦合到所述至少一个天线；一个或多个信号处理核，所述一个或多个信号处理核耦合到所述收发机；通用串行总线(USB)主机数据传输电路，所述USB主机数据传输电路耦合到所述一个或多个信号处理核，其中所述USB主机数据传输电路包括：USB差分数据传输线；USB主机连接器，所述USB主机连接器耦合到所述USB差分数据传输线；应用处理器，所述应用处理器包括差分数据输出端，所述差分数据输出端分别选择性地耦合到所述USB差分数据传输线；和均衡器，所述均衡器包括分别耦合到所述USB差分数据传输线的差分端子。
方面30：根据方面29所述的无线通信设备，所述无线通信设备还包括音频电路，所述音频电路包括立体声输出端，所述立体声输出端分别选择性地耦合到所述USB差分数据传输线。
提供本公开的先前描述以使本领域的任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员来说将是显而易见的，并且本文定义的一般原理可以应用于其他变型而不背离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (30)

1.一种装置，所述装置包括：
第一对开关设备，所述第一对开关设备被配置为选择性地将应用处理器耦合到通用串行总线(USB)差分数据传输线；
第二对开关设备，所述第二对开关设备被配置为选择性地将音频电路耦合到所述USB差分数据传输线；和
均衡器，所述均衡器包括分别耦合到所述USB差分数据传输线的差分端子。
2.根据权利要求1所述的装置，其中，所述均衡器包括：
第一电流源；
第一场效应晶体管(FET)，所述第一场效应晶体管(FET)与所述第一电流源串联耦合在第一电压轨与所述USB差分数据传输线中的负传输线之间，其中所述第一FET包括第一栅极，所述第一栅极耦合到所述USB差分数据传输线中的正传输线；
第二电流源；
第二FET，所述第二FET与所述第二电流源串联耦合在所述第一电压轨与所述USB差分数据传输线中的所述正传输线之间，其中所述第二FET包括第二栅极，所述第二栅极耦合到所述USB差分数据传输线中的所述负传输线；和
电容器，所述电容器耦合在第一节点与第二节点之间，所述第一节点位于所述第一电流源与所述第一FET之间，所述第二节点位于所述第二电流源与所述第二FET之间。
3.根据权利要求2所述的装置，其中，所述电容器包括可变电容器。
4.根据权利要求2所述的装置，其中，所述均衡器还包括电阻器，所述电阻器耦合在所述第一节点与所述第二节点之间。
5.根据权利要求4所述的装置，其中，所述电阻器包括可变电阻器。
6.根据权利要求1所述的装置，其中，所述第一电流源和所述第二电流源分别包括第一可变电流源和第二可变电流源。
7.根据权利要求1所述的装置，其中，所述第一FET和所述第二FET分别包括p沟道金属氧化物半导体(PMOS)FET。
8.根据权利要求1所述的装置，其中，所述均衡器包括：
第一电阻器；
第一场效应晶体管(FET)；
第一电流源，所述第一电流源与所述第一电阻器和所述第一FET串联耦合在第一电压轨与第二电压轨之间；
第二电阻器；
第二FET，所述第二FET与所述第二电阻器和所述第一电流源串联耦合在所述第一电压轨与所述第二电压轨之间；
第一电容器，所述第一电容器耦合在第一节点与所述USB差分数据传输线中的正传输线之间，所述第一节点位于所述第一电阻器与所述第一FET之间；和
第二电容器，所述第二电容器耦合在第二节点与所述USB差分数据传输线中的负传输线之间，所述第二节点位于所述第二电阻器与所述第二FET之间。
9.根据权利要求8所述的装置，其中，所述均衡器还包括：
第三电容器，所述第三电容器耦合在所述USB差分数据传输线中的所述负传输线与所述第一FET的第一栅极之间；和
第四电容器，所述第四电容器耦合在所述USB差分数据传输线中的所述正传输线与所述第二FET的第二栅极之间。
10.根据权利要求8所述的装置，其中，所述均衡器还包括：
栅极偏置电压源；
第三电阻器，所述第三电阻器耦合在所述栅极偏置电压源与所述第一FET的第一栅极之间；和
第四电阻器，所述第四电阻器耦合在所述栅极偏置电压源与所述第二FET的第二栅极之间。
11.根据权利要求8所述的装置，其中，所述第一电容器和所述第二电容器分别包括第一可变电容器和第二可变电容器。
12.根据权利要求8所述的装置，其中，所述第一电流源包括可变电流源。
13.根据权利要求8所述的装置，其中，所述第一FET和所述第二FET分别包括n沟道金属氧化物半导体(NMOS)FET。
14.根据权利要求8所述的装置，其中，所述均衡器还包括：
第二电流源；
第三FET，所述第三FET与所述第二电流源串联耦合在所述第一电压轨或第三电压轨与所述第一节点之间，其中所述第三FET包括第三栅极，所述第三栅极耦合到所述第二节点；
第三电流源；
第四FET，所述第四FET与所述第三电流源串联耦合在所述第一电压轨或所述第三电压轨与所述第二节点之间，其中所述第四FET包括第四栅极，所述第四栅极耦合到所述第一节点；和
第三电容器，所述第三电容器耦合在第三节点与第四节点之间，所述第三节点位于所述第二电流源与所述第三FET之间，所述第四节点位于所述第三电流源与所述第四FET之间。
15.根据权利要求14所述的装置，其中，所述第三电容器包括可变电容器。
16.根据权利要求14所述的装置，其中，所述第二电流源和所述第三电流源分别包括可变电流源。
17.根据权利要求1所述的装置，所述装置还包括开关设备，所述开关设备分别耦合在所述应用处理器的差分数据输出端与所述USB差分数据传输线之间。
18.根据权利要求1所述的装置，其中，所述音频电路包括立体声放大器。
19.根据权利要求1所述的装置，所述装置还包括：
电池充电器电路，所述电池充电器电路包括数据端口；和
第三对开关设备，所述第三对开关设备分别耦合在所述电池充电器电路的所述数据端口与所述USB差分数据传输线之间。
20.根据权利要求1所述的装置，所述装置还包括过压保护(OVP)电路，所述过压保护(OVP)电路耦合到所述USB差分数据传输线。
21.一种方法，所述方法包括：
接收到通用串行总线(USB)差分数据传输线的USB差分数据信号；
对所述USB差分数据信号进行均衡处理；以及
在应用处理器与USB主机连接器之间路由所均衡的USB差分数据信号。
22.根据权利要求21所述的方法，其中，对所述USB差分数据信号进行均衡处理包括：对所述USB差分传输线施加负电容。
23.根据权利要求21所述的方法，其中，对所述USB差分数据信号进行均衡处理包括：对所述USB差分传输线施加负电阻。
24.根据权利要求21所述的方法，所述方法还包括：分别向所述USB差分传输线提供立体声音频信号。
25.一种装置，所述装置包括：
用于接收到通用串行总线(USB)差分数据传输线的USB差分数据信号的部件；
用于对所述USB差分数据信号进行均衡处理的部件；和
用于在应用处理器与USB主机连接器之间路由所均衡的USB差分数据信号的部件。
26.根据权利要求25所述的装置，其中，用于对所述USB差分数据信号进行均衡处理的所述部件包括用于对所述USB差分传输线施加负电容的部件。
27.根据权利要求25所述的装置，其中，用于对所述USB差分数据信号进行均衡处理的所述部件包括用于对所述USB差分传输线施加负电阻的部件。
28.根据权利要求25所述的装置，所述装置还包括用于分别向所述USB差分传输线提供立体声音频信号的部件。
29.一种无线通信设备，所述无线通信设备包括：
至少一个天线；
收发机，所述收发机耦合到所述至少一个天线；
一个或多个信号处理核，所述一个或多个信号处理核耦合到所述收发机；
通用串行总线(USB)数据开关，所述通用串行总线(USB)数据开关耦合到所述一个或多个信号处理核，其中所述USB数据开关包括：
第一对开关设备，所述第一对开关设备被配置为选择性地将应用处理器耦合到USB差分数据传输线；
第二对开关设备，所述第二对开关设备被配置为选择性地将音频电路耦合到所述USB差分数据传输线；和
均衡器，所述均衡器包括分别耦合到所述USB差分数据传输线的差分端子。
30.根据权利要求29所述的无线通信设备，所述无线通信设备还包括第三对开关设备，所述第三对开关设备被配置为选择性地将电池充电器电路分别耦合到所述USB差分数据传输线。
CN202280050474.XA 2021-07-26 2022-07-12 具有集成均衡器的通用串行总线（usb）主机数据开关 Pending CN117651939A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/385,699 US11689201B2 (en) 2021-07-26 2021-07-26 Universal serial bus (USB) host data switch with integrated equalizer
US17/385,699 2021-07-26
PCT/US2022/036845 WO2023009307A1 (en) 2021-07-26 2022-07-12 Universal serial bus (usb) host data switch with integrated equalizer

Publications (1)

Publication Number Publication Date
CN117651939A true CN117651939A (zh) 2024-03-05

Family

ID=82850151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280050474.XA Pending CN117651939A (zh) 2021-07-26 2022-07-12 具有集成均衡器的通用串行总线（usb）主机数据开关

Country Status (5)

Country Link
US (2) US11689201B2 (zh)
EP (1) EP4377807A1 (zh)
CN (1) CN117651939A (zh)
TW (1) TW202324128A (zh)
WO (1) WO2023009307A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240056075A1 (en) * 2022-08-10 2024-02-15 Parade Technologies, Ltd. Continuous Time Linear Equalizers (CTLEs) of Data Interfaces

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227714A (en) 1991-10-07 1993-07-13 Brooktree Corporation Voltage regulator
US6002299A (en) 1997-06-10 1999-12-14 Cirrus Logic, Inc. High-order multipath operational amplifier with dynamic offset reduction, controlled saturation current limiting, and current feedback for enhanced conditional stability
US7368981B2 (en) 2000-12-22 2008-05-06 Niigata Seimitsu Co., Ltd. Limit circuit
JP2003283271A (ja) 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
US6937054B2 (en) 2003-05-30 2005-08-30 International Business Machines Corporation Programmable peaking receiver and method
JP2007508754A (ja) 2003-10-17 2007-04-05 ツエントルム・ミクロエレクトロニク・ドレスデン・アクチエンゲゼルシャフト 光学的受信パルス列を電気的出力パルス列に変換する方法および装置
US7183832B1 (en) 2004-08-30 2007-02-27 Marvell International, Ltd Level shifter with boost and attenuation programming
US7560957B2 (en) 2005-07-12 2009-07-14 Agere Systems Inc. High-speed CML circuit design
KR100693821B1 (ko) 2005-10-31 2007-03-12 삼성전자주식회사 차동 증폭기 및 이를 위한 액티브 로드
US7697601B2 (en) 2005-11-07 2010-04-13 Intel Corporation Equalizers and offset control
US7482853B2 (en) 2005-12-14 2009-01-27 Intersil Americas Inc. Method and apparatus for switching audio and data signals through a single terminal
US8200179B1 (en) 2008-10-07 2012-06-12 Lattice Semiconductor Corporation Combined variable gain amplifier and analog equalizer circuit
US8583836B2 (en) * 2010-02-03 2013-11-12 Stmicroelectronics, Inc. Packet-based digital display interface signal mapping to bi-directional serial interface signals
JP2012049868A (ja) 2010-08-27 2012-03-08 On Semiconductor Trading Ltd スイッチ回路
US8618787B1 (en) 2010-12-16 2013-12-31 Xilinx, Inc. Current mirror and high-compliance single-stage amplifier
US20120188031A1 (en) * 2011-01-25 2012-07-26 Sigmamix Semiconductor, Inc. Programmable high-frequency high-gain equalizer for digital display interfaces
US8362813B2 (en) * 2011-03-24 2013-01-29 Pericom Semiconductor Corp. Re-driver with pre-emphasis injected through a transformer and tuned by an L-C tank
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
CN103222279B (zh) * 2011-10-20 2016-10-12 华为终端有限公司 将耳机接口复用为高清视音频接口的多用途连接器及手持电子设备
US20130187717A1 (en) 2012-01-20 2013-07-25 Qualcomm Incorporated Receiver equalization circuit
JP6099894B2 (ja) * 2012-07-11 2017-03-22 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 携帯電子機器の充電システム
US9136904B2 (en) * 2012-08-06 2015-09-15 Broadcom Corporation High bandwidth equalizer and limiting amplifier
EP2711843B1 (en) * 2012-09-21 2016-04-06 Nxp B.V. DisplayPort over USB mechanical interface
US9013226B2 (en) 2012-09-26 2015-04-21 Texas Instruments Incorporated Circuits for improving linearity of metal oxide semiconductor (MOS) transistors
EP2773041B1 (en) 2013-03-01 2017-05-03 Imec A two stage source-follower based filter
US20140247720A1 (en) 2013-03-01 2014-09-04 Nxp B.V. Signal path isolation for conductive circuit paths and multipurpose interfaces
TWI722545B (zh) 2013-03-15 2021-03-21 日商半導體能源研究所股份有限公司 半導體裝置
US9552322B2 (en) * 2014-06-12 2017-01-24 Pericom Semiconductor Corporation Hybrid repeater for supporting backward compatibility
US9520872B2 (en) 2014-12-23 2016-12-13 Qualcomm Incorporated Linear equalizer with variable gain
US10002101B2 (en) 2015-03-06 2018-06-19 Apple Inc. Methods and apparatus for equalization of a high speed serial bus
US20160378704A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Dynamically configure connection modes on a system based on host device capabilities
KR102251671B1 (ko) 2015-06-29 2021-05-13 삼성전자주식회사 송신 신호의 품질을 향상시키는 전자 장치 및 방법, 및 이를 위한 시스템
JP6575390B2 (ja) * 2016-02-19 2019-09-18 富士通株式会社 パラレル・シリアル変換回路、情報処理装置、およびタイミング調整方法
CN109286878B (zh) 2017-07-21 2021-08-31 中兴通讯股份有限公司 一种信号传输电路
KR101817258B1 (ko) 2017-10-23 2018-01-10 (주)미래테크코리아 채널 이퀄라이저를 이용한 중장거리용 usb 연장 케이블
US10971166B2 (en) * 2017-11-02 2021-04-06 Bose Corporation Low latency audio distribution
US10733129B2 (en) 2018-01-11 2020-08-04 Texas Instruments Incorporated Compensating DC loss in USB 2.0 high speed applications
US10187080B1 (en) * 2018-04-26 2019-01-22 Avago Technologies International Sales Pte. Limited Apparatus and system for high speed keeper based switch driver
TWI670936B (zh) * 2018-10-22 2019-09-01 瑞昱半導體股份有限公司 介面電路以及控制介面電路內之開關電路的方法
US10498523B1 (en) 2018-10-25 2019-12-03 Diodes Incorporated Multipath clock and data recovery
US11281284B2 (en) * 2019-02-13 2022-03-22 Texas Instruments Incorporated Power consumption reduction in USB 2.0 redriver and in eUSB2 repeater
US11688981B2 (en) * 2019-03-06 2023-06-27 Nxp B.V. Redriver to autonomously detect cable orientation
US11038723B2 (en) * 2019-09-10 2021-06-15 Texas Instruments Incorporated Bi-level adaptive equalizer
US11349463B2 (en) * 2020-10-29 2022-05-31 Nxp B.V. Wideband buffer with DC level shift and bandwidth extension for wired data communication

Also Published As

Publication number Publication date
WO2023009307A1 (en) 2023-02-02
US11689201B2 (en) 2023-06-27
EP4377807A1 (en) 2024-06-05
US20230024172A1 (en) 2023-01-26
TW202324128A (zh) 2023-06-16
US20230291402A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
KR101357331B1 (ko) 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법
EP3231144A1 (en) Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction
US8264282B1 (en) Amplifier
US20060245485A1 (en) Continuous-time equalizer
US20140167821A1 (en) Linear resistor with high resolution and bandwidth
KR101867546B1 (ko) 셀프-바이어싱 무선 주파수 회로
US20230291402A1 (en) Universal serial bus (usb) host data switch with integrated equalizer
US7659747B2 (en) Transmission device
TWI481207B (zh) 高頻切換組合、傳送器及方法
US6154784A (en) Current mode ethernet transmitter
WO2021035173A1 (en) Common-mode control for ac-coupled receivers
US10516556B2 (en) Transmission device, reception device, and communication system
CN107438986B (zh) 可编程高速均衡器及相关方法
CN106464613B (zh) 发送器及通信系统
US9054902B2 (en) Apparatus and system for switching equalization
US11626874B2 (en) Termination calibration scheme using a current mirror
CN104426575A (zh) 用于设置多端口天线结构的天线谐振模态的装置及方法
US7324790B2 (en) Wireless transceiver and method of operating the same
TW202349864A (zh) 具有嵌入在等化器結構中的可變增益放大器的類比接收器前端
WO2012156947A1 (en) Amplifier
US20220103142A1 (en) Concept for a buffered flipped voltage follower and for a low dropout voltage regulator
US9425999B1 (en) Process-voltage-temperature (PVT) invariant continuous time equalizer
TWI836478B (zh) 衰減器電路、電子裝置及相關方法
US20240012497A1 (en) Input/output capacitance reduction with negative impedance
CN110214421B (zh) 单端接收器端接

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination