TWI836478B - 衰減器電路、電子裝置及相關方法 - Google Patents
衰減器電路、電子裝置及相關方法 Download PDFInfo
- Publication number
- TWI836478B TWI836478B TW111122997A TW111122997A TWI836478B TW I836478 B TWI836478 B TW I836478B TW 111122997 A TW111122997 A TW 111122997A TW 111122997 A TW111122997 A TW 111122997A TW I836478 B TWI836478 B TW I836478B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- attenuator
- frequency
- gain
- transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 230000002238 attenuated effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 238000004891 communication Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/53—One-port networks simulating resistances; simulating resistance multipliers
Landscapes
- Networks Using Active Elements (AREA)
Abstract
本文公開了具有可調增益和可調輸入阻抗的寬帶寬衰減器電路的實施例。在一些實施例中,寬帶衰減器電路包括串聯電容器,該串聯電容器通過多個電路單元分流到地,這些電路單元並聯連接且可切換地耦接到衰減器的輸出節點。每個電路單元都具有一個可調電阻,其可被設置為導通狀態(“啟用的”)或高阻抗狀態(“禁用的”)。並聯連接的且被啟用的電路單元的數量用於編程衰減器增益和衰減器阻抗。
Description
本申請通常涉及一種衰減器電路(attenuator circuit)。具體地,本發明涉及一種可編程的衰減器電路,其能夠用於寬頻率範圍的信號。
衰減器是用於改變電信號的特性的電路。衰減器可以通過衰減器增益來表徵,衰減器增益由輸出信號的特性和輸入信號的特性之間的比率定義。例如,衰減器增益可以是電壓增益,其由輸出信號的電壓幅度(amplitude)與輸入信號的電壓幅度之間的比率定義。衰減器增益可以是功率增益,由輸出信號的功率與輸入信號的功率的比率定義。衰減器增益也可以是輸出信號和輸入信號之間的複傳遞函數(complex transfer function)的複數表示。衰減器增益與時變輸入信號成比例,使得由輸入信號的波形表示的調製資訊保留在輸出信號中,即使輸出信號與輸入信號相比具有不同的幅度或功率。
衰減器的一種應用是用在具有發送器和接收器的通信裝置中。接收器可以具有第一級組件,該第一級組件可以是放大器、均衡器或緩衝器中的任何一個。放大器可以是傳統放大器,因為它在很寬的頻帶範圍內提供信號增益。均衡器可以是連續時間線性均衡器(continuous‐time linear equalizer,CTLE),其選擇性地放大或衰減特定頻帶中的信號。緩衝器是放大倍數基本為1或更小的電路。不管接收器中的第一級組件的性質如何,該組件具有用於輸入信號的線性放大的有限動態範圍。例如,當接收到幅度超過動態範圍的高功率信號時,放大器不再具有線性增益,這會導致失真。在數位通信系統中,當放大器的信號被進一步處理以提取數位資訊時,這種失真會導致高的誤碼率(bit error rate,BER)。在來自發送器的信號被接收器中的放大器處理之前,可以在接收器中提供衰減器以調整或“調節”來自發送器的信號,使得衰減後的信號的幅度或功率處於後續電路的最佳或理想範圍內。
第1圖示出了包括衰減器電路120的電子通信系統100的一般框圖。衰減器電路120用於改變在輸入節點122處接收到的從發送器110至衰減器電路120的輸入信號121的特性,以及,在輸出節點124處提供輸出信號123給放大器130。衰減器電路120和放大器130可以是接收器150的一部分。在第1圖中,V1和R1分別是代表發送器110的戴維南等效電壓(Thevenin equivalent voltage)和戴維南等效電阻(Thevenin equivalent resistance)。在這樣的示例中,衰減器電路120可以改變或衰減輸入信號121的幅度或功率,使得輸出信號123具有不同的、且通常更適合放大器130的操作的較低幅度或功率。
以下發明內容僅是說明性的,而無意於以任何方式進行限制。即,提供以下概述來介紹本文描述的新穎和非顯而易見的技術的概念,重點,益處和優點。選擇的實施方式在下面的詳細描述中進一步描述。因此,以下發明內容既不旨在標識所要求保護的主題的必要特徵,也不旨在用於確定所要求保護的主題的範圍。
本發明提供了一種衰減器電路、電子裝置及用於操作衰減器電路的方法,能夠適用於寬頻率範圍的信號。
第一方面,本發明提供了一種衰減器電路,包括:輸入節點;輸出節點;以及,多個電路單元,並聯連接在該輸出節點和參考電壓節點之間,該多個電路單元中的各個電路單元包括與可調電阻串聯的電容器。
在一些實施例中,通過將該多個電路單元的一些或所有電路單元中的該可調電阻設置為處於具有預定電阻值的導通狀態以及將該多個電路單元的其餘電路單元中的該可調電阻設置為處於高阻抗狀態,該衰減器電路的衰減器增益是可編程的。
在一些實施例中,針對該一些或所有電路單元中的每個電路單元,該預定電阻值被選擇為使得該衰減器增益在第一頻率處的第一增益值和該衰減器增益在第二頻率處的第二增益值之間的差異不超過1dB,該第二頻率不同於該第一頻率。
在一些實施例中,該第一頻率低於1 GHz,以及,該第二頻率高於1 GHz。
在一些實施例中,該第一頻率低於0.1 GHz,以及,該第二頻率高於10 GHz。
在一些實施例中,該高阻抗狀態是開路。
在一些實施例中,針對每個電路單元:該可調電阻是電晶體,該電晶體的閘極端被配置為應用閘極電壓,以使得該電晶體具有可調電阻值。
在一些實施例中,每個電路單元還包括一個或多個開關,其被配置為將該電晶體的閘極端可切換地連接到第一電壓或第二電壓,以使得該電晶體處於高阻抗狀態或者處於具有預定電阻值的導通狀態。
在一些實施例中,該衰減器電路還包括:耦接該輸入節點和該輸出節點的電容器。
第二方面,本發明提供了一種電子裝置,其中,該電子裝置包括如上所述之衰減器電路。
在一些實施例中,該電子裝置還包括耦接到該衰減器電路的放大器,其中,該衰減器電路的輸入節點被配置為接收輸入信號,以及,該衰減器電路的輸出節點被配置為向該放大器提供衰減後的輸入信號。
在一些實施例中,該衰減器電路和該放大器是集成電路的一部分。
第三方面,本發明提供了一種用於操作衰減器電路的方法,其中,該衰減器電路包括輸入節點、輸出節點以及在該輸出節點和參考電壓節點之間並聯連接的多個電路單元,該多個電路單元中的各個電路單元包括與具有可調電阻值的電晶體串聯的電容器,該方法包括:將該多個電路單元的一些或所有電路單元中的電晶體選擇性地調整為導通狀態,以調整該衰減器電路的衰減器增益。
在一些實施例中,選擇性地調整該一些或所有電路單元的電晶體包括:將該電晶體設置為具有預定電阻值,以使得該衰減器增益在第一頻率處的第一增益值與該衰減器增益在第二頻率處的第二增益值之間的差值不超過1dB,其中,該第二頻率不同於該第一頻率。
在一些實施例中,將該電晶體設置為具有預定電阻值包括:將預定電壓施加到該電晶體的閘極端。
本發明提供的高線性度輸入緩衝器包括頻變阻抗電路,能夠提供高線性度的輸出信號。本發明內容是通過示例的方式提供的,並非旨在限定本發明。在下面的詳細描述中描述其它實施例和優點。本發明由申請專利範圍限定。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵,並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解,製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式,而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語,故應解釋成“包含,但不限定於…”的意思。此外,術語“耦接”意指間接或直接的電氣連接。因此,若文中描述一個裝置耦接至另一裝置,則代表該裝置可直接電氣連接於該另一裝置,或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。文中所用術語“基本”或“大致”係指在可接受的範圍內,所屬技術領域中具有通常知識者能夠解決所要解決的技術問題,基本達到所要達到的技術效果。舉例而言,“大致等於”係指在不影響結果正確性時,所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
使用有線或無線通信鏈路的高速電子通信系統通常被操作為處理寬頻率範圍(wide range of frequencies)和寬範圍資料傳輸速率(wide range of data transfer rates)的資料信號。
其中一種類型的衰減器包括電阻Pi網絡(resistive Pi-network),在電阻Pi網絡中,串聯電阻器通過串聯電阻器兩端上的兩個分流電阻器被分流到參考電壓節點(例如,地電壓)。Pi網絡創建電阻分壓器,使得串聯電阻器一端處的輸出信號與該串聯電阻器另一端處的輸入信號相比是衰減的。然而,由於在該Pi網絡中的輸入節點和輸出節點之間存在串聯電阻器,相關的RC延遲顯著限制了這種衰減器的帶寬,因此,即使衰減器被禁用(0分貝,0 dB),衰減器增益在高頻處也顯著降低。
另一種類型的衰減器包括電容衰減器(capacitive attenuator),該電容衰減器由通過分流電容器(shunt capacitor)並聯/分流到地電壓的串聯電容器形成分壓器。這種衰減器會遭受信號質量下降的影響至少有兩個不同的原因:R-C帶寬限制導致的信號損失和阻抗不匹配導致的波形反射。雖然串聯電容器免除了串聯電阻器,但電容衰減器仍然因不同原因會限制這種衰減器在高頻操作時的帶寬。由於輸入節點利用大的寄生分流電容耦接到地,因此,第1圖中來自發送器110的發射信號會在越來越高的頻率下因越來越小的電容阻抗而泄漏到地,從而導致更小的擺幅。此外,阻抗失配會在衰減器輸入處導致信號反射,從而降低信號質量。
申請人已經認識到並意識到一些衰減器的限制,例如上述那些,從而需要提供一種跨寬帶寬範圍工作的衰減器電路,例如,包括低頻和高頻(例如,超過40 GHz或超過100 GHz)。進一步希望接收器中的衰減器電路最小化與發送器的阻抗失配,以減少信號反射。
本文公開的是寬帶衰減器電路(wideband attenuator circuit)的示例,其提供可編程的衰減器增益,適用於跨寬帶寬(例如,包括超過40 GHz或超過100 GHz的頻率)的信號。根據一些方面,寬帶衰減器電路還可以提供可編程的輸入阻抗。
在一方面,寬帶衰減器電路包括串聯電容器,該串聯電容器通過多個電路單元(circuit slice,亦可描述為“電路切片”)分流到地,這些電路單元並聯連接且可切換地耦接到衰減器的輸出節點。在低頻下,衰減是由電容分壓器網絡提供的。通過將每個電路單元中的可調電阻(tunable resistor)調整為在高阻抗狀態(high impedance state)和具有預定電阻值的導通狀態(conductive state)之間,衰減器增益是可編程的。在一些示例中,高阻抗狀態是開路(open circuit)。可調電阻設置為導通狀態的電路單元可稱為“啟用的”或“激活的”,而可調電阻設置為高阻抗狀態的電路單元可稱為“禁用的”或“停用的”。並聯連接的啟用的電路單元的數量可用於對衰減器增益進行編程。
在高頻下,串聯電容器和每個電路單元內的電容器表現為近短路(near-short)。衰減器輸出節點通過每個電路單元內的電阻的並聯組合被分流到地。
在一方面,每個電路單元中的可調電阻可以被實現為具有可調電阻值(tunable resistance)的電晶體,該可調電阻值可以通過類比閘極電壓進行調整。可以基於類比閘極電壓將該電阻值調整為預定值,使得寬帶衰減器電路的高頻衰減器增益可以通過被激活的電路單元的數量n和單個電路單元內的電阻值(resistance,亦可互換地描述為“電阻”或“阻值”)來編程。
在一方面,由於在輸入節點和輸出節點之間沒有耦接串聯電阻器,因此,在高頻處,能夠消除電阻Pi網絡中的RC延遲相關聯的帶寬限制。
在另一方面,即使在高頻處每個電路單元中的電容器表現為近短路,但輸出節點仍然通過電阻(例如,與電容器串聯的電晶體的導通電阻)耦接到地。因此,能夠消除電容衰減器中的高頻阻抗失配。
根據一個方面,本文公開的寬帶衰減器電路可以跨寬頻率範圍提供基本恆定的衰減器增益(例如,高頻下的增益與低頻下的增益大致相同)。在一些實施例中,高頻衰減器增益可以是通過調整電路單元中電晶體的預定電阻值來編程的,使得高頻衰減器增益處於預定水平,例如,匹配低頻處的相同寬帶衰減器電路的衰減器增益。
在一些實施例中,衰減器增益是基本恆定的,從而,它在低頻和高頻之間變化不會超過1dB。例如,低頻可以指小於1GHz,或者小於0.1GHz,高頻可以指大於0.1 GHz,大於1 GHz,大於10 GHz,大於100 GHz,或者介於0.1GHz和1000GHz之間。具體地,本發明實施例對此不做限制,術語“低頻”和“高頻”在本領域中是習知的。例如,低於第一預定頻率就可以認定為低頻,高於第二預定頻率可以認定為高頻,其中,第二預定頻率可以與第一預定頻率相同或不同。
在一方面,可以通過將預定類比電壓施加到電晶體的閘極端來調整每個電路單元內的電晶體的預定電阻值。在一些實施例中,每個電路單元內的電晶體的閘極端可以通過一個或多個開關耦接到啟用閘極電壓(enable gate voltage)和禁用閘極電壓(disable gate voltage)。該一個或多個開關被控制為將閘極端選擇性地耦接到啟用/禁用閘極電壓以啟用/禁用電路單元。啟用閘極電壓和禁用閘極電壓可以是類比電壓值,例如,其被校準為使得電晶體具有期望阻值。
上面描述的各方面和實施例以及附加的方面和實施例,將在下面進一步描述。這些方面和/或實施例可以被單獨使用、一起使用或以兩個或更多個的任意組合使用,因為本發明在這方面不受限制。
第2圖根據本發明一些實施例示出了具有衰減器電路的電子裝置的示意性電路圖。如第2圖所示,電子裝置(electronic device)200包括衰減器電路(attenuator circuit)220,衰減器電路220具有輸入節點222和輸出節點224,輸入節點222耦接到電路210,輸出節點224耦接到放大器(圖中標註為“A”)230。在一些實施例中,衰減器電路220和放大器230可以是接收器(receiver)250或集成電路(Integrated Circuit,IC)的一部分,而電路210可以是發送器(transmitter),但本申請的實施例不限於此,以及,本文公開的衰減器電路的各方面可以單獨使用。在一些實施例中,發送器210的戴維南等效電阻(thevenin equivalent resistance)R1大約是50Ω。在一些實施例中,電子裝置200可以是有線收發器,以及,透過電子裝置200內的導體,發送器210和接收器250可以通過直接電連接進行通信。可以使用現在已知或將來已知的任何合適的方式構造的有線收發器來實現電子裝置200。在一些示例中,電子裝置200可以包括高速串行鏈路,例如,其可具有至少10 Gbps、至少100 Gbps、至少112 Gbps的資料帶寬。在一非限制性示例中,電子裝置200可以包括基於IEEE 802.3協議的有線以太網鏈路。
應當理解的是,雖然第2圖將電路210和接收器250示出為單端電路,但本申請的實施例還可以包括差動信號方案及相關的電路設計,而不應當僅局限於單端實現。在利用差動信號的實施例中,為了簡單起見,第2圖可以看做是說明“一半”差動信號線的電路。在這樣的示例中,第2圖中的接地可代表小信號接地(small signal ground),而不是來自電源的真實接地。類似地,貫穿本申請的附圖中所示的實施例可以同樣適用於單端電路或用於處理差動信號的電路的一半。也就是說,本領域普通技術人員基於附圖所示的單端實現將容易理解差動實現,因此,本發明對差動實現的實施方案不再贅述。
參考第2圖,衰減器電路220包括交流(alternate current,AC)耦接電容器C1,其耦接輸入節點222和輸出節點224這兩者。電阻R2耦接在輸入節點222和接地端(ground)之間,且表示接收器250的等效輸入阻抗,在一些實施例中,R2大約是50Ω。電阻R3表示直流(direct current,DC)偏置電阻,且耦接在輸出節點224和共模電壓(common mode voltage)VCM之間。例如,VCM可以是恆定電壓電平,其是基於放大器230優選的共模電壓電平選擇的。在一些實施例中,R3可以大於R2。
仍然參考第2圖,衰減器電路220還包括一組電路單元(circuit slice)226,例如,該組電路單元包括N個並聯的電路單元。N是正整數,例如,位於1和10之間、10和50之間、10和100之間,以及,10和1000之間,本發明對此不做限制,也就是說,N為任意的正整數。每個電路單元具有串聯在輸出節點224和接地端之間的電容器Cu和可調電阻Ru。對於N個電路單元中的每一個,從控制器228接收到的使能信號(enable signal,亦可互換地描述為“啟用信號”)EN和禁用信號ENB用於控制可調電阻Ru處於至少兩種狀態之一:當被禁用信號ENB禁用時的高阻抗狀態,以及,當被使能信號EN啟用時的具有預定電阻值的導通狀態。
第3A圖根據本發明一些實施例示出了利用電晶體的電路單元(其可用作第2圖中的電路單元組)的示例性實施方式的示意性電路圖。在第3A圖中,一組電路單元326包括N個電路單元326
N、326
N-1、326
N-2、...、326
1。每個電路單元包括與電晶體326S串聯的電容器Cu。在第3A圖的示例中,電晶體326S是N溝道金屬氧化物半導體電晶體(N-channel metal-oxide semiconductor transistor,NMOS),其源極端耦接到接地端,汲極端耦接到電容器Cu。電晶體326S在其汲極端和源極端之間的電阻(electrical resistance)可以通過施加在電晶體326S的閘極端326G上的閘極電壓來調整。
例如,如第3A圖所示,當電壓電平(voltage level)V1a被施加到電晶體326S的閘極端326G時,電晶體326S處於具有特定阻值(resistance)的導通狀態。通過將電晶體的阻值校準為其閘極處的閘極電壓的函數並選擇與預定電阻值Ru對應的值V1a,從而,電晶體326S處於導通狀態的阻值是預定電阻值Ru,在本發明中,基於預定的Ru找到V1a的任何合適方法都可以使用,本發明對此不做限制。當電壓電平V2a被施加到電晶體326S的閘極端326G時,電晶體處於高阻抗狀態,例如,其阻值大於1,000×Ru、大於10,000×Ru、大於1,000,000×Ru或近似開路。V2a和V1a可以是以類似的方式在衰減器的操作之前被確定的,並且可以由任何合適的類比電路作為恆定電壓電平提供,例如但不限於電荷泵、使用例如電阻梯、副本偏置電路或其組合的內部電壓參考器。因此,基於V1a,Ru是可調整的。
值得注意的是,V1a和V2a是類比電壓,與電子裝置中的邏輯高“1”和邏輯低“0”相關聯的數位邏輯電平不同。能夠將類比電壓施加到閘極端326G允許電晶體的阻值是連續可調的。
返回參考第3A圖,第3A圖示出了電路單元還包括一對開關S1和S2,其被操作為將V1a和V2a中的一個連接到閘極端326G。第3B圖和第3C圖分別示出了第3A圖的示例性電路單元被啟用/禁用的示意性電路圖。如第3B圖所示,開關S1響應於啟用信號EN[n]=1而接通(closed),而開關S2響應於禁用信號ENB[n]=0而斷開(open)。因此,V1a被施加到電晶體326S的閘極端,使得電晶體處於具有預定電阻值Ru的導通狀態。在第3C圖中,開關S1響應於啟用信號EN[n]=0而斷開,而開關S1響應於禁用信號ENB[n]=1而接通。因此,V2a被施加到電晶體326S的閘極端,使得電晶體處於開路狀態。
EN[n]可以是多個使能信號EN[1]、EN[2] . . . EN[N]中的一者,多個使能信號EN[1]、EN[2] . . . EN[N]中的每一個被提供給相應電路單元中的開關(例如,第一開關),其將V1a耦接到電路單元中電晶體的閘極端。ENB[n]可以是多個禁用信號ENB[1]、ENB[2] . . . ENB[N]中的一者,多個禁用信號ENB[1]、ENB[2] . . . ENB[N]中的每一個被提供給相應電路單元中的開關(例如,第二開關),其將V2a耦接到電路單元中電晶體的閘極端。啟用信號和禁用信號可以是由電子裝置200中的一個或多個控制器(未示出)產生的數位信號。任何合適的信號控制、路由、切換、多路復用方案可以在電子裝置200中使用,以將啟用信號和禁用信號應用到開關S1、S2,進而將V1a、V2a耦接到閘極端。
電路單元中的開關S1和S2可以以任何已知技術實現,使得它們可被啟用信號(亦可互換地描述為“使能信號”)和禁用信號控制為處於接通狀態或開路狀態。例如,開關S1、S2可以利用電晶體來實現,但本申請的實施例并不限於此。在一些實施例中,對於每個電路單元而言,啟用信號和禁用信號是互斥的,使得一次僅接通開關S1和S2中的一個。
儘管第3A圖示出了電路單元中的NMOS電晶體,但可以使用具有可調電阻(亦可互換地描述為“可調電阻值”或“可調電阻值”)的任何電晶體。例如,第3D圖根據本發明一些實施例示出了第3A圖中的電路單元組的一種變型,如第3D圖中標號327所示的電路單元組,其具有P溝道金屬氧化物半導體電晶體(P-channel metal-oxide semiconductor transistor,PMOS)327S。此外,在電路單元中利用電晶體實現可調電阻為本發明實施例的一種優選的示例實施例,但本發明並不限於該示例實施例。例如,在一變型實施例中,第3A圖中的電晶體和開關可以是電阻器和開關模組,通過該開關模組可以將電阻器設置為與電容器串聯(接通)以提供預定阻值或設置為斷開以提供高阻抗,從而通過控制開關模組的狀態來使得電路單元組能夠提供可調電阻值。
本申請的一些方面提供了一種衰減器,該衰減器在寬的帶寬(wide bandwidth)上具有可調增益及可調輸入阻抗。從第2圖所示的衰減器電路中可以看出:衰減器至少有兩個方面是可調的或可編程的。第一,可以基於啟用信號和禁用信號將使能的(啟用的)電路單元的數量n編程為0和N之間的任意值。第二,在每個電路單元內,可以將阻值Ru調整為基於V1a的預定電阻值。如下文更詳細討論的,這種實施例中的可調節性允許調節衰減器的各種特性。
第4A圖示出了第2圖中的電子裝置200在低頻處的低頻等效電路的示意性電路圖。在第4A圖中,衰減器226中的N個電路單元中的n個已被啟用,該圖針對信號V1或信號V1的低頻分量(例如,具有諸如小於1 GHz或小於0.1 GHz的低頻)示出了等效電路。衰減器增益G
1被定義為輸出節點424處的輸出信號幅度與輸入信號幅度V1的比值,且可以被計算為:
其中,Cp表示電子裝置內的寄生電容。例如,Cp可以代表放大器230的輸入電容。在低頻處,n個啟用的電路單元的並聯電容n∙Cu對G
1的貢獻占主導地位,以及,啟用的電路單元內的Ru可以被省略。應當說明的是,本發明實施例和附圖中的標號並不區分上下標,例如,第4A圖中的R1、Cu和上式中的R
1、C
u指代相同。
正如應該從第4A圖中理解的那樣,在低頻處,衰減器充當(表現為)具有電容網絡(capacitor network)的分壓器(voltage divider)。G
1可以通過調整啟用的電路單元的數量n和選擇每個電路單元內的電容器Cu來調整。例如,啟用的電路單元的數量n不同,衰減器增益G
1不同,再例如,電路單元內的電容器Cu不同,衰減器增益G
1也將不同。
第4B圖示出了第2圖中衰減器在高頻處的高頻等效電路的示意性電路圖。在第4B圖中,衰減器226中的N個電路單元中的n個已被啟用,以及,該圖示出了信號V1或信號V1的高頻分量(例如,具有諸如大於1 GHz、大於10 GHz的高頻)的等效電路。在高頻處,電容器Cu的行為類似於短路,以及,衰減器增益G
2可以被計算為:
正如應該從第4B圖中理解的那樣,衰減器在高頻處表現為R2和Ru/n的並聯組合。不同於阻抗與頻率成反比的電容分壓器,第4B圖中的電阻網絡(resistor network)的輸入阻抗隨頻率是恆定的(constant over frequency)。因此,可以減少輸入節點處到衰減器的反射,以及,可以提高整個電子裝置的信號完整性。此外,由於衰減器電路220的輸入節點和輸出節點之間沒有電阻器,因此衰減器在高頻處會在輸入節點和輸出節點之間短路,從而可以消除Pi網絡衰減器中串聯電阻器造成的帶寬限制。此外,第4A圖中的集總電容器模型(lumped capacitor model)n∙Cu在高頻處不表現為主要阻抗塊,這在輸入節點422處能夠改善信號帶寬。
在第4B圖中,衰減器的高頻衰減器增益G
2可以通過調整啟用的電路單元的數量n和選擇每個電路單元的電阻Ru進行調整。在一些實施例中,可以選擇Cu和Ru使得G
1=G
2,從而,衰減器增益在從第4A圖中的低頻至第4B圖中的高頻的寬帶寬範圍內大致是一致的(uniform)。被選擇的Ru可以以任何合適的方式來實施,例如但不限於將電晶體326S的電阻調整為如上文關於第3A圖所討論的預定值。同時,被選擇的Cu也可以以現在已知或將來已知的任何合適的方式來實現,例如,在衰減器的製造期間通過提供一個或多個確定尺寸的無源電容器組件,或利用可調電容器。一旦在選擇出合適的Cu和Ru以使得G
1= G
2之後形成寬帶衰減器,可以通過改變啟用的電路單元的數量n來控制衰減器的增益大小。例如,較大的n將使得G
1和G
2都較低。
應當理解的是,雖然第2圖、第3A圖和第3D圖將衰減器電路中的每個電路單元示出為具有相同的串聯電容器和電晶體,但本申請的實施例并不限於此。作為一種變體,每個電路單元不需要具有相同的結構。例如,當被啟用時,一些電路單元內的電晶體的導通狀態電阻值(conductive state resistance)可與其它的不同。在這樣的示例中,N個電路單元(本文有時將電路單元簡單描述為“單元”)可以包括並聯連接的單元的分段組(segmented groups of slices),每個單元具有分層電阻(tiered resistance)。基於分段二進制位的排列,可以選擇性地啟用或禁用單元的分段組以提供合適的高頻阻抗。替代地或另外地,Cu在一些電路單元中可與在其它電路單元中的不同,以及,可以選擇性地啟用或禁用一個或多個這樣的電路單元以提供將輸出節點連接到衰減器電路中的接地端的合適的有效電容。
第5圖根據本發明一些實施例示出了電子裝置500的示意性電路圖,該電子裝置500是第2圖中電子裝置200的變體。根據本發明一些實施例,電子裝置500包括接收器550,接收器550耦接到發送器210,電子裝置500與電子裝置200的不同之處在於添加了偏置電阻器R3,其在低頻(例如,低於1MHz、低於100kHz、低於50kHz的頻率)處將輸出節點524連接到共模電壓VCM。R3不影響兩個增益方程G1和G2。此外,在輸入節點522和放大器230之間提供包括L1、L2、L3、L4和L5的電感網絡(inductor network)。
第6圖根據本發明一些實施例示出了來自第5圖中的電子裝置500的一系列模擬衰減器增益曲線。衰減器增益曲線601、602、603、604、605和606中的每一個對應於如第5圖所示的電路單元626內越來越多的啟用的電路單元數n。對於曲線601,所有的電路單元被禁用。因此,增益曲線601表示衰減器被關閉且衰減器增益為0dB的情況。曲線602~606中的每一個分別對應為具有4個、8個、16個、22個、30個和40個啟用的電路單元。第6圖示出了針對特定頻率,衰減器增益隨著n的增大而減小,而增益控制保持0dB增益曲線601的形狀。如增益曲線601(其代表所有的增益曲線)的形狀所示,頻率響應在跨越幾個數量級的頻帶上基本上是平坦的,不超過1 dB的變化。因此,電子裝置500內的衰減器電路可以基於啟用的電路單元的數量提供具有可調衰減器增益的寬帶衰減。
在此描述的裝置和技術的各個方面可以單獨使用、組合使用或以在前述描述中描述的實施例中未具體討論的各種佈置使用,因此不限於其應用到在前面的描述中提出或在附圖中示出的組件的細節和佈置。例如,在一個實施例中描述的方面可以以任何方式與在其他實施例中描述的方面組合。
此外,本發明可以體現為一種方法,作為該方法的一部分執行的動作可以以任何合適的方式排序。在申請專利範圍中使用諸如“第一”,“第二”,“第三”等序數術語來修改申請專利要素,其本身並不表示一個申請專利要素相對於另一個申請專利要素的任何優先權、優先級或順序,或執行方法動作的時間順序,但僅用作標記,以使用序數詞來區分具有相同名稱的一個申請專利要素與具有相同名稱的另一個元素要素。
雖然已經對本發明實施例及其優點進行了詳細說明,但應當理解的係,在不脫離本發明的精神以及申請專利範圍所定義的範圍內,可以對本發明進行各種改變、替換和變更,例如,可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
100:電子通信系統
110:發送器
121:輸入信號
123:輸出信號
200,500:電子裝置
210:電路
150,250,550:接收器
120,220:衰減器電路
130,230:放大器
228:控制器
122,222,422,522:輸入節點
124,224,424,524:輸出節點
226,326,327:一組電路單元
Cu,C1:電容器
Ru:可調電阻
EN:使能/啟用信號
ENB:禁用信號
R1:電路210的戴維南等效電阻
V1:電路210的戴維南等效電壓
R2,R3:電阻
326
N,326
N -1,326
N-2,...,326
1,626:電路單元
326S:電晶體
326G:電晶體326S的閘極端
S1,S2:開關
327S:P溝道金屬氧化物半導體電晶體
L1,L2,L3,L4,L5:電感網絡
601,602,603,604,605,606:衰減器增益曲線
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明,該實施例參照附圖給出。
第1圖是說明電子裝置中使用的衰減器電路的示意性電路圖。
第2圖是根據本發明一些實施例示出的具有衰減器電路的電子裝置的示意性電路圖。
第3A圖是根據本發明一些實施例示出的利用電晶體實現電路單元(其可用作第2圖中的電路單元組)的示意性電路圖。
第3B圖和第3C圖分別示出了第3A圖的示例性電路單元被啟用/禁用的示意性電路圖。
第3D圖根據本發明一些實施例示出了第3A圖中的電路單元組的變型,其具有P溝道金屬氧化物半導體電晶體(P-channel metal-oxide semiconductor transistor,PMOS)。
第4A圖示出了第2圖中的電子裝置在低頻處的低頻等效電路的示意性電路圖。
第4B圖示出了第2圖中的電子裝置(例如,衰減器)在高頻處的高頻等效電路的示意性電路圖。
第5圖根據本發明一些實施例示出了一種電子裝置(其是第2圖中的電子裝置的變型)的示意性電路圖。
第6圖根據本發明一些實施例示出了來自第5圖中的電子裝置的一系列模擬的衰減器增益曲線。
在下面的詳細描述中,為了說明的目的,闡述了許多具體細節,以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而,顯而易見的是,可以在沒有這些具體細節的情況下實施一個或複數個實施例,不同的實施例或不同實施例中披露的不同特徵可根據需求相結合,而並不應當僅限於附圖所列舉的實施例。
200:電子裝置
210:電路
250:接收器
220:衰減器電路
230:放大器
228:控制器
222:輸入節點
224:輸出節點
226:一組電路單元
R2,R3:電阻
Cu,C1:電容器
Ru:可調電阻
EN:使能/啟用信號
ENB:禁用信號
R1:電路210的戴維南等效電阻
V1:電路210的戴維南等效電壓
Claims (15)
- 一種衰減器電路,包括:輸入節點;輸出節點;第一電容器,耦接在該輸入節點和該輸出節點之間;以及,多個電路單元,並聯連接在該輸出節點和參考電壓節點之間,該多個電路單元中的各個電路單元包括與可調電阻串聯的第二電容器。
- 如請求項1所述之衰減器電路,其中,通過將該多個電路單元的一些或所有電路單元中的該可調電阻設置為處於具有預定電阻值的導通狀態以及將該多個電路單元的其餘電路單元中的該可調電阻設置為處於高阻抗狀態,該衰減器電路的衰減器增益是可編程的。
- 如請求項2所述之衰減器電路,其中,針對該一些或所有電路單元中的每個電路單元,該預定電阻值被選擇為使得該衰減器增益在第一頻率處的第一增益值和該衰減器增益在第二頻率處的第二增益值之間的差異不超過1dB,該第二頻率不同於該第一頻率。
- 如請求項3所述之衰減器電路,其中,該第一頻率低於1GHz,以及,該第二頻率高於1GHz。
- 如請求項4所述之衰減器電路,其中,該第一頻率低於0.1GHz,以及,該第二頻率高於10GHz。
- 如請求項2所述之衰減器電路,其中,該高阻抗狀態是開路。
- 如請求項1所述之衰減器電路,其中,針對每個電路單元:該可調電阻是電晶體,該電晶體的閘極端被配置為應用閘極電壓,以使得該電晶體具有可調電阻值。
- 如請求項7所述之衰減器電路,其中,每個電路單元還包括一 個或多個開關,其被配置為將該電晶體的閘極端可切換地連接到第一電壓或第二電壓,以使得該電晶體處於高阻抗狀態或者處於具有預定電阻值的導通狀態。
- 如請求項1所述之衰減器電路,其中,該衰減器電路還包括:第一電阻,耦接在該輸入節點和該參考電壓節點之間。
- 一種電子裝置,其中,該電子裝置包括如請求項1至9中任一項所述之衰減器電路。
- 如請求項10所述之電子裝置,其中,該電子裝置還包括耦接到該衰減器電路的放大器,其中,該衰減器電路的輸入節點被配置為接收輸入信號,以及,該衰減器電路的輸出節點被配置為向該放大器提供衰減後的輸入信號。
- 如請求項11所述之電子裝置,其中,該衰減器電路和該放大器是集成電路的一部分。
- 一種用於操作衰減器電路的方法,其中,該衰減器電路包括如請求項1至9中任意一項所述的衰減器電路,該方法包括:將該多個電路單元的一些或所有電路單元中的電晶體選擇性地調整為導通狀態,以調整該衰減器電路的衰減器增益。
- 如請求項13所述之方法,其中,選擇性地調整該一些或所有電路單元的電晶體包括:將該電晶體設置為具有預定電阻值,以使得該衰減器增益在第一頻率處的第一增益值與該衰減器增益在第二頻率處的第二增益值之間的差值不超過1dB,其中,該第二頻率不同於該第一頻率。
- 如請求項14所述之方法,其中,將該電晶體設置為具有預定電阻值包括:將預定電壓施加到該電晶體的閘極端。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163213305P | 2021-06-22 | 2021-06-22 | |
US63/213,305 | 2021-06-22 | ||
US17/744,163 | 2022-05-13 | ||
US17/744,163 US11923819B2 (en) | 2021-06-22 | 2022-05-13 | Wideband signal attenuator |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202301806A TW202301806A (zh) | 2023-01-01 |
TWI836478B true TWI836478B (zh) | 2024-03-21 |
Family
ID=82163481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111122997A TWI836478B (zh) | 2021-06-22 | 2022-06-21 | 衰減器電路、電子裝置及相關方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11923819B2 (zh) |
EP (1) | EP4109752A1 (zh) |
CN (1) | CN115514342A (zh) |
TW (1) | TWI836478B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110002080A1 (en) * | 2008-02-28 | 2011-01-06 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US20170302316A1 (en) * | 2016-04-14 | 2017-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra-Low-Power RF Receiver Frontend With Tunable Matching Networks |
US20180019721A1 (en) * | 2016-07-15 | 2018-01-18 | Peregrine Semiconductor Corporation | Attenuator De-Qing Loss Improvement and Phase Balance |
TW201841466A (zh) * | 2017-01-06 | 2018-11-16 | 美商高通公司 | 具有電容性衰減器的低雜訊放大器(lna) |
EP3428658A1 (en) * | 2017-07-10 | 2019-01-16 | Tektronix, Inc. | Probe attenuator for reduced input capacitance |
US10305450B2 (en) * | 2014-12-03 | 2019-05-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Attenuator |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135595A (ja) * | 2007-11-28 | 2009-06-18 | Sony Corp | スイッチトキャパシタ回路、スイッチトキャパシタフィルタ、およびシグマデルタad変換器 |
US9531359B1 (en) | 2015-10-08 | 2016-12-27 | Peregrine Semiconductor Corporation | Multi-state attenuator |
US10776234B2 (en) | 2018-11-08 | 2020-09-15 | Huawei Technologies Co., Ltd. | On-die input capacitive divider for wireline receivers with integrated loopback |
-
2022
- 2022-05-13 US US17/744,163 patent/US11923819B2/en active Active
- 2022-05-27 CN CN202210598481.5A patent/CN115514342A/zh active Pending
- 2022-06-21 TW TW111122997A patent/TWI836478B/zh active
- 2022-06-21 EP EP22180247.3A patent/EP4109752A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110002080A1 (en) * | 2008-02-28 | 2011-01-06 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US10305450B2 (en) * | 2014-12-03 | 2019-05-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Attenuator |
US20170302316A1 (en) * | 2016-04-14 | 2017-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra-Low-Power RF Receiver Frontend With Tunable Matching Networks |
US20180019721A1 (en) * | 2016-07-15 | 2018-01-18 | Peregrine Semiconductor Corporation | Attenuator De-Qing Loss Improvement and Phase Balance |
TW201841466A (zh) * | 2017-01-06 | 2018-11-16 | 美商高通公司 | 具有電容性衰減器的低雜訊放大器(lna) |
EP3428658A1 (en) * | 2017-07-10 | 2019-01-16 | Tektronix, Inc. | Probe attenuator for reduced input capacitance |
Also Published As
Publication number | Publication date |
---|---|
CN115514342A (zh) | 2022-12-23 |
TW202301806A (zh) | 2023-01-01 |
EP4109752A1 (en) | 2022-12-28 |
US11923819B2 (en) | 2024-03-05 |
US20220407490A1 (en) | 2022-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10033412B2 (en) | Impedance and swing control for voltage-mode driver | |
US7598811B2 (en) | Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading | |
US7899409B2 (en) | Apparatus for controlling impedance | |
JP2014082755A (ja) | 可変減衰器を有する電子回路およびそれらの動作方法 | |
US7436216B1 (en) | Method and apparatus for a direct current (DC) coupled input buffer | |
US9281974B1 (en) | Equalizer circuitry having digitally controlled impedances | |
US9679509B2 (en) | Positive feedback enhanced switching equalizer with output pole tuning | |
JP2017092948A (ja) | 容量差分アイソレータの不整合較正 | |
US11005688B2 (en) | Common-mode control for AC-coupled receivers | |
US20060244480A1 (en) | On-chip source termination in communication systems | |
US20060013295A1 (en) | Multistage tuning-tolerant equalizer filter | |
TWI427984B (zh) | 電流式類比基頻裝置 | |
US20120135698A1 (en) | Programmable attenuator | |
US10944602B1 (en) | Passive linear equalizer for serial wireline receivers | |
CN111865244A (zh) | 一种数字控制可变增益放大器 | |
EP4377807A1 (en) | Universal serial bus (usb) host data switch with integrated equalizer | |
CN114650032B (zh) | 用于高速数字接收器的阻抗匹配系统 | |
WO2014197217A1 (en) | Low loss multiple output switch with integrated distributed attenuation | |
TWI836478B (zh) | 衰減器電路、電子裝置及相關方法 | |
US6580327B1 (en) | Electronically controllable slope equalizer | |
CN116848825A (zh) | 自适应电缆均衡器 | |
US10715358B1 (en) | Circuit for and method of receiving signals in an integrated circuit device | |
CN110781114A (zh) | 一种高速串行接口接收端的宽带无源线性均衡器电路 | |
WO2008100722A1 (en) | Multi-stage differential warping amplifier and method | |
Shoaei et al. | A 3 V low-power 0.25/spl mu/m CMOS 100 Mb/s receiver for Fast Ethernet |