CN115514342A - 衰减器电路、电子装置及相关方法 - Google Patents
衰减器电路、电子装置及相关方法 Download PDFInfo
- Publication number
- CN115514342A CN115514342A CN202210598481.5A CN202210598481A CN115514342A CN 115514342 A CN115514342 A CN 115514342A CN 202210598481 A CN202210598481 A CN 202210598481A CN 115514342 A CN115514342 A CN 115514342A
- Authority
- CN
- China
- Prior art keywords
- circuit
- attenuator
- gain
- frequency
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 230000002238 attenuated effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 238000004891 communication Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/53—One-port networks simulating resistances; simulating resistance multipliers
Landscapes
- Networks Using Active Elements (AREA)
Abstract
本发明公开了具有可调增益和可调输入阻抗的宽带宽衰减器电路的实施例。在一些实施例中,宽带衰减器电路包括串联电容器,该串联电容器通过多个电路单元分流到地,这些电路单元并联连接且可切换地耦接到衰减器的输出节点。每个电路单元都具有一个可调电阻,其可被设置为导通状态(“启用的”)或高阻抗状态(“禁用的”)。并联连接的且被启用的电路单元的数量用于编程衰减器增益和衰减器阻抗。
Description
技术领域
本申请通常涉及一种衰减器电路(attenuator circuit)。具体地,本发明涉及一种可编程的衰减器电路,其能够用于宽频带范围的信号。
背景技术
衰减器是用于改变电信号的特性的电路。衰减器可以通过衰减器增益来表征,衰减器增益由输出信号的特性和输入信号的特性之间的比率定义。例如,衰减器增益可以是电压增益,其由输出信号的电压幅度(amplitude)与输入信号的电压幅度之间的比率定义。衰减器增益可以是功率增益,由输出信号的功率与输入信号的功率的比率定义。衰减器增益也可以是输出信号和输入信号之间的复传递函数(complex transfer function)的复数表示。衰减器增益与时变输入信号成比例,使得由输入信号的波形表示的调制信息保留在输出信号中,即使输出信号与输入信号相比具有不同的幅度或功率。
衰减器的一种应用是用在具有发送器和接收器的通信装置中。接收器可以具有第一级组件,该第一级组件可以是放大器、均衡器或缓冲器中的任何一个。放大器可以是传统放大器,因为它在很宽的频带范围内提供信号增益。均衡器可以是连续时间线性均衡器(continuous-time linear equalizer,CTLE),其选择性地放大或衰减特定频带中的信号。缓冲器是放大倍数基本为1或更小的电路。不管接收器中的第一级组件的性质如何,该组件具有用于输入信号的线性放大的有限动态范围。例如,当接收到幅度超过动态范围的高功率信号时,放大器不再具有线性增益,这会导致失真。在数字通信系统中,当放大器的信号被进一步处理以提取数字信息时,这种失真会导致高的误码率(bit error rate,BER)。在来自发送器的信号被接收器中的放大器处理之前,可以在接收器中提供衰减器以调整或“调节”来自发送器的信号,使得衰减后的信号的幅度或功率处于后续电路的最佳或理想范围内。
图1示出了包括衰减器电路120的电子通信系统100的一般框图。衰减器电路120用于改变在输入节点122处接收到的从发送器110至衰减器电路120的输入信号121的特性,以及,在输出节点124处提供输出信号123给放大器130。衰减器电路120和放大器130可以是接收器150的一部分。在图1中,V1和R1分别是代表发送器110的戴维南等效电压(Theveninequivalent voltage)和戴维南等效电阻(Thevenin equivalent resistance)。在这样的示例中,衰减器电路120可以改变或衰减输入信号121的幅度或功率,使得输出信号123具有不同的、且通常更适合放大器130的操作的较低幅度或功率。
发明内容
本发明的目的之一在于提供一种可编程的衰减器电路、电子装置以及用于操作衰减器电路的方法,其能够用于宽频带范围的信号。
第一方面,本发明提供了一种衰减器电路,包括:输入节点、输出节点以及多个电路单元,该多个电路单元并联连接在该输出节点和参考电压节点之间,该多个电路单元中的各个电路单元包括与可调电阻串联的电容器。
在一些实施例中,通过将该多个电路单元的一些或所有电路单元中的该可调电阻设置为处于具有预定电阻值的导通状态以及将该多个电路单元的其余电路单元中的该可调电阻设置为处于高阻抗状态,该衰减器电路的衰减器增益是可编程的。
在一些实施例中,针对该一些或所有电路单元中的每个电路单元,该预定电阻值被选择为使得该衰减器增益在第一频率处的第一增益值和该衰减器增益在第二频率处的第二增益值之间的差异不超过1dB,该第二频率不同于该第一频率。
在一些实施例中,该第一频率低于1GHz,以及,该第二频率高于1GHz。
在一些实施例中,该第一频率低于0.1GHz,以及,该第二频率高于10GHz。
在一些实施例中,该高阻抗状态是开路。
在一些实施例中,针对每个电路单元:该可调电阻是晶体管,该晶体管的栅极端被配置为应用栅极电压,以使得该晶体管具有可调电阻值。
在一些实施例中,每个电路单元还包括一个或多个开关,其被配置为将该晶体管的栅极端可切换地连接到第一电压或第二电压,以使得该晶体管处于高阻抗状态或者处于具有预定电阻值的导通状态。
在一些实施例中,该衰减器电路还包括:耦接该输入节点和该输出节点的电容器。
第二方面,本发明提供一种电子装置,其中,该电子装置包括如上所述的衰减器电路。
在一些实施例中,该电子装置还包括耦接到该衰减器电路的放大器,其中,该衰减器电路的输入节点被配置为接收输入信号,以及,该衰减器电路的输出节点被配置为向该放大器提供衰减后的输入信号。
在一些实施例中,该衰减器电路和该放大器是集成电路的一部分。
第三方面,本发明还提供了一种用于操作衰减器电路的方法,其中,该衰减器电路包括输入节点、输出节点以及在该输出节点和参考电压节点之间并联连接的多个电路单元,该多个电路单元中的各个电路单元包括与具有可调电阻值的晶体管串联的电容器,该方法包括:将该多个电路单元的一些或所有电路单元中的晶体管选择性地调整为导通状态,以调整该衰减器电路的衰减器增益。
在一些实施例中,选择性地调整该一些或所有电路单元的晶体管包括:将该晶体管设置为具有预定电阻值,以使得该衰减器增益在第一频率处的第一增益值与该衰减器增益在第二频率处的第二增益值之间的差值不超过1dB,其中,该第二频率不同于该第一频率。
在一些实施例中,将该晶体管设置为具有预定电阻值包括:将预定电压施加到该晶体管的栅极端。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后,可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例,可以更全面地理解本发明。
图1是说明电子装置中使用的衰减器电路的示意性电路图。
图2是根据本发明一些实施例示出的具有衰减器电路的电子装置的示意性电路图。
图3A是根据本发明一些实施例示出的利用晶体管实现电路单元(其可用作图2中的电路单元组)的示意性电路图。
图3B和图3C分别示出了图3A的示例性电路单元被启用/禁用的示意性电路图。
图3D根据本发明一些实施例示出了图3A中的电路单元组的变型,其具有P沟道金属氧化物半导体晶体管(P-channel metal-oxide semiconductor transistor,PMOS)。
图4A示出了图2中的电子装置在低频处的低频等效电路的示意性电路图。
图4B示出了图2中的电子装置(例如,衰减器)在高频处的高频等效电路的示意性电路图。
图5根据本发明一些实施例示出了一种电子装置(其是图2中的电子装置的变型)的示意性电路图。
图6根据本发明一些实施例示出了来自图5中的电子装置的一系列仿真的衰减器增益曲线。
在下面的详细描述中,为了说明的目的,阐述了许多具体细节,以便本领域技术人员能够更透彻地理解本发明实施例。然而,显而易见的是,可以在没有这些具体细节的情况下实施一个或多个实施例,不同的实施例可根据需求相结合,而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例,其仅用来例举阐释本发明的技术特征,而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件,所属领域技术人员应当理解,制造商可能会使用不同的名称来称呼同样的元件。因此,本说明书及权利要求书并不以名称的差异作为区别元件的方式,而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体,其中,该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语,故应解释成“包含,但不限定于…”的意思。此外,术语“耦接”意指间接或直接的电气连接。因此,若文中描述一个装置耦接于另一装置,则代表该装置可直接电气连接于该另一装置,或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中,除非另有指示,各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
文中所用术语“基本”或“大致”是指在可接受的范围内,本领域技术人员能够解决所要解决的技术问题,基本达到所要达到的技术效果。举例而言,“大致等于”是指在不影响结果正确性时,技术人员能够接受的与“完全等于”有一定误差的方式。
使用有线或无线通信链路的高速电子通信系统通常被操作为处理宽频率范围(wide range of frequencies)和宽范围数据传输速率(wide range of data transferrates)的数据信号。
其中一种类型的衰减器包括电阻Pi网络(resistive Pi-network),在电阻Pi网络中,串联电阻器通过串联电阻器两端上的两个分流电阻器被分流到参考电压节点(例如,地电压)。Pi网络创建电阻分压器,使得串联电阻器一端处的输出信号与该串联电阻器另一端处的输入信号相比是衰减的。然而,由于在该Pi网络中的输入节点和输出节点之间存在串联电阻器,相关的RC延迟显著限制了这种衰减器的带宽,因此,即使衰减器被禁用(0分贝,0dB),衰减器增益在高频处也显著降低。
另一种类型的衰减器包括电容衰减器(capacitive attenuator),该电容衰减器由通过分流电容器(shunt capacitor)并联/分流到地电压的串联电容器形成分压器。这种衰减器会遭受信号质量下降的影响至少有两个不同的原因:R-C带宽限制导致的信号损失和阻抗不匹配导致的波形反射。虽然串联电容器免除了串联电阻器,但电容衰减器仍然因不同原因会限制这种衰减器在高频操作时的带宽。由于输入节点利用大的寄生分流电容耦接到地,因此,图1中来自发送器110的发射信号会在越来越高的频率下因越来越小的电容阻抗而泄漏到地,从而导致更小的摆幅。此外,阻抗失配会在衰减器输入处导致信号反射,从而降低信号质量。
申请人已经认识到并意识到一些衰减器的限制,例如上述那些,从而需要提供一种跨宽带宽范围工作的衰减器电路,例如,包括低频和高频(例如,超过40GHz或超过100GHz)。进一步希望接收器中的衰减器电路最小化与发送器的阻抗失配,以减少信号反射。
本文公开的是宽带衰减器电路(wideband attenuator circuit)的示例,其提供可编程的衰减器增益,适用于跨宽带宽(例如,包括超过40GHz或超过100GHz的频率)的信号。根据一些方面,宽带衰减器电路还可以提供可编程的输入阻抗。
在一方面,宽带衰减器电路包括串联电容器,该串联电容器通过多个电路单元(circuit slice,亦可描述为“电路切片”)分流到地,这些电路单元并联连接且可切换地耦接到衰减器的输出节点。在低频下,衰减是由电容分压器网络提供的。通过将每个电路单元中的可调电阻(tunable resistor)调整为在高阻抗状态(high impedance state)和具有预定电阻值的导通状态(conductive state)之间,衰减器增益是可编程的。在一些示例中,高阻抗状态是开路(open circuit)。可调电阻设置为导通状态的电路单元可称为“启用的”或“激活的”,而可调电阻设置为高阻抗状态的电路单元可称为“禁用的”或“停用的”。并联连接的启用的电路单元的数量可用于对衰减器增益进行编程。
在高频下,串联电容器和每个电路单元内的电容器表现为近短路(near-short)。衰减器输出节点通过每个电路单元内的电阻的并联组合被分流到地。
在一方面,每个电路单元中的可调电阻可以被实现为具有可调电阻值(tunableresistance)的晶体管,该可调电阻值可以通过模拟栅极电压进行调整。可以基于模拟栅极电压将该电阻值调整为预定值,使得宽带衰减器电路的高频衰减器增益可以通过被激活的电路单元的数量n和单个电路单元内的电阻值(resistance)来编程。
在一方面,由于在输入节点和输出节点之间没有耦接串联电阻器,因此,在高频处,能够消除电阻Pi网络中的RC延迟相关联的带宽限制。
在另一方面,即使在高频处每个电路单元中的电容器表现为近短路,但输出节点仍然通过电阻(例如,与电容器串联的晶体管的导通电阻)耦接到地。因此,能够消除电容衰减器中的高频阻抗失配。
根据一个方面,本文公开的宽带衰减器电路可以跨宽频带范围提供基本恒定的衰减器增益(例如,高频下的增益与低频下的增益大致相同)。在一些实施例中,高频衰减器增益可以是通过调整电路单元中晶体管的预定电阻值来编程的,使得高频衰减器增益处于预定水平,例如,匹配低频处的相同宽带衰减器电路的衰减器增益。
在一些实施例中,衰减器增益是基本恒定的,从而,它在低频和高频之间变化不会超过1dB。例如,低频可以指小于1GHz,或者小于0.1GHz,高频可以指大于0.1GHz,大于1GHz,大于10GHz,大于100GHz,或者介于0.1GHz和1000GHz之间。具体地,本发明实施例对此不做限制,术语“低频”和“高频”在本领域中是习知的。例如,低于第一预定频率就可以认定为低频,高于第二预定频率可以认定为高频,其中,第二预定频率可以与第一预定频率相同或不同。
在一方面,可以通过将预定模拟电压施加到晶体管的栅极端来调整每个电路单元内的晶体管的预定电阻值。在一些实施例中,每个电路单元内的晶体管的栅极端可以通过一个或多个开关耦接到启用栅极电压(enable gate voltage)和禁用栅极电压(disablegate voltage)。该一个或多个开关被控制为将栅极端选择性地耦接到启用/禁用栅极电压以启用/禁用电路单元。启用栅极电压和禁用栅极电压可以是模拟电压值,例如,其被校准为使得晶体管具有期望阻值。
上面描述的各方面和实施例以及附加的方面和实施例,将在下面进一步描述。这些方面和/或实施例可以被单独使用、一起使用或以两个或更多个的任意组合使用,因为本发明在这方面不受限制。
图2根据本发明一些实施例示出了具有衰减器电路的电子装置的示意性电路图。如图2所示,电子装置(electronic device)200包括衰减器电路(attenuator circuit)220,衰减器电路220具有输入节点222和输出节点224,输入节点222耦接到电路210,输出节点224耦接到放大器(图中标注为“A”)230。在一些实施例中,衰减器电路220和放大器230可以是接收器(receiver)250或集成电路(Integrated Circuit,IC)的一部分,而电路210可以是发送器(transmitter),但本申请的实施例不限于此,以及,本文公开的衰减器电路的各方面可以单独使用。在一些实施例中,发送器210的戴维南等效电阻(theveninequivalent resistance)R1大约是50Ω。在一些实施例中,电子装置200可以是有线收发器,以及,透过电子装置200内的导体,发送器210和接收器250可以通过直接电连接进行通信。可以使用现在已知或将来已知的任何合适的方式构造的有线收发器来实现电子装置200。在一些示例中,电子装置200可以包括高速串行链路,例如,其可具有至少10Gbps、至少100Gbps、至少112Gbps的资料带宽。在一非限制性示例中,电子装置200可以包括基于IEEE802.3协议的有线以太网链路。
应当理解的是,虽然图2将电路210和接收器250示出为单端电路,但本申请的实施例还可以包括差分信号方案及相关的电路设计,而不应当仅局限于单端实现。在利用差分信号的实施例中,为了简单起见,图2可以看做是说明“一半”差分信号线的电路。在这样的示例中,图2中的接地可代表小信号接地(small signal ground),而不是来自电源的真实接地。类似地,贯穿本申请的附图中所示的实施例可以同样适用于单端电路或用于处理差分信号的电路的一半。也就是说,本领域普通技术人员基于附图所示的单端实现将容易理解差分实现,因此,本发明对差分实现的实施方案不再赘述。
参考图2,衰减器电路220包括交流(alternate current,AC)耦接电容器C1,其耦接输入节点222和输出节点224这两者。电阻R2耦接在输入节点222和接地端(ground)之间,且表示接收器250的等效输入阻抗,在一些实施例中,R2大约是50Ω。电阻R3表示直流(direct current,DC)偏置电阻,且耦接在输出节点224和共模电压(common modevoltage)VCM之间。例如,VCM可以是恒定电压电平,其是基于放大器230优选的共模电压电平选择的。在一些实施例中,R3可以大于R2。
仍然参考图2,衰减器电路220还包括一组电路单元(circuit slice)226,例如,该组电路单元包括N个并联的电路单元。N是正整数,例如,位于1和10之间、10和50之间、10和100之间,以及,10和1000之间,本发明对此不做限制,也就是说,N为任意的正整数。每个电路单元具有串联在输出节点224和接地端之间的电容器Cu和可调电阻Ru。对于N个电路单元中的每一个,从控制器228接收到的使能信号(enable signal,亦可互换地描述为“启用信号”)EN和禁用信号ENB用于控制可调电阻Ru处于至少两种状态之一:当被禁用信号ENB禁用时的高阻抗状态,以及,当被使能信号EN启用时的具有预定电阻值的导通状态。
图3A根据本发明一些实施例示出了利用晶体管的电路单元(其可用作图2中的电路单元组)的示例性实施方式的示意性电路图。在图3A中,一组电路单元326包括N个电路单元326N、326N-1、326N-2、...、3261。每个电路单元包括与晶体管326S串联的电容器Cu。在图3A的示例中,晶体管326S是N沟道金属氧化物半导体晶体管(N-channel metal-oxidesemiconductor transistor,NMOS),其源极端耦接到接地端,漏极端耦接到电容器Cu。晶体管326S在其漏极端和源极端之间的电阻(electrical resistance)可以通过施加在晶体管326S的栅极端326G上的栅极电压来调整。
例如,如图3A所示,当电压电平(voltage level)V1a被施加到晶体管326S的栅极端326G时,晶体管326S处于具有特定阻值(resistance)的导通状态。通过将晶体管的阻值校准为其栅极处的栅极电压的函数并选择与预定电阻值Ru对应的值V1a,从而,晶体管326S处于导通状态的阻值是预定电阻值Ru,在本发明中,基于预定的Ru找到V1a的任何合适方法都可以使用,本发明对此不做限制。当电压电平V2a被施加到晶体管326S的栅极端326G时,晶体管处于高阻抗状态,例如,其阻值大于1,000×Ru、大于10,000×Ru、大于1,000,000×Ru或近似开路。V2a和V1a可以是以类似的方式在衰减器的操作之前被确定的,并且可以由任何合适的模拟电路作为恒定电压电平提供,例如但不限于电荷泵、使用例如电阻梯、副本偏置电路或其组合的内部电压参考器。因此,基于V1a,Ru是可调整的。
值得注意的是,V1a和V2a是模拟电压,与电子装置中的逻辑高“1”和逻辑低“0”相关联的数字逻辑电平不同。能够将模拟电压施加到栅极端326G允许晶体管的阻值是连续可调的。
返回参考图3A,图3A示出了电路单元还包括一对开关S1和S2,其被操作为将V1a和V2a中的一个连接到栅极端326G。图3B和图3C分别示出了图3A的示例性电路单元被启用/禁用的示意性电路图。如图3B所示,开关S1响应于启用信号EN[n]=1而接通(closed),而开关S2响应于禁用信号ENB[n]=0而断开(open)。因此,V1a被施加到晶体管326S的栅极端,使得晶体管处于具有预定电阻值Ru的导通状态。在图3C中,开关S1响应于启用信号EN[n]=0而断开,而开关S1响应于禁用信号ENB[n]=1而接通。因此,V2a被施加到晶体管326S的栅极端,使得晶体管处于开路状态。
EN[n]可以是多个使能信号EN[1]、EN[2]...EN[N]中的一者,多个使能信号EN[1]、EN[2]...EN[N]中的每一个被提供给相应电路单元中的开关(例如,第一开关),其将V1a耦接到电路单元中晶体管的栅极端。ENB[n]可以是多个禁用信号ENB[1]、ENB[2]...ENB[N]中的一者,多个禁用信号ENB[1]、ENB[2]...ENB[N]中的每一个被提供给相应电路单元中的开关(例如,第二开关),其将V2a耦接到电路单元中晶体管的栅极端。启用信号和禁用信号可以是由电子装置200中的一个或多个控制器(未示出)产生的数字信号。任何合适的信号控制、路由、切换、多路复用方案可以在电子装置200中使用,以将启用信号和禁用信号应用到开关S1、S2,进而将V1a、V2a耦接到栅极端。
电路单元中的开关S1和S2可以以任何已知技术实现,使得它们可被启用信号(亦可互换地描述为“使能信号”)和禁用信号控制为处于接通状态或开路状态。例如,开关S1、S2可以利用晶体管来实现,但本申请的实施例并不限于此。在一些实施例中,对于每个电路单元而言,启用信号和禁用信号是互斥的,使得一次仅接通开关S1和S2中的一个。
尽管图3A示出了电路单元中的NMOS晶体管,但可以使用具有可调电阻(亦可互换地描述为“可调电阻值”或“可调电阻值”)的任何晶体管。例如,图3D根据本发明一些实施例示出了图3A中的电路单元组的一种变型,如图3D中327所标识的电路单元组,其具有P沟道金属氧化物半导体晶体管(P-channel metal-oxide semiconductor transistor,PMOS)327S。此外,在电路单元中利用晶体管实现可调电阻为本发明实施例的一种优选的示例实施例,但本发明并不限于该示例实施例。例如,在一变型实施例中,图3A中的晶体管和开关可以是电阻器和开关模块,通过该开关模块可以将电阻器设置为与电容器串联(接通)以提供预定阻值或设置为断开以提供高阻抗,从而通过控制开关的状态来使得电路单元组能够提供可调电阻值。
本申请的一些方面提供了一种衰减器,该衰减器在宽的带宽(wide bandwidth)上具有可调增益及可调输入阻抗。从图2所示的衰减器电路中可以看出:衰减器至少有两个方面是可调的或可编程的。第一,可以基于启用信号和禁用信号将使能的(启用的)电路单元的数量n编程为0和N之间的任意值。第二,在每个电路单元内,可以将阻值Ru调整为基于V1a的预定电阻值。如下文更详细讨论的,这种实施例中的可调节性允许调节衰减器的各种特性。
图4A示出了图2中的电子装置200在低频处的低频等效电路的示意性电路图。在图4A中,衰减器226中的N个电路单元中的n个已被启用,该图针对信号V1或信号V1的低频分量(例如,具有诸如小于1GHz或小于0.1GHz的低频)示出了等效电路。衰减器增益G1被定义为输出节点424处的输出信号幅度与输入信号幅度V1的比值,且可以被计算为:
其中,Cp表示电子装置内的寄生电容。例如,Cp可以代表放大器230的输入电容。在低频处,n个启用的电路单元的并联电容n·Cu对G1的贡献占主导地位,以及,启用的电路单元内的Ru可以被省略。应当说明的是,本发明实施例和附图中的标号并不区分上下标,例如,图4A中的R1、Cu和上式中的R1、Cu指代相同。
正如应该从图4A中理解的那样,在低频处,衰减器充当(表现为)具有电容网络(capacitor network)的分压器(voltage divider)。G1可以通过调整启用的电路单元的数量n和选择每个电路单元内的电容器Cu来调整。例如,启用的电路单元的数量n不同,衰减器增益G1不同,再例如,电路单元内的电容器Cu不同,衰减器增益G1也将不同。
图4B示出了图2中衰减器在高频处的高频等效电路的示意性电路图。在图4B中,衰减器226中的N个电路单元中的n个已被启用,以及,该图标出了信号V1或信号V1的高频分量(例如,具有诸如大于1GHz、大于10GHz的高频)的等效电路。在高频处,电容器Cu的行为类似于短路,以及,衰减器增益G2可以被计算为:
正如应该从图4B中理解的那样,衰减器在高频处表现为R2和Ru/n的并联组合。不同于阻抗与频率成反比的电容分压器,图4B中的电阻网络(resistor network)的输入阻抗随频率是恒定的(constant over frequency)。因此,可以减少输入节点处到衰减器的反射,以及,可以提高整个电子装置的信号完整性。此外,由于衰减器电路220的输入节点和输出节点之间没有电阻器,因此衰减器在高频处会在输入节点和输出节点之间短路,从而可以消除Pi网络衰减器中串联电阻器造成的带宽限制。此外,图4A中的集总电容器模型(lumped capacitor model)n·Cu在高频处不表现为主要阻抗块,这在输入节点422处能够改善信号带宽。
在图4B中,衰减器的高频衰减器增益G2可以通过调整启用的电路单元的数量n和选择每个电路单元的电阻Ru进行调整。在一些实施例中,可以选择Cu和Ru使得G1=G2,从而,衰减器增益在从图4A中的低频至图4B中的高频的宽带宽范围内大致是一致的(uniform)。被选择的Ru可以以任何合适的方式来实施,例如但不限于将晶体管326S的电阻调整为如上文关于图3A所讨论的预定值。同时,被选择的Cu也可以以现在已知或将来已知的任何合适的方式来实现,例如,在衰减器的制造期间通过提供一个或多个确定尺寸的无源电容器组件,或利用可调电容器。一旦在选择出合适的Cu和Ru以使得G1=G2之后形成宽带衰减器,可以通过改变启用的电路单元的数量n来控制衰减器的增益大小。例如,较大的n将使得G1和G2都较低。
应当理解的是,虽然图2、图3A和图3D将衰减器电路中的每个电路单元示出为具有相同的串联电容器和晶体管,但本申请的实施例并不限于此。作为一种变体,每个电路单元不需要具有相同的结构。例如,当被启用时,一些电路单元内的晶体管的导通状态电阻值(conductive state resistance)可与其它的不同。在这样的示例中,N个电路单元(本文有时将电路单元简单描述为“单元”)可以包括并联连接的单元的分段组(segmented groupsof slices),每个单元具有分层电阻(tiered resistance)。基于分段二进制位的排列,可以选择性地启用或禁用单元的分段组以提供合适的高频阻抗。替代地或另外地,Cu在一些电路单元中可与在其它电路单元中的不同,以及,可以选择性地启用或禁用一个或多个这样的电路单元以提供将输出节点连接到衰减器电路中的接地端的合适的有效电容。
图5根据本发明一些实施例示出了电子装置500的示意性电路图,该电子装置500是图2中电子装置200的变体。根据本发明一些实施例,电子装置500包括接收器550,接收器550耦接到发送器210,电子装置500与电子装置200的不同之处在于添加了偏置电阻器R3,其在低频(例如,低于1MHz、低于100kHz、低于50kHz的频率)处将输出节点524连接到共模电压VCM。R3不影响两个增益方程G1和G2。此外,在输入节点522和放大器230之间提供包括L1、L2、L3、L4和L5的电感网络(inductor network)。
图6根据本发明一些实施例示出了来自图5中的电子装置500的一系列仿真衰减器增益曲线。衰减器增益曲线601、602、603、604、605和606中的每一个对应于如图5所示的电路单元626内越来越多的启用的电路单元数n。对于曲线601,所有的电路单元被禁用。因此,增益曲线601表示衰减器被关闭且衰减器增益为0dB的情况。曲线602~606中的每一个分别对应为具有4个、8个、16个、22个、30个和40个启用的电路单元。图6示出了针对特定频率,衰减器增益随着n的增大而减小,而增益控制保持0dB增益曲线601的形状。如增益曲线601(其代表所有的增益曲线)的形状所示,频率响应在跨越几个数量级的频带上基本上是平坦的,不超过1dB的变化。因此,电子装置500内的衰减器电路可以基于启用的电路单元的数量提供具有可调衰减器增益的宽带衰减。
在此描述的装置和技术的各个方面可以单独使用、组合使用或以在前述描述中描述的实施例中未具体讨论的各种布置使用,因此不限于其应用到在前面的描述中提出或在附图中示出的组件的细节和布置。例如,在一个实施例中描述的方面可以以任何方式与在其他实施例中描述的方面组合。
此外,本发明可以体现为一种方法,作为该方法的一部分执行的动作可以以任何合适的方式排序。在权利要求书中使用诸如“第一”,“第二”,“第三”等序数术语来修改申请专利要素,其本身并不表示一个申请专利要素相对于另一个申请专利要素的任何优先权、优先级或顺序,或执行方法动作的时间顺序,但仅用作标记,以使用序数词来区分具有相同名称的一个申请专利要素与具有相同名称的另一个元素要素。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述,但是,应当理解的是,本发明并不限于公开的实施例。相反,它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的),例如,不同实施例中的不同特征的组合或替换。因此,所附权利要求的范围应被赋予最宽的解释,以涵盖所有的这些变型和类似的结构。
Claims (15)
1.一种衰减器电路,其特征在于,该衰减器电路包括:
输入节点;
输出节点;以及,
多个电路单元,并联连接在该输出节点和参考电压节点之间,该多个电路单元中的各个电路单元包括与可调电阻串联的电容器。
2.如权利要求1所述的衰减器电路,其特征在于,通过将该多个电路单元的一些或所有电路单元中的该可调电阻设置为处于具有预定电阻值的导通状态以及将该多个电路单元的其余电路单元中的该可调电阻设置为处于高阻抗状态,该衰减器电路的衰减器增益是可编程的。
3.如权利要求2所述的衰减器电路,其特征在于,针对该一些或所有电路单元中的每个电路单元,该预定电阻值被选择为使得该衰减器增益在第一频率处的第一增益值和该衰减器增益在第二频率处的第二增益值之间的差异不超过1dB,该第二频率不同于该第一频率。
4.如权利要求3所述的衰减器电路,其特征在于,该第一频率低于1GHz,以及,该第二频率高于1GHz。
5.如权利要求4所述的衰减器电路,其特征在于,该第一频率低于0.1GHz,以及,该第二频率高于10GHz。
6.如权利要求2所述的衰减器电路,其特征在于,该高阻抗状态是开路。
7.如权利要求1所述的衰减器电路,其特征在于,针对每个电路单元:
该可调电阻是晶体管,该晶体管的栅极端被配置为应用栅极电压,以使得该晶体管具有可调电阻值。
8.如权利要求7所述的衰减器电路,其特征在于,每个电路单元还包括一个或多个开关,其被配置为将该晶体管的栅极端可切换地连接到第一电压或第二电压,以使得该晶体管处于高阻抗状态或者处于具有预定电阻值的导通状态。
9.如权利要求1所述的衰减器电路,其特征在于,该衰减器电路还包括:耦接该输入节点和该输出节点的电容器。
10.一种电子装置,其特征在于,该电子装置包括如权利要求1至9中任一项所述的衰减器电路。
11.如权利要求10所述的电子装置,其特征在于,该电子装置还包括耦接到该衰减器电路的放大器,其中,该衰减器电路的输入节点被配置为接收输入信号,以及,该衰减器电路的输出节点被配置为向该放大器提供衰减后的输入信号。
12.如权利要求11所述的电子装置,其特征在于,该衰减器电路和该放大器是集成电路的一部分。
13.一种用于操作衰减器电路的方法,其中,该衰减器电路包括输入节点、输出节点以及在该输出节点和参考电压节点之间并联连接的多个电路单元,该多个电路单元中的各个电路单元包括与具有可调电阻值的晶体管串联的电容器,该方法包括:
将该多个电路单元的一些或所有电路单元中的晶体管选择性地调整为导通状态,以调整该衰减器电路的衰减器增益。
14.如权利要求13所述的方法,其特征在于,选择性地调整该一些或所有电路单元的晶体管包括:
将该晶体管设置为具有预定电阻值,以使得该衰减器增益在第一频率处的第一增益值与该衰减器增益在第二频率处的第二增益值之间的差值不超过1dB,其中,该第二频率不同于该第一频率。
15.如权利要求14所述的方法,其特征在于,将该晶体管设置为具有预定电阻值包括:将预定电压施加到该晶体管的栅极端。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163213305P | 2021-06-22 | 2021-06-22 | |
US63/213,305 | 2021-06-22 | ||
US17/744,163 US11923819B2 (en) | 2021-06-22 | 2022-05-13 | Wideband signal attenuator |
US17/744,163 | 2022-05-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115514342A true CN115514342A (zh) | 2022-12-23 |
Family
ID=82163481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210598481.5A Pending CN115514342A (zh) | 2021-06-22 | 2022-05-27 | 衰减器电路、电子装置及相关方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11923819B2 (zh) |
EP (1) | EP4109752A1 (zh) |
CN (1) | CN115514342A (zh) |
TW (1) | TWI836478B (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135595A (ja) * | 2007-11-28 | 2009-06-18 | Sony Corp | スイッチトキャパシタ回路、スイッチトキャパシタフィルタ、およびシグマデルタad変換器 |
EP3346611B1 (en) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
CN107005216B (zh) | 2014-12-03 | 2020-06-05 | 瑞典爱立信有限公司 | 衰减器 |
US9531359B1 (en) | 2015-10-08 | 2016-12-27 | Peregrine Semiconductor Corporation | Multi-state attenuator |
US9929760B2 (en) | 2016-04-14 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra-low-power RF receiver frontend with tunable matching networks |
US10530320B2 (en) | 2016-07-15 | 2020-01-07 | Psemi Corporation | Attenuator de-Qing loss improvement and phase balance |
US10033340B1 (en) | 2017-01-06 | 2018-07-24 | Qualcomm Incorporated | Low-noise amplifier (LNA) with capacitive attenuator |
US11079407B2 (en) | 2017-07-10 | 2021-08-03 | Tektronix, Inc. | Probe attenuator for reduced input capacitance |
US10776234B2 (en) | 2018-11-08 | 2020-09-15 | Huawei Technologies Co., Ltd. | On-die input capacitive divider for wireline receivers with integrated loopback |
-
2022
- 2022-05-13 US US17/744,163 patent/US11923819B2/en active Active
- 2022-05-27 CN CN202210598481.5A patent/CN115514342A/zh active Pending
- 2022-06-21 TW TW111122997A patent/TWI836478B/zh active
- 2022-06-21 EP EP22180247.3A patent/EP4109752A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
TW202301806A (zh) | 2023-01-01 |
EP4109752A1 (en) | 2022-12-28 |
US20220407490A1 (en) | 2022-12-22 |
TWI836478B (zh) | 2024-03-21 |
US11923819B2 (en) | 2024-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10033412B2 (en) | Impedance and swing control for voltage-mode driver | |
EP1748552B1 (en) | Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading | |
EP1720306B1 (en) | On-chip source termination in communication systems | |
US9281974B1 (en) | Equalizer circuitry having digitally controlled impedances | |
US10715113B2 (en) | Transmission line with device for limiting losses through impedance mismatch | |
US11005688B2 (en) | Common-mode control for AC-coupled receivers | |
US20150319020A1 (en) | Positive feedback enhanced switching equalizer with output pole tuning | |
US5708391A (en) | High frequency differential filter with CMOS control | |
EP4377807A1 (en) | Universal serial bus (usb) host data switch with integrated equalizer | |
CN114650032B (zh) | 用于高速数字接收器的阻抗匹配系统 | |
US10944602B1 (en) | Passive linear equalizer for serial wireline receivers | |
US10778478B2 (en) | Fast-settling voltage reference generator for SERDES applications | |
CN115514342A (zh) | 衰减器电路、电子装置及相关方法 | |
US9948279B1 (en) | Electronic device capable of bandwidth compensation and method thereof | |
CN114726393B (zh) | 用于有线通信的高速分时双工收发器及其方法 | |
CN110781114B (zh) | 一种高速串行接口接收端的宽带无源线性均衡器电路 | |
US20190190748A1 (en) | Equalization for transmitter input buffer array | |
US7138835B1 (en) | Method and apparatus for an equalizing buffer | |
CN118449485A (zh) | 一种多单元连续时间线性均衡器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |