CN117650781A - 实现多个锁相环相位同步的电路、片上系统及电子设备 - Google Patents

Abstract

本发明提供一种实现多个锁相环相位同步的电路、片上系统以及电子设备，涉及集成电路技术领域，包括：多个锁相环布设于一个芯片或者多个芯片中，每个锁相环的输出端与多个分频器的输入端连接；第一采样器用于对第一分频器的输出信号进行采样，得到采样信号并传输至所述锁相环相位控制模块；锁相环相位控制模块用于根据采样信号、参考时钟、同步复位信号以及频率控制字，产生锁相环相位调整信号并传输至与第一分频器连接的锁相环，对该锁相环的相位进行调整。本发明消除由锁相环、分频器以及信号路径引入的相位模糊，实现同一芯片上不同锁相环之间，同一锁相环不同通道之间以及不同芯片上锁相环的信号之间的相位同步。

Description

实现多个锁相环相位同步的电路、片上系统及电子设备

技术领域

本发明涉及集成电路技术领域，特别是一种实现多个锁相环相位同步的电路、片上系统以及电子设备。

背景技术

多模射频通信系统往往包含多个射频收发器芯片和多个射频通道，为了实现高质量的通信，一方面需要好的时钟和本振信号噪声性能，另一方面从数字基带到天线阵列，在不同的阶段都需要保持相位相干和时序同步。

在射频收发芯片中，往往使用多个锁相环来产生数字时钟和本振信号。由于各个射频收发芯片或者同一芯片上不同锁相环之间的工作环境、启动过程、电压、温度等条件存在差异，在对锁相环输入相同参考时钟时，不同芯片上或者同一芯片上不同通道锁相环输出的信号相位会存在差异。此外，同一个锁相环之后级联的分频器启动过程不同，导致同一个锁相环之后级联的不同分频器之间也可以引入不同的相位差。

因此，如何实现对不同芯片或者同一芯片内不同通道(不同锁相环通道或者同一锁相环级联的不同分频器通道)的信号相位，进行相位同步是一个亟需解决的问题。

发明内容

鉴于上述问题，本发明提出了一种实现多个锁相环相位同步的电路、片上系统以及电子设备。

本发明实施例提供了一种实现多个锁相环相位同步的电路，所述电路包括：多个锁相环相位同步电路，一个锁相环相位同步电路与一个锁相环连接；

多个所述锁相环布设于一个芯片或者多个芯片中，每个锁相环的输出端与多个分频器的输入端连接；

每个锁相环相位同步电路包括：锁相环相位控制模块和第一采样器；

所述第一采样器与多个分频器中的第一分频器的输出端连接，用于对所述第一分频器的输出信号进行采样，得到采样信号并传输至所述锁相环相位控制模块；

所述锁相环相位控制模块用于根据所述采样信号、参考时钟、同步复位信号以及频率控制字，产生锁相环相位调整信号并传输至与所述第一分频器连接的锁相环，对该锁相环的相位进行调整。

可选地，所述锁相环相位控制模块包括：模拟相位量化单元、数字相位产生单元、相差计算单元、相位调整信号产生单元；

所述模拟相位量化单元接收所述采样信号，将所述采样信号转换为量化的模拟相位并传输至所述相差计算单元；

所述数字相位产生单元接收所述参考时钟、所述同步复位信号以及所述频率控制字，产生目标频率对应的数字相位并传输至所述相差计算单元，所述目标频率为预设的多个锁相环相位同步的频率；

所述相差计算单元对所述模拟相位和所述数字相位进行相差计算，得到相差结果并传输至所述相位调整信号产生单元；

所述相位调整信号产生单元根据所述相差结果产生所述锁相环相位调整信号。

可选地，所述锁相环相位控制模块包括：模拟相位量化单元、数字相位产生单元、相差计算单元、相位调整信号产生单元以及随机相位产生器；

所述模拟相位量化单元接收所述采样信号，将所述采样信号转换为量化的模拟相位并传输至所述相差计算单元；

所述数字相位产生单元接收所述参考时钟、所述同步复位信号以及所述频率控制字，产生目标频率对应的数字相位并传输至所述相差计算单元，所述目标频率为预设的多个锁相环相位同步的频率；

所述随机相位产生器用于产生均值为0的相位，并传输至所述相差计算单元；

所述相差计算单元基于所述均值为0的相位，对所述模拟相位和所述数字相位进行相差计算，得到相差结果并传输至所述相位调整信号产生单元；

所述相位调整信号产生单元根据所述相差结果产生所述锁相环相位调整信号。

可选地，所述第一分频器的输出信号为双路差分I/Q信号，或者为单路信号；

当所述第一分频器的输出信号为双路差分I/Q信号时，所述锁相环相位控制模块中的模拟相位量化单元量化出的模拟相位为45°、135°、225°、315°；

当所述第一分频器的输出信号为单路信号时，所述锁相环相位控制模块中的模拟相位量化单元量化出的模拟相位为0°、180°。

可选地，所述同步复位信号与所述参考时钟同源，所述同步复位信号是所述参考时钟分频后得到的低频信号；

当多个所述锁相环布设于多个芯片中，不同芯片中的锁相环相位控制模块被同一个同步复位信号复位。

可选地，当所述频率控制字的取值为整数或者为可用2^-n表示的小数时，所述锁相环相位控制模块中包含所述随机相位产生器，否则，所述锁相环相位控制模块中不包含所述随机相位产生器。

可选地，所述电路还包括：多个分频器相位同步电路；

与同一个锁相环连接的多个分频器中，除所述第一分频器外其余的分频器，每个分频器与一个分频器相位同步电路连接；

每个分频器相位同步电路包括：分频器相位控制模块和第二采样器；

所述第二采样器用于对与自身相连的分频器的输出信号进行采样，得到采样信号并传输至所述分频器相位控制模块；

所述分频器相位控制模块用于根据所述采样信号、所述参考时钟、所述同步复位信号以及所述频率控制字，产生分频器相位选择信号并传输至与所述第二采样器连接的分频器，对该分频器的相位进行调整。

可选地，所述分频器相位控制模块的工作阶段由有限状态机实现，所述分频器相位控制模块包括：模拟相位量化单元、数字相位产生单元、相差计算单元；

所述数字相位产生单元接收所述参考时钟、所述同步复位信号以及所述频率控制字，产生目标频率对应的数字相位并传输至所述相差计算单元，所述目标频率为预设的多个锁相环相位同步的频率；

在第1阶段，所述第二采样器对与自身相连的分频器的输出信号进行采样，得到采样信号并传输至所述模拟相位量化单元；

所述模拟相位量化单元将所述采样信号转换为量化的模拟相位；

在整个第1阶段的持续时长内，重复进行采样和量化模拟相位的操作，得到多个量化的模拟相位，并进行求平均运算，得到平均相位后传输至所述相差计算单元；

在第1阶段结束后进入第2阶段，在第2阶段，所述相差计算单元对所述平均相位和所述数字相位进行相差计算，得到相差结果并根据所述相差结果产生所述分频器相位选择信号。

本发明实施例还提供了一种片上系统，所述片上系统包括：如上任一所述的实现多个锁相环相位同步的电路。

本发明实施例还提供了一种电子设备，所述电子设备包括：如上任一所述的实现多个锁相环相位同步的电路。

本发明提供的实现多个锁相环相位同步的电路，包括：多个锁相环相位同步电路，一个锁相环相位同步电路与一个锁相环连接。多个锁相环布设于一个芯片或者多个芯片中，每个锁相环的输出端与多个分频器的输入端连接。

每个锁相环相位同步电路包括：锁相环相位控制模块和第一采样器；第一采样器与多个分频器中的第一分频器的输出端连接，用于对第一分频器的输出信号进行采样，得到采样信号并传输至锁相环相位控制模块。

锁相环相位控制模块用于根据采样信号、参考时钟、同步复位信号以及频率控制字，产生锁相环相位调整信号并传输至与第一分频器连接的锁相环，以对该锁相环的相位进行调整，从而最终达到实现多个锁相环输出的信号相位同步。

本发明所提实现多个锁相环相位同步的电路，通过采样器对分频器的输出信号进行采样，将采样信号量化的模拟相位，再利用锁相环相位控制模块，结合参考时钟、同步复位信号、频率控制字以及数字算法，产生锁相环相位调整信号，从而对锁相环的相位进行调整。消除由锁相环、分频器以及信号路径引入的相位模糊，实现同一芯片上不同锁相环之间，同一锁相环不同通道之间以及不同芯片上锁相环的信号之间的相位同步。

本发明所提实现多个锁相环相位同步的电路，基本通过数字算法实现，仅需要额外增加的模拟电路只有采样器，数字集成度高，便于实现，可以在不同的锁相环结构种使用；采样信号映射到模拟相位的方式极大程度简化了模拟相位的测量过程和同步算法，同时在背景矫正的算法下，相位测量和调整精度都足以保证，本发明所提实现多个锁相环相位同步的电路具有较高的实用性。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是传统多个锁相环的射频收发芯片产生时钟信号和本振信号的结构示意图；

图2是本发明实施例中实现多个锁相环相位同步的电路结构示意图；

图3是本发明实施例中锁相环相位控制模块的结构示意图；

图4是本发明实施例中锁相环相位控制模块的另一结构示意图；

图5是本发明实施例中I/Q双路采样和I路单路采样下的模拟相位映射示意图；

图6是本发明实施例中同一个锁相环不同通道之间的相位同步的电路结构示意图；

图7是本发明实施例中以4分频为例，示出的分频器的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。

目前多模射频通信系统往往包含多个射频收发器芯片和多个射频通道，为了实现高质量的通信，一方面需要好的时钟和本振信号噪声性能，另一方面从数字基带到天线阵列，在不同的阶段都需要保持相位相干和时序同步。

发明人发现，目前在射频收发芯片中，往往使用多个锁相环来产生数字时钟和本振信号。例如参照图1所示的传统包含多个锁相环的射频收发芯片产生时钟信号和本振信号的结构示意图。

图1以一个芯片为例，该芯片内有多个锁相环：锁相环1、锁相环2……锁相环n，每个锁相环均级联多个分频器，例如：锁相环1级联分频器1～m，产生时钟信号1～m，锁相环2级联分频器1～m，产生本振信号1～m。其余锁相环级联多个分频器可以此类推，其可能产生时钟信号，也可能产生本振信号，可以根据实际需求设计，不多赘述。

发明人进一步研究发现，在同一芯片上不同锁相环的工作环境、启动过程、电压、温度等条件均可能存在差别，在对锁相环输入相同参考时钟时，不同芯片上或者同一芯片上不同通道锁相环输出的信号相位会存在差异。此外，同一个锁相环之后级联的分频器启动过程不同，导致同一个锁相环之后级联的不同分频器之间也可以引入不同的相位差。

针对上述重大的发现，发明人创造性的提出本发明的一种实现多个锁相环相位同步的电路、片上系统以及电子设备，很好的解决了上述问题。以下对本发明所提实现多个锁相环相位同步的电路、片上系统以及电子设备进行详细解释和说明。

本发明所提实现多个锁相环相位同步的电路，包括：多个锁相环相位同步电路，一个锁相环相位同步电路与一个锁相环连接。多个锁相环布设于一个芯片或者多个芯片中，也即本发明所提实现多个锁相环相位同步的电路，可以应用于单个芯片的架构中，也可以应用于多个芯片的架构中。根据芯片的结构可知：每个锁相环的输出端均与多个分频器的输入端连接。

每个锁相环相位同步电路包括：锁相环相位控制模块和第一采样器；第一采样器与多个分频器中的第一分频器的输出端连接，用于对第一分频器的输出信号进行采样，得到采样信号并传输至锁相环相位控制模块。

锁相环相位控制模块用于根据采样信号、参考时钟、同步复位信号以及频率控制字，产生锁相环相位调整信号并传输至与第一分频器连接的锁相环，以对该锁相环的相位进行调整，从而最终达到实现多个锁相环输出的信号相位同步。

对于分频器的输出信号，其根据不同的应用场景，输出信号为双路差分I/Q信号，或者为单路信号，即：第一分频器的输出信号为双路差分I/Q信号，或者为单路信号。

为了更好的解释和说明本发明所提实现多个锁相环相位同步的电路，参照图2所示，上述结构可以用图2所示的不同芯片上锁相环之间相位同步的电路结构示意图得到更好的理解。图2中示例性的以两个芯片：芯片1、芯片2为例进行了示出。芯片1中一个锁相环与芯片2中一个锁相环之间相位同步的电路结构，可以简单推理得到单个芯片中多个锁相环相位同步的电路，以及多个芯片中多个锁相环相位同步的电路，不再一一示出。

需要说明的是，前述已经描述：多个锁相环可以产生数字时钟信号和本振信号。由于数字时钟信号和本振信号的频率不同，因此相位同步的技术不可以针对产生不同频率信号的锁相环应用。例如：假设图2中芯片1里面的锁相环产生数字时钟信号，而芯片2里面的锁相环产生本振信号，则两者不能应用相位同步的技术。而在芯片1里面的锁相环产生数字时钟信号，且芯片2里面的锁相环也产生数字时钟信号，或者芯片1里面的锁相环产生本振信号，且芯片2里面的锁相环也产生本振信号这种情况下，两者才可以应用相位同步的技术。

图2中示例性的以第一分频器(图2中分频器1)的输出信号为双路差分I/Q信号(图2中分频器1输出的I路、Q路)为例，两个锁相环相位控制模块均接收采样信号、参考时钟、同步复位信号以及频率控制字，其中，采样信号为第一采样器(图2中采样器)对各自连接的分频器1的输出双路差分I/Q信号进行采样得到的。

在一些可能的实施例中，锁相环相位控制模块包括：模拟相位量化单元、数字相位产生单元、相差计算单元、相位调整信号产生单元。

模拟相位量化单元接收采样信号，将采样信号转换为量化的模拟相位并传输至相差计算单元；数字相位产生单元接收参考时钟、同步复位信号以及频率控制字，产生目标频率对应的数字相位并传输至相差计算单元，目标频率为预设的多个锁相环相位同步的频率。例如：预设的多个锁相环相位同步的频率为1GHz，那么数字相位即对应1GHz。

相差计算单元对模拟相位和数字相位进行相差计算，得到相差结果并传输至相位调整信号产生单元；相位调整信号产生单元根据相差结果产生锁相环相位调整信号，从而对锁相环的相位进行调整，使得多个锁相环的相位同步。

参照图3所示的锁相环相位控制模块的结构示意图，由于采用信号为模拟量信号，因此需要模拟相位量化单元将采样信号转换为量化的模拟相位；而参考时钟、同步复位信号以及频率控制字均为数字量信号，因此数字相位产生单元产生目标频率对应的数字相位。

多个芯片上所有的锁相环被同一个参考时钟所驱动，而同步复位信号作为锁相环相位控制模块的复位信号，因此同步复位信号与参考时钟同源，同步复位信号可以是参考时钟分频后得到的低频信号。这样当多个锁相环布设于多个芯片中，不同芯片中的锁相环相位控制模块被同一个同步复位信号复位，同理，多个锁相环布设于1个芯片中，芯片中的所有锁相环相位控制模块也被同一个同步复位信号复位，确保数字相位之间不存在相位差。

相差计算单元接收的都是相位，其可以对模拟相位和数字相位进行相差计算，得到相差结果并传输至相位调整信号产生单元；相位调整信号产生单元根据相差结果产生锁相环相位调整信号，从而对锁相环的相位进行调整，使得多个锁相环的相位同步。

以分频器的输出信号为双路差分I/Q信号为例：锁相环相位控制模块中的模拟相位量化单元量化出的模拟相位为45°、135°、225°、315°；而当分频器的输出信号为单路信号时，锁相环相位控制模块中的模拟相位量化单元量化出的模拟相位为0°、180°。参照图5所示的I/Q双路采样和I路单路采样下的模拟相位映射示意图。图5中左图为I路采样、Q路采样的双路采样下的模拟相位映射示意图，右图为I路的单路采样下的模拟相位映射示意图。

由于采样信号在双路I/Q采样或者单路采样模式下分别是2比特或者1比特信号，而锁相环的相位信息是0～360°连续变化的，因此在单次的量化过程中会引入量化误差。但这个相位同步的过程是持续进行的，持续时间越长，模拟相位测量的精度也会越高，量化误差的影响就越小，相当于时间拉的越长，误差就越小，直至误差小到可以忽略。从而可以实现精确的相位测量和调整。

但上述情况中有个特殊例外，在频率控制字取值为整数或者含有诸如0.5、0.25之类可以用2^-n表示的小数时，锁相环输出的时钟和参考时钟相位具有一定的相关性，在这种情况下无法通过长时间测量来提升相位测量精度。例如：锁相环输出的时钟频率是参考时钟频率的100倍，那么每次采样可能都会是采样到同一个相位假设是30度相位，那么引入量化误差将会始终存在，无法通过长时间测量来减小误差。为了解决这个问题，发明人创造性的提出了一种相位抖动技术及其结构。参照图4所示的锁相环相位控制模块的另一结构示意图：

锁相环相位控制模块包括：模拟相位量化单元、数字相位产生单元、相差计算单元、相位调整信号产生单元以及随机相位产生器。

模拟相位量化单元接收采样信号，将采样信号转换为量化的模拟相位并传输至相差计算单元；数字相位产生单元接收参考时钟、同步复位信号以及频率控制字，产生目标频率对应的数字相位并传输至相差计算单元。

而随机相位产生器用于产生均值为0的相位(即一个均匀分布的随机信号，其相位均值为0)，并传输至相差计算单元。相差计算单元基于均值为0的相位，对模拟相位和数字相位进行相差计算，得到相差结果并传输至相位调整信号产生单元；相位调整信号产生单元根据相差结果产生锁相环相位调整信号，从而对锁相环的相位进行调整，使得多个锁相环的相位同步。

由于随机相位产生器，随机产生一个均值为0的相位并参与模拟相位和数字相位的计算。通过对相位的随机抖动，可以提升相位测量精度，由于随机相位均值为0，因此在测量时间很长时，可以保证不会引入额外的相位差。采用上述这种结构可以支持对任意频率控制字的相位同步。

即：当频率控制字的取值为整数或者为可用2^-n表示的小数时，锁相环相位控制模块中包含随机相位产生器，否则，锁相环相位控制模块中不包含随机相位产生器。可以根据实际需求进行选取。

本发明所提实现多个锁相环相位同步的电路，在工作过程中分为两个过程，第一个过程是对多个锁相环通道的相位进行同步，该过程完成后，由于一个锁相环可能与多个分频器连接，因此第二个过程还需要对同一个锁相环不同通道之间的相位进行同步。其电路结构与前述多个锁相环相位同步的电路结构相似。

实现多个锁相环相位同步的电路还包括：多个分频器相位同步电路；与同一个锁相环连接的多个分频器中，除第一分频器外其余的分频器，每个分频器与一个分频器相位同步电路连接。

每个分频器相位同步电路包括：分频器相位控制模块和第二采样器；第二采样器用于对与自身相连的分频器的输出信号进行采样，得到采样信号并传输至分频器相位控制模块；分频器相位控制模块用于根据采样信号、参考时钟、同步复位信号以及频率控制字，产生分频器相位选择信号并传输至与第二采样器连接的分频器，对该分频器的相位进行调整。

参照图6所示的一种示例性的同一个锁相环不同通道之间的相位同步的电路结构示意图，图6中示例性的以一个锁相环连接2个分频器：分频器1、分频器2，每个分频器均是I/Q双路输出信号为例进行说明，3个及以上分频器的情况简单推理即可得到，不一一示出。结合图3、4可以知晓两者结构的区别。

除第一分频器(分频器1)外其余的分频器，每个分频器与一个分频器相位同步电路连接。即第二采样器(图6中与分频器2连接的采样器)对分频器2进行采样，得到采样信号并传输至分频器相位控制模块；分频器相位控制模块用于根据采样信号、参考时钟、同步复位信号以及频率控制字，产生分频器相位选择信号并传输至与第二采样器连接的分频器，对该分频器的相位进行调整。其中的参考时钟、同步复位信号以及频率控制字和前述的含义相同，不再赘述。

由于分频器引入的相位模糊和分频比有关，以4分频为例，参照图7所示，该4分频分频器由一个多相产生单元和一个多路选择器组成，多相产生单元接收锁相环输出时钟，产生4路相位均匀分布的信号分别记为：p0、p1、p2、p3。系统上电后一般首先选择p0作为输出，考虑相位模糊后能产生的相位有4种，分别是0°、90°、180°或者270°，其中0°表示没有相位模糊。

那么分频器相位控制模块的工作阶段由有限状态机实现，其将整个操作分为2个阶段：

第1阶段：对分频器输出时钟的相位进行测量，使用采样器对分频器2的输出信号进行采样，然后在分频器相位控制模块中进行量化，并通过长时间的测量和平均来提升测量精度。

第2阶段：计算模拟相位和数字相位的相位差，根据相位差来对分频器2的输出信号进行调整。如果相位差位于0°～90°就选择p0；如果相位差位于90°～180°就选择p1；如果相位差位于180°～270°就选择p2；如果相位差位于270°～0°就选择p3。重新选择输出之后分频器2引入的相位模糊可以完全消除。

基于上述原理，分频器相位控制模块的电路结构与前述锁相环相位控制模块的电路结构略有不同，分频器相位控制模块包括：模拟相位量化单元、数字相位产生单元、相差计算单元；而没有相位调整信号产生单元以及随机相位产生器。

数字相位产生单元接收参考时钟、同步复位信号以及频率控制字，产生目标频率对应的数字相位并传输至相差计算单元；在第1阶段，第二采样器对与自身相连的分频器2的输出信号进行采样，得到采样信号并传输至模拟相位量化单元。模拟相位量化单元将采样信号转换为量化的模拟相位；

在整个第1阶段的持续时长内，重复进行采样和量化模拟相位的操作，得到多个量化的模拟相位，并进行求平均运算，得到平均相位后传输至相差计算单元。

在第1阶段结束后进入第2阶段，在第2阶段，相差计算单元对平均相位和数字相位进行相差计算，得到相差结果并根据相差结果(例如图7所示的相位差位于哪个度数内)产生分频器相位选择信号，使得分频器2选择对应的那路相位输出时钟。

基于上述实现多个锁相环相位同步的电路，本发明实施例还提供一种片上系统，所述片上系统包括：如上任一所述的实现多个锁相环相位同步的电路。

基于上述实现多个锁相环相位同步的电路，本发明实施例还提供一种电子设备，所述电子设备包括：如上任一所述的实现多个锁相环相位同步的电路。

综上所述，本发明的实现多个锁相环相位同步的电路，包括：多个锁相环相位同步电路，一个锁相环相位同步电路与一个锁相环连接。多个锁相环布设于一个芯片或者多个芯片中，每个锁相环的输出端与多个分频器的输入端连接。

每个锁相环相位同步电路包括：锁相环相位控制模块和第一采样器；第一采样器与多个分频器中的第一分频器的输出端连接，用于对第一分频器的输出信号进行采样，得到采样信号并传输至锁相环相位控制模块。

锁相环相位控制模块用于根据采样信号、参考时钟、同步复位信号以及频率控制字，产生锁相环相位调整信号并传输至与第一分频器连接的锁相环，以对该锁相环的相位进行调整，从而最终达到实现多个锁相环输出的信号相位同步。

本发明所提实现多个锁相环相位同步的电路，通过采样器对分频器的输出信号进行采样，将采样信号量化的模拟相位，再利用锁相环相位控制模块，结合参考时钟、同步复位信号、频率控制字以及数字算法，产生锁相环相位调整信号，从而对锁相环的相位进行调整。消除由锁相环、分频器以及信号路径引入的相位模糊，实现同一芯片上不同锁相环之间，同一锁相环不同通道之间以及不同芯片上锁相环的信号之间的相位同步。

本发明所提实现多个锁相环相位同步的电路，基本通过数字算法实现，仅需要额外增加的模拟电路只有采样器，数字集成度高，便于实现，可以在不同的锁相环结构种使用。采样信号映射到模拟相位的方式极大程度简化了模拟相位的测量过程和同步算法，同时在背景矫正的算法下，相位测量和调整精度都足以保证，同时利用数字相位抖动方案可以兼容所有的频率控制字进行相位同步，本发明所提实现多个锁相环相位同步的电路具有较高的实用性。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种实现多个锁相环相位同步的电路，其特征在于，所述电路包括：多个锁相环相位同步电路，一个锁相环相位同步电路与一个锁相环连接；

多个所述锁相环布设于一个芯片或者多个芯片中，每个锁相环的输出端与多个分频器的输入端连接；

每个锁相环相位同步电路包括：锁相环相位控制模块和第一采样器；

所述第一采样器与多个分频器中的第一分频器的输出端连接，用于对所述第一分频器的输出信号进行采样，得到采样信号并传输至所述锁相环相位控制模块；

所述锁相环相位控制模块用于根据所述采样信号、参考时钟、同步复位信号以及频率控制字，产生锁相环相位调整信号并传输至与所述第一分频器连接的锁相环，对该锁相环的相位进行调整。

2.根据权利要求1所述的电路，其特征在于，所述锁相环相位控制模块包括：模拟相位量化单元、数字相位产生单元、相差计算单元、相位调整信号产生单元；

所述模拟相位量化单元接收所述采样信号，将所述采样信号转换为量化的模拟相位并传输至所述相差计算单元；

所述数字相位产生单元接收所述参考时钟、所述同步复位信号以及所述频率控制字，产生目标频率对应的数字相位并传输至所述相差计算单元，所述目标频率为预设的多个锁相环相位同步的频率；

所述相差计算单元对所述模拟相位和所述数字相位进行相差计算，得到相差结果并传输至所述相位调整信号产生单元；

所述相位调整信号产生单元根据所述相差结果产生所述锁相环相位调整信号。

3.根据权利要求1所述的电路，其特征在于，所述锁相环相位控制模块包括：模拟相位量化单元、数字相位产生单元、相差计算单元、相位调整信号产生单元以及随机相位产生器；

所述模拟相位量化单元接收所述采样信号，将所述采样信号转换为量化的模拟相位并传输至所述相差计算单元；

所述数字相位产生单元接收所述参考时钟、所述同步复位信号以及所述频率控制字，产生目标频率对应的数字相位并传输至所述相差计算单元，所述目标频率为预设的多个锁相环相位同步的频率；

所述随机相位产生器用于产生均值为0的相位，并传输至所述相差计算单元；

所述相差计算单元基于所述均值为0的相位，对所述模拟相位和所述数字相位进行相差计算，得到相差结果并传输至所述相位调整信号产生单元；

所述相位调整信号产生单元根据所述相差结果产生所述锁相环相位调整信号。

4.根据权利要求1-3任一所述的电路，其特征在于，所述第一分频器的输出信号为双路差分I/Q信号，或者为单路信号；

当所述第一分频器的输出信号为双路差分I/Q信号时，所述锁相环相位控制模块中的模拟相位量化单元量化出的模拟相位为45°、135°、225°、315°；

当所述第一分频器的输出信号为单路信号时，所述锁相环相位控制模块中的模拟相位量化单元量化出的模拟相位为0°、180°。

5.根据权利要求1-3任一所述的电路，其特征在于，所述同步复位信号与所述参考时钟同源，所述同步复位信号是所述参考时钟分频后得到的低频信号；

当多个所述锁相环布设于多个芯片中，不同芯片中的锁相环相位控制模块被同一个同步复位信号复位。

6.根据权利要求1-3任一所述的电路，其特征在于，当所述频率控制字的取值为整数或者为可用2^-n表示的小数时，所述锁相环相位控制模块中包含所述随机相位产生器，否则，所述锁相环相位控制模块中不包含所述随机相位产生器。

7.根据权利要求1所述的电路，其特征在于，所述电路还包括：多个分频器相位同步电路；

与同一个锁相环连接的多个分频器中，除所述第一分频器外其余的分频器，每个分频器与一个分频器相位同步电路连接；

每个分频器相位同步电路包括：分频器相位控制模块和第二采样器；

所述第二采样器用于对与自身相连的分频器的输出信号进行采样，得到采样信号并传输至所述分频器相位控制模块；

所述分频器相位控制模块用于根据所述采样信号、所述参考时钟、所述同步复位信号以及所述频率控制字，产生分频器相位选择信号并传输至与所述第二采样器连接的分频器，对该分频器的相位进行调整。

8.根据权利要求7所述的电路，其特征在于，所述分频器相位控制模块的工作阶段由有限状态机实现，所述分频器相位控制模块包括：模拟相位量化单元、数字相位产生单元、相差计算单元；

所述数字相位产生单元接收所述参考时钟、所述同步复位信号以及所述频率控制字，产生目标频率对应的数字相位并传输至所述相差计算单元，所述目标频率为预设的多个锁相环相位同步的频率；

在第1阶段，所述第二采样器对与自身相连的分频器的输出信号进行采样，得到采样信号并传输至所述模拟相位量化单元；

所述模拟相位量化单元将所述采样信号转换为量化的模拟相位；

在整个第1阶段的持续时长内，重复进行采样和量化模拟相位的操作，得到多个量化的模拟相位，并进行求平均运算，得到平均相位后传输至所述相差计算单元；

在第1阶段结束后进入第2阶段，在第2阶段，所述相差计算单元对所述平均相位和所述数字相位进行相差计算，得到相差结果并根据所述相差结果产生所述分频器相位选择信号。

9.一种片上系统，其特征在于，所述片上系统包括：如权利要求1-8任一所述的实现多个锁相环相位同步的电路。

10.一种电子设备，其特征在于，所述电子设备包括：如权利要求1-8任一所述的实现多个锁相环相位同步的电路。