CN117616903A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN117616903A CN117616903A CN202280001752.2A CN202280001752A CN117616903A CN 117616903 A CN117616903 A CN 117616903A CN 202280001752 A CN202280001752 A CN 202280001752A CN 117616903 A CN117616903 A CN 117616903A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- transistor
- conductive layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 222
- 238000002360 preparation method Methods 0.000 title description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 136
- 239000010409 thin film Substances 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 624
- 239000010408 film Substances 0.000 description 46
- 230000008569 process Effects 0.000 description 32
- 238000000059 patterning Methods 0.000 description 22
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 16
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 16
- 239000001257 hydrogen Substances 0.000 description 15
- 229910052739 hydrogen Inorganic materials 0.000 description 15
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 14
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 12
- 238000004806 packaging method and process Methods 0.000 description 12
- 229910010272 inorganic material Inorganic materials 0.000 description 11
- 239000011147 inorganic material Substances 0.000 description 11
- 208000035405 autosomal recessive with axonal neuropathy spinocerebellar ataxia Diseases 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000470 constituent Substances 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LLLVZDVNHNWSDS-UHFFFAOYSA-N 4-methylidene-3,5-dioxabicyclo[5.2.2]undeca-1(9),7,10-triene-2,6-dione Chemical compound C1(C2=CC=C(C(=O)OC(=C)O1)C=C2)=O LLLVZDVNHNWSDS-UHFFFAOYSA-N 0.000 description 1
- 101100506740 Arabidopsis thaliana GL2 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101150002663 GL1 gene Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 101100448773 Oryza sativa subsp. japonica GL1-3 gene Proteins 0.000 description 1
- 101100337779 Oryza sativa subsp. japonica GRF4 gene Proteins 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板，包括：衬底(101)以及设置在衬底(101)上的驱动电路层(102)。驱动电路层(102)包括至少一个像素电路，像素电路包括至少一个氧化物薄膜晶体管和电容(C)。电容(C)包括第一电容极板(381)和第二电容极板(382)。第一电容极板(381)和第二电容极板(382)在衬底(101)的正投影存在交叠，且第一电容极板(381)和第二电容极板(382)之间设置无机绝缘层。在垂直于显示基板的方向上，无机绝缘层与氧化物薄膜晶体管的有源层之间的距离大于或等于3000埃。
Description
本文涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供一种显示基板及其制备方法、显示装置。
一方面，本公开实施例提供一种显示基板，包括：衬底以及设置在衬底上的驱动电路层。驱动电路层包括至少一个像素电路，所述至少一个像素电路包括至少一个氧化物薄膜晶体管和电容。电容包括第一电容极板和第二电容极板，第一电容极板和第二电容极板在衬底的正投影存在交叠，且第一电容极板和第二电容极板之间设置无机绝缘层。在垂直于显示基板的方向上，无机绝缘层与氧化物薄膜晶体管的有源层之间的距离大于或等于3000埃。
在一些示例性实施方式中，所述氧化物薄膜晶体管的有源层的材料包括氧化铟镓锌材料。
在一些示例性实施方式中，所述无机绝缘层的材料包括硅氮化物SiNx。
在一些示例性实施方式中，所述像素电路包括驱动晶体管，所述电容的第一电容极板与所述驱动晶体管的栅极等电位，所述电容的第二电容极板与发光元件的阳极电连接。
在一些示例性实施方式中，所述驱动电路层至少包括：依次设置在所述衬底上的第一导电层、第二导电层和半导体层。所述半导体层包括：所述至少一个氧化物薄膜晶体管的有源层。所述第一导电层至少包括：所述第一电容极板。所述第二导电层至少包括：所述第二电容极板。
在一些示例性实施方式中，所述第一导电层为遮光层。
在一些示例性实施方式中，所述第二导电层和所述半导体层之间设置第三绝缘层，所述第三绝缘层的材料包括硅氧化物SiOx，所述第三绝缘层的厚度大致为3500埃至4500埃。
在一些示例性实施方式中，所述驱动电路层还包括：位于所述半导体层远离所述衬底一侧的第三导电层，所述第三导电层包括：所述至少一个氧化物薄膜晶体管的栅极。
在一些示例性实施方式中，所述驱动电路层包括：依次设置在所述衬底上的半导体层、第二导电层、第四导电层、以及第五导电层。所述半导体层包括：所述至少一个氧化物薄膜晶体管的有源层。所述第二导电层包括：所述至少一个氧化物薄膜晶体管的栅极。所述第四导电层至少包括：所述第一电容极板。所述第五导电层至少包括：所述第二电容极板。
在一些示例性实施方式中，所述第四导电层和所述第二导电层之间设置第五绝缘层，所述第五绝缘层的材料包括硅氧化物SiOx，所述第五绝缘层的厚度大致为4500埃至5500埃。
在一些示例性实施方式中，所述驱动电路层还包括：位于所述半导体层靠近所述衬底一侧的第一导电层。所述第一导电层包括：至少一个遮光电极，所述遮光电极在所述衬底的正投影覆盖所述氧化物薄膜晶体管的有源层的沟道区在所述衬底的正投影。
在一些示例性实施方式中，所述第四导电层和第五导电层之间设置所述无机绝缘层和有机绝缘层，所述无机绝缘层位于所述有机绝缘层靠近所述衬底的一侧。所述第一电容极板和所述第二电容极板的交叠区域与所述有机绝缘层在所述衬底的正投影没有交叠。
在一些示例性实施方式中，所述第五导电层还包括：数据信号线和第一 电源线。
在一些示例性实施方式中，所述至少一个氧化物薄膜晶体管包括驱动晶体管；所述驱动晶体管的栅极与所述电容的第一电容极板电连接。所述驱动晶体管的有源层的沟道区在所述衬底的正投影与所述电容的第一电容极板和第二电容极板在所述衬底的正投影均存在交叠。
另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。
另一方面，本公开实施例提供一种显示基板的制备方法，用于制备如上所述的显示基板。所述制备方法包括：在衬底上形成驱动电路层，所述驱动电路层包括：至少一个像素电路，所述至少一个像素电路包括：至少一个氧化物薄膜晶体管和电容；所述电容包括第一电容极板和第二电容极板，所述第一电容极板和第二电容极板在所述衬底的正投影存在交叠，且所述第一电容极板和第二电容极板之间设置无机绝缘层；在垂直于显示基板的方向上，所述无机绝缘层与所述氧化物薄膜晶体管的有源层之间的距离大于或等于3000埃。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一种显示装置的结构示意图；
图2为一种显示基板的结构示意图；
图3为一种显示基板的显示区域的剖面结构示意图；
图4为本公开至少一实施例的像素电路的等效电路图；
图5为本公开至少一实施例的驱动电路层的局部俯视示意图；
图6A为图5中沿P-P’方向的局部剖面示意图；
图6B为图5中沿Q-Q’方向的局部剖面示意图；
图7A为图5中形成第一导电层后的驱动电路层的局部放大示意图；
图7B为图5中形成第二导电层后的驱动电路层的局部放大示意图；
图7C为图5中形成半导体层后的驱动电路层的局部放大示意图；
图7D为图5中形成第三导电层后的驱动电路层的局部放大示意图；
图7E为图5中形成第五绝缘层后的驱动电路层的局部放大示意图；
图7F为图5中形成第四导电层后的驱动电路层的局部放大示意图；
图8A为本公开至少一实施例的驱动电路层的另一局部俯视示意图；
图8B为图8A中形成第四导电层后的驱动电路层的局部放大示意图；
图8C为图8A中形成半导体层后的驱动电路层的局部放大示意图；
图9为本公开至少一实施例的驱动电路层的另一局部俯视示意图；
图10为图9中沿R-R’方向的局部剖面示意图；
图11A为图9中形成第一导电层后的驱动电路层的局部放大示意图；
图11B为图9中形成半导体层后的驱动电路层的局部放大示意图；
图11C为图9中形成第二导电层后的驱动电路层的局部放大示意图；
图11D为图9中形成第五绝缘层后的驱动电路层的局部放大示意图；
图11E为图9中形成第四导电层后的驱动电路层的局部放大示意图；
图11F为图9中形成第七绝缘层后的驱动电路层的局部放大示意图。
下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。
在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可 以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括：时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列。时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接。数据驱动器分别与多个数据信号线(例如，D1到Dn)连接，扫描驱动器分别与多个扫描信号线(例如，S1到Sm)连接，发光驱动器分别与多个发光控制线(例如，E1到Eo)连接。其中，n、m和o可以是自然数。像素阵列可以包括多个子像素Pxij，i和j可以是自然数。至少一个子像素Pxij可以包括：像素电路和与像素电路连接的发光元件。像素电路可以分别与扫描信号线、发光控制线和数据信号线连接。
在一些示例性实施例中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值 进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光控制线E1、E2、E3、……和Eo的发光控制信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光控制线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发光控制信号。
图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在一些示例中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij可以被配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在一些示例中，显示基板可以采用柔性基板，因而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。
在一些示例性实施例中，绑定区域200可以包括沿着远离显示区域100的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。扇出区连接到显示区域100，至少包括数据扇出线，多条数据扇出线被配置为以扇出走线方式连接显示区域100的数据信号线。弯折区连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使驱动芯片区和绑定引脚区弯折到显示区域100的背面。驱动芯片区可以设置集成电路(IC，Integrated Circuit)，集成电路可以被配置为与多条数据扇出线连接。绑定引脚区可以包括绑定焊盘(Bonding Pad)，绑定焊盘可以被配置为与外部的柔性线路板(FPC，Flexible Printed Circuit)绑定连接。
在一些示例性实施方式中，显示基板可以包括以矩阵方式排布的多个像 素单元。例如，至少一个像素单元可以包括出射第一颜色光线的第一子像素、出射第二颜色光线的第二子像素和出射第三颜色光线的第三子像素和第四子像素。每个子像素可以均包括像素电路和发光元件，像素电路分别与扫描信号线、数据信号线和发光控制线电连接，像素电路可以被配置为在扫描信号线和发光控制线的控制下，接收数据信号线传输的数据电压，向发光元件输出相应的电流。每个子像素中的发光元件分别与所在子像素的像素电路连接，发光元件被配置为响应所在子像素的像素电路输出的电流发出相应亮度的光。
在一些示例性实施例中，第一子像素可以是出射红色光线的红色子像素(R)，第二子像素可以是出射蓝色光线的蓝色子像素(B)，第三子像素和第四子像素可以是出射绿色光线的绿色子像素(G)。在一些示例中，子像素的发光元件的形状可以是矩形状、菱形、五边形或六边形，四个子像素的发光元件可以采用钻石形(Diamond)方式排列，形成RGBG像素排布。在其它示例性实施例中，四个子像素的发光元件可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。在另一些示例性实施例中，像素单元可以包括三个子像素，三个子像素的发光元件可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
图3为一种显示基板的显示区域的剖面结构示意图。图3示意了显示区域100中三个子像素的结构。如图3所示，在垂直于显示基板的方向上，显示基板可以包括：衬底基板101、依次设置在衬底基板101上的驱动电路层102、发光结构层103以及封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。
在一些示例性实施例中，衬底基板101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括由多个晶体管和电容构成的像素电路。每个子像素的发光结构层103可以至少包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301与像素电路连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料， 第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。
在一些示例性实施例中，有机发光层303可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在一些示例中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是各自连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。
随着OLED显示技术的逐渐成熟和良率不断提高，OLED的成本不断下降，使得OLED可以被应用于更多领域，例如中大尺寸的电子产品领域。随着显示基板的尺寸的增大，采用低温多晶硅(LTPS，Low Temperature Poly-Silicon)薄膜晶体管的显示基板的良率下降导致成本偏高，于是全部采用氧化物(Oxide)薄膜晶体管的显示基板开始被研究。
本公开实施例提供一种显示基板，包括：衬底以及设置在衬底上的驱动电路层。驱动电路层包括至少一个像素电路，所述至少一个像素电路包括至少一个氧化物薄膜晶体管和电容。电容包括第一电容极板和第二电容极板，第一电容极板和第二电容极板在衬底的正投影存在交叠，且第一电容极板和第二电容极板之间设置无机绝缘层。在垂直于显示基板的方向上，无机绝缘层与氧化物薄膜晶体管的有源层之间的距离大于或等于3000埃。
在本公开中，无机绝缘层与氧化物薄膜晶体管的有源层之间的距离可以为：无机绝缘层靠近氧化物薄膜晶体管的有源层一侧的表面与有源层靠近无机绝缘层一侧的表面之间的垂直距离。
本实施例提供的显示基板，通过增大设置在电容的两个电容极板之间的无机绝缘层与氧化物薄膜晶体管的有源层之间的距离，可以有效隔离无机绝缘层影响氧化物薄膜晶体管的特性，从而提升显示基板的氧化物薄膜晶体管的特性稳定性。
在一些示例性实施方式中，氧化物薄膜晶体管的有源层的材料可以包括氧化铟镓锌材料(IGZO)。然而，本实施例对此并不限定。例如，氧化物薄膜晶体管的有源层可以采用其他金属氧化物材料。
在一些示例性实施方式中，第一电容极板和第二电容极板之间的无机绝缘层的材料可以包括硅氮化物(SiNx)。通过使用硅氮化物，可以确保电容性能。而且通过增大硅氮化物与氧化物薄膜晶体管的有源层之间的距离，可以消除无机绝缘层中的氢(H)元素对氧化物薄膜晶体管特性的影响，提升氧化物薄膜晶体管的特性稳定性。
在一些示例性实施方式中，像素电路可以包括驱动晶体管，电容的第一电容极板与驱动晶体管的栅极等电位，电容的第二电容极板与发光元件的阳极电连接。其中，电容的第一电容极板可以与驱动晶体管的栅极电连接。
在一些示例性实施方式中，驱动电路层可以至少包括：依次设置在衬底上的第一导电层、第二导电层和半导体层。半导体层可以包括：至少一个氧化物薄膜晶体管的有源层，第一导电层至少包括电容的第一电容极板，第二导电层至少包括电容的第二电容极板。在一些示例中，第二导电层和半导体层之间设置第三绝缘层，第三绝缘层的材料可以包括硅氧化物。在一些示例中，第三绝缘层的厚度可以大致为3500埃至4500埃。例如，第三绝缘层的厚度可以约为4000埃。本示例可以利用第三绝缘层阻挡无机绝缘层中的氢元素向上渗透，避免氢元素对氧化物薄膜晶体管的特性产生影响。
在一些示例性实施方式中，驱动电路层可以包括：依次设置在衬底上的半导体层、第二导电层、第四导电层和第五导电层。半导体层包括至少一个氧化物薄膜晶体管的有源层，第二导电层包括至少一个氧化物薄膜晶体管的栅极，第四导电层至少包括电容的第一电容极板，第五导电层至少包括电容的第二电容极板。在一些示例中，第四导电层和第二导电层之间设置第五绝缘层，第五绝缘层的材料包括硅氧化物，第五绝缘层的厚度大致为4500埃至5500埃。例如，第五绝缘层的厚度可以约为5000埃。本示例可以利用第五绝缘层阻挡无机绝缘层中的氢元素向下渗透，避免氢元素对氧化物薄膜晶体管的特性产生影响。
下面通过一些示例对本实施例的显示基板进行举例说明。
图4为本公开至少一实施例的像素电路的等效电路图。在一些示例中，像素电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。本示例性实施例的像素电路以7T1C结构为例进行说明。然而，本实施例对 此并不限定。
在一些示例中，如图4所示，本示例的像素电路可以包括七个晶体管(即第一晶体管T1至第七晶体管T7)和一个电容C。像素电路分别与十个信号线(例如包括：数据信号线DL、第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线RST1、第四扫描信号线RST2、发光控制线EML、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VDD和第二电源线VSS)连接。
在一些示例中，像素电路的七个晶体管可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。
在一些示例中，像素电路的七个晶体管可以采用氧化物薄膜晶体管。氧化物薄膜晶体管的有源层可以采用氧化物半导体(Oxide)。氧化物薄膜晶体管具有漏电流低等优点，采用设置氧化物薄膜晶体管的显示基板，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在一些示例中，第一电源线VDD可以配置为向像素电路提供恒定的第一电压信号，第二电源线VSS可以配置为向像素电路提供恒定的第二电压信号，并且第一电压信大于第二电压信号。第一扫描信号线GL1可以配置为向像素电路提供第一扫描信号SCAN1，第二扫描信号线GL2可以配置为向像素电路提供第二扫描信号SCAN2，数据信号线DL可以配置为向像素电路提供数据信号DATA，发光控制线EML可以配置为向像素电路提供发光控制信号EM。第三扫描信号线RST1可以配置为向像素电路提供第三扫描信号Reset1，第四扫描信号线RST2可以配置为向像素电路提供第四扫描信号Reset2。在一些示例中，在第n行像素电路中，第三扫描信号线RST1可以与第n-1行像素电路的第一扫描信号线GL1电连接，以被输入第一扫描信号SCAN1(n-1)。第n行像素电路的第四扫描信号线RST2可以与第n行像素电路的第一扫描信号线GL1电连接，以被输入第一扫描信号SCAN1(n)。在一些示例中，第n行像素电路所电连接的第四扫描信号线RST2与第n+1行像素电路所电连接的第三扫描信号线RST1可以为一体结构。其中，n为大于0的整数。如此，可以减少显示基板的信号线，实现显示基板的窄边框 设计。然而，本实施例对此并不限定。
在一些示例中，第一初始信号线INIT1可以配置为向像素电路提供第一初始信号，第二初始信号线INIT2可以配置为向像素电路提供第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于第一电源线VDD提供的第一电压信号和第二电源线VSS提供的第二电压信号之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来提供第一初始信号。
在一些示例中，如图4所示，第一晶体管T1的栅极与第三扫描信号线RST1电连接，第一晶体管T1的第一极与第一初始信号线INIT1电连接，第一晶体管T1的第二极与第三晶体管T3的栅极电连接。第二晶体管T2的栅极与第一扫描信号线GL1电连接，第二晶体管T2的第一极与第三晶体管T3的栅极电连接，第二晶体管T2的第二极与第三晶体管T3的第一极电连接。第三晶体管T3的栅极与第一节点N1电连接，第一极与第二节点N2电连接，第二极与第三节点N3电连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其栅极与第二极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。第四晶体管T4的栅极与第二扫描信号线GL2电连接，第四晶体管T4的第一极与数据信号线DL电连接，第四晶体管T4的第二极与第三晶体管T3的第二极电连接。第五晶体管T5的栅极与发光控制线EML电连接，第五晶体管T5的第一极与第一电源线VDD电连接，第五晶体管T5的第二极与第三晶体管T3的第一极电连接。第六晶体管T6的栅极与发光控制线EML电连接，第六晶体管T6的第一极与第三晶体管T3的第二极电连接，第六晶体管T6的第二极与发光元件EL的阳极电连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。第七晶体管T7的栅极与第四扫描信号线RST2电连接，第七晶体管T7的第一极与第二初始信号线INIT2电连接，第七晶体管T7的第二极与发光元件EL的阳极电连接。电容C的第一电容极板与第三晶体管T3的栅极电连接，电容的第二电容极板与发光元件EL的阳极电连接。
在本示例中，第一节点N1为电容C、第一晶体管T1、第三晶体管T3 和第二晶体管T2的连接点，第二节点N2为第二晶体管T2、第五晶体管T5和第三晶体管T3的连接点，第三节点N3为第三晶体管T3、第四晶体管T4和第六晶体管T6的连接点，第四节点N4为第六晶体管T6、第七晶体管T7、电容C和发光元件EL的连接点。
在一些示例中，发光元件EL可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。发光元件的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电平信号，第一电源线VDD的信号为持续提供的高电平信号。
在一些示例中，以像素电路包括的第一晶体管T1至第七晶体管T7均为N型晶体管为例，像素电路的工作过程可以包括以下阶段。
第一阶段A1，称为初始化阶段。第三扫描信号线RST1提供的高电平信号，使第一晶体管T1导通，第一初始信号线INIT1提供的第一初始信号被提供至第一节点N1，对第一节点N1进行初始化，清除电容C中原有数据电压。第一扫描信号线GL1、第二扫描信号线GL2、第四扫描信号线RST2以及发光控制线EML提供低电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7断开。此阶段发光元件EL不发光。
第二阶段A2，称为数据写入阶段或者阈值补偿阶段。第一扫描信号线GL1提供高电平信号，第二扫描信号线GL2提供高电平信号，数据信号线DL输出数据信号DATA。第二晶体管T2导通，第三晶体管T3的栅极与第一极电位相同，第三晶体管T3处于二极管连接状态，因此第三晶体管T3导通。第一扫描信号线GL1提供高电平信号，使第二晶体管T2导通，第一扫描信号线GL2提供高电平信号，使第四晶体管T4导通，第四扫描信号线RST2提供高电平信号，使第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通，使得数据信号线DL输出的数据电压Vdata经过第三节点N3、导通的第三晶体管T3、第二节点N2、导通的第二晶体管T2提供至第一节点N1，并将数据信号线DL输出的数据电压Vdata与第三晶体管T3的阈值电压Vth之差充入电容。第七晶体管T7导通，使得第二初始信号线INIT2提供的第 二初始信号提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第三扫描信号线RST1提供低电平信号，使第一晶体管T1断开。发光控制线EML提供低电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3，称为发光阶段。发光控制线EML提供高电平信号，第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线RST1和第四扫描信号线RST2均提供低电平信号。发光控制线EML提供高电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的第一电压信号通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。
在像素驱动电路的驱动过程中，流过第三晶体管T3(即驱动晶体管)的驱动电流由其栅极和第二极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K×(Vgs-Vth)
2＝K×[(Vdd-Vdata+|Vth|)-Vth]
2＝K×[Vdd-Vdata]
2。
其中，I为流过第三晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为第三晶体管T3的栅极和第二极之间的电压差，Vth为第三晶体管T3的阈值电压，Vdata为数据信号线DL输出的数据电压，Vdd为第一电源线VDD输出的第一电压信号。
由上式中可以看到流经发光元件EL的电流与第三晶体管T3的阈值电压无关。本实施例的像素电路可以较好地补偿第三晶体管T3的阈值电压。
图5为本公开至少一实施例的驱动电路层的局部俯视示意图。在图5中以驱动电路层的一个像素电路为例进行示意。图6A为图5中沿P-P’方向的局部剖面示意图。图6B为图5中沿Q-Q’方向的局部剖面示意图。
在一些示例中，如图6A和图6B所示，在垂直于显示基板的方向上，驱动电路层可以包括：依次设置在衬底101上的第一导电层21、第二导电层22、半导体层20、第三导电层23、第四导电层24以及第五导电层25。在一些示例中，第一导电层21至少可以包括：电容的第一电容极板381，第二导电层22至少可以包括：电容的第二电容极板382。其中，第一导电层21还可以称为遮光(LS，Light Shielding)层，第二导电层22还可以称为第一栅金属(Gate1) 层，第三导电层23还可以称为第二栅金属(Gate2)层，第四导电层24还可以称为第一源漏金属(SD1)层，第五导电层25还可以称为第二源漏金属(SD2)层。
在一些示例中，如图6A和图6B所示，驱动电路层还可以至少包括：第一绝缘层11、第二绝缘层12、第三绝缘层13、第四绝缘层14、第五绝缘层15、第六绝缘层16和第七绝缘层17。第一绝缘层11可以设置在衬底101与第一导电层21之间，第一绝缘层11还可以称为阻挡(Barrier)层。第二绝缘层12可以设置在第一导电层21和第二导电层22之间，第二绝缘层12还可以称为第一栅绝缘(GI1)层。在本示例中，第二绝缘层12即为前述的无机绝缘层。第三绝缘层13可以设置在第二导电层22和半导体层20之间，第三绝缘层13还可以称为缓冲(Buffer)层。第四绝缘层14可以设置在半导体层20和第三导电层23之间，第四绝缘层14还可以称为第二栅绝缘(GI2)层。第五绝缘层15可以设置在第三导电层23和第四导电层24之间，第五绝缘层15还可以称为层间绝缘(ILD)层。第六绝缘层16和第七绝缘层17可以设置在第四导电层24和第五导电层25之间，且第六绝缘层16可以位于第七绝缘层17靠近衬底101的一侧。第六绝缘层16还可以称为钝化(PVX)层，第七绝缘层17还可以称为平坦(PLN)层。在一些示例中，第一绝缘层11至第六绝缘层16的材料可以为无机材料，第七绝缘层17的材料可以为有机材料。然而，本实施例对此并不限定。在另一些示例中，第四导电层和第五导电层之间可以仅设置第七绝缘层。
下面参照图5至图7F对显示基板的结构和制备过程进行示例性说明。其中，图7A为图5中形成第一导电层后的驱动电路层的局部放大示意图。图7B为图5中形成第二导电层后的驱动电路层的局部放大示意图。图7C为图5中形成半导体层后的驱动电路层的局部放大示意图。图7D为图5中形成第三导电层后的驱动电路层的局部放大示意图。图7E为图5中形成第五绝缘层后的驱动电路层的局部放大示意图。图7F为图5中形成第四导电层后的驱动电路层的局部放大示意图。
本公开实施例所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理， 对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。
在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。驱动电路层的像素电路的电路结构可以如图4所示。其中，像素电路的第一晶体管T1至第七晶体管T7可以均为氧化物薄膜晶体管。
(1-1)、提供衬底。
在一些示例中，衬底101可以为刚性基底或者柔性基底。例如，刚性基底可以为但不限于玻璃、石英中的一种或多种，柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一些示例性实施例中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用硅氮化物(SiNx)或硅氧化物(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
(1-2)、形成第一导电层。
在一些示例中，在衬底101上依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成设置在衬底101上的第一绝缘层11和第一导电层21。如图7A所示，第一导电层21可以至少包括：电容的第一电容极板381。第一电容极板381可以包括：第一主体3811和沿第一方向X从第一主体3811一侧凸出的第一凸块3812。第一主体3811在衬底101的正投影可以为矩形，例如可以为圆角矩形。第一凸块3812在衬底 101的正投影可以为矩形，例如可以为圆角矩形。在本示例中，第一电容极板381还可以被复用为驱动晶体管的有源层的遮光电极。
在一些示例中，如图7A所示，第一导电层21还可以包括：第一连接走线211、第二连接走线212、第三连接走线213和第四连接走线214。第一连接走线211、第二连接走线212、第三连接走线213和第四连接走线214可以均沿第一方向X延伸。第一连接走线211和第二连接走线212在第一方向X对齐，且位于第一电容极板381在第二方向Y的一侧。第三连接走线213和第四连接走线214在第一方向X对齐，且位于第一电容极板381在第二方向Y的另一侧。第一方向X与第二方向Y交叉，例如第一方向X可以垂直于第二方向Y。第一连接走线211和第二连接走线212后续可以被电连接，被配置为传输第一初始信号。第三连接走线213和第四连接走线214后续可以被电连接，被配置为传输第二初始信号。
(1-3)、形成第二导电层。
在一些示例中，在形成前述图案的衬底101上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层21的第二绝缘层12以及设置在第二绝缘层12上的第二导电层22。如图7B所示，第二导电层22可以至少包括：电容的第二电容极板382。第二电容极板382在衬底101的正投影可以为矩形，例如可以圆角矩形。第一电容极板381的第一主体3811在衬底101的正投影与第二电容极板382在衬底101的正投影可以存在交叠。例如，第二电容极板382在衬底101的正投影与第一电容极板381的第一主体3811在衬底101的正投影可以重合，或者，第二电容极板382在衬底101的正投影可以位于第一电容极板381的第一主体3811在衬底101的正投影范围内，或者，第二电容极板382在衬底101的正投影可以覆盖第一电容极板381的第一主体3811在衬底101的正投影。本实施例对此并不限定。
在一些示例中，如图7B所示，第二导电层22还可以至少包括：第一走线221、第二走线222、第三走线223、第四走线224、以及第五走线225。第一走线221、第二走线222、第三走线223、第四走线224和第五走线225可以均沿第一方向X延伸，且可以被配置为遮挡氧化物薄膜晶体管的有源层 的沟道区。第一走线221和第二走线222在第二方向Y上可以位于第二电容极板382的一侧，第三走线223至第五走线225在第二方向Y上可以位于第二电容极板382的另一侧。然而，本实施例对此并不限定。在另一些示例中，第一走线221至第五走线225可以设置在第一导电层21。
(1-4)、形成半导体层。
在一些示例中，在形成前述图案的衬底101上，依次沉积第三绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成设置在衬底101上的第三绝缘层13和半导体层20。如图7C所示，半导体层20可以至少包括：第一晶体管T1的第一有源层310至第七晶体管T7的第七有源层370。第一晶体管T1的第一有源层310至第四晶体管T4的第四有源层340可以为相互连接的一体结构。第六晶体管T6的第六有源层360和第七晶体管T7的第七有源层370可以为一体结构。第五晶体管T5的第五有源层350可以在第二方向Y上位于第六有源层360远离第四有源层340的一侧。
在一些示例中，如图7C所示，第一有源层310的形状可以L字型，第三有源层330的形状可以为n字型，第二有源层320、第四有源层340、第五有源层350和第六有源层360的形状可以为沿第二方向Y延伸的条状，第七有源层370的形状可以为L字型。然而，本实施例对此并不限定。
在一些示例中，每个晶体管的有源层可以包括：第一区、第二区以及位于第一区和第二区之间的沟道区。在一些示例中，如图7C所示，第一有源层310的第一区310-1、第五有源层350的第一区350-1和第二区250-2、第四有源层340的第一区340-1、第六有源层360的第一区360-1和第七有源层370的第一区370-1可以单独设置。第一有源层310的第二区310-2可以同时作为第二有源层320的第一区320-1，第二有源层320的第二区320-2可以同时作为第三有源层330的第一区330-1，第三有源层330的第二区330-2可以同时作为第四有源层340的第二区340-2，第六有源层360的第二区360-2可以同时作为第七有源层370的第二区370-2。
(1-5)、形成第三导电层。
在一些示例中，在形成前述图案的衬底101上，依次沉积第四绝缘薄膜和第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，形成设置在 衬底101上的第四绝缘层14和第三导电层23。如图7D所示，第三导电层23可以至少包括：第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线RST1、第四扫描信号线RST2、发光控制线EML以及第三晶体管T3的栅极331。第一扫描信号线GL1至第四扫描信号线RST2以及发光控制线EML可以均沿第一方向X延伸。
在一些示例中，如图7D所示，第三晶体管T3的栅极331可以包括：第二主体3311和沿第一方向X从第二主体3311凸出的第二凸块3312。第二主体3311在衬底101的正投影可以为矩形，例如可以为圆角矩形。第二凸块3312在衬底101的正投影可以为矩形，例如可以为圆角矩形。第二主体3311可以具有镂空区域OP1。镂空区域OP1在衬底101的正投影可以位于第二电容极板382在衬底101的正投影范围内。第二主体3311在衬底101的正投影可以与第二电容极板382在衬底101的正投影存在交叠。例如，第二主体3311在衬底101的正投影可以位于第二电容极板382在衬底101的正投影范围内，或者，第二电容极板382在衬底101的正投影可以位于第二主体3311在衬底101的正投影范围内。第三晶体管T3的栅极331的第二凸块3312和第一电容极板381的第一凸块3812在第一方向X上可以位于第二主体3311的同一侧。第二凸块3312在衬底101的正投影与第一电容极板381的第一凸块3812在衬底101的正投影可以没有交叠。
在一些示例中，如图7A至图7D所示，电容的第一电容极板381和第二电容极板382在衬底101的正投影与第三晶体管T3的有源层310的沟道区在衬底101的正投影可以均存在交叠。第三晶体管T3的有源层310的沟道区可以为有源层310与栅极331的交叠区域。
在一些示例中，如图7D所示，第一扫描信号线GL1在衬底101的正投影可以位于第三扫描信号线RST1和第三晶体管T3的栅极331在衬底101的正投影之间，第二扫描信号线GL2在衬底101的正投影可以位于发光控制线EML和第三晶体管T3的栅极331在衬底101的正投影之间，第四扫描信号线RST2在衬底101的正投影可以位于发光控制线EML远离第二扫描信号线GL2的一侧。
在一些示例中，如图7B和图7D所示，第三扫描信号线RST1在衬底101 的正投影可以位于第一走线221在衬底101的正投影范围内，第一扫描信号线GL1在衬底101的正投影可以位于第二走线222在衬底101的正投影范围内，第二扫描信号线GL2在衬底101的正投影可以位于第三走线223在衬底101的正投影范围内，发光控制线EML在衬底101的正投影可以位于第四走线224在衬底101的正投影范围内，第四扫描信号线RST2在衬底101的正投影可以位于第五走线225在衬底101的正投影范围内。
在一些示例中，如图7D所示，第三扫描信号线RST1与第一有源层310的交叠区域可以作为第一晶体管T1的栅极，第一扫描信号线GL1与第二有源层320的交叠区域可以作为第二晶体管T2的栅极，第二扫描信号线GL2与第四有源层340的交叠区域可以作为第四晶体管T4的栅极，发光控制线EML与第五有源层350的交叠区域可以作为第五晶体管T5的栅极，发光控制线EML与第六有源层360的交叠区域可以作为第六晶体管T6的栅极，第四扫描信号线RST2与第七有源层370的交叠区域可以作为第七晶体管T7的栅极。
在一些示例中，如图7C和7D所示，第一走线221与第一有源层310的交叠区域可以作为第一晶体管T1的底栅，第二走线222与第二有源层320的交叠区域可以作为第二晶体管T2的底栅，第三走线223与第四有源层340的交叠区域可以作为第四晶体管T4的底栅，第四走线224与第五有源层350的交叠区域可以作为第五晶体管T5的底栅，第四走线224与第六有源层360的交叠区域可以作为第六晶体管T6的底栅，第五走线225与第七有源层370的交叠区域可以作为第七有源层T7的底栅。电容的第二电容极板382与第三有源层330的交叠区域可以作为第三晶体管T3的底栅。
(1-6)、形成第五绝缘层。
在一些示例中，在形成前述图案的衬底101上，沉积第五绝缘薄膜，通过图案化工艺对第五绝缘薄膜进行图案化，形成设置在衬底101上的第五绝缘层15。如图7E所示，第五绝缘层15开设有多个过孔，例如可以包括：第一过孔V1至第十八过孔V18。第一过孔V1至第十过孔V10内的第五绝缘层15和第四绝缘层14被去掉，暴露出半导体层20的表面。第十一过孔V11至第十五过孔V15内的第五绝缘层15、第四绝缘层14、第三绝缘层13和第 二绝缘层12被去掉，暴露出第一导电层21的表面。第十六过孔V16内的第五绝缘层15、第四绝缘层14和第三绝缘层13被去掉，暴露出第二导电层22的表面。第十六过孔V16在衬底的正投影可以位于第三晶体管T3的栅极331的镂空区域OP1在衬底的正投影范围内。第十七过孔V17和第十八过孔V18内的第五绝缘层15被去掉，暴露出第三导电层23的表面。
(1-7)、形成第四导电层。
在一些示例中，在形成前述图案的衬底101上，沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，形成设置在衬底101上的第四导电层24。如图7F所示，第四导电层24可以至少包括：多个连接电极(例如，第一连接电极241至第十连接电极250)。
在一些示例中，如图7E和图7F所示，第一连接电极241可以通过第一过孔V1与第一有源层310的第一区310-1电连接，还可以通过第十一过孔V11与第一连接走线211电连接，还可以通过第十二过孔V12与第二连接走线212电连接。第一连接走线211、第一连接电极241和第二连接走线212电连接，可以实现第一初始信号沿第一方向X的传输。第二连接电极242可以通过第二过孔V2与第一有源层310的第二区310-2电连接，还可以通过第十八过孔V18与第三晶体管T3的栅极331的第二主体3311电连接。第三连接电极243可以通过第十三过孔V13与第一电容极板381的第一凸块3812电连接，还可以通过第十七过孔V17与第三晶体管T3的栅极331的第二凸块3312电连接。通过第三连接电极243可以实现电容的第一电容极板381与第三晶体管T3的栅极331的电连接。第四连接电极244可以通过第四过孔V4与第四有源层340的第二区340-2电连接，还可以通过第八过孔V8与第六有源层360的第一区360-1电连接。例如，第四连接电极244在衬底的正投影可以为L型。第五连接电极245可以通过第五过孔V5与第四有源层340的第一区340-1电连接。第六连接电极246可以通过第三过孔V3与第二有源层320的第二区320-2电连接，还可以通过第六过孔V6与第五有源层350的第二区350-2电连接。第七连接电极247可以通过第七过孔V7与第五有源层350的第一区350-1电连接。第八连接电极248可以通过第九过孔V9与第六有源层360的第二区360-2电连接。第九连接电极249可以通过第十 过孔V10与第七有源层370的第一区370-1电连接，还可以通过第十四过孔V14与第三连接走线213电连接，还可以通过第十五过孔V15与第四连接走线214电连接。第三连接走线213、第九连接电极249和第四连接走线214电连接，可以实现第二初始信号沿第一方向X的传输。第十连接电极250可以通过第十六过孔V16与电容的第二电容极板382电连接。
(1-8)、形成第五导电层。
在一些示例中，在形成前述图案的衬底101上，沉积第六绝缘薄膜，随后，涂覆第七绝缘薄膜，并通过图案化工艺对第七绝缘薄膜和第六绝缘薄膜进行图案化，形成第六绝缘层16和第七绝缘层17。在一些示例中，可以在第七绝缘层17形成过孔或凹槽之后，在第七绝缘层17的过孔或凹槽内再对第六绝缘层16进行刻蚀，以形成位于第六绝缘层16的过孔或凹槽，并暴露出第四导电层24的表面。例如，如图5所示，第七绝缘层17可以开设有第二十一过孔V21至第二十五过孔V25。
在一些示例中，在形成前述图案的衬底101上，沉积第五导电薄膜，并通过图案化工艺对第五导电薄膜进行图案化，形成第五导电层25。如图5所示，第五导电层25可以包括：第十一连接电极251、第一电源线VDD、第二初始信号线INIT2和数据信号线DL。第一电源线VDD、第二初始信号线INIT2和数据信号线DL可以均沿第二方向Y延伸。第二初始信号线INIT2在第一方向X可以位于第一电源线VDD和数据信号线DL之间。第十一连接电极251在第一方向X上可以位于第一电源线VDD和第二初始信号线INIT2之间。
在一些示例中，如图5所示，第十一连接电极251可以通过第二十二过孔V22与第十连接电极250电连接，还可以通过第二十三过孔V23与第八连接电极248电连接，实现电容的第二电容极板382与第六晶体管T6的第二极电连接。第十一连接电极251后续还可以与发光元件的阳极电连接。第一电源线VDD可以通过第二十四过孔V24与第七连接电极247电连接，实现第一电源线VDD与第五晶体管T5的第一极电连接。数据信号线DL可以通过第二十一过孔V21与第五连接电极245电连接。第二初始信号线INIT2可以通过第二十五过孔V25与第九连接电极249电连接。
至此，在衬底上制备完成驱动电路层。在一些示例中，制备完成驱动电路层后，可以在驱动电路层上依次制备发光结构层和封装结构层，在此不再赘述。
在一些示例中，第一导电层21、第二导电层22、第三导电层23、第四导电层24和第五导电层25可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。
在一些示例中，第二绝缘层12可以采用硅氮化物(SiNx)，可以是单层、多层或复合层。如此一来，可以确保电容性能。第一绝缘层11、第三绝缘层13、第四绝缘层14、第五绝缘层15和第六绝缘层16可以采用硅氧化物(SiOx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。在一些示例中，第三绝缘层13的厚度可以约为4000埃。通过设置较厚的采用硅氧化物材料制备的第三绝缘层13可以阻挡第二绝缘层12中的氢元素向上渗透，可以消除氢元素对氧化物薄膜晶体管的特性的影响。
在一些示例中，半导体层20可以采用非晶态氧化铟镓锌材料(a-IGZO)、氧化铟镓锌材料(IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)等材料，即本公开适用于基于氧化物(Oxide)技术的晶体管。
从以上描述的显示基板的结构以及制备过程可以看出，本示例性实施例电容的第一电容极板381位于第一导电层21，第二电容极板382位于第二导电层22，且第一导电层21和第二导电层22之间的第二绝缘层12的材料可以采用硅氮化物，从而确保电容性能。然而，硅氮化物的氢含量较多，氢元素入侵半导体层会导致氧化物薄膜晶体管特性负偏以及负偏置温度应力(NBTS)信赖性恶化，导致显示基板的工艺调试难度较大。本实施例的第三绝缘层13可以阻挡第二绝缘层12中的氢(H)元素向上渗透，从而避免了氢元素对氧化物薄膜晶体管的特性的影响，提升氧化物薄膜晶体管的特性稳定性。
本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施例中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。例如，可以不设置第五导电层，可以将数据信号线和第一电源线设置在第四导电层。
图8A为本公开至少一实施例的驱动电路层的另一局部俯视示意图。图8A中以驱动电路层的一个像素电路为例进行示意。图8B为图8A中形成第四导电层后的驱动电路层的局部放大示意图。图8C为图8A中形成半导体层后的驱动电路层的局部放大示意图。
在一些示例中，如图8C所示，半导体层的第一晶体管T1的第一有源层310至第三晶体管T3的第三有源层330可以为相互连接的一体结构。第四晶体管T4的第四有源层340的第一区340-1和第二区340-2可以单独设置。第三晶体管T3的第三有源层330的第二区330-2可以单独设置。
在一些示例中，如图8A至图8C所示，位于第四导电层的第四连接电极244可以通过第四过孔V4与第四有源层340的第二区340-2电连接，还可以通过第八过孔V8与第六有源层360的第一区360-1电连接，还可以通过第十九过孔V19与第三有源层330的第二区330-2电连接。在本示例中，通过将第三晶体管T3和第四晶体管T4的有源层单独设置，再通过第四导电层的连接电极实现第三晶体管T3的第二极、第四晶体管T4的第二极和第六晶体管T6的第一极电连接。
关于本实施例的驱动电路层的其余结构可以参照前述实施例的说明，故于此不再赘述。
图9为本公开至少一实施例的驱动电路层的另一局部俯视示意图。图9中以驱动电路层的一个像素电路为例进行示意。图10为图9中沿R-R’方向的局部剖面示意图。
在一些示例中，如图10所示，在垂直于显示基板的方向上，驱动电路层可以包括：依次设置在衬底101上的第一导电层21、半导体层20、第二导电层22、第四导电层24和第五导电层25。在一些示例中，第四导电层24至少可以包括：电容的第一电容极板381，第五导电层25至少可以包括：电容的第二电容极板。其中，第一导电层21还可以称为遮光(LS，Light Shielding) 层，第二导电层22还可以称为第一栅金属(Gate1)层，第四导电层24还可以称为第一源漏金属(SD1)层，第五导电层25还可以称为第二源漏金属(SD2)层。
在一些示例中，如图10所示，驱动电路层还可以包括：第一绝缘层11、第三绝缘层13、第二绝缘层12、第五绝缘层15、第六绝缘层16和第七绝缘层17。第一绝缘层11可以设置在衬底101与第一导电层21之间，还可以称为阻挡层。第三绝缘层13可以设置在第一导电层21与半导体层20之间，还可以称为缓冲层。第二绝缘层12可以设置在半导体层20和第二导电层22之间，还可以称为第一栅绝缘层。第五绝缘层15可以设置在第二导电层22和第四导电层24之间，还可以称为层间绝缘层。第六绝缘层16和第七绝缘层17可以设置在第四导电层24和第五导电层25之间，且第六绝缘层16可以位于第七绝缘层17靠近衬底101的一侧。第六绝缘层16还可以称为钝化(PVX)层，第七绝缘层17还可以称为平坦(PLN)层。在本示例中，第六绝缘层16为前述的无机绝缘层。在一些示例中，第一绝缘层11至第六绝缘层16的材料可以为无机材料，第七绝缘层17的材料可以为有机材料。然而，本实施例对此并不限定。
下面参照图9至图11F对显示基板的结构和制备过程进行示例性说明。其中，图11A为图9中形成第一导电层后的驱动电路层的局部放大示意图。图11B为图9中形成半导体层后的驱动电路层的局部放大示意图。图11C为图9中形成第二导电层后的驱动电路层的局部放大示意图。图11D为图9中形成第五绝缘层后的驱动电路层的局部放大示意图。图11E为图9中形成第四导电层后的驱动电路层的局部放大示意图。图11F为图9中形成第七绝缘层后的驱动电路层的局部放大示意图。
在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。驱动电路层的像素电路的电路结构可以如图4所示。其中，像素电路的第一晶体管T1至第七晶体管T7可以均为氧化物薄膜晶体管。
(2-1)、提供衬底。在一些示例中，衬底101可以为刚性基底或者柔性基底。
(2-2)、形成第一导电层。
在一些示例中，在衬底101上依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成设置在衬底101上的第一绝缘层11和第一导电层21。如图11A所示，第一导电层21可以至少包括：第一遮光电极226、以及第一走线221至第五走线225。第一走线221至第五走线225可以均沿第一方向X延伸。第一走线221和第二走线222在第二方向Y上可以位于第一遮光电极226的一侧，第三走线223至第五走线225在第二方向Y上可以位于第一遮光电极226的另一侧。第一遮光电极226在衬底101的正投影可以大致为n字型。
(2-3)、形成半导体层。
在一些示例中，在形成前述图案的衬底101上，依次沉积第三绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖第一导电层21的第三绝缘层13和半导体层20。如图11B所示，半导体层20可以至少包括：第一晶体管T1的第一有源层310至第七晶体管T7的第七有源层370。第一晶体管T1的第一有源层310至第四晶体管T4的第四有源层340可以为相互连接的一体结构。第六晶体管T6的第六有源层360和第七晶体管T7的第七有源层370可以为一体结构。第五晶体管T5的第五有源层350可以在第二方向Y上位于第六有源层360远离第四有源层340的一侧。然而，本实施例对此并不限定。例如，第四晶体管T4的第四有源层340可以独立设置。
(2-4)、形成第二导电层。
在一些示例中，在形成前述图案的衬底101上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖半导体层20的第二绝缘层12以及设置在第二绝缘层12上的第二导电层22。如图11C所示，第二导电层22可以至少包括：第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线RST1、第四扫描信号线RST2、发光控制线EML以及第三晶体管T3的栅极331。第一扫描信号线GL1至第四扫描信号线RST2以及发光控制线EML可以均沿第一方向X延伸。第三晶体管T3的栅极331在衬底101的正投影可以为矩形，例如可以为圆角矩形。
在一些示例中，如图11C所示，第三扫描信号线RST1与第一有源层310 的交叠区域可以作为第一晶体管T1的栅极，第一扫描信号线GL1与第二有源层320的交叠区域可以作为第二晶体管T2的栅极，第二扫描信号线GL2与第四有源层340的交叠区域可以作为第四晶体管T4的栅极，发光控制线EML与第五有源层350的交叠区域可以作为第五晶体管T5的栅极，发光控制线EML与第六有源层360的交叠区域可以作为第六晶体管T6的栅极，第四扫描信号线RST2与第七有源层370的交叠区域可以作为第七晶体管T7的栅极。
在一些示例中，如图11B所示，第一遮光电极226在衬底101的正投影可以覆盖第三晶体管T3的有源层330的沟道区在衬底101的正投影。第一走线221在衬底101的正投影可以覆盖第一晶体管T1的有源层310的沟道区在衬底101的正投影。第二走线222在衬底101的正投影可以覆盖第二晶体管T2的有源层320的沟道区在衬底101的正投影。第三走线223在衬底101的正投影可以覆盖第四晶体管T4的有源层340的沟道区在衬底101的正投影。第四走线224在衬底101的正投影可以覆盖第五晶体管T5的有源层350的沟道区以及第六晶体管T6的有源层360的沟道区在衬底101的正投影。第五走线225在衬底101的正投影可以覆盖第七晶体管T7的有源层370的沟道区在衬底101的正投影。
(2-5)、形成第五绝缘层。
在一些示例中，在形成前述图案的衬底101上，沉积第五绝缘薄膜，通过图案化工艺对第五绝缘薄膜进行图案化，形成设置在衬底101上的第五绝缘层15。如图11D所示，第五绝缘层15开设有多个过孔，例如可以包括：第三十一过孔V31至第四十二过孔V42。第三十一过孔V31至第四十过孔V40内的第五绝缘层15和第二绝缘层12被去掉，暴露出半导体层20的表面。第四十一过孔V41内的第五绝缘层15、第二绝缘层12和第三绝缘层13被去掉，暴露出第一导电层21的表面。第四十二过孔V42内的第五绝缘层15被去掉，暴露出第二导电层22的表面。
(2-6)、形成第四导电层。
在一些示例中，形成前述图案的衬底101上，沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，形成设置在衬底101上的第四导电 层24。如图11E所示，第四导电层24可以至少包括：电容的第一电容极板381、第一初始信号线INIT1、以及多个连接电极(例如，第十二连接电极252至第十七连接电极257)。
在一些示例中，如图11E所示，电容的第一电容极板381在衬底101的正投影可以与第三晶体管T3的栅极331和有源层330的沟道区在衬底101的正投影存在交叠。如图11D和图11E所示，电容的第一电容极板381可以通过第三十二过孔V32与第一晶体管T1的有源层310的第二区310-2电连接，还可以通过第四十二过孔V42与第三晶体管T3的栅极331电连接。第一初始信号线INIT1可以通过第三十一过孔V31与第一晶体管T1的有源层310的第一区310-1电连接。第十七连接电极257可以通过第三十四过孔V34与第四晶体管T4的有源层340的第二区340-2电连接，还可以通过第三十八过孔V38与第六晶体管T6的有源层360的第一区360-1电连接，还可以通过第四十一过孔V41与第一遮光电极226电连接。在本示例中，第一遮光电极226与第三晶体管T3的栅极331可以形成辅助电容，以保证第三晶体管的特性。第十二连接电极252可以通过第三十五过孔V35与第四晶体管T4的有源层340的第一区340-1电连接。第十三连接电极253可以通过第三十三过孔V33与第二晶体管T2的有源层320的第二区320-2电连接，还可以通过第三十六过孔V36与第五晶体管T5的有源层350的第二区350-2电连接。第十四连接电极254可以通过第三十七过孔V37与第五晶体管T5的有源层350的第一区350-1电连接。第十五连接电极255可以通过第三十九过孔V39与第六晶体管T6的有源层360的第二区360-2电连接。第十六连接电极256可以通过第四十过孔V40与第七晶体管T7的有源层370的第一区370-1电连接。
(2-7)、形成第六绝缘层和第七绝缘层。
在一些示例中，在形成前述图案的衬底101上，沉积第六绝缘薄膜，随后，涂覆第七绝缘薄膜，并通过图案化工艺对第七绝缘薄膜和第六绝缘薄膜进行图案化，形成第六绝缘层16和第七绝缘层17。在一些示例中，可以在第七绝缘层17形成过孔或凹槽之后，在第七绝缘层17的过孔或凹槽内再对第六绝缘层16进行刻蚀，以形成位于第六绝缘层16的过孔或凹槽，并暴露 出第四导电层24的表面。例如，如图11F所示，第七绝缘层17可以开设有第五十一过孔V51至第五十四过孔V54以及第一凹槽K1。第一凹槽K1内的第七绝缘层17被去掉，暴露出第六绝缘层16的表面。第一凹槽K1在衬底101的正投影与第一电容极板381在衬底101的正投影存在交叠。例如，第一凹槽K1在衬底101的正投影可以位于第一电容极板381在衬底101的正投影范围内。第五十一过孔V51至第五十四过孔V54内的第七绝缘层17和第六绝缘层16被去掉，暴露出第四导电层24的表面。
(2-8)、形成第五导电层。
在一些示例中，在形成前述图案的衬底101上，沉积第五导电薄膜，并通过图案化工艺对第五导电薄膜进行图案化，形成第五导电层25。如图9所示，第五导电层25可以包括：第二电容极板382、第一电源线VDD、第二初始信号线INIT2以及数据信号线DL。第一电源线VDD、第二初始信号线INIT2和数据信号线DL可以均沿第二方向Y延伸。第二初始信号线INIT2在第一方向X可以位于第一电源线VDD和数据信号线DL之间。第二电容极板382在第一方向X上可以位于第一电源线VDD和第二初始信号线INIT2之间。
在一些示例中，如图11F和图9所示，第二电容极板382可以通过第五十二过孔V52与第十五连接电极255电连接，从而实现第二电容极板382与第六晶体管T6的第二极电连接。第二电容极板382和第一电容极板381在衬底101的交叠区域可以位于第一凹槽K1在衬底101的正投影范围内。在本示例中，第一电容极板381和第二电容极板382之间的交叠区域仅设置采用无机材料(例如，硅氮化物)的第六绝缘层16，可以确保电容的性能。第一电容极板381和第二电容极板382的交叠区域与第三晶体管T3的栅极331和有源层330的沟道区在衬底101的正投影可以均存在交叠。第二电容极板382后续还可以与发光元件的阳极电连接。
在一些示例中，如图11F和图9所示，第一电源线VDD可以通过第五十三过孔V53与第十四连接电极254电连接，以实现第一电源线VDD与第五晶体管T5的第一极电连接。数据信号线DL可以通过第五十一过孔V51与第十二连接电极252电连接，从而实现数据信号线DL与第四晶体管T4 的第一极电连接。第二初始信号线INIT2可以通过第五十四过孔V54与第十六连接电极256电连接。
至此，在衬底上制备完成驱动电路层。在一些示例中，制备完成驱动电路层后，可以在驱动电路层上依次制备发光结构层和封装结构层，在此不再赘述。
在一些示例中，第六绝缘层16可以采用硅氮化物(SiNx)，可以是单层、多层或复合层。如此一来，可以确保电容性能。第一绝缘层11、第三绝缘层13、第二绝缘层12和第五绝缘层15可以采用硅氧化物(SiOx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。在一些示例中，第五绝缘层15的厚度可以约为5000埃，第二绝缘层12的厚度可以大于或等于1000埃，例如可以约为1000埃。通过设置较厚的采用硅氧化物材料制备的第五绝缘层15和第二绝缘层12，可以阻挡第六绝缘层16中的氢元素向下渗透，可以消除氢元素对氧化物薄膜晶体管的特性的影响。
关于本实施例的显示基板的其余描述可以参照前述实施例的说明，故于此不再赘述。
从以上描述的显示基板的结构以及制备过程可以看出，本示例性实施例电容的第一电容极板381和第二电容极板382可以分别位于第四导电层24和第五导电层25，且第四导电层24和第五导电层25之间的第六绝缘层16可以采用硅氮化物，可以确保电容性能。相较于前一实施例，本实施例去除了第三导电层和第四绝缘层，可以阻挡第六绝缘层16中的氢(H)元素向下渗透，从而避免了氢元素对氧化物薄膜晶体管的特性的影响，提升氧化物薄膜晶体管的特性稳定性。
本实施例还提供一种显示基板的制备方法，用于制备如上所述的显示基板，所述制备方法包括：在衬底上形成驱动电路层，所述驱动电路层包括：至少一个像素电路，所述至少一个像素电路包括：至少一个氧化物薄膜晶体管和电容；所述电容包括第一电容极板和第二电容极板，所述第一电容极板和第二电容极板在所述衬底的正投影存在交叠，且所述第一电容极板和第二电容极板之间设置无机绝缘层；在垂直于显示基板的方向上，所述无机绝缘层与所述氧化物薄膜晶体管的有源层之间的距离大于或等于3000埃。
关于本实施例的显示基板的制备方法可以参照前述实施例的说明，故于此不再赘述。
本实施例还提供一种显示装置，包括如上所述的显示基板。
在一些示例性实施方式中，显示基板可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。
Claims (16)
- 一种显示基板，包括：衬底以及设置在所述衬底上的驱动电路层，所述驱动电路层包括：至少一个像素电路，所述至少一个像素电路包括：至少一个氧化物薄膜晶体管和电容；所述电容包括第一电容极板和第二电容极板，所述第一电容极板和第二电容极板在所述衬底的正投影存在交叠，且所述第一电容极板和第二电容极板之间设置无机绝缘层；在垂直于显示基板的方向上，所述无机绝缘层与所述氧化物薄膜晶体管的有源层之间的距离大于或等于3000埃。
- 根据权利要求1所述的显示基板，其中，所述氧化物薄膜晶体管的有源层的材料包括氧化铟镓锌材料。
- 根据权利要求1或2所述的显示基板，其中，所述无机绝缘层的材料包括硅氮化物SiNx。
- 根据权利要求1至3中任一项所述的显示基板，其中，所述像素电路包括驱动晶体管，所述电容的第一电容极板与所述驱动晶体管的栅极等电位，所述电容的第二电容极板与发光元件的阳极电连接。
- 根据权利要求1至4中任一项所述的显示基板，其中，所述驱动电路层至少包括：依次设置在所述衬底上的第一导电层、第二导电层和半导体层；所述半导体层包括：所述至少一个氧化物薄膜晶体管的有源层；所述第一导电层至少包括：所述第一电容极板；所述第二导电层至少包括：所述第二电容极板。
- 根据权利要求5所述的显示基板，其中，所述第一导电层为遮光层。
- 根据权利要求5或6所述的显示基板，其中，所述第二导电层和所述半导体层之间设置第三绝缘层，所述第三绝缘层的材料包括硅氧化物SiOx，所述第三绝缘层的厚度大致为3500埃至4500埃。
- 根据权利要求5至7中任一项所述的显示基板，其中，所述驱动电路层还包括：位于所述半导体层远离所述衬底一侧的第三导电层，所述第三导 电层包括：所述至少一个氧化物薄膜晶体管的栅极。
- 根据权利要求1至4中任一项所述的显示基板，其中，所述驱动电路层包括：依次设置在所述衬底上的半导体层、第二导电层、第四导电层、以及第五导电层；所述半导体层包括：所述至少一个氧化物薄膜晶体管的有源层；所述第二导电层包括：所述至少一个氧化物薄膜晶体管的栅极；所述第四导电层至少包括：所述第一电容极板；所述第五导电层至少包括：所述第二电容极板。
- 根据权利要求9所述的显示基板，其中，所述第四导电层和所述第二导电层之间设置第五绝缘层，所述第五绝缘层的材料包括硅氧化物SiOx，所述第五绝缘层的厚度大致为4500埃至5500埃。
- 根据权利要求9或10所述的显示基板，其中，所述驱动电路层还包括：位于所述半导体层靠近所述衬底一侧的第一导电层；所述第一导电层包括：至少一个遮光电极，所述遮光电极在所述衬底的正投影覆盖所述氧化物薄膜晶体管的有源层的沟道区在所述衬底的正投影。
- 根据权利要求9至11中任一项所述的显示基板，其中，所述第四导电层和第五导电层之间设置所述无机绝缘层和有机绝缘层，所述无机绝缘层位于所述有机绝缘层靠近所述衬底的一侧；所述第一电容极板和所述第二电容极板的交叠区域与所述有机绝缘层在所述衬底的正投影没有交叠。
- 根据权利要求9至12中任一项所述的显示基板，其中，所述第五导电层还包括：数据信号线和第一电源线。
- 根据权利要求1至13中任一项所述的显示基板，其中，所述至少一个氧化物薄膜晶体管包括驱动晶体管；所述驱动晶体管的栅极与所述电容的第一电容极板电连接；所述驱动晶体管的有源层的沟道区在所述衬底的正投影与所述电容的第一电容极板和第二电容极板在所述衬底的正投影均存在交叠。
- 一种显示装置，包括如权利要求1至14中任一项所述的显示基板。
- 一种显示基板的制备方法，用于制备如权利要求1至14中任一项所述的显示基板，所述制备方法包括：在衬底上形成驱动电路层，所述驱动电路层包括：至少一个像素电路，所述至少一个像素电路包括：至少一个氧化物薄膜晶体管和电容；所述电容包括第一电容极板和第二电容极板，所述第一电容极板和第二电容极板在所述衬底的正投影存在交叠，且所述第一电容极板和第二电容极板之间设置无机绝缘层；在垂直于显示基板的方向上，所述无机绝缘层与所述氧化物薄膜晶体管的有源层之间的距离大于或等于3000埃。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/098636 WO2023240440A1 (zh) | 2022-06-14 | 2022-06-14 | 显示基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117616903A true CN117616903A (zh) | 2024-02-27 |
Family
ID=89192930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280001752.2A Pending CN117616903A (zh) | 2022-06-14 | 2022-06-14 | 显示基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117616903A (zh) |
| WO (1) | WO2023240440A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019140007A1 (en) * | 2018-01-11 | 2019-07-18 | Applied Materials, Inc. | Thin film transistor with small storage capacitor with metal oxide switch |
| CN112234091A (zh) * | 2020-10-23 | 2021-01-15 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| CN113241358A (zh) * | 2021-04-30 | 2021-08-10 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
-
2022
- 2022-06-14 WO PCT/CN2022/098636 patent/WO2023240440A1/zh active Application Filing
- 2022-06-14 CN CN202280001752.2A patent/CN117616903A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023240440A1 (zh) | 2023-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115004376B (zh) | 显示基板及显示装置 | |
| CN114730538B (zh) | 显示基板及其制备方法、显示装置 | |
| CN216719948U (zh) | 显示基板、显示装置 | |
| US20230157099A1 (en) | Display substrate, preparation method thereof, and display device | |
| CN115398639B (zh) | 显示基板及其制备方法、显示装置 | |
| EP4203053A1 (en) | Display substrate and preparation method therefor, and display apparatus | |
| CN115424570A (zh) | 像素电路及其驱动方法、显示基板和显示装置 | |
| CN115769296A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117616903A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116686414B (zh) | 显示基板及其驱动方法、显示装置 | |
| CN115835701B (zh) | 显示基板及其制备方法、显示装置 | |
| US20240172522A1 (en) | Display substrate and preparation method therefor, and display apparatus | |
| WO2023060581A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US20230180521A1 (en) | Display Substrate, Preparation Method thereof, and Display Apparatus | |
| US20240194134A1 (en) | Display Substrate and Preparation Method Thereof, Display Apparatus | |
| CN117796178A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117918029A (zh) | 显示基板及其驱动方法、显示装置 | |
| CN116546855A (zh) | 显示基板及显示装置 | |
| CN117480609A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117356189A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117916883A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117652231A (zh) | 显示基板和显示装置 | |
| CN118076990A (zh) | 显示基板及其制备方法、显示装置 | |
| CN115623880A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117204138A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |