CN117613075A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN117613075A
CN117613075A CN202211687422.1A CN202211687422A CN117613075A CN 117613075 A CN117613075 A CN 117613075A CN 202211687422 A CN202211687422 A CN 202211687422A CN 117613075 A CN117613075 A CN 117613075A
Authority
CN
China
Prior art keywords
semiconductor
region
electrode
conductivity type
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211687422.1A
Other languages
English (en)
Inventor
岩鍜治阳子
末代知子
系数裕子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN117613075A publication Critical patent/CN117613075A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的实施方式涉及半导体装置及其制造方法。根据实施方式，半导体装置包含第一～第三电极、半导体部件以及绝缘部件。半导体部件包含第一～第六半导体区域。第五半导体区域包含第四部分区域以及第五部分区域。所述第四部分区域处于第一半导体区域的第一部分区域与所述第三电极之间。所述第五部分区域处于第一半导体区域的第三部分区域与第四半导体区域之间。

Description

半导体装置及其制造方法
相关申请
本申请主张以日本专利申请2022-131922号(申请日：2022年8月22日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式一般涉及半导体装置及其制造方法。
背景技术
例如，在晶体管等半导体装置中，期望稳定的特性。
发明内容
根据本发明的实施方式，半导体装置包含第一电极、第二电极、第三电极、半导体部件以及绝缘部件。从所述第一电极朝向所述第二电极的方向沿着第一方向。所述第三电极处于所述第一电极与所述第二电极之间。所述半导体部件包含第一导电型的第一半导体区域、第二导电型的第二半导体区域、所述第一导电型的第三半导体区域、所述第一导电型的第四半导体区域、所述第二导电型的第五半导体区域以及所述第二导电型的第六半导体区域。所述第一半导体区域包含第一部分区域、第二部分区域以及第三部分区域。所述第一部分区域在所述第一方向上处于所述第一电极与所述第三电极之间。从所述第一部分区域朝向所述第二部分区域的第二方向与所述第一方向交叉。所述第三部分区域在所述第一方向上处于所述第二部分区域与所述第二电极之间。所述第二半导体区域设于所述第三部分区域与所述第二电极之间。所述第二半导体区域包含第一半导体部分。所述第三半导体区域设于所述第一半导体部分与所述第二电极之间，与所述第二电极电连接。所述第四半导体区域在所述第一方向上设于所述第三部分区域与所述第二半导体区域之间。所述第五半导体区域包含第四部分区域以及第五部分区域。所述第四部分区域在所述第一方向上设于所述第一部分区域与所述第三电极之间。所述第五部分区域在所述第一方向上处于所述第三部分区域与所述第四半导体区域之间。从所述第三电极的一部分朝向所述第五部分区域的方向沿着所述第二方向。所述第五部分区域与所述第四部分区域连续。所述第六半导体区域设于所述第一电极与所述第一半导体区域之间。所述绝缘部件包含第一绝缘区域。所述第一绝缘区域设于所述半导体部件与所述第三电极之间。
根据本发明的实施方式，能够提供可得到稳定的特性的半导体装置及其制造方法。
附图说明
图1是例示出第一实施方式的半导体装置的示意剖面图。
图2是例示出第一实施方式的半导体装置的示意剖面图。
图3(a)以及图3(b)是例示出第一实施方式的半导体装置的图表。
图4是例示出第二实施方式的半导体装置的制造方法的示意剖面图。
图5是例示出第二实施方式的半导体装置的制造方法的示意剖面图。
图6是例示出第二实施方式的半导体装置的制造方法的示意剖面图。
图7是例示出第二实施方式的半导体装置的制造方法的示意剖面图。
具体实施方式
以下，参照附图，对本发明的各实施方式进行说明。
附图是示意图或者概念图，各部分的厚度与宽度的关系，各部分的大小的比率等并不限定为一定与现实的相同。即使在表示相同的部分的情况下，也有时根据附图不同地表示互相的尺寸、比率。
在本申请说明书和各图中，对与已出现的图中的要素相同的要素标注相同的附图标记，适当省略详细的说明。
(第一实施方式)
图1是例示出第一实施方式的半导体装置的示意剖面图。
如图1所示，实施方式的半导体装置110包含第一电极51、第二电极52、第三电极53、半导体部件10M以及绝缘部件40。
从第一电极51朝向第二电极52的方向沿着第一方向D1。将第一方向D1作为Z轴方向。将与Z轴方向垂直的方向作为X轴方向。将与Z轴方向以及X轴方向垂直的方向作为Y轴方向。
第三电极53处于第一电极51与第二电极52之间。
半导体部件10M包含第一导电型的第一半导体区域11、第二导电型的第二半导体区域12、第一导电型的第三半导体区域13、第一导电型的第四半导体区域14、第二导电型的第五半导体区域15和第二导电型的第五半导体区域15。
例如，第一导电型是n型，第二导电型是p型。在实施方式中，也可以第一导电型是p型，第二导电型是n型。以下，设为第一导电型是n型，第二导电型是p型。
第一半导体区域11例如是n-基极层。第一半导体区域11例如包含第一部分区域11a、第二部分区域11b以及第三部分区域11c。第一部分区域11a在第一方向D1上处于第一电极51与第三电极53之间。从第一部分区域11a朝向第二部分区域11b的第二方向D2与第一方向D1交叉。第二方向D2例如是X轴方向。在第一方向D1上与第三电极53重叠的区域与第一部分区域11a对应。第二部分区域11b在第一方向D1上不与第三电极53重叠。
第三部分区域11c在第一方向D1上处于第二部分区域11b与第二电极52之间。在将第一电极51作为基准时，第三部分区域11c的高度比第二部分区域11b的高度高。在将第一电极51作为基准时，第三部分区域11c的高度比第一部分区域11a的高度高。
第二半导体区域12的至少一部分例如是p基极层。第二半导体区域12设于第三部分区域11c与第二电极52之间。第二半导体区域12包含第一半导体部分12a。第一半导体部分12a例如是p基极层。如图1所示，第二半导体区域12也可以还包含第二半导体部分12b。
第三半导体区域13例如是n发射极层。第三半导体区域13在第一方向D1上设于第一半导体部分12a与第二电极52之间。第三半导体区域13与第二电极52电连接。
第四半导体区域14例如是n屏障层。第四半导体区域14在第一方向D1上设于第三部分区域11c与第二半导体区域12之间。
第五半导体区域15例如是p屏障层。第五半导体区域15包含第四部分区域15d以及第五部分区域15e。第四部分区域15d在第一方向D1上处于第一部分区域11a与第三电极53之间。第五部分区域15e在第一方向D1上处于第三部分区域11c与第四半导体区域14之间。从第三电极53的一部分朝向第五部分区域15e的方向沿着第二方向D2。
如图1所示，第三电极53包含端部53a以及其他端部53b。端部53a在第一方向D1上处于第一电极51与第二电极52之间。其他端部53b在第一方向D1上处于端部53a与第二电极52之间。例如，在将第一电极51的高度作为基准时，第五部分区域15e的至少一部分的高度可以比第三电极53的端部53a的高度高。第五部分区域15e与第四部分区域15d连续。例如，从第四部分区域15d的至少一部分朝向第三部分区域11c的至少一部分的方向沿着第二方向D2。
第六半导体区域16例如是p集电极层。第六半导体区域16设于第一电极51与第一半导体区域11之间。例如，第六半导体区域16可以与第一电极51电连接。例如，第六半导体区域16也可以与第一电极51相接。第一电极51可以包含第一面51f。第一面51f与第六半导体区域16对置。第一方向D1与第一面51f交叉。第一方向D1例如与第一面51f垂直。
如图1所示，绝缘部件40包含第一绝缘区域41。第一绝缘区域41设于半导体部件10M与第三电极53之间。第一绝缘区域41将半导体部件10M与第三电极53之间电绝缘。第一绝缘区域41也可以包含第一绝缘部分41a。第一绝缘部分41a在第一方向D1上设于第四部分区域15d与第三电极53之间。
例如，第一绝缘区域41也可以包含第二绝缘部分41b。第二绝缘部分41b在第二方向D2上设于第三电极53与第三半导体区域13之间、第三电极53与第二半导体区域12之间、第三电极53与第四半导体区域14之间、以及第三电极53与第五部分区域15e之间。
例如，在第一电极51与第二电极52之间流过的电流能够通过第三电极53的电位进行控制。第三电极53的电位例如可以是将第二电极52的电位作为基准的电位。第一电极51例如是集电电极。第二电极52例如是发射电极。第三电极53例如是栅电极。半导体装置110例如是IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。第二绝缘部分41b的至少一部分可以作为栅极绝缘膜发挥功能。半导体装置110例如是电力用半导体开关元件。
如图1所示，例如，在半导体部件10M设有沟槽10T。在沟槽10T的内部设有第三电极53。在沟槽10T之下设有第五半导体区域15的第四部分区域15d。在不设有沟槽10T的区域设有第五半导体区域15的第五部分区域15e。在第五部分区域15e之上依次设有第四半导体区域14、第二半导体区域12以及第三半导体区域13。
在半导体装置110设有上述的第五半导体区域15。由此，如以下说明那样，例如，在与第三电极53之下对应的区域中，使动作稳定化。例如，能够抑制容易在沟槽10T的底部产生的雪崩(日文：アバランシェ)。根据实施方式，能够提供可以得到稳定的特性的半导体装置。根据实施方式，例如能够抑制破坏。
例如，在IGBT的接通动作中，对栅极电压施加正的偏压。由此，例如，电子从n发射极层注入至n-基极层。另一方面，例如，空穴从p集电极层注入至n-基极层。由此可以得到接通状态。在IGBT中，为了大电流化，期望使电流密度上升。例如，通过增大每单位面积的电流通路的面积，能够使电流密度上升。在使电流密度上升了的情况下，容易产生元件破坏。例如，在关断时在IGBT中产生动态雪崩，持续流过过电流。由此，存在元件破坏的情况。
例如，在第一参考例中，在沟槽10T的底部设有浮动(独立)的p层。在第一参考例中，在关断时，耗尽层从浮动的p层与n-基极层的接合延伸。由此，在沟槽10T的底部的电场集中得到缓和。在这样的第一参考例中，可知在关断时，容易在沟槽10T的底部产生雪崩。
另一方面，在第二参考例中，包含沟槽10T的底部的一致的厚度的p层被设为与n-基极层平行。在第二参考例中，从p层中的沟槽10T的底部分离的区域与n-基极层的接合部分产生耗尽化。在第二参考例中，可以认为沟槽10T的底部的电场集中得到缓和。在采用一致的p层的第二参考例中，形成一致的p层在实用上是不容易的。例如，在沟槽10T深的情况下，为了形成p层，需要高加速下的离子注入。例如，需要长时间的离子注入。在第二参考例中，例如，需要在高温的退火下的扩散。在第二参考例中，如果要提高在沟槽10T的底部的杂质浓度(载流子浓度)，则除沟槽10T的底部以外的p层的杂质浓度(载流子浓度)也联动地上升。因此，如果要使电场集中充分地缓和，则电子变得难以从n屏障层通过p屏障层注入至n-基极层中。由此，接通电压变高。
在实施方式中，不设有一致的p层，而是设有上述的第四部分区域15d和上述的第五部分区域15e。例如，第四部分区域15d中的杂质浓度(载流子浓度)的曲线能够与第五部分区域15e中的杂质浓度(载流子浓度)的曲线独立地进行控制。例如，通过第四部分区域15d，能够有效地抑制电场的集中。能够抑制接通电阻的上升。
例如，在关断时，在第四部分区域15d(p屏障层的一部分)与第一部分区域11a(n-基极层的一部分)之间产生耗尽化。例如，在关断中，在第五部分区域15e(p屏障层的另一部分)与第三部分区域11c(n-基极层的另一部分)之间的接合开始耗尽化。在与沟槽10T的底部分开的位置产生耗尽化。电场集中得到缓和，破坏耐受量提高。
在实施方式中，第四部分区域15d中的杂质浓度(载流子浓度)的厚度方向的曲线可以与第五部分区域15e中的杂质浓度(载流子浓度)的厚度方向的曲线独立。例如，如后述那样，将用于形成第四部分区域15d的杂质导入至沟槽10T的底部。另外地，将用于形成第五部分区域15e的杂质导入。根据实施方式，即使在沟槽10T深的情况下，也能够以短时间制造半导体装置110。根据实施方式，能够以高生产率制造可以得到稳定的特性的半导体装置。
在实施方式中，例如，第一半导体区域11可以与第六半导体区域16相接。例如，第五半导体区域15可以与第一半导体区域11相接。例如，第四半导体区域14可以与第五半导体区域15相接。例如，第二半导体区域12可以与第四半导体区域14相接。例如，第三半导体区域13可以与第二半导体区域12相接。第二电极52可以与第三半导体区域13相接。
例如，第三半导体区域13中的第一导电型的第三杂质浓度比第一半导体区域11中的第一导电型的第一杂质浓度高。第一半导体区域11是n-层。第三半导体区域13是n层或者n+层。第一杂质浓度例如为1×1010cm-3以上且1×1015cm-3以下。第三杂质浓度例如为1×1016cm-3以上且1×1020cm-3以下。
例如，第四半导体区域14中的第一导电型的第四杂质浓度可以比第一半导体区域11中的第一导电型的第一杂质浓度高。第四半导体区域14例如可以是n层。第四杂质浓度例如为1×1012cm-3以上且1×1017cm-3以下。
如图1所示，第二半导体区域12还可以包含第二半导体部分12b。第三半导体区域13在第二方向D2上处于第三电极53与第二半导体部分12b之间。第二半导体部分12b与第二电极52电连接。第二半导体部分12b例如是p接触层。
例如，第二半导体部分12b中的第二导电型的杂质浓度(第二半导体部分杂质浓度)比第一半导体部分12a中的第二导电型的杂质浓度(第一半导体部分杂质浓度)高。第一半导体部分杂质浓度例如为1×1015cm-3以上且1×1018cm-3以下。第二半导体部分杂质浓度例如为1×1016cm-3以上且1×1020cm-3以下。
例如，第六半导体区域16中的第二导电型的杂质浓度(第六杂质浓度)可以比第五半导体区域15中的第二导电型的杂质浓度(第五杂质浓度、例如平均浓度)。第六半导体区域16例如可以是p层或者p+层。第六杂质浓度例如为1×1015cm-3以上1×1020cm-3以下。
在实施方式中，半导体部件10M包含硅。半导体部件10M可以包含SiC或者GaN。
如图1所示，绝缘部件40还可以包含第二绝缘区域42。第二绝缘区域42在第一方向D1上处于第三电极53与第二电极52之间。
如图1所示，可以设有多个第三电极53。例如，从多个第三电极53中的一个第三电极53朝向多个第三电极53中的另一个第三电极53的方向沿着第二方向D2。多个第三电极53例如可以沿着Y轴方向延伸。
多个第三电极53的一部分可以是虚设电极。虚设电极的电位例如可以与第二电极52(例如发射电极)的电位相同。例如，能够减少开关中的损耗(例如接通损耗)。
图2是例示出第一实施方式的半导体装置的示意剖面图。
图2中示出图1中例示出的半导体装置110。如图2所示，半导体部件10M可以包含第一边界b1以及第二边界b2。第一边界b1在第一方向D1上处于第一部分区域11a与第四部分区域15d之间。第二边界b2在第一方向D1上处于第三部分区域11c与第五部分区域15e之间。
这些边界是第一半导体区域11与第五半导体区域15之间的边界。第一边界b1在第一方向D1上与第三电极53重叠。第二边界b2在第一方向D1上不与第三电极53重叠。第二边界b2与第四半导体区域14、第二半导体区域12以及第三半导体区域13重叠。
如图2所示，将第一电极51与第一边界b1之间的沿着第一方向的距离设为第一距离d1。将第一电极51与第二边界b2之间的沿着第一方向D1的距离设为第二距离d2。在实施方式中，第一距离d1比第二距离d2短。第一半导体区域11与第五半导体区域15之间的边界的深度方向的位置与第三电极53对应地在第二方向D2上变化。
例如，如后述那样，在通过第三电极53的位置处的深度方向上，杂质浓度在第一边界b1上变得极小。例如，如后述那样，在不通过第三电极53的位置处的深度方向上，杂质浓度在第二边界b2上变得极小。
在实施方式中，例如，第四部分区域15d的至少一部分中的第二导电型的杂质浓度比第五部分区域15e的至少一部分中的第二导电型的杂质浓度高。例如，在包含第四部分区域15d以及第五部分区域15e的第五半导体区域15中，第二导电型的杂质浓度也可以在第四部分区域15d变得极大。
例如，在沟槽10T的底部，容易产生动态雪崩。通过第四部分区域15d中的杂质浓度比第五部分区域15e中的杂质浓度高，例如容易得到高破坏耐受量和低接通电压。
以下，对半导体部件10M中的杂质浓度的例子进行说明。
图3(a)以及图3(b)是例示出第一实施方式的半导体装置的图表。
在图3(a)中，以实线例示出了图2的A1-A2线处的杂质浓度的曲线。在图3(a)中，以虚线例示出了图2的B1-B2线处的杂质浓度的曲线。在图3(b)中，以实线例示出了图2的B1-B2线处的杂质浓度的曲线。在图3(b)中，以虚线例示出了图2的A1-A2线处的杂质浓度的曲线。这些图的横轴是Z轴方向(深度方向)上的位置pZ。纵轴是杂质浓度CC1。A1-A2线通过第三电极53，沿着第一方向D1。B1-B2线通过第四半导体区域14、第二半导体区域12以及第三半导体区域13，沿着第一方向D1。
如图3(a)以及图2所示，第四部分区域15d包含第一位置p1。第一位置p1在第一方向D1上处于第一部分区域11a与第三电极53之间。第一位置p1可以是第四部分区域15d中的任意的一个位置。如图3(b)以及图2所示，第五部分区域15e包含第二位置p2。第二位置p2可以是第五部分区域15e中的一个位置。在该例子中，从第三位置p3朝向第二位置p2的方向沿着第二方向D2。
如图3(a)以及图3(b)所示，第一位置p1处的第二导电型的第一位置杂质浓度Cp1比第二位置p2处的第二导电型的第二位置杂质浓度Cp2高。如此，第四部分区域15d的至少一部分中的第二导电型的杂质浓度比第五部分区域15e中的第二导电型的杂质浓度高。
如图3(a)所示，例如，第四部分区域15d中的第二导电型的杂质浓度在第一方向D1上，在第一位置p1处成为最高。
例如，在第一位置杂质浓度Cp1为杂质浓度的极大值的情况下，第一位置杂质浓度Cp1例如可以是第二位置杂质浓度Cp2的1.5倍以上且100倍以下。
如图3(a)以及图2所示，第四部分区域15d可以包含第三位置p3。第三位置p3在第一方向D1上处于第一位置p1与第三电极53之间。第三位置p3处的第二导电型的第三位置杂质浓度Cp3可以比第一位置杂质浓度Cp1低。
例如，从第三位置p3朝向第二位置p2的方向沿着第二方向D2(参照图2)。例如，第三位置杂质浓度Cp3可以比第二位置杂质浓度Cp2低。例如，第二位置杂质浓度Cp2可以是第三位置杂质浓度Cp3的2倍以上且100倍以下。
如图3(b)以及图2所示，第五部分区域15e可以包含第四位置p4。从第四位置p4朝向第二位置p2的方向沿着第一方向D1。例如，第四位置p4处于第三部分区域11c与第二位置p2之间。从第一位置p1朝向第四位置p4的方向沿着第二方向D2。如图3(b)所示，第二位置杂质浓度Cp2比第四位置p4处的第二导电型的第四位置杂质浓度Cp4高。
在第一位置杂质浓度Cp1为杂质浓度的极大值的情况下，例如，第一位置杂质浓度Cp1可以是第四位置杂质浓度Cp4的2倍以上且1000倍以下。例如，第二位置杂质浓度Cp2可以是第四位置杂质浓度Cp4的2倍以上且1000倍以下。
如图3(a)以及图2所示，第四部分区域15d可以包含第五位置p5。第五位置p5在第一方向D1上处于第一部分区域11a与第三位置p3之间。如图3(b)以及图2所示，第三部分区域11c可以包含第六位置p6。第六位置p6在第一方向D1上处于第六半导体区域16与第四位置p4之间。从第五位置p5朝向第六位置p6的方向沿着第二方向D2。
如图3(a)所示，第五位置p5处的第二导电型的第五位置杂质浓度比第三位置杂质浓度Cp3低。如图3(b)所示，第六位置p6处的第一导电型的第六位置杂质浓度可以比第四位置杂质浓度Cp4低。
(第二实施方式)
第二实施方式涉及半导体装置的制造方法。
图4～图7是例示出第二实施方式的半导体装置的制造方法的示意剖面图。
如图4所示，准备成为第一导电型的第一半导体区域11的第一半导体部件11F。第一半导体部件11F例如包含硅。第一半导体部件11F例如可以是n-硅基板。在第一半导体部件11F的一部分形成有掩模部件11M。例如，成为掩模部件11M的膜可以由TEOS(Tetraethoxysilane，四乙氧基硅烷)等形成。成为掩模部件11M的膜的一部分例如可通过光刻以及蚀刻被除去。由此，在掩模部件11M设有开口部。
如图5所示，将掩模部件11M用作掩模，除去第一半导体部件11F的一部分。由此，在第一半导体部件11F形成沟槽10T。第一半导体部件11F的一部分的除去例如通过干式蚀刻进行。
这之后，在沟槽10T的内部形成绝缘膜45。绝缘膜45例如可以通过热氧化形成。绝缘膜45的厚度例如可以为10nm以上且80nm以下。
如图6所示，对沟槽10T的底部导入第二导电型的杂质18p。导入了第二导电型的杂质18p的区域15a与第四部分区域15d的至少一部分对应。第二导电型的杂质18p例如是硼。杂质18p的导入例如可通过离子注入进行。杂质18p的导入也可以通过整个第一半导体部件11F进行。
如此，对设于成为第一导电型的第一半导体区域11的第一半导体部件11F的沟槽10T的底部导入第二导电型的杂质18p。之后，通过热处理，使杂质18p激活。由此，形成第四部分区域15d的至少一部分。可以在导入杂质18p之后除去绝缘膜45。
如图7所示，在沟槽10T的内部形成有第一绝缘区域41(绝缘部件40)。第一绝缘区域41可以通过热氧化形成。第一绝缘区域41例如也可以通过CVD(Chemical VaporDeposition，化学气相沉积)等形成。
在沟槽10T的内部的剩余的空间埋入有导电部件。导电部件例如可以是多晶硅。由导电部件形成第三电极53。
如图7所示，第一半导体部件11F的其他部分11A是未形成沟槽10T的区域(例如台面(日文：メサ)区域)。对第一半导体部件11F的其他部分11A导入第二导电型的杂质以及第一导电型的杂质。例如，可进行硼的导入、磷的导入以及硼的导入。通过热处理进行激活。
如此，可从其他部分11A获得第二导电型的第五半导体区域15、第一导电型的第四半导体区域14、以及第二导电型的第二半导体区域12(例如第一半导体部分12a)。作为结果，可以得到第一半导体区域11。在第一半导体区域11之上有第五半导体区域15。在第五半导体区域15之上有第四半导体区域14。在第四半导体区域14之上有第二半导体区域12。可以省略用于形成第四半导体区域14的杂质的导入。在这种情况下，第四半导体区域14中的第一导电型的杂质浓度可以与第一半导体区域11的杂质浓度相同。
这之后，导入第一导电型的杂质，形成第一导电型的第三半导体区域13。通过热处理进行激活。在第二半导体区域12的至少一部分之上有第三半导体区域13。例如，可以导入第二导电型的杂质，形成第二半导体部分12b。
这之后，形成第二电极52。第二电极52与第三半导体区域13电连接。第二电极52可以与第二半导体部分12b电连接。
形成第二导电型的第六半导体区域16以及第一电极51。第六半导体区域16处于第一电极51与第一半导体区域11之间。通过这样的方法，能够制造半导体装置110。
在实施方式中，分开进行第五半导体区域15的第四部分区域15d的形成、以及第五半导体区域15的第五部分区域15e的形成。这些区域中的杂质浓度能够分别适当地设定。能够高效地制造可以得到稳定的特性的半导体装置。
在实施方式中，第一电极51以及第二电极52中的至少任一个例如包含从Al、Ti、Ni、W以及Au构成的组中选择的至少一个。第三电极53例如可以包含多晶硅等。绝缘部件40例如可以包含硅以及氧。绝缘部件40例如可以包含氧化硅。
在实施方式中，与长度以及厚度相关的信息可通过电子显微镜观察等获得。在实施方式中，杂质浓度可以是载流子浓度。在实施方式中，杂质浓度也可以是与杂质的掺杂量对应的浓度。与半导体区域中的杂质浓度的分布以及绝对值相关的信息例如可通过二次离子质量分析法(Secondary Ion Mass Spectrometry：SIMS)获得。两个半导体区域中的杂质浓度的相对关系例如可以使用扫描式静电电容显微镜法(Scanning CapacitanceMicroscopy：SCM)来判定。与杂质浓度的分布以及绝对值相关的信息例如可以通过扩展电阻测定法(Spreading Resistance Analysis：SRA)获得。通过SCM以及SRA，例如可以得到与半导体区域的载流子浓度的相对关系以及绝对值相关的信息。例如，通过假定杂质的激活率，可以从SCM以及SRA的测定结果获得与两个半导体区域的杂质浓度之间的相对关系、杂质浓度的分布以及杂质浓度的绝对值中的至少任一个相关的信息。
实施方式可以包含以下的构成。
(构成1)
一种半导体装置，其中，具备：
第一电极；
第二电极，从所述第一电极朝向所述第二电极的方向沿着第一方向；
第三电极，处于所述第一电极与所述第二电极之间；
半导体部件；以及
绝缘部件，包含第一绝缘区域，所述第一绝缘区域设于所述半导体部件与所述第三电极之间，
所述半导体部件包含：
第一导电型的第一半导体区域，所述第一半导体区域包含第一部分区域、第二部分区域以及第三部分区域，所述第一部分区域在所述第一方向上处于所述第一电极与所述第三电极之间，从所述第一部分区域朝向所述第二部分区域的第二方向与所述第一方向交叉，所述第三部分区域在所述第一方向上处于所述第二部分区域与所述第二电极之间；
第二导电型的第二半导体区域，所述第二半导体区域设于所述第三部分区域与所述第二电极之间，所述第二半导体区域包含第一半导体部分；
所述第一导电型的第三半导体区域，所述第三半导体区域设于所述第一半导体部分与所述第二电极之间，与所述第二电极电连接；
所述第一导电型的第四半导体区域，所述第四半导体区域设于所述第一方向上设于所述第三部分区域与所述第二半导体区域之间；
所述第二导电型的第五半导体区域，所述第五半导体区域包含第四部分区域以及第五部分区域，所述第四部分区域在所述第一方向上处于所述第一部分区域与所述第三电极之间，所述第五部分区域在所述第一方向上处于所述第三部分区域与所述第四半导体区域之间，从所述第三电极的一部分朝向所述第五部分区域的方向沿着所述第二方向，所述第五部分区域与所述第四部分区域连续；以及
所述第二导电型的第六半导体区域，所述第六半导体区域设于所述第一电极与所述第一半导体区域之间。
(构成2)
根据构成1所述的半导体装置，其中，
所述半导体部件包含第一边界以及第二边界，
所述第一边界在所述第一方向上处于所述第一部分区域与所述第四部分区域之间，
所述第二边界在所述第一方向上处于所述第三部分区域与所述第五部分区域之间，
所述第一电极与所述第一边界之间的沿着所述第一方向的第一距离比所述第一电极与所述第二边界之间的沿着所述第一方向的第二距离短。
(构成3)
根据构成2所述的半导体装置，其中，
所述第四部分区域的至少一部分中的所述第二导电型的杂质浓度比所述第五部分区域的至少一部分中的所述第二导电型的杂质浓度高。
(构成4)
一种半导体装置，其中，具备：
第一电极；
第二电极，从所述第一电极朝向所述第二电极的方向沿着第一方向；
第三电极，处于所述第一电极与所述第二电极之间；
半导体部件；以及
绝缘部件，包含第一绝缘区域，所述第一绝缘区域设于所述半导体部件与所述第三电极之间，
所述半导体部件包含：
第一导电型的第一半导体区域，所述第一半导体区域包含第一部分区域、第二部分区域以及第三部分区域，所述第一部分区域在所述第一方向上处于所述第一电极与所述第三电极之间，从所述第一部分区域朝向所述第二部分区域的第二方向与所述第一方向交叉，所述第三部分区域在所述第一方向上处于所述第二部分区域与所述第二电极之间；
第二导电型的第二半导体区域，所述第二半导体区域设于所述第三部分区域与所述第二电极之间，所述第二半导体区域包含第一半导体部分；
所述第一导电型的第三半导体区域，所述第三半导体区域设于所述第一半导体部分与所述第二电极之间，与所述第二电极电连接；
所述第一导电型的第四半导体区域，所述第四半导体区域在所述第一方向上设于所述第三部分区域与所述第二半导体区域之间；
所述第二导电型的第五半导体区域，所述第五半导体区域包含第四部分区域以及第五部分区域，所述第四部分区域在所述第一方向上处于所述第一部分区域与所述第三电极之间，所述第五部分区域在所述第一方向上处于所述第三部分区域与所述第四半导体区域之间，从所述第三电极的一部分朝向所述第五部分区域的方向沿着所述第二方向，所述第四部分区域的至少一部分中的所述第二导电型的杂质浓度比所述第五部分区域的至少一部分中的所述第二导电型的杂质浓度高；以及
所述第二导电型的第六半导体区域，所述第六半导体区域设于所述第一电极与所述第一半导体区域之间。
(构成5)
根据构成3或者4所述的半导体装置，其中，
所述第四部分区域包含第一位置以及第三位置，
所述第五部分区域包含第二位置，
所述第一位置在所述第一方向上处于所述第一部分区域与所述第三电极之间，
所述第三位置在所述第一方向上处于所述第一位置与所述第三电极之间，
从所述第三位置朝向所述第二位置的方向沿着所述第二方向，
所述第一位置处的所述第二导电型的第一位置杂质浓度比所述第二位置处的所述第二导电型的第二位置杂质浓度高，
所述第三位置处的所述第二导电型的第三位置杂质浓度比所述第一位置杂质浓度低。
(构成6)
根据构成5所述的半导体装置，其中，
所述第一位置杂质浓度是所述第二位置杂质浓度的1.5倍以上且100倍以下。
(构成7)
根据构成5所述的半导体装置，其中，
所述第三位置杂质浓度比所述第二位置杂质浓度低。
(构成8)
根据构成6或者7所述的半导体装置，其中，
所述第四部分区域中的所述第二导电型的杂质浓度在所述第一方向上在所述第一位置处成为最高。
(构成9)
根据构成8所述的半导体装置，其中，
所述第五部分区域包含第四位置，
从所述第四位置朝向所述第二位置的方向沿着所述第一方向，
从所述第一位置朝向所述第四位置的方向沿着所述第二方向，
所述第二位置杂质浓度比所述第四位置处的所述第二导电型的第四位置杂质浓度高。
(构成10)
根据构成9所述的半导体装置，其中，
所述第一位置杂质浓度是所述第四位置杂质浓度的2倍以上且1000倍以下。
(构成11)
根据构成1～10中任一项所述的半导体装置，其中，
所述第一绝缘区域还包含第二绝缘部分，
所述第二绝缘部分在所述第二方向上设于所述第三电极与所述第三半导体区域之间、所述第三电极与所述第二半导体区域之间、所述第三电极与所述第四半导体区域之间、以及所述第三电极与所述第五部分区域之间。
(构成12)
根据构成1～11中任一项所述的半导体装置，其中，
所述第三半导体区域中的所述第一导电型的第三杂质浓度比所述第一半导体区域中的所述第一导电型的第一杂质浓度高。
(构成13)
根据构成1～11中任一项所述的半导体装置，其中，
所述第四半导体区域中的所述第一导电型的第四杂质浓度比所述第一半导体区域中的所述第一导电型的第一杂质浓度高。
(构成14)
根据构成1～13中任一项所述的半导体装置，其中，
所述第二半导体区域还包含第二半导体部分，
所述第三半导体区域在所述第二方向上处于所述第三电极与所述第二半导体部分之间，
所述第二半导体部分与所述第二电极电连接。
(构成15)
根据构成14所述的半导体装置，其中，
所述第二半导体部分中的所述第二导电型的第二半导体部分杂质浓度比所述第一半导体部分中的所述第二导电型的第一半导体部分杂质浓度高。
(构成16)
根据构成1～15中任一项所述的半导体装置，其中，
所述第六半导体区域中的所述第二导电型的第六杂质浓度比所述第五半导体区域中的所述第二导电型的第五杂质浓度高。
(构成17)
根据构成1～16中任一项所述的半导体装置，其中，
所述绝缘部件还包含第二绝缘区域，
所述第二绝缘区域在所述第一方向上处于所述第三电极与所述第二电极之间。
(构成18)
根据构成1～17中任一项所述的半导体装置，其中，
设有多个所述第三电极，
从所述多个第三电极中的一个所述第三电极朝向所述多个第三电极中的另一个所述第三电极的方向沿着所述第二方向。
(构成19)
一种半导体装置，其中，具备：
集电电极；
半导体部件，设于所述集电电极之上；以及
栅电极，设于在所述半导体部件设置的沟槽，
所述半导体部件包含：
第一导电型的第一半导体区域；以及
设于所述沟槽的底部的周围的第二导电型的第五半导体区域，
所述第一半导体区域处于所述集电电极与所述第五半导体区域之间，
所述第五半导体区域包含所述沟槽之下的部分以及除所述沟槽之下以外的部分，
所述沟槽之下的部分和所述第一半导体区域之间的边界与所述集电电极之间的距离比除所述沟槽之下以外的部分和所述第一半导体区域之间的边界与所述集电电极之间的距离短。
(构成20)
一种半导体装置的制造方法，其中，
对沟槽的底部导入第二导电型的杂质，所述沟槽设置于成为第一导电型的第一半导体区域的第一半导体部件，
在所述沟槽的内部形成绝缘部件，
在所述沟槽的所述内部的剩余的空间埋入导电部件，形成第三电极，
对所述第一半导体部件的其他部分的一部分导入所述第二导电型的杂质以及所述第一导电型的杂质，由所述其他部分形成所述第二导电型的第五半导体区域、所述第一导电型的第四半导体区域、所述第二导电型的第二半导体区域、以及所述第一导电型的第三半导体区域，在所述第五半导体区域之上有所述第四半导体区域，在所述第四半导体区域之上有所述第二半导体区域，在所述第二半导体区域的至少一部分之上有所述第三半导体区域，
形成与所述第三半导体区域电连接的第二电极，
形成第一电极以及所述第二导电型的第六半导体区域，所述第六半导体区域处于所述第一电极与所述第一半导体区域之间。
根据实施方式，能够提供可以得到稳定的特性的半导体装置及其制造方法。
以上，一边参照具体例，一边对本发明的实施方式进行了说明。但是，本发明并不限定于这些具体例。例如，关于半导体装置所含的半导体部件、半导体区域、电极以及绝缘部件等各要素的具体的构成，只要本领域技术人员能够通过从公知的范围进行适当选择而同样地实施本发明并能够获得相同的效果，就包含在本发明的范围内。
另外，将各具体例中的任意两个以上的要素在技术上能够实现的范围内进行组合得到的技术方案只要包含本发明的要点就包含于本发明的范围。
此外，基于以作为本发明的实施方式而在上面叙述的半导体装置及其制造方法，本领域技术人员可以适当进行设计变更而实施的全部的半导体装置及其制造方法也只要包含本发明的要点就属于本发明的范围。
此外，在本发明的思想的范畴中，只要是本领域技术人员，就能够想到各种变更例以及修正例，应理解为这些变更例以及修正例也属于本发明的范围。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种的方式实施，在不脱离发明主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求所记载的发明及其等同的范围内。
附图标记说明
10M半导体部件，10T沟槽，11～16第一～第六半导体区域，11A其他部分，11F第一半导体部件，11M掩模部件，11a～11c第一～第三部分区域，12a、12b第一、第二半导体部分，15a区域，15d、15e第四、第五部分区域，18p杂质，40绝缘部件，41、42第一、第二绝缘区域，41a、41b第二绝缘部分，45绝缘膜，51～53第一～第三电极，51f第一面，53a端部，53b另一端部，110半导体装置，CC1杂质浓度，Cp1～Cp4第一～第四位置杂质浓度，D1、D2第一、第二方向，b1、b2第一、第二边界，d1、d2第一、第二距离，p1～p6第一～第六位置，pZ位置。

Claims (20)

1.一种半导体装置，其中，具备：
第一电极；
第二电极，从所述第一电极朝向所述第二电极的方向沿着第一方向；
第三电极，处于所述第一电极与所述第二电极之间；
半导体部件；以及
绝缘部件，包含第一绝缘区域，所述第一绝缘区域设于所述半导体部件与所述第三电极之间，
所述半导体部件包含：
第一导电型的第一半导体区域，所述第一半导体区域包含第一部分区域、第二部分区域以及第三部分区域，所述第一部分区域在所述第一方向上处于所述第一电极与所述第三电极之间，从所述第一部分区域朝向所述第二部分区域的第二方向与所述第一方向交叉，所述第三部分区域在所述第一方向上处于所述第二部分区域与所述第二电极之间；
第二导电型的第二半导体区域，所述第二半导体区域设于所述第三部分区域与所述第二电极之间，所述第二半导体区域包含第一半导体部分；
所述第一导电型的第三半导体区域，所述第三半导体区域设于所述第一半导体部分与所述第二电极之间，与所述第二电极电连接；
所述第一导电型的第四半导体区域，所述第四半导体区域在所述第一方向上设于所述第三部分区域与所述第二半导体区域之间；
所述第二导电型的第五半导体区域，所述第五半导体区域包含第四部分区域以及第五部分区域，所述第四部分区域在所述第一方向上处于所述第一部分区域与所述第三电极之间，所述第五部分区域在所述第一方向上处于所述第三部分区域与所述第四半导体区域之间，从所述第三电极的一部分朝向所述第五部分区域的方向沿着所述第二方向，所述第五部分区域与所述第四部分区域连续；以及
所述第二导电型的第六半导体区域，所述第六半导体区域设于所述第一电极与所述第一半导体区域之间。
2.根据权利要求1所述的半导体装置，其中，
所述半导体部件包含第一边界以及第二边界，
所述第一边界在所述第一方向上处于所述第一部分区域与所述第四部分区域之间，
所述第二边界在所述第一方向上处于所述第三部分区域与所述第五部分区域之间，
所述第一电极与所述第一边界之间的沿着所述第一方向的第一距离比所述第一电极与所述第二边界之间的沿着所述第一方向的第二距离短。
3.根据权利要求2所述的半导体装置，其中，
所述第四部分区域的至少一部分中的所述第二导电型的杂质浓度比所述第五部分区域的至少一部分中的所述第二导电型的杂质浓度高。
4.根据权利要求3所述的半导体装置，其中，
所述第四部分区域包含第一位置以及第三位置，
所述第五部分区域包含第二位置，
所述第一位置在所述第一方向上处于所述第一部分区域与所述第三电极之间，
所述第三位置在所述第一方向上处于所述第一位置与所述第三电极之间，
从所述第三位置朝向所述第二位置的方向沿着所述第二方向，
所述第一位置处的所述第二导电型的第一位置杂质浓度比所述第二位置处的所述第二导电型的第二位置杂质浓度高，
所述第三位置处的所述第二导电型的第三位置杂质浓度比所述第一位置杂质浓度低。
5.根据权利要求4所述的半导体装置，其中，
所述第一位置杂质浓度是所述第二位置杂质浓度的1.5倍以上且100倍以下。
6.根据权利要求4所述的半导体装置，其中，
所述第三位置杂质浓度比所述第二位置杂质浓度低。
7.根据权利要求5所述的半导体装置，其中，
所述第四部分区域中的所述第二导电型的杂质浓度在所述第一方向上在所述第一位置处成为最高。
8.根据权利要求7所述的半导体装置，其中，
所述第五部分区域包含第四位置，
从所述第四位置朝向所述第二位置的方向沿着所述第一方向，
从所述第一位置朝向所述第四位置的方向沿着所述第二方向，
所述第二位置杂质浓度比所述第四位置处的所述第二导电型的第四位置杂质浓度高。
9.根据权利要求8所述的半导体装置，其中，
所述第一位置杂质浓度是所述第四位置杂质浓度的2倍以上且1000倍以下。
10.根据权利要求1所述的半导体装置，其中，
所述第一绝缘区域还包含第二绝缘部分，
所述第二绝缘部分在所述第二方向上设于所述第三电极与所述第三半导体区域之间、所述第三电极与所述第二半导体区域之间、所述第三电极与所述第四半导体区域之间、以及所述第三电极与所述第五部分区域之间。
11.根据权利要求1所述的半导体装置，其中，
所述第三半导体区域中的所述第一导电型的第三杂质浓度比所述第一半导体区域中的所述第一导电型的第一杂质浓度高。
12.根据权利要求1所述的半导体装置，其中，
所述第四半导体区域中的所述第一导电型的第四杂质浓度比所述第一半导体区域中的所述第一导电型的第一杂质浓度高。
13.根据权利要求1所述的半导体装置，其中，
所述第二半导体区域还包含第二半导体部分，
所述第三半导体区域在所述第二方向上处于所述第三电极与所述第二半导体部分之间，
所述第二半导体部分与所述第二电极电连接。
14.根据权利要求13所述的半导体装置，其中，
所述第二半导体部分中的所述第二导电型的第二半导体部分杂质浓度比所述第一半导体部分中的所述第二导电型的第一半导体部分杂质浓度高。
15.根据权利要求1所述的半导体装置，其中，
所述第六半导体区域中的所述第二导电型的第六杂质浓度比所述第五半导体区域中的所述第二导电型的第五杂质浓度高。
16.根据权利要求1所述的半导体装置，其中，
所述绝缘部件还包含第二绝缘区域，
所述第二绝缘区域在所述第一方向上处于所述第三电极与所述第二电极之间。
17.根据权利要求1所述的半导体装置，其中，
设有多个所述第三电极，
从所述多个第三电极中的一个所述第三电极朝向所述多个第三电极中的另一个所述第三电极的方向沿着所述第二方向。
18.一种半导体装置，其中，具备：
第一电极；
第二电极，从所述第一电极朝向所述第二电极的方向沿着第一方向；
第三电极，处于所述第一电极与所述第二电极之间；
半导体部件；以及
绝缘部件，包含第一绝缘区域，所述第一绝缘区域设于所述半导体部件与所述第三电极之间，
所述半导体部件包含：
第一导电型的第一半导体区域，所述第一半导体区域包含第一部分区域、第二部分区域以及第三部分区域，所述第一部分区域在所述第一方向上处于所述第一电极与所述第三电极之间，从所述第一部分区域朝向所述第二部分区域的第二方向与所述第一方向交叉，所述第三部分区域在所述第一方向上处于所述第二部分区域与所述第二电极之间；
第二导电型的第二半导体区域，所述第二半导体区域设于所述第三部分区域与所述第二电极之间，所述第二半导体区域包含第一半导体部分；
所述第一导电型的第三半导体区域，所述第三半导体区域设于所述第一半导体部分与所述第二电极之间，与所述第二电极电连接；
所述第一导电型的第四半导体区域，所述第四半导体区域在所述第一方向上设于所述第三部分区域与所述第二半导体区域之间；
所述第二导电型的第五半导体区域，所述第五半导体区域包含第四部分区域以及第五部分区域，所述第四部分区域在所述第一方向上处于所述第一部分区域与所述第三电极之间，所述第五部分区域在所述第一方向上处于所述第三部分区域与所述第四半导体区域之间，从所述第三电极的一部分朝向所述第五部分区域的方向沿着所述第二方向，所述第四部分区域的至少一部分中的所述第二导电型的杂质浓度比所述第五部分区域的至少一部分中的所述第二导电型的杂质浓度高；以及
所述第二导电型的第六半导体区域，所述第六半导体区域设于所述第一电极与所述第一半导体区域之间。
19.一种半导体装置，其中，具备：
集电电极；
半导体部件，设于所述集电电极之上；以及
栅电极，设于在所述半导体部件设置的沟槽，
所述半导体部件包含：
第一导电型的第一半导体区域；以及
设于所述沟槽的底部的周围的第二导电型的第五半导体区域，
所述第一半导体区域处于所述集电电极与所述第五半导体区域之间，
所述第五半导体区域包含所述沟槽之下的部分以及除所述沟槽之下以外的部分，
所述沟槽之下的部分和所述第一半导体区域之间的边界与所述集电电极之间的距离，比除所述沟槽之下以外的部分和所述第一半导体区域之间的边界与所述集电电极之间的距离短。
20.一种半导体装置的制造方法，其中，
对沟槽的底部导入第二导电型的杂质，所述沟槽设置于成为第一导电型的第一半导体区域的第一半导体部件，
在所述沟槽的内部形成绝缘部件，
在所述沟槽的所述内部的剩余的空间埋入导电部件，形成第三电极，
对所述第一半导体部件的其他部分的一部分导入所述第二导电型的杂质以及所述第一导电型的杂质，由所述其他部分形成所述第二导电型的第五半导体区域、所述第一导电型的第四半导体区域、所述第二导电型的第二半导体区域、以及所述第一导电型的第三半导体区域，在所述第五半导体区域之上有所述第四半导体区域，在所述第四半导体区域之上有所述第二半导体区域，在所述第二半导体区域的至少一部分之上有所述第三半导体区域，
形成与所述第三半导体区域电连接的第二电极，
形成第一电极以及所述第二导电型的第六半导体区域，所述第六半导体区域处于所述第一电极与所述第一半导体区域之间。
CN202211687422.1A 2022-08-22 2022-12-27 半导体装置及其制造方法 Pending CN117613075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-131922 2022-08-22
JP2022131922A JP2024029584A (ja) 2022-08-22 2022-08-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN117613075A true CN117613075A (zh) 2024-02-27

Family

ID=85018106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211687422.1A Pending CN117613075A (zh) 2022-08-22 2022-12-27 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20240063264A1 (zh)
EP (1) EP4328974A1 (zh)
JP (1) JP2024029584A (zh)
CN (1) CN117613075A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468510B2 (en) * 2015-07-16 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP6606007B2 (ja) * 2016-04-18 2019-11-13 トヨタ自動車株式会社 スイッチング素子
US11271084B2 (en) * 2017-06-06 2022-03-08 Mitsubishi Electric Corporation Semiconductor device and power converter
JP7067021B2 (ja) * 2017-11-07 2022-05-16 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
US11189688B2 (en) * 2018-10-18 2021-11-30 Abb Power Grids Switzerland Ag Insulated gate power semiconductor device and method for manufacturing such device
CN115699331A (zh) * 2020-12-07 2023-02-03 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
EP4328974A1 (en) 2024-02-28
US20240063264A1 (en) 2024-02-22
JP2024029584A (ja) 2024-03-06

Similar Documents

Publication Publication Date Title
US8723253B2 (en) Semiconductor device and method for manufacturing same
US9627520B2 (en) MOS transistor having a cell array edge zone arranged partially below and having an interface with a trench in an edge region of the cell array
US8742534B2 (en) Semiconductor device having lateral diode
US10903202B2 (en) Semiconductor device
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8304305B2 (en) Semiconductor component
JP2009043966A (ja) 半導体装置及びその製造方法
US20070069288A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11699744B2 (en) Semiconductor device and semiconductor apparatus
US20190259871A1 (en) Semiconductor device
US11482615B2 (en) Super-junction power MOSFET device with improved ruggedness, and method of manufacturing
JP2016162861A (ja) 半導体装置
JP2015170654A (ja) 半導体装置
US20230111246A1 (en) Semiconductor device and method for manufacturing the same
JP7459976B2 (ja) 半導体装置
WO2018154963A1 (ja) 半導体装置
US20220209007A1 (en) Hybrid semiconductor device
CN117613075A (zh) 半导体装置及其制造方法
CN113764511A (zh) 具有动态载流子通道的低损耗超结igbt器件及其制造方法
US20230078785A1 (en) Semiconductor device
CN102637743B (zh) 一种功率器件及其制造方法
US11488951B2 (en) Semiconductor device
US20230061514A1 (en) Superjunction semiconductor device and method of manufacturing same
US10608099B2 (en) Methods of manufacturing semiconductor devices with a deep barrier layer
JP2023158575A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination