CN117594664B - 一种低压低电容的防浪涌器件及制备方法 - Google Patents
一种低压低电容的防浪涌器件及制备方法 Download PDFInfo
- Publication number
- CN117594664B CN117594664B CN202311565143.2A CN202311565143A CN117594664B CN 117594664 B CN117594664 B CN 117594664B CN 202311565143 A CN202311565143 A CN 202311565143A CN 117594664 B CN117594664 B CN 117594664B
- Authority
- CN
- China
- Prior art keywords
- region
- low
- isolation groove
- groove
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 28
- 239000011574 phosphorus Substances 0.000 claims abstract description 28
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- -1 phosphorus ions Chemical class 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 230000005540 biological transmission Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 57
- 230000003071 parasitic effect Effects 0.000 description 13
- 230000005684 electric field Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明涉及半导体器件技术领域，公开了一种低压低电容的防浪涌器件及制备方法，其中低压低电容的防浪涌器件包括P型硅衬底，P型硅衬底的表面具有P型轻掺杂区；P型轻掺杂区上开设有V型槽，其上形成有N型掺磷外延层；在N型掺磷外延层上且V型槽的两侧分别形成第一隔离槽和第二隔离槽，之后在第二隔离槽之间形成有N‑区、N+区和P+区，设置钝化层后再形成金属电极。本发明通过将器件结构改为钳位二极管串联一个低电容二极管后再并联一个低电容二极管，降低了结电容，适配高速数据传输电路；并配合V型槽，使在较低掺杂浓度下也具有低击穿电压。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种低压低电容的防浪涌器件及制备方法。
背景技术
TVS全称瞬态抑制二极管，在通信领域中得到广泛应用，尤其在数据传输接口电路中对TVS器件提出了更高的要求。当电子设备受到浪涌能量冲击时，TVS管需要瞬间转换位低阻抗状态以泄放瞬态大电流，并将电压钳位在一定范围内（小于设备的最大承受电压）从而保护设备免受高压脉冲的影响。数据传输设备不仅要求电路具备防浪涌冲击能力，还要求防护器件自身的寄生电容较低。TVS器件会使传输路径上的电容增大，过大的寄生电容会导致数据信号上升和下降的时间增大从而使信号失真。
常见的高速数据接口有USB（Universal Serial Bus）系列接口和HDMI（HighDefinition Multimedia Interface）,对于USB 1.1接口，传输速率较慢，即使防护器的寄生电容超过50pF也不会影响信号的完整性；到了USB 2.0接口，防护器件寄生电容超过3.5pF就引起严重的信号衰减；如今的USB 3.2 Gen2接口，传输速率达到20Gbps要求防护器件的寄生电容低于0.5pF。单个TVS器件的寄生电容通常在几十pF以上，因此在数据传输速度越来越快的同时降低防护器件的寄生电容是目前亟需解决的问题。
大多数高速数据传输接口电路的工作电压为5V或3.3V，这就要求防护器件的击穿电压不能太高。低击穿电压一般通过高掺杂实现，而掺杂浓度增加会使器件的寄生电容和漏电增大。因此低压TVS二极管工艺难度较高。
发明内容
针对现有技术中的缺陷，本发明提供一种低压低电容的防浪涌器件及制备方法，以解决目前TVS器件的击穿电压和反向漏电流高的问题。
第一方面，本发明提供的一种低压低电容的防浪涌器件，包括：
P型硅衬底，所述P型硅衬底的表面具有P型轻掺杂区；
V型槽，开设于所述P型轻掺杂区上；
N型掺磷外延层，设置于所述P型硅衬底上；
第一隔离槽，设置于所述V型槽的一侧；
第二隔离槽，间隔设置于所述V型槽的另一侧；所述第二隔离槽由中心向外依次包括第二隔离槽A、第二隔离槽B和第二隔离槽C；
薄氧层，设置于所述第一隔离槽和所述第二隔离槽内；
N-区，设置于所述第二隔离槽A和第二隔离槽B之间；
第一N+区，设置于所述第二隔离槽B和第二隔离槽C之间；
第二N+区，设置于所述N-区上；
P+区，设置于所述N-区上，所述P+区和所述第二N+区间隔设置；
钝化层，设置于所述N型掺磷外延层上，所述钝化层位于所述V型槽、所述第一N+区、所述P+区和所述第二N+区顶部的区域被去除；
正面金属电极，设置于所述钝化层上，所述正面金属电极分别连接所述V型槽顶部的所述N型掺磷外延层和所述第二N+区、所述P+区和所述第一N+区；
背面金属电极，设置于所述P型硅衬底的背面。
由上述技术方案可知，本发明提供的一种低压电容的防浪涌器件，通过V型槽使PN结在较低掺杂浓度的条件下也能具有低击穿电压，解决了目前通过高掺杂来实现低击穿电压，因掺杂浓度过高会导致器件寄生电容和漏电过大的问题。本发明还通过把器件结构改为钳位二极管串联一个低电容二极管再并联一个低电容二极管的结构，使之具有更低的结电容，适配于高速数传输电路。
可选地，所述P型轻掺杂区的掺杂浓度为1×1014~1×1015cm-3。通过轻掺杂区使得器件的边缘电场降低，PN结的边缘曲率更加平滑，从而减少漏电。
可选地，所述P型硅衬底的电阻率为0.016Ω·cm，晶向<1 0 0>，掺杂元素为B，厚度为200~300μm。
可选地，所述N型掺磷外延层的厚度为12~18μm，磷离子的掺杂浓度为1×1017~1×1020cm-3，退火温度为950~1000℃，退火温度为20~30min。
可选地，所述V型槽的夹角为30~120°。通过V型槽可以提高PN结的峰值电场，降低击穿电压。
可选地，所述第一隔离槽和所述第二隔离槽的宽度为1~2μm，深度为15~21μm；所述薄氧层的厚度为400~600Å。隔离槽主要用来隔离主结和低电容PN结，以及减少侧边漏电和横向电场的干扰。
可选地，所述N-区的掺杂浓度为1×1015~1×1017cm-3，厚度为3~5μm；所述P+区、所述第一N+区和所述第二N+区的掺杂浓度为1×1017~1×1020cm-3，厚度为1~2μm。N-区的掺杂浓度低，使二极管具有较低的结电容。
可选地，所述钝化层为SiO2，厚度为15~20μm。钝化层用于保护器件避免例子玷污和划伤。
可选地，所述正面金属电极从下至上依次为Ti层、Ni层及Ag层，所述背面金属电极从上至下依次为Ti层、Ni层及Ag层。Ti作为与硅的接触层具有良好的粘附性，Ni作为填充层与Ti和Ag具有结合性，金属Ag作为保护层，密度高，导电性能好。
第二方面，本发明提供的一种低压低电容的防浪涌器件的制备方法，包括：
S1.提供表面带有P型轻掺杂区的P型硅衬底，双面研磨抛光；
S2.在所述P型轻掺杂区上形成V型槽；
S3.在步骤S2所得制品上生长N型掺磷外延层；
S4.刻蚀形成第一隔离槽和第二隔离槽，并在第一隔离槽和第二隔离槽内形成薄氧层；其中第二隔离槽由中心向外依次为第二隔离槽A、第二隔离槽B和第二隔离槽C；
S5.在第二隔离槽A和第二隔离槽B之间形成N-区，在第二隔离槽B和第二隔离槽C之间形成第一N+区，在N-区上形成P+区和第二N+区；
S6.在步骤S5所得制品的表面形成钝化层，所述钝化层位于所述V型槽、所述第一N+区、所述P+区和所述第二N+区顶部的区域被去除；
S7.在步骤S6所得制品的正面和背面分别形成正面金属电极和背面金属电极；所述正面金属电极分别连接所述V型槽顶部的所述N型掺磷外延层和所述第二N+区、所述P+区和所述第一N+区。
采用上述技术方案，本申请具有如下有益效果：
（1）目前半导体器件的低击穿电压一般通过高掺杂实现，但掺杂浓度过高会导致器件寄生电容和漏电过大，因此低压TVS器件技术难度上较高；本发明通过V型槽使PN结在较低掺杂浓度的条件下也能具有低击穿电压；
（2）本发明将器件结构改为钳位二极管串联一个低电容二极管后再并联一个低电容二极管，使结构具有更低的结电容，更适配于高速数据传输电路；
（3）本发明的轻掺杂区，使器件的边缘电场降低，PN结的边缘曲率更加平滑，从而减少漏电；
（4）本发明基于隔离槽的结构，减少了侧边漏电和横向电场干扰。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1示出了本发明实施例提供的一种低压低电容的防浪涌器件的结构图；
图2示出了现有PN结与本发明实施例提供的轻掺杂结构的V-I特性对比图；
图3示出了本发明实施例提供的V型槽的角度与峰值电场的示意图；
图4示出了本发明第四实施例所提供的一种低压低电容的防浪涌器件制备方法的流程图。
附图标记：
1-P型硅衬底；2-P型轻掺杂区；3-V型槽；4-N型掺磷外延层；5-第一隔离槽；6-第二隔离槽；61-第二隔离槽A；62-第二隔离槽B；63-第二隔离槽C；7-薄氧层；8-N-区；9-第一N+区；10-第二N+区；11-P+区；12-钝化层；13-正面金属电极；14-背面金属电极。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只是作为示例，而不能以此来限制本发明的保护范围。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
实施例1
如图1所示，本实施例提供了一种低压低电容的防浪涌器件，包括P型硅衬底1，P型硅衬底1的表面具有P型轻掺杂区2；P型轻掺杂区2上开设有V型槽3，其上形成有N型掺磷外延层4；在N型掺磷外延层4上且V型槽3的两侧分别形成第一隔离槽5和第二隔离槽6，第二隔离槽6间隔设置；第二隔离槽6由中心向外依次包括第二隔离槽A61、第二隔离槽B62和第二隔离槽C63；第一隔离槽5和第二隔离槽6内还形成有薄氧层7。
第二隔离槽A61和第二隔离槽B62之间设置有N-区8；
第二隔离槽B62和第二隔离槽C63之间设置有第一N+区9；
N-区8上设置有第二N+区10；
N-区8上还设置有P+区11，P+区11和第二N+区10间隔设置；
N型掺磷外延层4上还钝化层12，钝化层12位于V型槽3、第一N+区9、P+区11和第二N+区10顶部的区域被去除。
还包括正面金属电极13和背面金属电极14，正面金属电极13设置于钝化层12上，正面金属电极13分别连接V型槽3顶部的N型掺磷外延层4和第二N+区10、P+区11和第一N+区9；背面金属电极14设置于P型硅衬底2的背面。
基于以上结构，通过V型槽3使PN结在较低掺杂浓度的条件下也能具有低击穿电压，解决了目前通过高掺杂来实现低击穿电压，因掺杂浓度过高会导致器件寄生电容和漏电过大的问题。
本实施例还通过把器件结构改为钳位二极管串联一个低电容二极管再并联一个低电容二极管的结构，使之具有更低的结电容，适配于高速数传输电路。电容串联时，总电容值低于任意器件的总电容值；并联时，总电容值高于任一器件的电容值，器件的整体电容可通过控制普通二极管的寄生电容从而得到降低。
参见图1，本实施例的N型掺磷外延层4距硅衬底的边缘有距离，使钝化层12可以覆盖N型掺磷外延层4的侧面，配合隔离槽的结构，进一步减少了侧边漏电和横向电场干扰。
正面金属电极13连接V型槽3顶部的N型掺磷外延层4和第二N+区10，形成Vcc端，通过接入Vcc降低限位二极管的寄生电容，也可对Vcc端提供浪涌保护；正面金属电极13另外连接P+区11和第一N+区9形成I/O端，I/O端接入被保护电路中。
参见图1，P型轻掺杂区2位于V型槽3之间，掺杂浓度为1×1014~1×1015cm-3。如图2所示，通过P型轻掺杂区2使得器件的边缘电场降低，PN结的边缘曲率更加平滑，从而减少漏电。
可选地，P型硅衬底1的电阻率为0.016Ω·cm，晶向<1 0 0>，掺杂元素为B，厚度为200~300μm。
可选地，N型掺磷外延层4的厚度为12~18μm，磷离子的掺杂浓度为1×1017~1×1020cm-3，退火温度为950~1000℃，退火温度为20~30min。
在一个具体的示例中，参见图3，V型槽3的夹角可以为30~120°。通过V型槽可以提高PN结的峰值电场，降低击穿电压，V型槽的夹角优选可选取为60°，平衡工艺难度并尽可能保证低击穿电压。需要说明的是，此处V型槽3的夹角是图1标示出的夹角α。
可选地，第一隔离槽5和第二隔离槽6的宽度为1~2μm，深度为15~21μm；薄氧层7的厚度为400~600Å。隔离槽主要用来隔离主结和低电容PN结，以及减少侧边漏电和横向电场的干扰。
在一个具体的示例中，N-区8的掺杂浓度为1×1015~1×1017cm-3，厚度为3~5μm；P+区11、第一N+区9和第二N+区10的掺杂浓度为1×1017~1×1020cm-3，厚度为1~2μm。N-区8的掺杂浓度低，使二极管具有较低的结电容。
在一个具体的示例中，钝化层12为SiO2，厚度为15~20μm。钝化层12用于保护器件避免例子玷污和划伤。
具体地，正面金属电极13从下至上依次为Ti层、Ni层及Ag层，背面金属电极14从上至下依次为Ti层、Ni层及Ag层。Ti作为与硅的接触层具有良好的粘附性，Ni作为填充层与Ti和Ag具有结合性，金属Ag作为保护层，密度高，导电性能好。
实施例2
如图4所示，本实施例提供的一种低压低电容的防浪涌器件的制备方法，包括：
S1.提供表面带有P型轻掺杂区的P型硅衬底1，双面研磨抛光；
S2.在P型硅衬底1的表面进行高温湿氧氧化，然后光刻确定V型槽3位置，之后用TMAH溶液腐蚀形成V型槽3，之后去除氧化层；
S3.在步骤S2所得制品上生长N型掺磷外延层4；
S4.确定隔离槽位置，干法刻蚀形成第一隔离槽5和第二隔离槽6，并在第一隔离槽5和第二隔离槽6内通干氧氧化形成薄氧层；其中第二隔离槽6由中心向外依次为第二隔离槽A61、第二隔离槽B62和第二隔离槽C63；
S5.确定各阱区位置，通过氧化、光刻、离子注入和推阱，在第二隔离槽A61和第二隔离槽B62之间形成N-区8，在第二隔离槽B62和第二隔离槽C63之间形成第一N+区9，在N-区8上形成P+区11和第二N+区10；
S6.在步骤S5所得制品的表面淀积SiO2形成钝化层12，钝化层12位于V型槽3、第一N+区9、P+区11和第二N+区10顶部的区域被去除；
S7.在步骤S6所得制品的正面和背面分别形成正面金属电极13和背面金属电极14；正面金属电极13分别连接V型槽3顶部的N型掺磷外延层4和第二N+区10、P+区11和第一N+区9。
依据本实施例提供的制备方法得到的低压低电容的防浪涌器件，可以实现实施例1提供的低压低电容的防浪涌器件相同的技术效果，在此不再赘述。
本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
Claims (10)
1.一种低压低电容的防浪涌器件，其特征在于，包括：
P型硅衬底，所述P型硅衬底的表面具有P型轻掺杂区；
V型槽，开设于所述P型轻掺杂区上；
N型掺磷外延层，设置于所述P型硅衬底上；
第一隔离槽，设置于所述V型槽的一侧；
第二隔离槽，间隔设置于所述V型槽的另一侧；所述第二隔离槽由中心向外依次包括第二隔离槽A、第二隔离槽B和第二隔离槽C；
薄氧层，设置于所述第一隔离槽和所述第二隔离槽上；
N-区，设置于所述第二隔离槽A和第二隔离槽B之间；
第一N+区，设置于所述第二隔离槽B和第二隔离槽C之间；
第二N+区，设置于所述N-区上；
P+区，设置于所述N-区上，所述P+区和所述第二N+区间隔设置；
钝化层，设置于所述N型掺磷外延层上，所述钝化层位于所述V型槽、所述第一N+区、所述P+区和所述第二N+区顶部的区域被去除；
正面金属电极，设置于所述钝化层上，所述正面金属电极分别连接所述V型槽顶部的所述N型掺磷外延层和所述第二N+区、所述P+区和所述第一N+区；
背面金属电极，设置于所述P型硅衬底的背面。
2.根据权利要求1所述的低压低电容的防浪涌器件，其特征在于，所述P型轻掺杂区的掺杂浓度为1×1014~1×1015cm-3。
3. 根据权利要求2所述的低压低电容的防浪涌器件，其特征在于，所述P型硅衬底的电阻率为0.016Ω·cm，晶向<1 0 0>，掺杂元素为B，厚度为200~300μm。
4. 根据权利要求3所述的低压低电容的防浪涌器件，其特征在于，所述N型掺磷外延层的厚度为12~18μm，磷离子的掺杂浓度为1×1017~1×1020 cm-3，退火温度为950~1000℃，退火温度为20~30min。
5.根据权利要求1所述的低压低电容的防浪涌器件，其特征在于，所述V型槽的夹角为30~120°。
6.根据权利要求5所述的低压低电容的防浪涌器件，其特征在于，所述第一隔离槽和所述第二隔离槽的宽度为1~2μm，深度为15~21μm；所述薄氧层的厚度为400~600Å。
7. 根据权利要求1或6所述的低压低电容的防浪涌器件，其特征在于，所述N-区的掺杂浓度为1×1015~1×1017 cm-3，厚度为3~5μm；所述P+区、所述第一N+区和所述第二N+区的掺杂浓度为1×1017~1×1020 cm-3，厚度为1~2μm。
8.根据权利要求1所述的低压低电容的防浪涌器件，其特征在于，所述钝化层为SiO2，厚度为15~20μm。
9.根据权利要求1所述的低压低电容的防浪涌器件，其特征在于，所述正面金属电极从下至上依次为Ti层、Ni层及Ag层，所述背面金属电极从上至下依次为Ti层、Ni层及Ag层。
10.一种低压低电容的防浪涌器件的制备方法，其特征在于，包括：
S1.提供表面带有P型轻掺杂区的P型硅衬底，双面研磨抛光；
S2.在所述P型轻掺杂区上形成V型槽；
S3.在步骤S2所得制品上生长N型掺磷外延层；
S4.刻蚀形成第一隔离槽和第二隔离槽，并在第一隔离槽和第二隔离槽内形成薄氧层；其中第二隔离槽由中心向外依次为第二隔离槽A、第二隔离槽B和第二隔离槽C；
S5.在第二隔离槽A和第二隔离槽B之间形成N-区，在第二隔离槽B和第二隔离槽C之间形成第一N+区，在N-区上形成P+区和第二N+区；
S6.在步骤S5所得制品的表面形成钝化层，所述钝化层位于所述V型槽、所述第一N+区、所述P+区和所述第二N+区顶部的区域被去除；
S7.在步骤S6所得制品的正面和背面分别形成正面金属电极和背面金属电极；所述正面金属电极分别连接所述V型槽顶部的所述N型掺磷外延层和所述第二N+区、所述P+区和所述第一N+区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311565143.2A CN117594664B (zh) | 2023-11-22 | 2023-11-22 | 一种低压低电容的防浪涌器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311565143.2A CN117594664B (zh) | 2023-11-22 | 2023-11-22 | 一种低压低电容的防浪涌器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117594664A CN117594664A (zh) | 2024-02-23 |
| CN117594664B true CN117594664B (zh) | 2024-05-24 |
Family
ID=89921374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311565143.2A Active CN117594664B (zh) | 2023-11-22 | 2023-11-22 | 一种低压低电容的防浪涌器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117594664B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100936644B1 (ko) * | 2008-10-06 | 2010-01-14 | (주) 알에프세미 | 반도체 소자 및 그 제조방법 |
| JP2010206012A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| CN101878570A (zh) * | 2007-08-28 | 2010-11-03 | 力特保险丝有限公司 | 外延浪涌保护器件 |
| KR101398125B1 (ko) * | 2013-06-19 | 2014-05-27 | 주식회사 시지트로닉스 | 자기정렬 고속 회복 다이오드 및 그 제조 방법 |
| US9583586B1 (en) * | 2015-12-22 | 2017-02-28 | Alpha And Omega Semiconductor Incorporated | Transient voltage suppressor (TVS) with reduced breakdown voltage |
| WO2017135940A1 (en) * | 2016-02-03 | 2017-08-10 | Microsemi Corporation | Sic transient voltage suppressor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737533B2 (en) * | 2006-08-10 | 2010-06-15 | Vishay General Semiconductor Llc | Low voltage transient voltage suppressor with tapered recess extending into substrate of device allowing for reduced breakdown voltage |
| US8431999B2 (en) * | 2011-03-25 | 2013-04-30 | Amazing Microelectronic Corp. | Low capacitance transient voltage suppressor |
| US9793254B2 (en) * | 2014-12-09 | 2017-10-17 | Alpha And Omega Semiconductor Incorporated | TVS structures for high surge and low capacitance |
| US20230086715A1 (en) * | 2021-09-17 | 2023-03-23 | Alexander Usenko | Stacked diode with side passivation and method of making the same |
-
2023
- 2023-11-22 CN CN202311565143.2A patent/CN117594664B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101878570A (zh) * | 2007-08-28 | 2010-11-03 | 力特保险丝有限公司 | 外延浪涌保护器件 |
| KR100936644B1 (ko) * | 2008-10-06 | 2010-01-14 | (주) 알에프세미 | 반도체 소자 및 그 제조방법 |
| JP2010206012A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| KR101398125B1 (ko) * | 2013-06-19 | 2014-05-27 | 주식회사 시지트로닉스 | 자기정렬 고속 회복 다이오드 및 그 제조 방법 |
| US9583586B1 (en) * | 2015-12-22 | 2017-02-28 | Alpha And Omega Semiconductor Incorporated | Transient voltage suppressor (TVS) with reduced breakdown voltage |
| WO2017135940A1 (en) * | 2016-02-03 | 2017-08-10 | Microsemi Corporation | Sic transient voltage suppressor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117594664A (zh) | 2024-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2442359B1 (en) | Area-efficient high voltage bipolar ESD protection device | |
| US10037987B2 (en) | Semiconductor structure of ESD protection device and method for manufacturing the same | |
| EP2874184B1 (en) | Apparatus and method for protecting RF and microwave integrated circuits | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| EP2092558A2 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar transistor base snatch | |
| CN101847663A (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
| EP2863432A1 (en) | ESD protection device | |
| CN107919355B (zh) | 超低残压低容瞬态电压抑制器及其制造方法 | |
| CN103579366B (zh) | Tvs器件及制造方法 | |
| US20140302647A1 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch | |
| CN117594664B (zh) | 一种低压低电容的防浪涌器件及制备方法 | |
| US8982516B2 (en) | Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows | |
| CN104733544A (zh) | Tvs器件及工艺方法 | |
| CN111370408A (zh) | 一种低残压低电容单向esd保护器件及其制作方法 | |
| CN110729344A (zh) | 一种双向半导体放电管及其制备方法 | |
| KR101006768B1 (ko) | 티브이에스 다이오드 어레이와 그 제조방법 | |
| CN211629114U (zh) | 一种低电容大功率瞬态电压抑制器 | |
| CN106663657B (zh) | 静电保护器件和静电保护电路 | |
| CN210443555U (zh) | 一种集成高密度静电防护芯片 | |
| KR101407273B1 (ko) | 서지 보호용 반도체 장치 및 그 제조방법 | |
| JP2022132663A (ja) | 非対称耐圧を有するｔｖｓダイオードおよびアセンブリ | |
| CN113257806A (zh) | 一种骤回瞬态电压抑制器 | |
| CN113937098A (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 | |
| CN108565259B (zh) | 半导体器件及其制造方法 | |
| CN213692054U (zh) | 一种低电容保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |