CN117577615A - GaN封装结构 - Google Patents
GaN封装结构 Download PDFInfo
- Publication number
- CN117577615A CN117577615A CN202311557603.7A CN202311557603A CN117577615A CN 117577615 A CN117577615 A CN 117577615A CN 202311557603 A CN202311557603 A CN 202311557603A CN 117577615 A CN117577615 A CN 117577615A
- Authority
- CN
- China
- Prior art keywords
- gan
- chip
- pin
- copper layer
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 84
- 229910052802 copper Inorganic materials 0.000 claims abstract description 107
- 239000010949 copper Substances 0.000 claims abstract description 107
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000000919 ceramic Substances 0.000 claims abstract description 45
- 239000011324 bead Substances 0.000 claims description 15
- 229910002601 GaN Inorganic materials 0.000 description 151
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 150
- 230000017525 heat dissipation Effects 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本申请公开了一种GaN封装结构，包括：包含有第一基岛引脚和第二基岛引脚的封装基岛；设置在封装基岛上的控制芯片和上表面覆有铜层的陶瓷基板；倒装设置在陶瓷基板上的GaN芯片；GaN芯片的G极位于控制芯片控制引脚上方且与控制引脚相连，GaN芯片的剩余电极通过铜层与第一基岛引脚相连，控制芯片的剩余引脚与第二基岛引脚相连；用于塑封封装基岛、控制芯片、陶瓷基板及GaN芯片的塑封体。本申请公开的技术方案，通过将GaN芯片倒装设置在上表面覆有铜层的陶瓷基板上来缩短散热路径，提高封装器件散热性能，通过将GaN芯片与控制芯片设置在同一封装基岛上及使GaN芯片的G极位于控制芯片控制引脚上方来降低封装结构的封装体积。
Description
技术领域
本申请涉及半导体器件技术领域，尤其涉及一种GaN封装结构。
背景技术
GaN(氮化镓)的能隙很宽，可以用在高功率、高速的光电元件中。GaN芯片一般需要和控制芯片连接封装，以便提高器件的性能。
目前，GaN封装结构为GaN芯片正装设置在一封装基岛上，控制芯片正装设置在另一封装基岛上，控制芯片的控制引脚通过焊线与GaN芯片的栅极进行连接，这种GaN封装结构不仅散热性能差，而且封装体积大。
综上所述，如何提高GaN封装结构的散热性能，并降低GaN封装结构的封装体积，是目前本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本申请的目的是提供一种GaN封装结构，用于提高GaN封装结构的散热性能，并降低GaN封装结构的封装体积。
为了实现上述目的，本申请提供如下技术方案：
一种GaN封装结构，包括：
包含有第一基岛引脚和第二基岛引脚的封装基岛；
设置在所述封装基岛上的控制芯片和上表面覆有铜层的陶瓷基板；
倒装设置在所述陶瓷基板上的GaN芯片；所述GaN芯片的G极位于所述控制芯片的控制引脚的上方且与所述控制引脚相连，所述GaN芯片的剩余电极通过所述铜层与所述第一基岛引脚相连，所述控制芯片的剩余引脚与所述第二基岛引脚相连；
用于塑封所述封装基岛、所述控制芯片、所述陶瓷基板及所述GaN芯片的塑封体。
可选地，所述GaN芯片的G极位于所述控制引脚的正上方。
可选地，所述GaN芯片的G极通过铜柱与所述控制引脚相连。
可选地，所述铜层包括第一铜层区域和第二铜层区域，所述第一铜层区域与所述GaN芯片的D极及所述第一基岛引脚中的D极基岛引脚相连，所述第二铜层区域与所述GaN芯片的S极及所述第一基岛引脚中的S极基岛引脚相连。
可选地，所述第一铜层区域中设置有与所述第一铜层区域相连的磁珠。
可选地，所述磁珠设置在所述第一铜层区域中除所述GaN芯片的D极正对区域之外的区域中。
可选地，所述第一铜层区域通过焊线与所述D极基岛引脚相连，所述第二铜层区域通过焊线与所述S极基岛引脚相连。
可选地，所述第一铜层区域通过第一铜片与所述D极基岛引脚相连，所述第二铜层区域通过第二铜片与所述S极基岛引脚相连。
可选地，所述控制芯片的剩余引脚通过焊线与所述第二基岛引脚相连。
可选地，所述控制芯片的剩余引脚通过第三铜片与所述第二基岛引脚相连。
本申请提供了一种GaN封装结构，包括：包含有第一基岛引脚和第二基岛引脚的封装基岛；设置在封装基岛上的控制芯片和上表面覆有铜层的陶瓷基板；倒装设置在陶瓷基板上的GaN芯片；GaN芯片的G极位于控制芯片的控制引脚的上方且与控制引脚相连，GaN芯片的剩余电极通过铜层与第一基岛引脚相连，控制芯片的剩余引脚与第二基岛引脚相连；用于塑封封装基岛、控制芯片、陶瓷基板及GaN芯片的塑封体。
本申请公开的上述技术方案，GaN芯片倒装设置在上表面覆有铜层的陶瓷基板上，也即GaN芯片的上表面(即GaN芯片带有电极的表面)与陶瓷基板上表面的铜层相接触，以使得GaN芯片上表面所产生的热量可以沿着铜层、陶瓷基板传递到封装基岛上，然后由封装基岛散发出去，从而缩短散热路径，提高GaN封装器件的散热性能，减少热量在GaN封装器件内的积累，进而提高GaN封装器件的性能。并且通过将GaN芯片与控制芯片设置在同一封装基岛上及使GaN芯片的G极位于控制芯片的控制引脚的上方可降低GaN封装结构的封装体积，并可缩短GaN芯片的栅极与控制芯片的控制引脚的连接长度，以降低GaN封装器件的封装电感。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
图1为本申请实施例提供的一种GaN封装结构的俯视图；
图2为本申请实施例提供的一种GaN封装结构的截面示意图。
其中，附图标记如下：
1-封装基岛、11-第一基岛引脚、12-第二基岛引脚、13-封装基岛本体、2-控制芯片、3-陶瓷基板、4-铜层、41-第一铜层区域、42-第二铜层区域、5-GaN芯片、6-铜柱、7-焊线。
具体实施方式
目前，GaN封装结构为GaN芯片正装设置在一封装基岛上，控制芯片正装设置在另一封装基岛上，其中，控制芯片的控制引脚通过焊线与GaN芯片的栅极相连。但是，由于需要将GaN芯片及控制芯片设置在两个封装基岛上，因此，会使得GaN封装结构的体积比较大。并且将GaN芯片正装在封装基岛上使得GaN芯片上表面上的电极所产生的热量先从上表面传递到下表面的衬底上，再由下表面的衬底传递到封装基岛上，然后由封装基岛散热出去，此种方式的散热路径比较长，散热效率比较低，因此，会导致热量在GaN封装结构内的积累，从而会降低GaN封装结构的性能。
为此，本申请提供一种GaN封装结构，用于提高GaN封装结构的散热性能，并降低GaN封装结构的体积。
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
参见图1和图2，其中，图1示出了本申请实施例提供的一种GaN封装结构的俯视图，图2示出了本申请实施例提供的一种GaN封装结构的截面示意图，本申请实施例提供的一种GaN封装结构，可以包括：
包含有第一基岛引脚11和第二基岛引脚12的封装基岛1；
设置在封装基岛1上的控制芯片2和上表面覆有铜层4的陶瓷基板3；
倒装设置在陶瓷基板3上的GaN芯片5；GaN芯片5的G极位于控制芯片2的控制引脚的上方且与控制引脚相连，GaN芯片5的剩余电极通过铜层4与第一基岛引脚11相连，控制芯片2的剩余引脚与第二基岛引脚12相连；
用于塑封封装基岛1、控制芯片2、陶瓷基板3及GaN芯片5的塑封体。
本申请实施例提供的GaN封装结构可以包括封装基岛1、控制芯片2、陶瓷基板3、GaN芯片5及塑封体。
封装基岛1包含有封装基岛本体13、第一基岛引脚11和第二基岛引脚12。其中，封装基岛本体13、第一基岛引脚11及第二基岛引脚12两两相互绝缘，具体可通过分隔开来实现两两的相互绝缘(即两两之间设置间隙)。封装基岛本体13用于供设置控制芯片2、陶瓷基板3及GaN芯片5，第一基岛引脚11用于与GaN芯片5中相对应的电极进行电连接，第二基岛引脚12用于与控制芯片2中相对应的引脚进行电连接。
控制芯片2及陶瓷基板3均设置在封装基岛1上(具体均设置在封装基岛的封装基岛本体13上)，具体地，控制芯片2设置在封装基岛1上的第一区域中，陶瓷基板3设置在封装基岛1上的第二区域中，第一区域和第二区域为封装基岛1的不同区域。陶瓷基板3的上表面(即背离封装基岛1的一面)覆有铜层4(也即陶瓷基板3为覆铜陶瓷基板)，陶瓷基板3的下表面(即与封装基岛1相接触的一面)绝缘。控制芯片2及陶瓷基板3可以通过粘结胶等方式设置在封装基岛1上。其中，控制芯片2具体可以为PWM(Pulse Width Modulation，脉宽调制)控制芯片，且控制芯片2的上表面设置有引脚，这些引脚中包含有用于与GaN芯片5的G极相连的控制引脚，控制芯片2的下表面设置在封装基岛1上，也即控制芯片2正装设置在封装基岛1上。
GaN芯片5为平面型结构，其上表面包含有电极，其中，该电极中包含有G极(栅极)，其下表面为衬底。GaN芯片5具体倒装设置在陶瓷基板3上，也即GaN芯片5的上表面与陶瓷基板3的上表面相接触(具体可通过导电胶等方式进行接触)，下表面背离陶瓷基板3。其中，GaN芯片5的G极未与陶瓷基板3的上表面相接触，也即GaN芯片5的G极裸露在陶瓷基板3之外。并且，GaN芯片5的G极具体位于控制芯片2的控制引脚的上方(例如可以为斜上方、正方向等)且与控制芯片2的控制引脚电连接，GaN芯片5的剩余电极与陶瓷基板3上表面所覆铜层4相接触，并通过陶瓷基板3上表面所覆铜层4与第一基岛引脚11电连接。控制芯片2除控制引脚之外的剩余引脚与第二基岛引脚12电连接。塑封体用于塑封封装基岛1、控制芯片2、陶瓷基板3及GaN芯片5，以得到GaN封装结构。
通过将GaN芯片5倒装在陶瓷基板3上可使GaN芯片5的上表面与陶瓷基板3上表面所覆铜层4相接触，以使得GaN芯片5上表面所产生的热量可依次通过铜层4、陶瓷基板3及封装基岛1散发出去，从而缩短散热路径，增强GaN封装结构的散热能力，减少热量在GaN封装结构内的积累，以便提高GaN封装结构的可靠性和稳定性。并且，通过将GaN芯片5和控制芯片2设置在同一封装基岛1上可缩小GaN封装结构的体积，便于实现GaN封装结构的小巧化，而且还可缩短GaN芯片5的G极与控制芯片2的控制引脚之间的电连接长度，从而可降低GaN封装结构的封装电感。另外，在将GaN芯片5与控制芯片2设置在同一封装基岛1的基础上通过将GaN芯片5的G极设置在控制芯片2的控制引脚的上方可实现GaN芯片5与控制芯片2的叠层，因此，可进一步减小GaN封装结构的体积，并且可进一步缩短GaN芯片5的G极与控制芯片2的控制引脚之间的电连接长度，从而进一步降低GaN封装结构的封装电感，以便提高GaN封装结构的性能。
本申请实施例公开的上述技术方案，GaN芯片5倒装设置在上表面覆有铜层4的陶瓷基板3上，也即GaN芯片5的上表面(即GaN芯片5带有电极的表面)与陶瓷基板3上表面的铜层4相接触，以使得GaN芯片5上表面所产生的热量可以沿着铜层4、陶瓷基板3传递到封装基岛1上，然后由封装基岛1散发出去，从而缩短散热路径，提高GaN封装器件的散热性能，减少热量在GaN封装器件内的积累，进而提高GaN封装器件的性能。并且通过将GaN芯片5与控制芯片2设置在同一封装基岛1上及使GaN芯片5的G极位于控制芯片2的控制引脚的上方可降低GaN封装结构的封装体积，并可缩短GaN芯片5的栅极与控制芯片2的控制引脚的连接长度，以降低GaN封装器件的封装电感。
本申请实施例提供的一种GaN封装结构，GaN芯片5的G极位于控制引脚的正上方。
在本申请实施例中，GaN芯片5的G极可以位于控制芯片2的控制引脚的正上方，以进一步有效缩短GaN芯片5的G极与控制芯片2的控制引脚的电连接长度，从而进一步缩小GaN封装结构的封装电感。
本申请实施例提供的一种GaN封装结构，GaN芯片5的G极通过铜柱6与控制引脚相连。
在本申请实施例中，GaN芯片5的G极具体可通过铜柱6与控制芯片2的控制引脚进行电连接。其中，铜柱6的一端可通过导电胶(例如导电银胶等)与GaN芯片5的G极进行电连接，另一端可通过导电胶与控制芯片2的控制引脚进行电连接。
由于铜柱6的导电面积比较大，因此通过上述方式可以减小GaN封装结构的封装电感，以便提高GaN封装结构的性能。
本申请实施例提供的一种GaN封装结构，铜层4可以包括第一铜层区域41和第二铜层区域42，第一铜层区域41与GaN芯片5的D极及第一基岛引脚11中的D极基岛引脚相连，第二铜层区域42与GaN芯片5的S极及第一基岛引脚11中的S极基岛引脚相连。
在本申请实施例中，陶瓷基板3上表面所覆铜层4具体可包括相互绝缘的第一铜层区域41和第二铜层区域42(具体可通过分隔开来而实现相互绝缘)，其中，第一铜层区域41与GaN芯片5的D极(漏极)及第一封装基岛1中的D极基岛引脚进行电连接，第二铜层区域42与GaN的S极(源极)及第一封装基岛1中的S极基岛引脚进行电连接，第一封装基岛1中的D极基岛引脚和S极基岛引脚相互绝缘(具体可通过分隔开来而实现相互绝缘)。
通过上述方式进行电连接不仅可以增强GaN封装结构的散热能力，而且还可降低GaN封装结构的封装电感，提高GaN封装结构的性能。
本申请实施例提供的一种GaN封装结构，第一铜层区域41中设置有与第一铜层区域41相连的磁珠。
在本申请实施例中，可对第一铜层区域41进行刻蚀等而形成空隙，并可在该空隙中设置磁珠，且所设置的磁珠的两端与第一铜层区域41进行电连接。
其中，磁珠可用于抑制高频噪声和尖峰干扰。通过在第一铜层区域41中设置与第一铜层区域41相连的磁珠可实现磁珠与GaN芯片5的D极的电连接，以抑制GaN芯片5的D极上的高频噪声，从而从根本上解决GaN芯片5的D极电压、电流发生变化时(也即GaN芯片5开关过程中)产生Cgd(米勒电容，具体为栅漏电容，一种寄生电容)并将Cgd耦合到GaN芯片5的G极而使得GaN芯片5的G极产生振荡这一问题，进而提高GaN封装结构的可靠性和稳定性。
本申请实施例提供的一种GaN封装结构，磁珠设置在第一铜层区域41中除GaN芯片5的D极正对区域之外的区域中。
在本申请实施例中，为了降低磁珠设置难度，可将磁珠设置在第一铜层区域41中除GaN芯片5的D极正对区域之外的区域中(具体可设置在第一铜层区域41中除GaN芯片5所对应区域之外的区域)，也即第一铜层区域41可以分为两部分，第一部分与GaN芯片5的D极相对应，第二部分位于GaN芯片5的D极之外，第一部分和第二部分为一个整体，磁珠可以设置在第二部分中，以提高磁珠设置的便利性。
本申请实施例提供的一种GaN封装结构，第一铜层区域41通过焊线7与D极基岛引脚相连，第二铜层区域42通过焊线7与S极基岛引脚相连。
在本申请实施例中，陶瓷基板3上表面所覆铜层4中的第一铜层区域41可以通过焊线7与第一封装基岛1中的D极基岛引脚进行电连接，第二铜层区域42可以通过焊线7与第一封装基岛1中的S极基岛引脚进行电连接。
通过倒装GaN芯片5并使GaN芯片5的D极与第一铜层区域41相连、第一铜层区域41再通过焊线7与D极基岛引脚相连可缩短该焊线7的长度，以降低GaN封装结构的封装电感。同样地，通过倒装GaN芯片5并使GaN芯片5的S极与第二铜层区域42相连、第二铜层区域42再通过焊线7与S极基岛引脚相连可缩短该焊线7的长度，以降低GaN封装结构的封装电感。
本申请实施例提供的一种GaN封装结构，第一铜层区域41通过第一铜片与D极基岛引脚相连，第二铜层区域42通过第二铜片与S极基岛引脚相连。
第一铜层区域41与D极基岛引脚除了通过焊线7进行电连接外，还可以通过第一铜片进行电连接。且，第二铜层区域42与S极基岛引脚除了通过焊线7进行电连接外，还可以通过第二铜片进行电连接。
由于铜片的导电面积比焊线7的导电面积大，因此，采用第一铜片进行第一铜层区域41与D极基岛引脚的电连接、采用第二铜片进行第二铜层区域42与S极基岛引脚的电连接可进一步降低GaN封装结构的封装电感。
本申请实施例提供的一种GaN封装结构，控制芯片2的剩余引脚通过焊线7与第二基岛引脚12相连。
在本申请实施例中，控制芯片2中除控制引脚之外的各剩余引脚可分别通过焊线7与第二基岛引脚12中相应的引脚相连，以实现控制芯片2中各剩余引脚与第二基岛引脚12中相应引脚的电连接，从而便于有效实现对GaN芯片5的驱动控制。
本申请实施例提供的一种GaN封装结构，控制芯片2的剩余引脚通过第三铜片与第二基岛引脚12相连。
控制芯片2中的各剩余引脚除分别采用焊线7与第二基岛引脚12中相应引脚进行电连接外，还可以分别采用第三铜片实现与第二基岛引脚12中相应引脚的电连接，以降低GaN封装结构的封装电感，提高降低GaN封装结构的性能。
需要说明的是，在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种GaN封装结构，其特征在于，包括：
包含有第一基岛引脚和第二基岛引脚的封装基岛；
设置在所述封装基岛上的控制芯片和上表面覆有铜层的陶瓷基板；
倒装设置在所述陶瓷基板上的GaN芯片；所述GaN芯片的G极位于所述控制芯片的控制引脚的上方且与所述控制引脚相连，所述GaN芯片的剩余电极通过所述铜层与所述第一基岛引脚相连，所述控制芯片的剩余引脚与所述第二基岛引脚相连；
用于塑封所述封装基岛、所述控制芯片、所述陶瓷基板及所述GaN芯片的塑封体。
2.根据权利要求1所述的GaN封装结构，其特征在于，所述GaN芯片的G极位于所述控制引脚的正上方。
3.根据权利要求2所述的GaN封装结构，其特征在于，所述GaN芯片的G极通过铜柱与所述控制引脚相连。
4.根据权利要求1所述的GaN封装结构，其特征在于，所述铜层包括第一铜层区域和第二铜层区域，所述第一铜层区域与所述GaN芯片的D极及所述第一基岛引脚中的D极基岛引脚相连，所述第二铜层区域与所述GaN芯片的S极及所述第一基岛引脚中的S极基岛引脚相连。
5.根据权利要求4所述的GaN封装结构，其特征在于，所述第一铜层区域中设置有与所述第一铜层区域相连的磁珠。
6.根据权利要求5所述的GaN封装结构，其特征在于，所述磁珠设置在所述第一铜层区域中除所述GaN芯片的D极正对区域之外的区域中。
7.根据权利要求4所述的GaN封装结构，其特征在于，所述第一铜层区域通过焊线与所述D极基岛引脚相连，所述第二铜层区域通过焊线与所述S极基岛引脚相连。
8.根据权利要求4所述的GaN封装结构，其特征在于，所述第一铜层区域通过第一铜片与所述D极基岛引脚相连，所述第二铜层区域通过第二铜片与所述S极基岛引脚相连。
9.根据权利要求1所述的GaN封装结构，其特征在于，所述控制芯片的剩余引脚通过焊线与所述第二基岛引脚相连。
10.根据权利要求1所述的GaN封装结构，其特征在于，所述控制芯片的剩余引脚通过第三铜片与所述第二基岛引脚相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311557603.7A CN117577615A (zh) | 2023-11-21 | 2023-11-21 | GaN封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311557603.7A CN117577615A (zh) | 2023-11-21 | 2023-11-21 | GaN封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117577615A true CN117577615A (zh) | 2024-02-20 |
Family
ID=89862068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311557603.7A Pending CN117577615A (zh) | 2023-11-21 | 2023-11-21 | GaN封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117577615A (zh) |
-
2023
- 2023-11-21 CN CN202311557603.7A patent/CN117577615A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112701095B (zh) | 一种功率芯片堆叠封装结构 | |
| JP4950280B2 (ja) | 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ | |
| US11127671B2 (en) | Power semiconductor module | |
| US20130207121A1 (en) | Power conversion device | |
| CN214043635U (zh) | 一种智能功率模块及电力电子设备 | |
| KR20160033870A (ko) | 클립 구조체를 이용한 반도체 패키지 | |
| US12094793B2 (en) | Package with electrically insulated carrier and at least one step on encapsulant | |
| US11864361B2 (en) | Packaged power electronic device, in particular bridge circuit comprising power transistors, and assembling process thereof | |
| JP7494953B2 (ja) | 半導体モジュール | |
| KR20200011889A (ko) | 전자기 차폐 구조물을 갖는 반도체 패키지 및 그 제조 방법 | |
| CN116190369B (zh) | 智能功率模块和具有其的电子设备 | |
| CN114284231A (zh) | 一种级联型GaN基功率器件的封装结构及封装方法 | |
| JP2019216189A (ja) | 半導体装置 | |
| US10410996B2 (en) | Integrated circuit package for assembling various dice in a single IC package | |
| US5366932A (en) | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads | |
| KR20220046487A (ko) | 반도체 모듈 | |
| CN117080195A (zh) | 级联型GaN HEMT器件封装结构 | |
| WO2023154646A1 (en) | Semiconductor package with creepage extension structures | |
| CN117577615A (zh) | GaN封装结构 | |
| KR101897639B1 (ko) | 파워 모듈 | |
| CN115206919A (zh) | 半导体装置 | |
| CN116913911B (zh) | 级联型GaN HEMT封装器件及其制备方法 | |
| CN218299797U (zh) | 一种多芯片合封的半导体封装结构 | |
| EP3955289A1 (en) | Four terminal transistor package | |
| US20220278006A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |