CN117542832A - 一种半导体封装结构、其封装方法及电子设备 - Google Patents

Abstract

本申请提供了一种半导体封装结构、其封装方法及电子设备。其中，半导体封装结构包括布线层、桥接芯片和多个芯片。布线层中具有用于容置桥接芯片的镂空区域，桥接芯片设置于该镂空区域内，多个芯片位于布线层上。多个芯片中各芯片与桥接芯片和/或布线层电连接，从而与该桥接芯片连接的不同芯片可以通过桥接芯片实现互连，与布线层电连接的芯片则可以通过布线层将信号输出至布线层的另一侧，从而实现信号Fan out。由于布线层自身就可以实现重布线的功能，因此相比现有技术可以省去RDL的设置，从而可以避免现有技术中存在的RDL和塑封料的CTE失配问题，进而可以减小半导体封装结构在生产制程中发生翘曲的风险。

Description

一种半导体封装结构、其封装方法及电子设备

技术领域

本申请涉及半导体封装技术领域，尤其涉及一种半导体封装结构、其封装方法及电子设备。

背景技术

芯片与芯片的高速高密互联是实现半导体封装更高集成度、更小时延、更好电气性能的关键。其中，2.5D封装及其变种的互联方法在近年来得到了广泛的关注和应用。

在2.5D封装中，芯片并排放置在硅中介板(interposer)上，不同芯片通过硅中介板中的布线实现互连，硅中介板通过硅通孔(Through Silicon Via，TSV)实现上下表面的互连。随着封装工艺的演进，目前已经衍生出了桥接芯片(Bridge Die，BRD)，和硅中介板相比，桥接芯片往往具有面积小，工艺复杂度低的特点，在半导体封装中具有显著的成本优势。

当前采用桥接芯片的封装结构如图1所示，铜柱001和桥接芯片002塑封在塑封料003中，然后在塑封料003上制备重布线层(Redistribution Layer，RDL)004，再在RDL004上装贴芯片005。从而芯片005通过RDL004实现信号的扇出(Fan out)，并通过塑封料003中的铜柱001与塑封料003背面的受控熔陷芯片联结(Controlled Collapse of ChipConnection，C4)焊球006相连。

但是，现有封装结构由于RDL和塑封料存在热膨胀系数(Coefficient of ThermalExpansion，CTE)失配，因此塑封料在生产制程中容易发生翘曲，并且翘曲度在后续的制程中还会逐渐增大，成为生产制程中的关键瓶颈。

发明内容

本申请提供一种半导体封装结构、其封装方法及电子设备，用于改善半导体封装结构发生翘度的问题。

第一方面，本申请实施例提供的一种半导体封装结构，包括布线层，桥接芯片和多个芯片。其中，布线层包括交替层叠设置的多层线路层和多层绝缘介质层，任意相邻的两层线路层通过贯穿绝缘介质层的过孔电连接，从而布线层的两侧可以通过该多层线路层以及贯穿绝缘介质层的过孔实现互连。并且布线层中具有用于容置桥接芯片的镂空区域，桥接芯片设置于该镂空区域内，多个芯片位于布线层上，多个芯片中各芯片与桥接芯片和/或布线层电连接。示例性的，桥接芯片中一般具有多条芯片-芯片互连线，从而与该桥接芯片连接的不同芯片可以通过芯片-芯片互连线实现互连。与布线层电连接的芯片则可以通过布线层将信号输出至该布线层远离芯片一侧，从而实现信号Fan out。并且由于布线层中包括多层线路层，因此布线层自身就可以实现重布线的功能，相比现有技术可以省去RDL的设置，从而也就避免了现有技术中存在的RDL和塑封料的CTE失配问题，进而可以减小半导体封装结构在生产制程中发生翘曲的风险。

需要说明的是，本申请对布线层中镂空区域和桥接芯片的数量和不作限定，具体可以根据布线层上芯片的数量进行设计。其中，每一镂空区域可以设置一个桥接芯片，也可以设置多个桥接芯片，在此不作限定。

在具体实施时，本申请对布线层中绝缘介质层的厚度、线路层的厚度以及线路层的层数均不作限定，具体可以根据实际产品需求进行设计。

在具体实施时，绝缘介质层的材料可以包括光刻材料，从而可以通过光刻工艺在绝缘介质层中形成过孔。

示例性的，在本申请中，光刻材料可以为干膜(Dry film)，其中，干膜是指在初始形态为薄膜状的光刻材料，绝缘介质层可以由干膜通过层压形成。

在具体实施时，本申请对干膜的具体材料和厚度均不作限定，示例性的，干膜的厚度一般在25μm～100μm之间。而本申请采用干膜形成绝缘介质层，一方面考虑到干膜的厚度容易选择，容易实现不同厚度的布线层。另一方面采用干膜形成电路板的工艺为微电子行业和电路板制造行业常用的工艺，因此本申请采用干膜形成布线层可以采用现有工艺，不用增加新的工艺。

示例性的，在本申请中线路层的材料可以为金属材料，例如铜(Cu)、铝(Al)、钨(W)等，在此不作限定。其中，金属材料不仅具有良好的导电性，而且硬度较高，可以增加半导体封装结构的强度。

示例性的，在本申请中，布线层面向芯片一侧以及桥接芯片面向芯片一侧均还设置有焊盘，芯片焊接在该焊盘上，从而实现芯片与桥接芯片和/或布线层电连接。

需要说明的是，本申请中芯片可以为裸片(die)，裸片是芯片未封装前的晶粒，每一个裸片就是一个具有独立功能的尚未封装的芯片，它可由一个或多个电路组成。具体的实施例中的裸片包括但不限于专用集成电路(application specific integratedcircuit，简称ASIC)、内存裸片、存储器裸片等。当然，芯片也可以是封装后的芯片，在此不作限定。在一种实施例中，本申请中的芯片可以包括逻辑芯片和存储芯片。

示例性的，在本申请中，在镂空区域内还填充有填充料，从而使填充料位于桥接芯片与布线层之间。该填充料不仅可以使桥接芯片的位置更加固定，并且可以作为一个缓冲部，在半导体封装结构跌落时可以减少传递到桥接芯片上的力，从而提高半导体封装结构的可靠性。示例性的，在本申请中，填充料包括聚酰亚胺，在此不作限定。

示例性的，为了增加半导体封装结构的封装可靠性，还可以在芯片与布线层之间设置填充胶。该填充胶可以作为一个缓冲层，在半导体封装结构跌落时可以减少传递到布线层与芯片上的力，从而进一步提高半导体封装结构的可靠性。进一步地，填充胶还可以填充在芯片之间。

示例性的，本申请中填充胶可以为底部填充胶(Underfill，UF)。在具体实施时，为了保证填充充分，填充胶的厚度可能会高于芯片与布线层之间的间隙高度，在制备时，填充胶是由液态或半液态固化形成，因此在填充胶的边缘处的侧壁相对布线层呈斜面。

在具体实施时，半导体封装结构中还可以包括位于布线层面向该多个芯片一侧的、且用于塑封至少该多个芯片的塑封层，利用塑封层对该多个芯片进行保护。本申请对塑封层的材料不作限定，例如塑封层的材料可以为环氧塑封化合物(Epoxy MoldingCompound，EMC)等。

可选的，该半导体封装结构中还可以包括位于布线层与第一塑封层之间的重布线层；多个芯片位于重布线层远离布线层一侧；多个芯片中各芯片通过重布线层与桥接芯片和/或布线层电连接。适应性的，原本设置在布线层上和桥接芯片上的焊盘需要设置在重布线层上，从而利用重布线层可以进一步对芯片信号Fan out进行合理分配。

在具体实施时，重布线层可以由介质层和至少一层导电层组成，导电层上设置有电路布线，介质层中则会设置有介质穿孔用于连通不同层上的电路布线。介质层的材料一般为聚酰亚胺，导电层的材质一般金属。本申请对重布线层中包括的导电层的层数不作限定，可以根据实际需求进行设计。

示例性的，当半导体封装结构中设置重布线层时，布线层中的干膜可以采用与介质层材料基体接近的材料，以介质层的材料为聚酰亚胺为例，在布线层上形成重布线层时，需要旋涂聚酰亚胺，由于干膜和聚酰亚胺材料基材性能接近，在干膜上旋涂聚酰亚胺时无流痕和非浸润(non-wetting)等工艺问题，可以提高良率，降低可靠性风险。

可选的，该半导体封装结构中还可以包括位于布线层远离芯片一侧、且与布线层电连接的基板。其中，基板可以是封装基板、印刷电路板(Printed Circuit Board，PCB)、硅中介板(interposer)、类载板等具有底部承载作用的电路板，在此不作限定。

在具体实施时，布线层面向基板一侧还可以设置焊球，例如C4焊球，布线层通过焊球与基板电连接。

第二方面，本申请实施例还提供了一种电子设备，包括电路板和与该电路板设置的如第一方面或第一方面的各种实施方式的半导体封装结构。由于该电子设备解决问题的原理与前述一种半导体封装结构相似，因此该电子设备的实施可以参见前述半导体封装结构的实施，重复之处不再赘述。

第三方面，本申请实施例还提供了一种半导体封装结构的封装方法，包括以下步骤：首先在衬底上设置布线层，其中布线层包括交替层叠设置的多层线路层和多层绝缘介质层，布线层中具有镂空区域，且布线层中任意相邻两层线路层通过贯穿绝缘介质层的过孔电连接；然后在镂空区域内设置桥接芯片，其中桥接芯片中具有多条芯片-芯片互连线；接着在布线层上设置多个芯片，且多个芯片中各芯片与桥接芯片和/或布线层电连接；最后去除衬底。

在具体实施时，布线层可以是形成以后再设置于衬底上的，也可以是在直接在衬底上形成的，在此不作限定。

示例性的，布线层可以直接在衬底上形成。具体地，可以在衬底上依次形成交替层叠设置的多层线路层和多层绝缘介质层，其中，任意相邻两层线路层通过贯穿绝缘介质层的过孔电连接，且交替层叠设置的多层线路层和多层绝缘介质层中具有镂空区域。

在一种可行的实现方式中，绝缘介质层可以通过以下方法形成：采用层压工艺层压干膜；然后对干膜进行刻蚀在干膜中形成镂空区域和多个过孔。

在一种可行的实现方式中，线路层可以通过以下方法形成：在干膜上涂覆光刻胶；然后刻蚀去除光刻胶的预设区域，其中，预设区域为将要形成线路层的区域；接着在预设区域中形成线路层；最后去除光刻胶。

可选的，在镂空区域内设置桥接芯片之后，在布线层上设置多个芯片之前还可以在镂空区域内涂布填充料，并对填充料进行研磨直至露出桥接芯片。

可选的，在镂空区域内设置桥接芯片之后，在布线层上设置多个芯片之前，还可以在布线层上形成重布线层，重布线层与布线层以及桥接芯片电连接。

上述第二方面和第三方面可以达到的技术效果可以参照上述第一方面中任一可能设计可以达到的技术效果说明，这里不再重复赘述。

附图说明

图1为相关技术中的封装结构的结构示意图；

图2为本申请实施例提供的一种电子设备的结构示意图；

图3为本申请一种实施例提供的半导体封装结构的结构示意图；

图4为本申请实施例提供的布线层中绝缘介质层的切面俯视结构示意图；

图5为本申请实施例提供的布线层中线路层的切面俯视结构示意图；

图6为本申请另一种实施例提供的半导体封装结构的结构示意图；

图7为本申请又一种实施例提供的半导体封装结构的结构示意图；

图8为本申请又一种实施例提供的半导体封装结构的结构示意图；

图9为本申请又一种实施例提供的半导体封装结构的结构示意图；

图10为本申请又一种实施例提供的半导体封装结构的结构示意图；

图11为本申请又一种实施例提供的半导体封装结构的结构示意图；

图12为本申请一种实施例提供的半导体封装结构的封装方法的流程示意图；

图13为本申请另一种实施例提供的半导体封装结构的封装方法的流程示意图；

图14a～图14m为采用本申请实施例提供的封装方法进行封装时的各步骤对应的结构示意图。

附图标记说明：

1-电子设备；100-半导体封装结构；200-壳体；300-电路板；11-布线层；12-桥接芯片；13-芯片；111-线路层；112-绝缘介质层；110-镂空区域；121-芯片-芯片互连线；122-第一互连线；123-第二互连线；14-焊盘；15-填充料；16-填充胶；17-塑封层；18-重布线层；181-介质层，182-导电层，10-基板；19焊球；210-衬底；220-光刻胶。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。

以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。

在本申请的描述中，需要说明的是，术语“中”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。本申请中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本申请的附图仅用于示意相对位置关系不代表真实比例。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

为了方便理解本申请实施例提供的技术方案，下面首先说明一下其具体应用场景。本申请实施例提出的半导体封装可以应用于各种电子设备中。例如可以应用于智能手机、智能电视、智能电视机顶盒、个人电脑(personal computer，PC)、可穿戴设备、智能宽带等。应注意，本申请实施例提出的半导体封装旨在包括但不限于应用在这些和任意其它适合类型的电子设备中。示例性的，如图2所示，电子设备1可以包含壳体200以及设置在壳体200内的电路板300和与该电路板300电连接半导体封装结构100。下面将结合附图对本申请作进一步地详细描述。

参见图3至图5，图3为本申请一种实施例提供的半导体封装结构的结构示意图，图4为本申请实施例提供的布线层中绝缘介质层的切面俯视结构示意图，图5为本申请实施例提供的布线层中线路层的切面俯视结构示意图。该半导体封装结构100包括：布线层11，桥接芯片12和多个芯片13。其中，布线层11包括交替层叠设置的多层线路层111和多层绝缘介质层112，任意相邻的两层线路层111通过贯穿绝缘介质层112的过孔电连接，从而布线层11的两侧可以通过该多层线路层111以及贯穿绝缘介质层112的过孔实现互连。并且布线层11中具有用于容置桥接芯片12的镂空区域110，桥接芯片12设置于该镂空区域110内，多个芯片13位于布线层11上，多个芯片13中各芯片13与桥接芯片12和/或布线层11电连接。示例性的，桥接芯片12中一般具有多条芯片-芯片互连线121，从而与该桥接芯片12连接的不同芯片13可以通过芯片-芯片互连线121实现互连，与布线层11电连接的芯片13则可以通过布线层11将信号输出至该布线层11远离芯片13一侧，从而实现信号Fan out。并且由于布线层11中包括多层线路层111，因此布线层11自身就可以实现重布线的功能，相比现有技术可以省去RDL的设置，从而也就避免了现有技术中存在的RDL和塑封料的CTE失配问题，进而可以减小半导体封装结构100在生产制程中发生翘曲的风险。

需要说明的是，本申请对布线层11中镂空区域110和桥接芯片12的数量和不作限定，具体可以根据布线层11上芯片13的数量进行设计。其中，每一镂空区域110可以设置一个桥接芯片12，也可以设置多个桥接芯片12，在此不作限定。

在具体实施时，本申请对布线层11中绝缘介质层112的厚度、线路层111的厚度以及线路层111的层数均不作限定，具体可以根据实际产品需求进行设计。

在具体实施时，绝缘介质层的材料可以包括光刻材料，从而可以通过光刻工艺在绝缘介质层中形成过孔。

示例性的，在本申请中，光刻材料可以为干膜(Dry film)，其中，干膜是指在初始形态为薄膜状的光刻材料，绝缘介质层112可以由干膜通过层压形成。

在具体实施时，本申请对干膜的具体材料和厚度均不作限定，示例性的，干膜的厚度一般在25μm～100μm之间。而本申请采用干膜形成绝缘介质层112，一方面考虑到干膜的厚度容易选择，容易实现不同厚度的布线层11。另一方面采用干膜形成电路板的工艺为微电子行业和电路板制造行业常用的工艺，因此本申请采用干膜形成布线层11可以采用现有工艺，不用增加新的工艺。

示例性的，在本申请中线路层111的材料可以为金属材料，例如铜(Cu)、铝(Al)、钨(W)等，在此不作限定。其中，金属材料不仅具有良好的导电性，而且硬度较高，可以增加半导体封装结构100的强度。

示例性的，参见图6，图6为本申请另一种实施例提供的半导体封装结构的结构示意图，布线层11面向芯片13一侧以及桥接芯片12面向芯片13一侧均还设置有焊盘14，芯片13焊接在该焊盘14上，从而实现芯片13与桥接芯片12和/或布线层11电连接。

需要说明的是，本申请中芯片13可以为裸片，裸片是芯片未封装前的晶粒，每一个裸片就是一个具有独立功能的尚未封装的芯片，它可由一个或多个电路组成。具体的实施例中的裸片包括但不限于专用集成电路、内存裸片、存储器裸片等。当然，芯片也可以是封装后的芯片，在此不作限定。在一种实施例中，本申请中的芯片13可以包括逻辑芯片和存储芯片。

继续参见图6，在本申请中，在镂空区域内还填充有填充料15，从而使填充料15位于桥接芯片12与布线层11之间。该填充料15不仅可以使桥接芯片12的位置更加固定，并且可以作为一个缓冲部，在半导体封装结构100跌落时可以减少传递到桥接芯片12上的力，从而提高半导体封装结构100的可靠性。示例性的，在本申请中，填充料15包括聚酰亚胺，在此不作限定。

示例性的，继续参见图6，为了增加半导体封装结构100的封装可靠性，还可以在芯片13与布线层11之间设置填充胶16。该填充胶16可以作为一个缓冲层，在半导体封装结构100跌落时可以减少传递到布线层11与芯片13上的力，从而进一步提高半导体封装结构100的可靠性。进一步地，填充胶16还可以填充在芯片13之间。

示例性的，本申请中填充胶16可以为底部填充胶16。在具体实施时，为了保证填充充分，填充胶16的厚度可能会高于芯片13与布线层11之间的间隙高度，在制备时，填充胶16是由液态或半液态固化形成，因此在填充胶16的边缘处的侧壁相对布线层11呈斜面。

继续参见图5，半导体封装结构100中还可以包括位于布线层11面向该多个芯片13一侧的、且用于塑封至少该多个芯片13的塑封层17，利用塑封层17对该多个芯片13进行保护。本申请对塑封层17的材料不作限定，例如塑封层17的材料可以为环氧塑封化合物等。

可选的，参见图7，图7为本申请又一种实施例提供的半导体封装结构的结构示意图。该半导体封装结构100中还可以包括位于布线层11与第一塑封层17之间的重布线层18；多个芯片13位于重布线层18远离布线层11一侧；多个芯片13中各芯片13通过重布线层18与桥接芯片12和/或布线层11电连接。适应性的，原本设置在布线层11上和桥接芯片12上的焊盘14需要设置在重布线层18上，从而利用重布线层18可以进一步对芯片13信号Fan out进行合理分配。

在具体实施时，重布线层18可以由介质层181和至少一层导电层182组成，导电层182上设置有电路布线，介质层181中则会设置有介质穿孔用于连通不同层上的电路布线。介质层181的材料一般为聚酰亚胺，导电层182的材质一般金属。本申请对重布线层18中包括的导电层182的层数不作限定，可以根据实际需求进行设计。

示例性的，当半导体封装结构100中设置重布线层18时，布线层11中的干膜可以采用与介质层181材料基体接近的材料，以介质层181的材料为聚酰亚胺为例，在布线层11上形成重布线层18时，需要旋涂聚酰亚胺，由于干膜和聚酰亚胺材料基材性能接近，在干膜上旋涂聚酰亚胺时无流痕和非浸润等工艺问题，可以提高良率，降低可靠性风险。

参见图8和图9，图8为本申请又一种实施例提供的半导体封装结构的结构示意图，图9为本申请又一种实施例提供的半导体封装结构的结构示意图。该半导体封装结构100中还可以包括位于布线层11远离芯片13一侧、且与布线层11电连接的基板10。其中，基板10可以是封装基板、印刷电路板(Printed Circuit Board，PCB)、硅中介板(interposer)、类载板等具有底部承载作用的电路板，在此不作限定。

继续参见图8和图9，在具体实施时，布线层11面向基板10一侧还可以设置焊球19，例如C4焊球，布线层11通过焊球19与基板10电连接。

示例性的，如图10和图11所示，图10为本申请又一种实施例提供的半导体封装结构的结构示意图，图11为本申请又一种实施例提供的半导体封装结构的结构示意图。桥接芯片12中除了具有芯片-芯片互连线121，还可以设置其它的互连线，例如连通桥接芯片12两侧的第一互连线122，或者将芯片-芯片互连线121从桥接芯片12面向基板10一侧引出的第二互连线123等，具体可以根据产品需求进行设计，在此不作限定。

为方便理解本申请实施例提供的半导体封装结构100，下面结合封装方法对本申请实施例提供的上述半导体封装结构100进行进一步的说明。如图12所示，该半导体封装结构100的封装方法可以包括以下步骤：

步骤S101、在衬底上设置布线层11，其中布线层11包括依次交替层叠设置的多层线路层111和多层绝缘介质层112，且布线层11中任意相邻两层线路层111通过贯穿绝缘介质层112的过孔电连接，且布线层11中具有镂空区域110。

在具体实施时，布线层11可以是形成以后再设置于衬底上的，也可以是在直接在衬底上形成的，在此不作限定。

示例性的，布线层11可以直接在衬底上形成。具体地，可以在衬底上依次形成交替层叠设置的多层线路层111和多层绝缘介质层112，其中，任意相邻两层线路层111通过贯穿绝缘介质层112的过孔电连接，且交替层叠设置的多层线路层111和多层绝缘介质层112中具有镂空区域110。

在一种可行的实现方式中，绝缘介质层112可以通过以下方法形成：采用层压工艺层压干膜；然后对干膜进行刻蚀在干膜中形成镂空区域110和多个过孔。

在一种可行的实现方式中，线路层111可以通过以下方法形成：在干膜上涂覆光刻胶；然后刻蚀去除光刻胶的预设区域，其中，预设区域为将要形成线路层111的区域；接着在预设区域中形成线路层111；最后去除光刻胶。

步骤S102、在镂空区域110内设置桥接芯片12，其中桥接芯片12中具有多条芯片-芯片互连线121。

示例性的，在镂空区域110内设置桥接芯片12之后，还可以在镂空区域110内涂布填充料15；之后对填充料15进行研磨直至露出桥接芯片12。

步骤S103、在布线层11上设置多个芯片13，且多个芯片13中各芯片13与桥接芯片12和/或布线层11电连接。

示例性的，在步骤S102之后，在步骤S103之前，还可以在布线层11上形成重布线层18，重布线层18与布线层11以及桥接芯片12电连接。

示例性的，在形成重布线层18时，重布线层18中的介质层可以由聚酰亚胺通过旋涂方式形成，在此不作限定。

步骤S104、去除衬底。

本申请实施例提供的半导体封装结构100，相比图1中的结构，利用布线层11代替塑封和铜柱，由于布线层11中包括多层线路层111，因此布线层11不仅可以实现芯片13信号Fan out，而且布线层11自身就可以实现重布线的功能，可以省去RDL的设置，从而也就避免了现有技术中存在的RDL和塑封料的CTE失配问题，进而可以减小半导体封装结构100在生产制程中发生翘曲的风险。

下面以图9所示的半导体封装结构100为例，结合具体实施例，对本申请进行详细说明。需要说明的是，本实施例中是为了更好的解释本申请，但不限制本申请。为方便理解本申请实施例提供的半导体封装结构100，下面结合附图详细说明其封装方法。如图13所示，该封装方法可以包括以下步骤：

步骤S201、如图14a所示，在衬底210上形成绝缘介质层112，并对绝缘介质层112进行刻蚀在绝缘介质层112中形成镂空区域110和多个过孔。

示例性的，衬底210可以为玻璃板以及位于玻璃板上的可剥离层，设置可剥离层的目的是为了后续将衬底210从布线层11上剥除。

示例性的，绝缘介质层112可以是通过层压干膜形成。

步骤S202、如图14b所示，在绝缘介质层112上涂覆光刻胶220，并刻蚀去除光刻胶220的预设区域，其中，预设区域为将要形成线路层111的区域。

步骤S203、如图14c所示，在预设区域中形成线路层111。

步骤S204、如图14d所示，去除光刻胶220。

然后重复步骤S201-S204多次，例如两次，从而形成如图14e所示的结构。

步骤S205、如图14f所示，在镂空区域110内设置桥接芯片12，其中桥接芯片12中具有多条芯片-芯片互连线121。

步骤S206、如图14g所示，在镂空区域110内涂布填充料15，并对填充料15进行研磨直至露出桥接芯片12。

步骤S207、如图14h所示，在布线层11上形成重布线层18，重布线层18与布线层11以及桥接芯片12电连接。

步骤S208、如图14i所示，在重布线层18上形成焊盘14。

步骤S209、如图14j所示，在焊盘14上焊接芯片13。

步骤S210、如图14k所示，在芯片13与重布线层18之间填充填充胶16。

步骤S211、如图14l所示，在重布线层18面向芯片13一侧形成用于塑封芯片13的塑封层17。

步骤S212、如图14m所示，去除衬底210，并在布线层11远离芯片13一侧形成焊球19。

步骤S213、将焊球19装贴在基板10上，形成如图9所示的半导体封装结构100。

需要说明的，上述步骤S201至S212中，也可以去除步骤S207，从而形成图8所示的半导体封装结构100。

本申请实施例提供的半导体封装结构100适应于任何需要采用桥接芯片12进行芯片13与芯片13互连的产品。

相应地，本申请还提供了一种电子设备，如图2所示，该电子设备1包括电路板300和与该电路板300电连接的半导体封装结构100。示例性的，电子设备1中一般还包括壳体200，半导体封装结构100和电路板300设置在壳体200内，且该半导体封装结构100设置在该电路板300上。本申请实施例提出的电子设备1包括但不限于智能手机、智能电视、智能电视机顶盒、个人电脑、可穿戴设备、智能宽带等，此处不进行一一列举。由于该电子设备1解决问题的原理与前述一种半导体封装结构100相似，因此该电子设备1的实施可以参见前述半导体封装结构100的实施，重复之处不再赘述。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (15)

1.一种半导体封装结构，其特征在于，包括：

布线层，所述布线层中具有镂空区域，且所述布线层包括交替层叠设置的多层线路层和多层绝缘介质层，且任意相邻两层所述线路层通过贯穿所述绝缘介质层的过孔电连接；

位于所述镂空区域内的桥接芯片；

位于所述布线层上的多个芯片，所述多个芯片中各所述芯片与所述桥接芯片和/或所述布线层电连接。

2.如权利要求1所述的半导体封装结构，其特征在于，所述绝缘介质层包括干膜。

3.如权利要求1或2所述的半导体封装结构，其特征在于，所述线路层的材料包括金属材料。

4.如权利要求1-3任一项所述的半导体封装结构，其特征在于，还包括位于所述镂空区域内的、且位于所述桥接芯片与所述布线层之间的填充料。

5.如权利要求4所述的半导体封装结构，其特征在于，所述填充料包括聚酰亚胺。

6.如权利要求1-5任一项所述的半导体封装结构，其特征在于，所述半导体封装结构还包括位于所述布线层与所述第一塑封层之间的重布线层；

所述多个芯片位于所述重布线层远离所述布线层一侧；

所述多个芯片中各所述芯片通过所述重布线层与所述桥接芯片和/或所述布线层电连接。

7.如权利要求1-6任一项所述的半导体封装结构，其特征在于，所述半导体封装结构还包括位于所述布线层面向所述多个芯片一侧的、且用于塑封所述多个芯片的塑封层。

8.如权利要求1-7任一项所述的半导体封装结构，其特征在于，所述半导体封装结构还包括位于所述布线层远离所述芯片一侧、且与所述布线层电连接的基板。

9.一种电子设备，其特征在于，包括电路板和与所述电路板电连接的如权利要求1-8任一项所述的半导体封装结构。

10.一种半导体封装结构的封装方法，其特征在于，包括：

在衬底上设置布线层；其中，所述布线层包括交替层叠设置的多层线路层和多层绝缘介质层，任意相邻两层所述线路层通过贯穿所述绝缘介质层的过孔电连接，且所述布线层中还具有镂空区域，

在所述镂空区域内设置桥接芯片；

在所述布线层上设置多个芯片，且所述多个芯片中各所述芯片与所述桥接芯片和/或所述布线层电连接；

去除所述衬底。

11.如权利要求10所述的封装方法，其特征在于，所述在衬底上设置布线层包括：

在所述衬底上依次形成交替层叠设置的多层线路层和多层绝缘介质层，任意相邻两层所述线路层通过贯穿所述绝缘介质层的过孔电连接，且所述交替层叠设置的多层线路层和多层绝缘介质层中具有镂空区域。

12.如权利要求11所述的封装方法，其特征在于，形成任一层所述绝缘介质层包括：

采用层压工艺层压干膜；

对所述干膜进行刻蚀在所述干膜中形成镂空区域和多个过孔。

13.如权利要求12所述的封装方法，其特征在于，形成任一层所述线路层包括：

在所述干膜上涂覆光刻胶；

刻蚀去除所述光刻胶的预设区域，所述预设区域为将要形成所述线路层的区域；

在所述预设区域中形成所述线路层；

去除所述光刻胶。

14.如权利要求10-13任一项所述的封装方法，其特征在于，在所述镂空区域内设置桥接芯片之后，在所述布线层上设置多个芯片之前，还包括：

在所述镂空区域内涂布填充料；

对所述填充料进行研磨直至露出所述桥接芯片。

15.如权利要求10-14任一项所述的封装方法，其特征在于，在所述镂空区域内设置桥接芯片之后，在所述布线层上设置多个芯片之前，还包括：

在所述布线层上形成重布线层，所述重布线层与所述布线层以及所述桥接芯片电连接。