CN1175332C - 系统电路板以及使用该电路板的计算机系统和电子设备 - Google Patents
系统电路板以及使用该电路板的计算机系统和电子设备 Download PDFInfo
- Publication number
- CN1175332C CN1175332C CNB00136474XA CN00136474A CN1175332C CN 1175332 C CN1175332 C CN 1175332C CN B00136474X A CNB00136474X A CN B00136474XA CN 00136474 A CN00136474 A CN 00136474A CN 1175332 C CN1175332 C CN 1175332C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- capacitive element
- bus lines
- memory device
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
本系统电路板上设置了一种连接端子205,用于把电容器等电容性元件6连接到存储器总线线路4上,以便吸收(补偿)由于高速存储器件141~144安装数量不同所引起的存储器负荷容量变化,亦是吸收其结果的存储器总线线路负荷阻抗变化。这样,不管存储器件安装数量多少,均可把存储器总线线路4的特性阻抗调整到规定值,对于各种存储器容量不同的产品,不必重新设计系统电路板,即可在通用板上根据需要来安装和使用所需数量的高速存储器件。
Description
本发明涉及系统电路板以及使用该电路板的计算机系统和电子设备,尤其涉及那种适用于安装高速存储器的系统电路板以及使用该电路板的计算机系统和电子设备。
近几年在个人计算机等计算机系统中,为了提高系统性能,正在提高存储器的速度。一般来说,存储器速度比CPU速度慢。因此,即使使用高速CPU,也可能受存储器速度慢的影响而不能充分提高系统的性能。为了改善这种现象,正在开发高速存储器。作为主存使用的存储器件,采用DRAM(Dynamic Random Access Memory)、带EDO(Extended Data Out DRAM)方式的DRAM以及同步DRAM,最近开始使用Dambus公司的Rambus DARM等高速存储器件。
随着该存储器件高速化技术的发展,系统电路板上的存储器存取速度也在逐年提高,目前需要设计400MHz左右的高速存储器总线。在使用这种高速存储器总线时,为了防止信号反射等所造成的故障,必须进行精密的阻抗匹配。
但是,在使用同步DRAM的原有计算机系统中,预先在系统电路板(亦称母板)上准备多个存储器安装区,可根据需要在安装区内安装所需数量的存储器。这是一种很方便的方法,即母板是通用的,对每种产品分别安装不同的存储器容量即可制成系统。因为对每种产品都不需要重新设计母板,所以也能降低成本。
但是,在需要进行精密阻抗匹配的高速存储器系统中,也还需要考虑存储器本身的负荷容量。因为随存储器安装数量的不同,存储器的负荷容量发生变化,其结果使存储器总线线路的负荷阻抗发生变化。因此,全部存储器安装区都安装了存储器时、和存储器安装区有空闲位置时,存储器总线线路的负荷阻抗是不同的,不可能使阻抗精密匹配。所以,在使用高速存储器总线时,实际上很难利用上述的根据需要而安装所需数量存储器的方法。
本发明是针对上述情况而提出的,其目的在于提供这样一种系统电路板以及利用该电路板的计算机系统和电子设备,即不管安装的存储器件数量多少,均可把存储器总线线路的负荷阻抗设定为规定值,不需要对每种产品分别重新设计系统电路板,即可根据需要安装和使用所需数量的存储器。
本发明的系统电路板,其特征在于包括:存储器安装区,设置在存储器总线线路上,用于安装多个存储器件;以及连接端子,用于把电容性器件连接到存储器总线线路上,以便补偿由于存储器件安装数量变化所带来的存储器总线线路负荷阻抗变化。
本发明的系统电路板,通过在存储器总线线路上连接一种容量值与存储器件的安装数量相对应的电容性器件,即可补偿由于存储器件安装数量变化而带来的存储器总线的负荷阻抗变化。所以,不管安装的存储器件数量多少,均可把总线线路的负荷阻抗设定为规定值,不需要对每种产品分别重新设计系统电路板,即可根据需要安装和使用所需数量的存储器。
通过使用这种系统电路板,可以达到精密的阻抗匹配,能制成可以使用高速存储器总线的计算机系统。
使存储器总线线路的负荷阻抗在存储器安装区附近的规定布线区内高于规定值,最好把连接端子设置到规定布线区内的存储器总线线路上,以便利用安装的存储器件的负荷容量和电容性器件的容量来使规定布线区内的存储器总线线路的负荷阻抗达到规定值。
连接端子的实现方法,也可以制作成锡焊用的安装接点,也可以利用插座等。若利用插座,则安装电容性元件时可以装卸自如。
电容性元件也可以使用能调整设定电容量值的可变电容性元件。这样一来,不需要根据存储器的安装数量来改变安装的电容性元件数量或每个元件的电容值,所以,能进一步提高电路板的通用性。可变电容性元件的电容量值可以根据存储器件的安装数量来进行调整。
附图的简单说明
图1是表示使用了涉及本发明第1实施例的系统电路板的计算机系统的构成的方框图。
图2是表示图1的系统电路板中存储周围的安装结构的一个例子的图。
图3是表示设置在图2的系统电路板上的存储器件安装接点和存储器总线线路的关系的图。
图4是表示涉及本发明第2实施例的系统电路板中的存储器周围的安装结构的图。
图5是表示图4中所用的可变电容性元件的电压与电容的关系特性的图。
图6是表示第2实施例的利用计算机系统的系统BIOS来进行的电容量值调整处理的原理的流程图。
以下参照附图,详细说明本发明的系统电路板以及利用该电路板的计算机系统和电子设备的实施例。
图1中表示涉及本发明第1实施例的计算机系统的构成。该计算机系统是笔记本型个人计算机,在该系统电路板(亦称母板或系统板)上,如图所示,安装了:CPU总线(处理器总线)1、PCI(PeripheralComponent Interconnect:外围元件互连)总线2、ISA(IndustryStandard Architecture:工业标准体系结构)总线3、存储器总线4、CPU11,主-PCI桥12、内部存储器14、存储器扩充槽口15、PCI-ISA桥17、其他各种PCI元件18和BIOS-ROM19等。
CPU11是为了控制该整个系统的动作,它执行以系统BIOS和操作系统为首的各种应用程序。
主-PCI桥12是双方连接CPU总线1和PCI总线2的总线桥装置,其中装有安装在电路板上的内部存储器14,以及用于控制扩充存储器模块的存储控制器13,该扩充存储器模块以装卸自如的状态安装在存储器扩充槽口15上。存储控制器13如图所示,通过存储器总线线路4连接在内部存储器14和存储器扩充槽口15上。
内部存储器14使用Rambus标准的Rambus存储器等高速半导体存储器件141~144。在系统电路板上设置有多个存储器安装区,用于安装高速半导体存储器件141~141芯片。最多只能安装4个存储器件。存储器件的安装数量根据计算机系统的产品型号等来决定。
并且,在存储器安装区附近,设有用于把电容器等电容性元件16连接到存储器总线线路4上的连接端子、以及该电容性元件16的安装区。图1中,安装区用元件本身表示。电容性元件16用于吸收(弥补)由于存储器件安装数量不同所引起的负荷容量差异,因此,不管存储器件安装数量多少,均可把存储器总线线路4的负荷阻抗调整到符合高速存储器总线接口标准的规定值。
PCI-ISA桥17是双向连接PCI总线2和ISA总线3的桥装置,它和主-PCI桥12一起作为本计算机系统的外围芯片组使用。
在BIOS-ROM19内存放系统BIOS(Basic I/O System)。系统BIOS对本计算机系统的硬件控制用的功能进行了系统的组织,它进行系统的电源通/断控制和系统起动处理等。
以下参照图2,详细说明系统电路板上的内部存储器周围的安装结构。
存储器总线线路4从存储控制器13到存储器扩充槽口15延续在作为系统电路板使用的印刷电路板上。其中,区域B是包括系统电路板上的存储器安装区、电容性元件安装区在内的布线区域,并且,其两个外侧的区域A是分别向存储控制器13和存储器扩充槽口15侧延伸的布线区域。存储器总线线路4是由许多信号线构成的,例如其中包括:18位宽的数据线、8位宽的地址/指令线、读出时钟信号和写入时钟信号线等。无论是哪种信号,安装形式都是相同的,所以,其中,仅表示出一个信号线41,以代表各种信号线。
在区域B内预先准备了4个存储器安装区,用于安装存储器件141~144。在这4个存储器安装区内,分别设置了存储器件安装接点201~204。而且,安装区并非对每个器件调置一个,而是也可以在一个区内安装多个器件。
实际上,如图3所示,对每个存储器安装区在系统电路板上设置许多安装接点(零件安装孔),其数量相当于构成存储器总线线路4的存储器信号线的数量(存储器件的引线插头数量),在规定的接点上连接存储器总线线路。
如图2所示,在布线区域B的电容性元件安装区内,也还设置了一种用于安装电容性元件16的一对电容器安装接点205、206。电容器安装接点205连接到构成存储器总线线路4的各信号线41上,电容器安装接点206连接到地线上。
构成存储器总线线路4的各信号线41在向存储控制器3和存储器扩充接口15延伸的布线区域A中,形成的状态是达到规定阻抗(=28Ω),但在区域B内如图2所示,由于布线图形线宽度减小,所以形成了比规定阻抗高的阻抗(例如41Ω)。这是因为在存储器141~144内存在负荷电容C,若安装存储器件141~144,则存储器总线线路的负荷阻抗将相应降低。
假设区域B中的存储器总线线路4的电感为L;区域B中的存储器总线线路4的总电容量为C,则区域B中的存储器总线线路的负荷阻抗可用
表示。也就是说,若在存储器总线线路4上增加存储器件,则存储器总线线路4的负荷阻抗随存储器件的增加而相应减小,其减小的量相当于该负荷容量成分的影响。考虑到这种情况,在本实施例中,区域B中的存储器总线线路4本身的负荷阻抗被设定为大于规定值,例如设定为41Ω。该数值在安装4个存储器件141~144时,根据这些存储器件的负荷容量来决定,以便区域B的阻抗达到规定阻抗值(=28Ω)。因此,在4个存储器件141~144全部被安装上的状态下,构成存储器总线线路4的各信号线41的负荷阻抗在区域A、B内相等(全部为28Ω),不产生阻抗的不连续性。所以,存储器总线线路4可以正确地传递400MHz的高速信号,而没有失真。
但是,在存储器的安装数量少于4个时,区域B中的存储器总线线路4的负荷阻抗不同于规定值(变得更大),阻抗不匹配,影响信号质量。因此,在本实施例中预先在存储器安装区的中央部安装电容器安装接点205、206,在存储器安装数量少于4个时,因为在构成上可根据需要安装电容性元件16,所以,在存储器件安装数量为4个以下时,可根据该数量来改变安装的电容性元件16的容量,以此把区域B中的阻抗调整到规定值。
例如,如图2的虚线所示,在不安装存储器件142、143,只安装存储器件141、144的情况下,把具有2个存储器件142、143的负荷容量的电容性元件16安装到电容器安装接点205、206上;在安装全部存储器件141~144的情况下,不安装电容性元件16,即可把区域B的阻抗调整到规定值。
而且,电容器安装接点205、206,也可以采用锡焊式安装接点;也可以采用插座等。若采用插座,则可使电容性元件装卸自如,在更改存储器件的安装数量时,调整方便。
再者,在区域B内把电容性元件16连接到存储器总线线路4上即可,电容性元件16的安装区也不一定是存储器安装区的中央部。
而且,实际上,存储器件141~144是安装在电路板上的在板存储器,所以,存储器件的数量预先在制造阶段决定。因此,根据存储器件安装数量不同而产生的负荷容量差异,来调整存储器总线线路的负荷阻抗变化,其所需的电容性元件的容量也在制造阶段决定。所以,在工厂发货时,在系统电路板的电容器安装接点205、206上安装了其容量与存储器件数量相对应的电容器,或者不安装电容器。
而且,虽然,以上说明了为改变电容器容量而更换电容器本身。但也可以把规定数量的电容性元件并联地连接到安装接点205、206上,以此来改变容量。
若按第1实施例,则把系统电路板上的存储器总线线路的负荷阻抗在用于安装多个存储器件的存储器安装区内设定为高于规定值,而且,把用于在存储器总线线路上连接电容性元件的安装接点设置在存储器安装区内的总线线路上,这样,可以在存储器总线线路上连接用于补偿的电容性元件,其电容量的大小应当能够补偿由于存储器件安装数量变化而造成的存储器件负荷容量变化,因此,能够补偿由于存储器件安装数量不同而造成的负荷容量不同所引起的存储器总线线路负荷阻抗变化。所以,不管被安装的存储器件数量多少,均可把存储器总线线路的负荷阻抗设定为规定值,对每种产品,不必重新设计系统电路板,可根据需要而安装所需数量的存储器。通过使用该系统电路板,即可进行精密的阻抗匹配,能制成一种可使用高速存储器总线的计算机系统。
以下说明本发明的另一个实施例,在以下的实施例中,对于和第1实施例相对应的部分,标准相同的参考数字,省略其详细说明。
第2实施例
在第1实施例中说明了适当安装其容量与存储器件安装数量相对应的电容性元件。以下说明使用可变电容元件的第2实施例。整个计算机系统的方框图与图1所示相同,所以其说明从略。
图4是相当于第1实施例的图2的图,它表示系统电路板上的内部存储器周围的安装结构。
其中,为取代第1实施例中所采用的电容性元件16,设置了一种可调整设定电容量值的可变电容性元件303。也就是说,在包括存储器安装区在内的区域B的中央部,设置了一对电容器安装接点301、302,用于安装可变电容性元件303。电容器安装接点301被连接在构成存储器总线线路4的信号线41上;电容器安装接点302被连接在施加容量控制用电源V的电源端子上。
可变电容性元件303可以采用例如使用了PN结二极管的电路等。把PN结二极管的阳极连接到信号线41侧,当把阴极连接到电源端子302上时,通过改变电源端子302的容量控制用电源V,即可如图5所示,改变PN结二极管的容量。
所以,通过预先决定存储器件安装数量和容量控制用电源V的关系,即可很容易获得目的阻抗。当然,在安装全部存储器件141~144的情况下,可变电容性元件303的容量实质上设定为零即可。而且,在不能把可变电容性元件303的容量设定为零的情况下,可以考虑可变电容性元件303的最小容量,设计出区域B内的存储器总线线路4的负荷阻抗值。
容量控制用电源V由可变电源电压发生电路304产生。在图4中可变电源电压发生电路304被设置在存储控制器13侧,但其设置位置并非仅限于此。从可变电源电压发生电路304中产生的容量控制用电源V,其调整方法既可以利用双列直插式开关等以手动方式进行,也可以在系统BIOS的控制下,把控制数据设定到可变电源电压发生电路304内的寄存器305内,根据该控制数据的值来调整控制容量控制用电源V的值。
现利用图6来说明在此情况下的系统BIOS的处理方法。若接通本计算机系统的电源,则系统BIOS首先进行各种硬件的起始化(预置)处理等。这时,检查存储器件的安装数量(S101程序步)。在Rambus存储器中,备有用于该起始化控制等的专用信号线(SIin,SIout等)。该信号线借助于雏菊链而被连接在多个存储器件141~144上。例如,通过该信号线,从离存储控制器13最近的存储器件开始,依次访问各存储器件内的控制寄存器,直到不能访问下一段为止,根据在此期间内的访问次数等,可以检测出存储器件的安装数量。
接着,由系统BIOS根据预定的存储器件安装数量和容量控制用电源V的对应关系信息,把适当的控制数量设定到可变电源电压发生电路304内的寄存器305中(S102步)。这样,即可根据存储器件安装数量来调整控制容量控制用电源V的值,把可变电容性元件303的容量自动地调整到与存储器件安装数量相适应。
如上所述,若按照第2实施例,则为了根据存储器安装数量来改变容量,不需要更换电容性元件,所以,能进一步提高系统电路板的通用性。
本发明不仅限于上述实施例,还可以有各种变形实施例。例如,存储器安装数量也可以用接点开关等进行检测。并且,本发明能适用于采用高速存储器、装有高速存储器总线的各种系统电路板,不仅适用于计算机系统的电路板,也可适用于使用高速存储器的游戏机和放像机等各种电子设备的电路板等。并且,也可以适用于仅装有存储器件,被作为存储器组件使用的电路板。
如上所述,若按本发明,则不管安装的存储器件多少,均可以把存储器总线线路的负荷阻抗设定为目标的规定值,对每种产品不必重新设计系统电路板,可以根据需要来安装和使用必要数量的存储器。
Claims (25)
1.一种安装存储器件的系统电路板,其特征在于包括:
存储器安装区,设置在存储器总线线路上,用于安装多个存储器件;以及
连接端子,用于把电容性元件连接到存储器总线线路上,该电容性元件用于补偿由于存储器件安装数量变化而造成的存储器总线线路负荷阻抗的变化。
2.如权利要求1所述的系统电路板,其特征在于:上述存储器总线线路,其构成是在上述存储器安装区内阻抗高于规定值,
上述连接端子在上述存储器安装区内被连接在存储器总线线路上,利用被安装的存储器件的负荷容量和上述电容性元件的容量来使上述存储器安装区内的上述存储器总线线路的负荷阻抗达到规定值。
3.如权利要求1所述的系统电路板,其特征在于:
上述电容性元件是一种能够调整设定容量的可变电容性元件,
还具有调整装置,用于根据上述被安装的存储器件的数量来调整上述可变电容性元件的容量。
4.如权利要求1所述的系统电路板,其特征在于:在上述系统电路板上还装有CPU及其周围芯片组。
5.如权利要求1或2所述的系统电路板,其特征在于:上述连接端子由这样的零件构成,即该零件能以装卸自如的状态把上述电容性元件安装到存储器总线线路上。
6.一种安装存储器件的系统电路板,其特征在于包括:
存储器安装区,设置在存储器总线线路上,用于安装多个存储器件;以及
电容性元件,设置在存储器总线线路上,用于补偿由于存储器件安装数量变化而造成的存储器总线线路的负荷阻抗的变化。
7.如权利要求6所述的系统电路板,其特征在于:
上述电容性元件是一种能够调整设定容量的可变电容性元件,
还具有调整装置,用于根据上述被安装的存储器件的数量来调整上述可变电容性元件的容量。
8.如权利要求7所述的系统电路板,其特征在于,上述调整装置包括:
用于检测被安装的存储器件数量的装置;
用于根据上述被检测的存储器件数量,产生调整上述可变电容性元件的容量的控制信号的装置。
9.一种安装存储器件的系统电路板,其特征在于包括:
存储器安装区,设置在上述总线线路上,用于安装多个存储器件;以及
可变电容性元件,设置在存储器总线线路上,用于补偿由于存储器件安装数量变化而带来的存储器总线线路的负荷阻抗的变化。
10.如权利要求9所述的系统电路板,其特征在于还包括一种调整装置,该装置根据上述被安装存储器件的数量来调整上述可变电容性元件的容量。
11.如权利要求10所述的系统电路板,其特征在于上述调整装置包括:
用于检测被安装的存储器件数量的装置;
用于根据上述被检测的存储器件数量,产生调整上述可变电容性元件的容量的控制信号的装置。
12.一种计算机系统,其特征在于包括:
电路板,具有用于安装存储件的存储器安装区;
存储器总线线路,布置于上述电路板上,与上述存储器安装区相连接;以及
连接端子,设置在上述电路板上,用于在存储器总线线路上连接电容性元件,该电容性元件用于补偿由于存储器件安装数量变化而造成的存储器总线线路负荷阻抗变化。
13.如权利要求12所述的计算机系统,其特征在于:
上述存储器总线线路,其构成为在上述存储器安装区内阻抗大于规定值,
上述连接端子在上述存储器安装区内与存储器总线线路相连接,利用被安装的存储器件的负荷容量和上述电容性元件的容量来使上述存储器安装区内的存储器总线线路的负荷阻抗达到规定值。
14.如权利要求12所述的计算机系统,其特征在于:
上述电容性元件是能够调整设定容量的可变电容性元件,
该计算机系统还包括根据上述存储器件数量来调整上述可变电容性元件的容量的调整装置。
15.如权利要求12所述的系统电路板,其特征在于:在上述系统电路板上还装有CPU及其周围芯片组。
16.如权利要求12或13所述的计算机系统,其特征在于:上述连接端子由一种安装零件构成,该零件能把上述电容性元件安装到上述存储器总线线路上并使其装卸自如。
17.一种计算机系统,其特征在于包括:
电路板,具有用于安装存储器件的存储器安装区;
存储器总线线路,布置于上述电路板上,与上述存储器安装区相连接;以及
电容性元件,它被设置在上述电路板上,用于补偿由于存储器件安装数量变化而造成的存储器总线线路的负荷阻抗变化。
18.如权利要求17所述的计算机系统,其特征在于:
上述电容性元件是能够调整设定容量的可变电容性元件,
该计算机系统还包括根据上述存储器件数量来调整上述可变电容性元件的容量的调整装置。
19.如权利要求18所述的计算机系统,其特征在于:上述调整装置包括:
用于检测被安装的存储器件数量的装置;
用于根据上述被检测出的存储器件数数量,来产生调整上述可变电容性元件容量的控制信号的装置。
20.一种计算机系统,其特征在于包括:
电路板,具有用于安装存储器件的存储器安装区;
存储器总线线路,布置于上述电路板上,以便与上述存储器安装区相连接;以及
可变电容性元件,设置在上述电路板上,用于补偿由于存储器安装数量变化而造成的存储器总线线路负荷阻抗变化。
21.如权利要求20所述的计算机系统,其特征在于包括根据上述被安装的存储器件数量来调整上述可变电容性元件的容量的调整装置。
22.如权利要求21所述的计算机系统,其特征在于上述调整装置包括:
用于检测被安装的存储器件数量的装置;
用于根据上述被检测出的存储器件安装数量,产生调整上述可变电容性元件容量的控制信号的装置。
23.一种电子设备,其特征在于包括:
电路板,具有安装存储器件的存储器安装区;
存储器总线线路,布置于上述电路板上,与上述存储器安装区相连接;以及
连接端子,设置在上述电路板上,用于把电容性元件连接到存储器总线线路上,该电容性元件用于补偿由于存储器件安装数量变化而引起的存储器总线线路阻抗变化。
24.一种电子设备,其特征在于包括:
电路板,具有安装存储器件的存储器安装区;
存储器总线线路,布置于上述电路板上,与上述存储器安装区相连接;以及
电容性元件,设置在上述电路板上,用于补偿由于存储器件安装数量变化而引起的存储器总线线路阻抗变化。
25.一种电子设备,其特征在于包括:
电路板,具有用于安装存储器件的存储器安装区;
存储器总线线路,安装在上述电路板上,与上述存储器安装区相连接;以及
可变电容性元件,设置在上述电路板上,用于补偿由于存储器件安装数量变化而引起的存储器总线线路负荷阻抗变化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37087499A JP2001184297A (ja) | 1999-12-27 | 1999-12-27 | コンピュータシステムおよび電子機器並びにシステム回路基板 |
JP370874/1999 | 1999-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1302001A CN1302001A (zh) | 2001-07-04 |
CN1175332C true CN1175332C (zh) | 2004-11-10 |
Family
ID=18497750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB00136474XA Expired - Fee Related CN1175332C (zh) | 1999-12-27 | 2000-12-26 | 系统电路板以及使用该电路板的计算机系统和电子设备 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2001184297A (zh) |
CN (1) | CN1175332C (zh) |
TW (1) | TW502145B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003085122A (ja) | 2001-09-13 | 2003-03-20 | Nec Corp | コンピュータシステムおよびスイッチコネクタ |
JP2003108512A (ja) | 2001-09-27 | 2003-04-11 | Elpida Memory Inc | データバス配線方法、メモリシステム及びメモリモジュール基板 |
JP2012008684A (ja) * | 2010-06-23 | 2012-01-12 | Elpida Memory Inc | メモリモジュール及び半導体記憶装置 |
JP5930887B2 (ja) * | 2012-07-05 | 2016-06-08 | 株式会社日立製作所 | 信号伝送回路 |
KR20180004562A (ko) | 2016-07-04 | 2018-01-12 | 에스프린팅솔루션 주식회사 | 전자 장치 |
-
1999
- 1999-12-27 JP JP37087499A patent/JP2001184297A/ja active Pending
-
2000
- 2000-11-22 TW TW89124793A patent/TW502145B/zh not_active IP Right Cessation
- 2000-12-26 CN CNB00136474XA patent/CN1175332C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW502145B (en) | 2002-09-11 |
JP2001184297A (ja) | 2001-07-06 |
CN1302001A (zh) | 2001-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6842347B2 (en) | Data processing system and associated control chip and printed circuit board | |
US6714433B2 (en) | Memory module with equal driver loading | |
US6820163B1 (en) | Buffering data transfer between a chipset and memory modules | |
US6754129B2 (en) | Memory module with integrated bus termination | |
US6426879B1 (en) | Load adjustment board and data processing apparatus | |
CN1260737C (zh) | 存储模块 | |
US20030217243A1 (en) | Memory control chip, control method and control circuit | |
US6381140B1 (en) | Memory module | |
US20080002370A1 (en) | Scalable memory DIMM designs with vertical stackup connector | |
US10007622B2 (en) | Method for reduced load memory module | |
CN1973277B (zh) | 利用管脚上电容器的高速存储模块 | |
CN1175332C (zh) | 系统电路板以及使用该电路板的计算机系统和电子设备 | |
CN1411059A (zh) | 避免存储器芯片周围阻抗不匹配的方法、存储系统及模板 | |
US7310240B2 (en) | Method for increasing stability of system memory through enhanced quality of supply power | |
KR100396885B1 (ko) | 고주파 클럭 신호의 주파수를 낮추어 어드레스 및커맨드의 동작 주파수로 사용하고 서로 다른 주파수의클럭 신호들을 수신하는 반도체 메모리 장치, 이를포함하는 메모리 모듈 및 시스템 메모리 모듈 | |
CN1542839A (zh) | 直接在电路板上安装的存储系统以及相关的方法 | |
US6370053B2 (en) | Memory address driver circuit | |
US11735232B2 (en) | Memory device with split power supply capability | |
CN100478934C (zh) | 利用线上电容器的高速存储模块 | |
CN205450912U (zh) | 内存模组及应用该内存模组的电子装置 | |
US20080112142A1 (en) | Memory module comprising memory devices | |
CN1215394C (zh) | 多层电路板的电源层和电脑系统的电路结构 | |
JPH07105272A (ja) | バス接続方式 | |
KR100472178B1 (ko) | 메모리의어드레스와데이터단자를랜덤하게연결가능한컴퓨터 | |
JPH08339242A (ja) | 電源電圧および信号レベル変換機能付きモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041110 Termination date: 20100126 |