CN117518042B - 一种输出级电路和传感器 - Google Patents

Abstract

本发明涉及一种输出级电路和传感器。输出级电路包括电源端、运算放大电路、分压电路及钳位控制环路。运算放大电路包括第一级放大子电路和第二级放大子电路及电压输出端。分压电路与电压输出端相连。钳位控制环路包括分压输入端、预设基准电压输入端及钳位输出端。传感器包括输出级电路。本发明通过引入分压电路和钳位控制环路，以及可调节设置的钳位上限电压和钳位下限电压，实现在检测磁场过大时对电压输出进行不同阈值的电压钳位，确保输出级电路的电压输出端的电压在设定范围内。保证了后级微控制单元能够迅速采集电压输出端的电压，进而保障了传感器和后级微控制单元系统正常工作。

Description

一种输出级电路和传感器

技术领域

本发明涉及电路技术领域，尤其涉及一种输出级电路和传感器。

背景技术

在传感器电路中，如图1所示，输出级电路通常采用推挽型输出电路，其输出电压摆幅在地电压至电源电压之间。然而，当磁传感器检测到磁场过大时，输出级电路的输出电压趋近电源电压或地电压。换言之，输出电压接近电源电压至超过设定的钳位上限电压，或接近地电压至低于设定的钳位下限电压。这种情况下，后级微控制单元（MCU）可能无法迅速采集电压输出端的电压，导致传感器和后级微控制单元系统异常工作。

发明内容

本发明所要解决的技术问题是针对现有技术存在的问题，提供一种输出级电路和传感器。

为解决上述技术问题，本发明提供一种输出级电路，包括：

提供电源电压的电源端；

用于对前级输入信号放大处理的运算放大电路，连接所述电源端；所述运算放大电路包括相互连接的第一级放大子电路和第二级放大子电路，及连接所述第二级放大子电路的电压输出端；

分压电路，连接所述电压输出端，用于对所述电压输出端的电压分压，以产生分电压；

钳位控制环路，包括分压输入端、预设基准电压输入端及钳位输出端，其中所述分压输入端连接所述分压电路；所述预设基准电压输入端接入预设基准电压；所述钳位输出端连接于所述第一级放大子电路和所述第二级放大子电路之间；

在所述电压输出端的电压趋于电源电压且所述分电压大于所述预设基准电压时，通过所述钳位控制环路控制所述第二级放大子电路使所述电压输出端的电压下降至钳位上限电压；或

在所述电压输出端的电压趋于地电压且所述分电压小于所述预设基准电压时，通过所述钳位控制环路控制所述第二级放大子电路使所述电压输出端的电压上升至钳位下限电压。

在上述方案的基础上，本发明还可做如下进一步改进。

进一步，所述第二级放大子电路包括第一放大模块和第二放大模块；所述钳位控制环路包括高电位钳位控制电路和低电位钳位控制电路；所述预设基准电压包括高预设基准电压和低预设基准电压；

所述高电位钳位控制电路包括第一分压输入端、高预设基准电压输入端及高钳位输出端，所述第一分压输入端连接所述分压电路；所述高预设基准电压输入端接入所述高预设基准电压；所述高钳位输出端连接于所述第一级放大子电路和所述第一放大模块之间；在所述电压输出端的电压趋于电源电压且所述分电压大于所述高预设基准电压时，通过所述高电位钳位控制电路控制所述第一放大模块使所述电压输出端的电压下降至钳位上限电压；

所述低电位钳位控制电路包括第二分压输入端、低预设基准电压输入端及低钳位输出端，所述第二分压输入端连接所述分压电路；所述低预设基准电压输入端接入所述低预设基准电压；所述低钳位输出端连接于所述第一级放大子电路和所述第二放大模块之间；在所述电压输出端的电压趋于地电压且所述分电压小于所述低预设基准电压时，通过所述低电位钳位控制电路控制所述第二放大模块使所述电压输出端的电压上升至钳位下限电压。

进一步，所述高电位钳位控制电路包括第一运放模块和高钳位模块；所述第一运放模块的正输入端连接所述分压电路，负输入端接入所述高预设基准电压，用于比较所述分电压和所述高预设基准电压，以输出第一比较控制信号；所述高钳位模块连接所述第一运放模块的输出端、所述电源端及所述第一放大模块，用于根据所述第一比较控制信号，以控制所述第一放大模块使所述电压输出端的电压下降至钳位上限电压。

进一步，所述高钳位模块包括第一MOS管，第二MOS管和第三MOS管；

所述第一MOS管的栅极连接所述第一运放模块的输出端，所述第一MOS管的源极连接所述第一放大模块，所述第一MOS管的漏极连接所述第二MOS管的栅极和所述第三MOS管的栅极；

所述第二MOS管的栅极连接所述第三MOS管的栅极，所述第二MOS管的源极连接所述电源端，所述第二MOS管的漏极连接所述第一MOS管的漏极；

所述第三MOS管的源极连接所述电源端，所述第三MOS管的漏极连接所述第一放大模块。

进一步，所述低电位钳位控制电路包括第二运放模块和低钳位模块；所述第二运放模块的正输入端连接所述分压电路，负输入端接入所述低预设基准电压，用于比较所述分电压和所述低预设基准电压，以输出第二比较控制信号；所述低钳位模块连接所述第二运放模块的输出端、地端及所述第二放大模块，用于根据所述第二比较控制信号，以控制所述第二放大模块使所述电压输出端的电压上升至钳位下限电压。

进一步，所述低钳位模块包括第四MOS管，第五MOS管和第六MOS管；

所述第四MOS管的栅极连接所述第二运放模块的输出端，所述第四MOS管的源极连接所述第二放大模块，所述第四MOS管的漏极连接所述第五MOS管的栅极和所述第六MOS管的栅极；

所述第五MOS管的栅极连接所述第六MOS管的栅极，所述第五MOS管的源极接地，所述第五MOS管的漏极连接所述第四MOS管的漏极；

所述第六MOS管的源极接地，所述第六MOS管的漏极连接所述第二放大模块。

进一步，所述钳位控制环路包括高电位钳位控制电路和低电位钳位控制电路；所述高电位钳位控制电路包括第一运放模块；所述低电位钳位控制电路包括第二运放模块；所述分压电路包括第一电阻、第二电阻及分压输出端；

所述第一电阻和所述第二电阻串联于所述电压输出端和地之间，所述分压输出端连接于所述第一电阻和所述第二电阻之间，且连接所述第一运放模块的正输入端及所述第二运放模块的正输入端。

进一步，所述第一放大模块包括第七MOS管；所述第二放大模块包括第八MOS管；

所述高钳位输出端连接所述第七MOS管的栅极；所述电压输出端连接所述第七MOS管的漏极；在所述电压输出端的电压趋于电源电压且所述分电压大于所述高预设基准电压时，所述高钳位输出端控制所述第七MOS管的栅极电压上升使所述电压输出端的电压下降至钳位上限电压；

所述低钳位输出端连接所述第八MOS管的栅极，所述电压输出端连接所述第八MOS管的漏极；在所述电压输出端的电压趋于地电压且所述分电压小于所述低预设基准电压时，所述低钳位输出端控制所述第八MOS管的栅极电压下降使所述电压输出端的电压上升至钳位下限电压。

进一步，所述第一级放大子电路包括尾电流源模块、放大模块、共源共栅模块和偏置模块；

所述尾电流源模块与所述放大模块连接，用于为所述放大模块提供直流电流；

所述放大模块的输入端接入前级输入信号，输出端连接所述共源共栅模块，用于对前级输入信号进行一级放大处理，以形成前级放大输入信号；

所述共源共栅模块与所述偏置模块连接，用于对所述前级放大输入信号进行增益处理，以形成前级放大增益输入信号，并输出至所述偏置模块；

所述偏置模块与所述第二级放大子电路连接，用于对所述前级放大增益输入信号进行偏置处理后，传输至所述第二级放大子电路。

本发明还提供一种传感器，包括如上述所述的输出级电路。

本发明的有益效果是：通过引入分压电路，对电压输出端的分电压进行采样，并将其反馈至钳位控制环路。在钳位控制环路中，分电压与预设基准电压进行比较。当电压输出端的电压趋于电源电压且分电压大于预设基准电压时，钳位控制环路通过控制第二级放大子电路，使电压输出端的电压下降至钳位上限电压，确保电压输出端的电压不会趋于电源电压。反之，当电压输出端的电压趋于地电压、且分电压小于预设基准电压时，通过钳位控制环路控制第二级放大子电路，使电压输出端的电压上升至钳位下限电压，以确保电压输出端的电压不会趋于地电压。这种负反馈环路的形成，以及可调节设置的钳位上限电压和钳位下限电压，使得在检测到磁场过大时，能够根据不同阈值进行电压的有效钳位，确保输出级电路的电压输出端的电压能够在设定范围内。这保证了后级微控制单元（MCU）能够迅速采集电压输出端的电压，从而保障了传感器和后级微控制单元系统正常工作。

本发明附加的方面及其优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明实践了解到。

附图说明

图1为传统输出级电路运放应用图；

图2为本发明提供的一种实施例的输出级电路的电路框图；

图3为本发明提供的另一种实施例的输出级电路的电路框图；

图4为本发明提供的又一种实施例的输出级电路的电路框图；

图5为本发明提供的一种实施例的输出级电路的电路图。

具体实施方式

以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

需要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。

如图2所示，本发明实施例提供了一种输出级电路，可适用于推挽型输出电路，具体包括：

提供电源电压的电源端VCC；

用于对前级输入信号放大处理的运算放大电路10，连接所述电源端VCC；所述运算放大电路10包括相互连接的第一级放大子电路1和第二级放大子电路2，及连接所述第二级放大子电路2的电压输出端VOUT；

分压电路3，连接所述电压输出端VOUT，用于对所述电压输出端VOUT的电压分压，以产生分电压Vsense；

钳位控制环路4，包括分压输入端5、预设基准电压输入端6及钳位输出端7，其中所述分压输入端5连接所述分压电路3；所述预设基准电压输入端6接入预设基准电压；所述钳位输出端7连接于所述第一级放大子电路1和所述第二级放大子电路2之间；

在所述电压输出端VOUT的电压趋于电源电压且所述分电压Vsense大于所述预设基准电压时，通过所述钳位控制环路4控制所述第二级放大子电路2使所述电压输出端VOUT的电压下降至钳位上限电压；或

在所述电压输出端VOUT的电压趋于地电压且所述分电压Vsense小于所述预设基准电压时，通过所述钳位控制环路4控制所述第二级放大子电路2使所述电压输出端VOUT的电压上升至钳位下限电压。

本实施例中，通过分压电路3采样电压输出端VOUT的分电压，并将该分电压反馈至钳位控制环路4，进而钳位控制环路4比较该分电压和预设基准电压。在电压输出端VOUT的电压持续上升并趋于电源电压，此时分电压也随之增大，当分电压增大至大于预设基准电压时，通过钳位控制环路4控制第二级放大子电路2的控制导通电压，进而控制第二级放大子电路2的输出电压下降至钳位上限电压，也就是控制电压输出端VOUT的电压下降至钳位上限电压，该钳位上限电压可根据实际需求灵活设置，从而保证电压输出端VOUT的电压不会趋于电源电压。或，在电压输出端VOUT的电压持续降低并趋于地电压，此时分电压也随之减小，当分电压减小至小于预设基准电压时，通过钳位控制环路4控制第二级放大子电路2的控制导通电压，进而控制第二级放大子电路2的输出电压上升至钳位下限电压，也就是控制所述电压输出端VOUT的电压上升至钳位下限电压，该钳位下限电压也可根据实际需求灵活设置，从而保证电压输出端VOUT的电压不会趋于地电压。如此，通过设置分压电路3和钳位控制环路4所形成的负反馈环路，以及可调节设置的钳位上限电压和钳位下限电压，当检测到磁场过大时，能够根据不同阈值的进行有效的电压钳位，确保输出级电路的电压输出端VOUT电压能够被稳定地钳位在设定范围内。这保证了后级微控制单元（MCU）能够迅速采集电压输出端的电压，从而确保传感器和后级微控制单元系统正常工作。本实施例中，不同阈值是指设定不同的钳位上限电压和钳位下限电压。

在一些实施例中，如图3所示，所述第二级放大子电路2包括第一放大模块21和第二放大模块22；所述钳位控制环路4包括高电位钳位控制电路41和低电位钳位控制电路42。所述预设基准电压包括高预设基准电压VclampH和低预设基准电压VclampL。

具体的，所述高电位钳位控制电路41包括第一分压输入端4100、高预设基准电压输入端4110及高钳位输出端4120，所述第一分压输入端4100连接所述分压电路3,以输入分压电压Vsense；所述高预设基准电压输入端4110接入所述高预设基准电压VclampH；所述高钳位输出端4120连接于所述第一级放大子电路1和所述第一放大模块21之间；在所述电压输出端VOUT的电压趋于电源电压且所述分电压Vsense大于所述高预设基准电压VclampH时，通过所述高电位钳位控制电路41控制所述第一放大模块21使所述电压输出端VOUT的电压下降至钳位上限电压。此实施例中，高电位钳位控制电路41用于在所述电压输出端VOUT的电压趋于电源电压时，限制第一放大模块21的控制电压，从而限制电压输出端VOUT的电压下降至钳位上限电压。例如，电源电压为5V，则输出级电路的输出电压，也就是，电压输出端VOUT的电压的输出范围是0-5V。当电压输出端VOUT的电压趋于5V时，此时假设需要钳位上限电压是 4.5V。当电压输出端VOUT的电压趋于5V且超过4.5V时，通过分压电路3获得的分电压Vsense则超过2.25V，其中假设分压电路3为二分之一分压电路。另外，通过外部的基准分压电路（图中未显示）获得高预设基准电压VclampH为2.25V。此时，高电位钳位控制电路41的正输入端Vsense高于负输入端VclampH，高电位钳位控制电路41开始工作，使得分电压Vsense的电压趋同于VclampH，即2.25V，随之，负反馈至电压输出端VOUT的电压趋同于4.5V，即设定的钳位上限电压是4.5V。

具体的，所述低电位钳位控制电路42包括第二分压输入端4200、低预设基准电压输入端4210及低钳位输出端4220，所述第二分压输入端4200连接所述分压电路3，以输入分压电压Vsense；所述低预设基准电压输入端4210接入所述低预设基准电压VclampL；所述低钳位输出端4220连接于所述第一级放大子电路1和所述第二放大模块22之间；在所述电压输出端VOUT的电压趋于地电压且所述分电压Vsense小于所述低预设基准电压VclampL时，通过所述低电位钳位控制电路42控制所述第二放大模块22，使所述电压输出端VOUT的电压上升至钳位下限电压。此实施例中，低电位钳位控制电路42用于在所述电压输出端VOUT的电压趋于地电压时，限制第二放大模块22的控制电压，从而限制电压输出端VOUT的电压上升至钳位下限电压。当电压输出端VOUT的电压趋于0V时，此时假设需要钳位下限电压是0.5V。在电压输出端VOUT的电压趋于0且低于0.5V时，那么通过分压电路3获得的分电压Vsense则低于0.25V。另外，通过外部的基准分压电路（图中未显示）获得低预设基准电压VclampL为0.25V。此时，低电位钳位控制电路42的正输入端Vsense低于负输入端VclampL，低电位钳位控制电路42开始工作，使得分电压Vsense的电压趋同于VclampL，即0.25V，随之，负反馈至电压输出端VOUT的电压趋同于0.5V，即设定的钳位下限电压0.5V。

本实施例中，在电压输出端VOUT的电压趋于电源电压时，通过高电位钳位控制电路41将分压电路3输出的分电压Vsense与高预设基准电压VclampH比较，且分电压Vsense大于高预设基准电压VclampH时，通过高电位钳位控制电路41控制第一放大模块21的控制电压，从而使电压输出端VOUT的电压下降至钳位上限电压。在电压输出端VOUT的电压趋于地电压时，通过低电位钳位控制电路42将分压电路3输出的分电压Vsense与低预设基准电压VclampL比较，且分电压Vsense小于所述低预设基准电压VclampL时，通过低电位钳位控制电路42控制第二放大模块22，从而使电压输出端VOUT的电压上升至钳位下限电压。本发明通过设置高电位钳位控制电路41和低电位钳位控制电路42分别实现了输出级电路的高电位钳位和低电位钳位。

本发明实施例提供的输出级电路，当电压输出端VOUT的电压高于钳位上限电压或低于钳位下限电压时，通过高电位钳位控制电路41和低电位钳位控制电路42对电压输出端VOUT的电压进行钳位，以便后级微控制单元迅速采集电压输出端VOUT的电压，从而保证传感器和后级微控制单元系统正常工作。

如图4所示，在一些实施例中，所述高电位钳位控制电路41包括第一运放模块411和高钳位模块412；所述第一运放模块411的正输入端+连接所述分压电路3，以输入分电压Vsense，负输入端-接入所述高预设基准电压VclampH，用于比较所述分电压Vsense和所述高预设基准电压VclampH，以输出第一比较控制信号；所述高钳位模块412连接所述第一运放模块411的输出端、所述电源端VCC及所述第一放大模块21，用于根据所述第一比较控制信号，以控制所述第一放大模块21使所述电压输出端VOUT的电压下降至钳位上限电压。

本实施例中,在电压输出端VOUT的电压上升至高于钳位上限电压时，第一运放模块411用于比较分电压Vsense和高预设基准电压VclampH，并生成第一比较控制信号，该第一比较控制信号用于驱动高钳位模块412工作。高钳位模块412通过第一比较控制信号控制第一放大模块21的控制电压，从而使电压输出端VOUT的电压下降至钳位上限电压，实现了输出级电路的高电位钳位。

如图5所示，在一些实施例中，所述高钳位模块412包括第一MOS管M1，第二MOS管M2和第三MOS管M3；所述第一MOS管M1的栅极连接所述第一运放模块411的输出端，所述第一MOS管M1的源极连接所述第一放大模块411，所述第一MOS管M1的漏极连接所述第二MOS管M2的栅极和所述第三MOS管M3的栅极；所述第二MOS管M2的栅极连接所述第三MOS管M3的栅极，所述第二MOS管M2的源极连接所述电源端VCC，所述第二MOS管M2的漏极连接所述第一MOS管M1的漏极；所述第三MOS管M3的源极连接所述电源端VCC，所述第三MOS管M3的漏极连接所述第一放大模块21。

本实施例中，当电压输出端VOUT的电压升高，导致分电压Vsense升高且超过高预设钳位电压VclampH时，即第一运放模块411的正输入端大于负输入端，此时第一运放模块411输出高电平，使第一MOS管M1的栅极电压升高，由于第一MOS管M1的漏极与栅极电压相反，因此第一MOS管M1的漏极电压降低，第一MOS管M1的漏极与第二MOS管M2和第三MOS管M3的栅极连接，导致第二MOS管M2和第三MOS管M3的栅极电压降低，进而导致第二MOS管M2和第三MOS管M3的栅源电压变大，进而导致第二MOS管M2和第三MOS管M3的电流变大；第二MOS管M2和第三MOS管M3的电流变大导致第一放大模块21输入控制电压升高，由于第一放大模块21的输出电压与输入控制电压相反，因此第一放大模块21的输出电压降低，即此时电压输出端VOUT的电压下降至设定的钳位上限电压，分电压Vsense也下降至高预设基准电压VclampH，有效实现了输出级电路的高电位钳位。

如图4所示，在一些实施例中，所述低电位钳位控制电路42包括第二运放模块421和低钳位模块422；所述第二运放模块421的正输入端+连接所述分压电路3，以输入分压电压Vsense，负输入端-接入所述低预设基准电压VclampL，用于比较所述分电压Vsense和所述低预设基准电压VclampL，以输出第二比较控制信号；所述低钳位模块422连接所述第二运放模块421的输出端、地端及所述第二放大模块22，用于根据所述第二比较控制信号，以控制所述第二放大模块22使所述电压输出端VOUT的电压上升至钳位下限电压。

本实施例中，在电压输出端VOUT的电压下降至低于钳位下限电压时，第二运放模块421用于比较分电压Vsense和低预设基准电压VclampL，并生成第二比较控制信号，该第二比较控制信号用于驱动低钳位模块422工作。低钳位模块422通过第二比较控制信号控制第二放大模块22的控制电压，从而使电压输出端VOUT的电压上升至钳位下限电压，实现了输出级电路的低电位钳位。

如图5所示，在一些实施例中，所述低钳位模块422包括第四MOS管M4，第五MOS管M5和第六MOS管M6；所述第四MOS管M4的栅极连接所述第二运放模块421的输出端，所述第四MOS管M4的源极连接所述第二放大模块22，所述第四MOS管M4的漏极连接所述第五MOS管M5的栅极和所述第六MOS管M6的栅极；所述第五MOS管M5的栅极连接所述第六MOS管M6的栅极，所述第五MOS管M5的源极接地，所述第五MOS管M5的漏极连接所述第四MOS管M4的漏极；所述第六MOS管M6的源极接地，所述第六MOS管M6的漏极连接所述第二放大模块22。

本实施例中，当电压输出端VOUT的电压降低，导致分电压降低且小于低预设钳位电压时，即第二运放模块421的正输入端小于负输入端，此时第二运放模块421输出低电平，使第四MOS管M4的栅极电压降低，由于第四MOS管M4的漏极与栅极电压相反，因此第四MOS管M4的漏极电压升高，第四MOS管M4的漏极与第五MOS管M5和第六MOS管M6的栅极连接，导致第五MOS管M5和第六MOS管M6的栅极电压升高，进而导致第五MOS管M5和第六MOS管M6的栅源电压降低，进而导致第五MOS管M5和第六MOS管M6的电流变小；第五MOS管M5和第六MOS管M6的电流变小导致第二放大模块22输入控制电压降低，由于第二放大模块22的输出控制电压与输入电压相反，因此第二放大模块22的输出电压升高，即此时电压输出端VOUT的电压上升至设定的钳位下限电压，分电压Vsense也上升至低预设基准电压，有效实现了输出级电路的低电位钳位。

在一些实施例中，第一运放模块411和第二运放模块421，分别包括但不限于运算放大器。

如图5所示，在一些实施例中，所述分压电路3包括第一电阻R1、第二电阻R2及分压输出端30；所述第一电阻R1和所述第二电阻R2串联于所述电压输出端OUT和地GND之间，所述分压输出端30连接于所述第一电阻R1和所述第二电阻R2之间，且连接所述第一运放模块411的正输入端+及所述第二运放模块421的正输入端+。

本实施例中，分压电路3通过第一电阻R1和第二电阻R2串联于电压输出端VOUT和地GND之间，有效获取电压输出端VOUT的电压的分电压Vsense，分压电路3的分压输出端30分别与所述第一运放模块411的正输入端+及所述第二运放模块421的正输入端+连接，形成负反馈环路，将分电压Vsense反馈给第一运放模块411或第二运放模块421，从而使第一运放模块411实现分电压Vsense与高预设基准电压VclampH的比较，以及使第二运放模块421实现分电压Vsense与低预设基准电压VclampL的比较。

在一些实施例中，结合图3-图5所示，所述第一放大模块21包括第七MOS管M7；所述第二放大模块22包括第八MOS管M8。

所述高钳位输出端4120连接所述第七MOS管M7的栅极；所述电压输出端VOUT连接所述第七MOS管M7的漏极；在所述电压输出端VOUT的电压趋于电源电压且所述分电压Vsense大于所述高预设基准电压VclampH时，所述高钳位输出端4120控制所述第七MOS管M7的栅极电压上升使所述电压输出端VOUT的电压下降至钳位上限电压；

所述低钳位输出端4220连接所述第八MOS管M8的栅极，所述电压输出端VOUT连接所述第八MOS管M8的漏极；在所述电压输出端VOUT的电压趋于地电压且所述分电压Vsense小于所述低预设基准电压VclampL时，所述低钳位输出端4220控制所述第八MOS管M8的栅极电压下降使所述电压输出端VOUT的电压上升至钳位下限电压。

本实施例中，当高钳位模块412的高钳位输出端4120电压升高时，导致第七MOS管M7的栅极电压升高，由于第七MOS管M7的栅极的漏极电压与栅极电压相反，因此第七MOS管M7的漏极电压降低，即此时电压输出端VOUT的电压下降至设定的钳位上限电压，分电压Vsense也下降至高预设基准电压，有效实现了输出级电路的高电位钳位。当低钳位模块422的低钳位输出端4220电压降低时，导致第八MOS管M8的栅极电压降低，由于第八MOS管M8的栅极的漏极电压与栅极电压相反，因此第八MOS管M8的漏极电压上升，即此时电压输出端VOUT的电压上升至设定的钳位下限电压，分电压Vsense也上升至低预设基准电压，有效实现了输出级电路的低电位钳位。

在一些实施例中，如图5所示，所述第一级放大子电路1包括尾电流源模块11、放大模块12、共源共栅模块13和偏置模块14。所述尾电流源模块11与所述放大模块12连接，用于为所述放大模块12提供直流电流；所述放大模块12的输入端接入前级输入信号，输出端连接所述共源共栅模块13，用于对前级输入信号进行一级放大处理，以形成前级放大输入信号；所述共源共栅模块13与所述偏置模块14连接，用于对所述前级放大输入信号进行增益处理，以形成前级放大增益输入信号，并输出至所述偏置模块14；所述偏置模块14与所述第二级放大子电路2连接，用于对所述前级放大增益输入信号进行偏置处理后，传输至所述第二级放大子电路2。

具体地，所述尾电流源模块11包括第九MOS管M9和第十MOS管M10。 所述第九MOS管M9和第十MOS管M10的栅极均接入直流电流，所述第九MOS管M9的源极连接电源端VCC，所述第九MOS管M9的漏极连接第十MOS管M10的源极。第十MOS管M10的漏极连接放大模块12。

所述放大模块12包括第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15和第十六MOS管M16。第十一MOS管M11和第十二MOS管M12的栅极均接入前级输入信号。第十一MOS管M11和第十二MOS管M12的源极均连接第十MOS管M10的漏极。第十一MOS管M11的漏极连接第十三MOS管M13的漏极。第十二MOS管M12的漏极连接第十四MOS管M14的漏极。第十三MOS管M13的栅极连接第十四MOS管M14的栅极。第十三MOS管M13的源极和第十四MOS管M14的源极均接地。第十五MOS管M15和第十六MOS管M16的源极均连接电源端VCC，第十五MOS管M15的栅极连接第十六MOS管M16的栅极。

所述共源共栅模块13包括第十七MOS管M17、第十八MOS管M18、第十九MOS管M19和第二十MOS管M20。第十七MOS管M17的源极连接第十五MOS管M15的漏极，栅极连接第十八MOS管M18的栅极，漏极连接第十五MOS管M15的栅极且连接偏置模块14。第十八MOS管M18的源极连接第十六MOS管M16的漏极，漏极连接第七MOS管M7的栅极且连接偏置模块14。第十九MOS管M19的源极连接第十三MOS管M13的漏极，栅极连接第二十MOS管M20的栅极，漏极连接偏执模块14。第二十MOS管M20的源极连接第十四MOS管M14的漏极，漏极连接第八MOS管M8的栅极和偏执模块14。

所述偏置模块包括第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23和第二十四MOS管M24。第二十一MOS管M21和第二十二MOS管M22的栅极接入偏置电压信号。第二十一MOS管M21的源极连接第十七MOS管M17的漏极，漏极连接第十九MOS管M19的漏极。第二十二MOS管M22的漏极连接第十七MOS管M17的漏极，源极连接第十九MOS管M19的漏极。第二十三MOS管M23的栅极连接第二十一MOS管M21的栅极，源极连接第十八MOS管M18的漏极，漏极连接第二十MOS管M20的漏极。第二十四MOS管M24的栅极连接第二十二MOS管M22的栅极，漏极连接第十八MOS管M18的漏极，源极连接第二十MOS管M20的漏极。

第九MOS管M9和第十MOS管M10输入尾电流源，用于为输入对管第十一MOS管M11、第十二MOS管M12提供电流；第十一MOS管M11、第十二MOS管M12是输入对管，用于对前级输入信号进行一级放大；M15、M16、M13和M14是负载管，用于提供直流通路；M17、M18、M19和M20是共源共栅管，用于提升电源抑制；M21、M22、M23和M24是浮栅管，用于正确偏置M7和M8的栅极电压。

本实施例通过尾电流源模块11提供直流电流，通过放大模块12对前级输入信号进行一级放大处理，通过共源共栅模块13对前级放大输入信号进行增益处理，以降低信号干扰，通过偏置模块14对前级放大增益输入信号进行偏置处理，便于二级放大子电路2对前级放大增益偏置输入信号进行二级放大处理，从而提高信号质量。

本发明实施例还提供一种传感器，包括如上述实施例提供的输出级电路。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种输出级电路，其特征在于，包括：

提供电源电压的电源端；

用于对前级输入信号放大处理的运算放大电路，连接所述电源端；所述运算放大电路包括相互连接的第一级放大子电路和第二级放大子电路，及连接所述第二级放大子电路的电压输出端；

分压电路，连接所述电压输出端，用于对所述电压输出端的电压分压，以产生分电压；

钳位控制环路，包括分压输入端、预设基准电压输入端及钳位输出端，其中所述分压输入端连接所述分压电路；所述预设基准电压输入端接入预设基准电压；所述钳位输出端连接于所述第一级放大子电路和所述第二级放大子电路之间；

在所述电压输出端的电压趋于电源电压且所述分电压大于所述预设基准电压时，通过所述钳位控制环路控制所述第二级放大子电路使所述电压输出端的电压下降至钳位上限电压；或

在所述电压输出端的电压趋于地电压且所述分电压小于所述预设基准电压时，通过所述钳位控制环路控制所述第二级放大子电路使所述电压输出端的电压上升至钳位下限电压；

所述第二级放大子电路包括第一放大模块和第二放大模块；所述钳位控制环路包括高电位钳位控制电路和低电位钳位控制电路；所述预设基准电压包括高预设基准电压和低预设基准电压；

所述高电位钳位控制电路包括第一运放模块和高钳位模块；所述第一运放模块的正输入端连接所述分压电路，负输入端接入所述高预设基准电压；

所述高钳位模块包括第一MOS管，第二MOS管和第三MOS管；

所述第一MOS管的栅极连接所述第一运放模块的输出端，所述第一MOS管的源极连接所述第一放大模块，所述第一MOS管的漏极连接所述第二MOS管的栅极和所述第三MOS管的栅极；

所述第二MOS管的栅极连接所述第三MOS管的栅极，所述第二MOS管的源极连接所述电源端，所述第二MOS管的漏极连接所述第一MOS管的漏极；

所述第三MOS管的源极连接所述电源端，所述第三MOS管的漏极连接所述第一放大模块；

所述低电位钳位控制电路包括第二运放模块和低钳位模块；所述第二运放模块的正输入端连接所述分压电路，负输入端接入所述低预设基准电压；

所述低钳位模块包括第四MOS管，第五MOS管和第六MOS管；

所述第四MOS管的栅极连接所述第二运放模块的输出端，所述第四MOS管的源极连接所述第二放大模块，所述第四MOS管的漏极连接所述第五MOS管的栅极和所述第六MOS管的栅极；

所述第五MOS管的栅极连接所述第六MOS管的栅极，所述第五MOS管的源极接地，所述第五MOS管的漏极连接所述第四MOS管的漏极；

所述第六MOS管的源极接地，所述第六MOS管的漏极连接所述第二放大模块；

所述第一放大模块包括第七MOS管；所述第二放大模块包括第八MOS管；

所述高钳位输出端连接所述第七MOS管的栅极；所述电压输出端连接所述第七MOS管的漏极；在所述电压输出端的电压趋于电源电压且所述分电压大于所述高预设基准电压时，所述高钳位输出端控制所述第七MOS管的栅极电压上升使所述电压输出端的电压下降至钳位上限电压；

所述低钳位输出端连接所述第八MOS管的栅极，所述电压输出端连接所述第八MOS管的漏极；在所述电压输出端的电压趋于地电压且所述分电压小于所述低预设基准电压时，所述低钳位输出端控制所述第八MOS管的栅极电压下降使所述电压输出端的电压上升至钳位下限电压。

2.根据权利要求1所述的输出级电路，其特征在于，所述高电位钳位控制电路包括第一分压输入端、高预设基准电压输入端及高钳位输出端，所述第一分压输入端连接所述分压电路；所述高预设基准电压输入端接入所述高预设基准电压；所述高钳位输出端连接于所述第一级放大子电路和所述第一放大模块之间；在所述电压输出端的电压趋于电源电压且所述分电压大于所述高预设基准电压时，通过所述高电位钳位控制电路控制所述第一放大模块使所述电压输出端的电压下降至钳位上限电压；

所述低电位钳位控制电路包括第二分压输入端、低预设基准电压输入端及低钳位输出端，所述第二分压输入端连接所述分压电路；所述低预设基准电压输入端接入所述低预设基准电压；所述低钳位输出端连接于所述第一级放大子电路和所述第二放大模块之间；在所述电压输出端的电压趋于地电压且所述分电压小于所述低预设基准电压时，通过所述低电位钳位控制电路控制所述第二放大模块使所述电压输出端的电压上升至钳位下限电压。

3.根据权利要求2所述的输出级电路，其特征在于，所述第一运放模块用于比较所述分电压和所述高预设基准电压，以输出第一比较控制信号；所述高钳位模块连接所述第一运放模块的输出端、所述电源端及所述第一放大模块，用于根据所述第一比较控制信号，以控制所述第一放大模块使所述电压输出端的电压下降至钳位上限电压。

4.根据权利要求2所述的输出级电路，其特征在于，所述第二运放模块用于比较所述分电压和所述低预设基准电压，以输出第二比较控制信号；所述低钳位模块连接所述第二运放模块的输出端、地端及所述第二放大模块，用于根据所述第二比较控制信号，以控制所述第二放大模块使所述电压输出端的电压上升至钳位下限电压。

5.根据权利要求1所述的输出级电路，其特征在于，所述钳位控制环路包括高电位钳位控制电路和低电位钳位控制电路；所述高电位钳位控制电路包括第一运放模块；所述低电位钳位控制电路包括第二运放模块；所述分压电路包括第一电阻、第二电阻及分压输出端；

所述第一电阻和所述第二电阻串联于所述电压输出端和地之间，所述分压输出端连接于所述第一电阻和所述第二电阻之间，且连接所述第一运放模块的正输入端及所述第二运放模块的正输入端。

6.根据权利要求1至5任一项所述的输出级电路，其特征在于，所述第一级放大子电路包括尾电流源模块、放大模块、共源共栅模块和偏置模块；

所述尾电流源模块与所述放大模块连接，用于为所述放大模块提供直流电流；

所述放大模块的输入端接入前级输入信号，输出端连接所述共源共栅模块，用于对前级输入信号进行一级放大处理，以形成前级放大输入信号；

所述共源共栅模块与所述偏置模块连接，用于对所述前级放大输入信号进行增益处理，以形成前级放大增益输入信号，并输出至所述偏置模块；

所述偏置模块与所述第二级放大子电路连接，用于对所述前级放大增益输入信号进行偏置处理后，传输至所述第二级放大子电路。

7.一种传感器，其特征在于，包括如上述权利要求1-5任一项所述的输出级电路。