CN117497567A - 一种sgtmos器件及其制备方法、芯片 - Google Patents

一种sgtmos器件及其制备方法、芯片 Download PDF

Info

Publication number
CN117497567A
CN117497567A CN202311811232.0A CN202311811232A CN117497567A CN 117497567 A CN117497567 A CN 117497567A CN 202311811232 A CN202311811232 A CN 202311811232A CN 117497567 A CN117497567 A CN 117497567A
Authority
CN
China
Prior art keywords
layer
type
doped region
well
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311811232.0A
Other languages
English (en)
Other versions
CN117497567B (zh
Inventor
景俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sirius Semiconductor Chengdu Co ltd
Original Assignee
Sirius Semiconductor Chengdu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sirius Semiconductor Chengdu Co ltd filed Critical Sirius Semiconductor Chengdu Co ltd
Priority to CN202311811232.0A priority Critical patent/CN117497567B/zh
Publication of CN117497567A publication Critical patent/CN117497567A/zh
Application granted granted Critical
Publication of CN117497567B publication Critical patent/CN117497567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请属于功率器件技术领域，提供了一种SGTMOS器件及其制备方法、芯片，其中，漏极层、N型衬底层以及N型漂移层层叠设置，且N型漂移层设置为凹形结构，通过在N型漂移层的凹槽底部形成P型重掺杂层，并在其两侧分别形成第一N型掺杂区和第二N型掺杂区，屏蔽栅多晶硅层形成于N型漂移层的凹槽内，且与第一N型掺杂区、第二N型掺杂区之间由栅极介质层隔离，同时在N型漂移层的两侧部上方分别形成第一P阱和第二P阱，在栅极导电多晶硅层被施加电压时，可以去除屏蔽栅下方圆角位置的峰值电场，提升器件的击穿电压，并通过N型掺杂区的引入减小耗尽区的宽度，达到减小导通电阻、提升器件的性能的目的。

Description

一种SGTMOS器件及其制备方法、芯片
技术领域
本申请属于功率器件技术领域，尤其涉及一种SGTMOS器件及其制备方法、芯片。
背景技术
屏蔽栅极沟槽(Shield Gate Trench，SGT)结构金属氧化物半导体(Metal OxideSemiconductor，MOS)器件作为开关器件广泛应用于电源管理系统，是核心的功率控制部件。SGTMOS器件的栅极结构包括位于深沟槽中的屏蔽多晶硅结构和多晶硅栅结构，其中该屏蔽多晶硅结构位于深沟槽的下部，多晶硅栅结构位于深沟槽的上部。屏蔽多晶硅结构、多晶硅栅结构和深沟槽之间相互隔离。该有源区的顶层形成沟道区，位于沟道区上的外延层表层形成源区。源极电极通过接触孔与该源区连接，并在用于引出该源极电极的接触孔的底端周围形成重掺杂接触区，该重掺杂接触区与沟道区接触。
然而，目前的SGTMOS器件在屏蔽栅底部存在高峰值场强的现象，该现象会导致SGTMOS器件在此处发生击穿，降低器件的击穿电压（BV），最终导致器件失效，极大影响器件的性能。
发明内容
为了解决上述技术问题，本申请实施例提供了一种SGTMOS器件及其制备方法、芯片，可以在减小器件的导通电阻的情况下提升器件的击穿电压。
本申请实施例第一方面提供了一种SGTMOS器件，所述SGTMOS器件包括：漏极层、N型衬底层、N型漂移层、P型重掺杂层、第一N型掺杂区、第二N型掺杂区、屏蔽栅多晶硅层、栅极导电多晶硅层、第一P阱、第二P阱、第一N型源区、第二N型源区、第一源极层、第二源极层、栅极层、栅极介质层；
所述漏极层、所述N型衬底层以及所述N型漂移层层叠设置，且所述N型漂移层为凹形结构，所述P型重掺杂层形成于所述N型漂移层的凹槽底部，所述第一N型掺杂区和所述第二N型掺杂区分别形成于所述N型漂移层的凹槽两侧壁；所述屏蔽栅多晶硅层形成于所述N型漂移层的凹槽内，且与所述第一N型掺杂区、所述第二N型掺杂区之间由所述栅极介质层隔离；
所述第一P阱和所述第二P阱分别设于所述N型漂移层的两侧部上方，所述第一N型源区、所述第二N型源区分别设于所述第一P阱和所述第二P阱上；
所述栅极导电多晶硅层形成于所述屏蔽栅多晶硅层上方，且与所述屏蔽栅多晶硅层、所述第一P阱、所述第二P阱、所述第一N型源区、所述第二N型源区之间由所述栅极介质层隔离；
所述第一源极层和所述第二源极层分别通过所述第一N型源区、所述第二N型源区上的通孔与所述第一P阱、所述第二P阱接触，所述栅极层与所述栅极导电多晶硅层接触。
在一个实施例中，所述第一N型掺杂区、所述第二N型掺杂区的高度相同。
在一个实施例中，所述屏蔽栅多晶硅层的高度小于所述第一N型掺杂区、所述第二N型掺杂区的高度。
在一个实施例中，所述第一N型掺杂区、所述第二N型掺杂区的宽度由底部向顶部逐渐增加。
在一个实施例中，所述第一N型掺杂区、所述第二N型掺杂区为梯形结构。
在一个实施例中，所述第一N型掺杂区、所述第二N型掺杂区分别与所述P型重掺杂层的两端的接触。
在一个实施例中，所述第一源极层通过所述第一N型源区中的通孔深入至所述第一P阱；
所述第二源极层通过所述第二N型源区中的通孔深入至所述第二P阱。
在一个实施例中，所述栅极导电多晶硅层的宽度大于所述屏蔽栅多晶硅层的宽度。
本申请实施例第二方面还提供了一种SGTMOS器件的制备方法，包括：
在N型衬底层的正面形成凹形结构的所述N型漂移层，并在所述N型衬底层的背面形成漏极层；在所述N型漂移层的凹槽底部形成P型重掺杂层，并在所述N型漂移层的凹槽两侧壁分别形成第一N型掺杂区和第二N型掺杂区；
在所述N型漂移层的凹槽内填充介质材料并刻蚀形成栅极介质层，并在所述栅极介质层内形成屏蔽栅多晶硅层；其中，所述屏蔽栅多晶硅层与所述第一N型掺杂区、所述第二N型掺杂区之间由所述栅极介质层隔离；
所述N型漂移层的两侧部上方形成第一P阱、第二P阱，并分别在所述第一P阱和所述第二P阱上形成第一N型源区、第二N型源区；
继续在所述N型漂移层的凹槽内填充介质材料并刻蚀处理后形成栅极导电多晶硅层；其中，所述栅极导电多晶硅层与所述屏蔽栅多晶硅层、所述第一P阱、所述第二P阱、所述第一N型源区、所述第二N型源区之间由所述栅极介质层隔离；
所述第一N型源区、所述第二N型源区上分别形成第一源极层和第二源极层，在所述栅极导电多晶硅层上形成栅极层；其中，所述第一源极层和所述第二源极层分别通过所述第一N型源区、所述第二N型源区上的通孔与所述第一P阱、所述第二P阱接触，所述栅极层与所述栅极导电多晶硅层接触。
本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的SGTMOS器件。
本申请实施例的有益效果：通过在N型漂移层的凹槽底部形成P型重掺杂层，并在其两侧分别形成第一N型掺杂区和第二N型掺杂区，屏蔽栅多晶硅层形成于N型漂移层的凹槽内，且与第一N型掺杂区、第二N型掺杂区之间由栅极介质层隔离，同时在N型漂移层的两侧部上方分别形成第一P阱和第二P阱，在第一P阱和第二P阱之间形成由栅极介质层隔离的栅极导电多晶硅层，可以去除屏蔽栅下方圆角位置的峰值电场，提升器件的击穿电压，并通过N型掺杂区的引入减小耗尽区的宽度，达到减小导通电阻、提升器件的性能的目的。
附图说明
图1是本申请实施例提供的SGTMOS器件的结构示意图；
图2是本申请实施例提供的SGTMOS器件的制备方法的流程示意图；
图3是本申请实施例提供的形成漏极层110、N型衬底层120、N型漂移层130后的示意图；
图4是本申请实施例提供的刻蚀N型漂移层130，并形成P型重掺杂层210后的示意图；
图5是本申请实施例提供的形成第一N型掺杂区121、第二N型掺杂区122后的示意图；
图6是本申请实施例提供的形成屏蔽栅多晶硅层310、栅极导电多晶硅层320、第一P阱410、第二P阱420、第一N型源区510、第二N型源区520、第一源极层611、第二源极层620后的示意图；
110：漏极层；120：N型衬底层；130：N型漂移层；210：P型重掺杂层；121：第一N型掺杂区；122：第二N型掺杂区；310：屏蔽栅多晶硅层；320：栅极导电多晶硅层；410：第一P阱；420：第二P阱；510：第一N型源区；520：第二N型源区；611：第一源极层；612：第二源极层；620：栅极层；230：栅极介质层；201：刻蚀深槽；630：封装层。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
目前的SGTMOS器件在屏蔽栅底部存在高峰值场强的现象，该现象会导致SGTMOS器件在此处发生击穿，降低器件的击穿电压（BV），最终导致器件失效，极大影响器件的性能。另一方面，器件内的N型漂移区存在由于结构和工艺带来的本征电阻，过大的本征电阻会增加器件导通状态下的损耗，影响器件性能。并且，SGTMOS器件因结构原因存在反向传输电容，这会增加开关损耗，不利于器件实际应用。
为了解决上述技术问题，本申请实施例提供了一种SGTMOS器件，参见图1所示，本实施例中的SGTMOS器件包括：漏极层110、N型衬底层120、N型漂移层130、P型重掺杂层210、第一N型掺杂区121、第二N型掺杂区122、屏蔽栅多晶硅层310、栅极导电多晶硅层320、第一P阱410、第二P阱420、第一N型源区510、第二N型源区520、第一源极层611、第二源极层612、栅极层620、栅极介质层230。
在本实施例中，漏极层110、N型衬底层120以及N型漂移层130层叠设置，且N型漂移层130为凹形结构，P型重掺杂层210形成于N型漂移层130的凹槽底部，第一N型掺杂区121和第二N型掺杂区122分别形成于N型漂移层130的凹槽两侧壁；屏蔽栅多晶硅层310形成于N型漂移层130的凹槽内，且与第一N型掺杂区121、第二N型掺杂区122之间由栅极介质层230隔离。第一P阱410和第二P阱420分别设于N型漂移层130的两侧部上方，第一N型源区510、第二N型源区520分别设于第一P阱410和第二P阱420上。栅极导电多晶硅层形成于屏蔽栅多晶硅层310上方，且与屏蔽栅多晶硅层310、第一P阱410、第二P阱420、第一N型源区510、第二N型源区520之间由栅极介质层230隔离。第一源极层611和第二源极层612分别通过第一N型源区510、第二N型源区520上的通孔与第一P阱410、第二P阱420接触，栅极层620与栅极导电多晶硅层320接触。
在本实施例中，通过在屏蔽栅多晶硅层310与凹型结构的N型漂移层130的底部之间设置P型重掺杂层210，可以在N型漂移层130的凹型槽底部形成耗尽层，从而降低屏蔽栅多晶硅层310的底部的峰值电场，达到提高器件的击穿电压的目的。另一方面，通过在N型漂移层130的凹型槽的两侧分别形成第一N型掺杂区121、第二N型掺杂区122，第一N型掺杂区121、第二N型掺杂区122分别位于屏蔽栅多晶硅层310的两侧，且第一N型掺杂区121、第二N型掺杂区122与屏蔽栅多晶硅层310之间由栅极介质层230隔离，可以辅助P型重掺杂层210的屏蔽效果，使得竖直方向的电场分布更均匀，从而提高器件的击穿电压的稳定性。
在一个实施例中，P型重掺杂层210的形状可以为凹形或者“U”形，可以在N型漂移层130的凹型槽底部形成耗尽层，从而降低屏蔽栅多晶硅层310的底部的峰值电场，达到提高器件的击穿电压的目的，还可以降低器件内的栅极和漏极之间的寄生电容，减小开关损耗。
在一个实施例中，P型重掺杂层210的形状可以为凹形或者“U”形的情况下，屏蔽栅多晶硅层310可以深入至P型重掺杂层210的凹槽内，且与其两侧的P型重掺杂层210的凹槽侧壁之间保持相同的距离，屏蔽栅多晶硅层310与其两侧的P型重掺杂层210的凹槽侧壁之间由栅极介质层230隔离。
在一个实施例中，第一N型掺杂区121、第二N型掺杂区122的高度相同。
在本实施例中，第一N型掺杂区121、第二N型掺杂区122的高度相同，可以在N型漂移层130的凹型槽的两侧壁之间形成均匀的电场，从而辅助P型重掺杂层210的屏蔽效果，提高器件的击穿电压的稳定性。
在一个实施例中，屏蔽栅多晶硅层310的高度小于第一N型掺杂区121、第二N型掺杂区122的高度。
在本实施例中，在栅极层620被施加电压后，N型漂移层130的凹型槽的两侧壁之间会产生电场，设置屏蔽栅多晶硅层310的高度小于第一N型掺杂区121、第二N型掺杂区122的高度，可以使得屏蔽栅多晶硅层310整体位于N型漂移层130的凹型槽的两侧壁之间的电场内，并根据SGTMOS器件的应用场景设计第一N型掺杂区121、第二N型掺杂区122的形状，使得第一N型掺杂区121、第二N型掺杂区122之间的电场均匀分布。
例如，在SGTMOS器件的栅极层620被施加电压后，第一N型掺杂区121、第二N型掺杂区122之间的电场强度和该位置与栅极导电多晶硅层320之间的距离相关，因此，通过设计第一N型掺杂区121、第二N型掺杂区122的形状，使得第一N型掺杂区121、第二N型掺杂区122之间的电场均匀分布，使得器件的击穿电压能够稳定在特定的电压范围内，避免由于某处电场较小或者电场不均匀导致器件随时被击穿的问题。
在一个实施例中，第一N型掺杂区121、第二N型掺杂区122的宽度由底部向顶部逐渐增加。
在本实施例中，通过设置第一N型掺杂区121、第二N型掺杂区122的宽度由底部向顶部逐渐增加，可以在N型漂移层130的凹型槽的两侧壁之间形成均匀的电场，从而辅助P型重掺杂层210的屏蔽效果，提高器件的击穿电压的稳定性。
在一个实施例中，第一N型掺杂区121、第二N型掺杂区122为梯形结构。
在本实施例中，通过设置第一N型掺杂区121、第二N型掺杂区122为梯形结构，可以在N型漂移层130的凹型槽的两侧壁之间形成均匀的电场，从而辅助P型重掺杂层210的屏蔽效果，提高器件的击穿电压的稳定性。
在一个实施例中，第一N型掺杂区121、第二N型掺杂区122平行设置，且第一N型掺杂区121、第二N型掺杂区122的高度大于P型重掺杂层210的宽度。
在一个实施例中，第一N型掺杂区121、第二N型掺杂区122内N型掺杂元素的浓度至少为N型漂移层130内N型掺杂元素的浓度的100倍。
在一个实施例中，N型衬底内N型掺杂元素的浓度大于N型漂移层130内N型掺杂元素的浓度，且小于第一N型掺杂区121、第二N型掺杂区122内N型掺杂元素的浓度。
在一个实施例中，可以通过设置第一N型掺杂区121、第二N型掺杂区122内N型掺杂元素的浓度梯度，使得在N型漂移层130的凹型槽的两侧壁之间形成均匀的电场，从而辅助P型重掺杂层210的屏蔽效果，提高器件的击穿电压的稳定性。
例如，在一个实施例中，第一N型掺杂区121、第二N型掺杂区122在靠近栅极导电多晶硅层320的方向上，其掺杂浓度逐渐增加，从而使得N型漂移层130的凹型槽的两侧壁之间形成均匀的电场，从而辅助P型重掺杂层210的屏蔽效果，提高器件的击穿电压的稳定性。
在一个实施例中，P型重掺杂层210内P型掺杂元素的浓度大于第一P阱410、第二P阱420内P型掺杂元素的浓度。
在一个实施例中，第一N型掺杂区121、第二N型掺杂区122分别与P型重掺杂层210的两端的接触。
在一个实施例中，第一源极层611通过第一N型源区510中的通孔深入至第一P阱410；第二源极层612通过第二N型源区520中的通孔深入至第二P阱420。
在一个实施例中，如图1所示，第一源极层611、第二源极层612上还设置有封装层630，第一源极层611通过封装层630中的通孔深入至第一P阱410，第二源极层612通过封装层630中的通孔深入至第二P阱420。
在一个实施例中，栅极导电多晶硅层320的宽度大于屏蔽栅多晶硅层310的宽度。
在一个实施例中，栅极介质层230可以为氧化硅或者氮化硅。
在一个实施例中，第一源极层611、第二源极层612、栅极层620所采用的金属电极材料可以相同。
在一个实施例中，P型重掺杂层210内P型掺杂元素的浓度至少为第一P阱410、第二P阱420内P型掺杂元素的浓度的100倍。
在一个实施例中，P型掺杂元素可以为镁元素、铝元素等。
在一个实施例中，第一N型掺杂区121、第二N型掺杂区122内N型掺杂元素的浓度至少为N型漂移层130内N型掺杂元素的浓度的10倍，N型掺杂元素可以为氮元素、磷元素。
本申请实施例还提供了一种SGTMOS器件的制备方法，参见图2所示，本实施例中的制备方法包括：步骤S100至步骤S600。
在步骤S100中，在N型衬底层120的正面形成凹形结构的N型漂移层130，并在N型衬底层120的背面形成漏极层110。
在本实施例中，结合图3所示，可以通过外延生长工艺在N型衬底层120的正面生长N型漂移层130，还可以通过淀积金属材料在N型衬底层120的背面形成漏极层110，并通过对N型漂移层130进行刻蚀形成刻蚀深槽201，如图4所示。
在步骤S200中，在N型漂移层130的凹槽底部形成P型重掺杂层210，并在N型漂移层130的凹槽两侧壁分别形成第一N型掺杂区121和第二N型掺杂区122。
在本实施例中，可以通过离子注入工艺在刻蚀深槽201的底部注入P型掺杂离子，从而形成P型重掺杂层210，并通过倾斜离子注入在N型漂移层130的凹槽两侧壁分别形成第一N型掺杂区121和第二N型掺杂区122。
在一个实施例中，通过倾斜离子注入工艺向N型漂移层130的凹槽两侧壁注入N型掺杂离子，所分形成第一N型掺杂区121和第二N型掺杂区122与P型重掺杂层210接触。
在步骤S300中，在N型漂移层130的凹槽内填充介质材料并刻蚀形成栅极介质层230，并在栅极介质层230内形成屏蔽栅多晶硅层310。
在本实施例中，可以先在N型漂移层130的凹槽内填充介质材料并刻蚀去除中央的介质材料的方式在凹槽侧壁形成栅极介质层230，然后填充栅极多晶硅材料形成屏蔽栅多晶硅层310，屏蔽栅多晶硅层310与第一N型掺杂区121、第二N型掺杂区122之间由栅极介质层230隔离，如图5所示。
在一个实施例中，还可以通过氧化工艺对N型漂移层130的凹槽进行氧化形成氧化硅层作为栅极介质层230。
在步骤S400中，N型漂移层130的两侧部上方形成第一P阱410、第二P阱420，并分别在第一P阱410和第二P阱420上形成第一N型源区510、第二N型源区520。
在本实施例中，可以通过在N型漂移层130的两侧部上方注入P型掺杂离子的方式在N型漂移层130的两侧部上方形成第一P阱410、第二P阱420，并继续在N型漂移层130的两侧部上方注入N型掺杂离子的方式形成第一N型源区510、第二N型源区520。形成第一N型源区510、第二N型源区520时注入N型掺杂离子的能量小于形成第一P阱410、第二P阱420时注入P型掺杂离子的能量，使得第一N型源区510、第二N型源区520分别形成于第一P阱410和第二P阱420上。
在步骤S500中，继续在N型漂移层130的凹槽内填充介质材料并刻蚀处理后形成栅极导电多晶硅层320。
在本实施例中，在本实施例中，可以在形成屏蔽栅多晶硅层310后通过介质材料填充后刻蚀的方式或者氧化工艺在屏蔽栅多晶硅层310上方形成栅极介质层230，并继续在N型漂移层130的凹槽内填充介质材料并刻蚀处理后形成栅极导电多晶硅层320，栅极导电多晶硅层320与屏蔽栅多晶硅层310、第一P阱410、第二P阱420、第一N型源区510、第二N型源区520之间由栅极介质层230隔离。
在一个实施例中，介质材料可以为氮化硅材料或者氧化硅材料。
在一个实施例中，步骤S400和步骤S500的顺序可以替换。
在步骤S600中，第一N型源区510、第二N型源区520上分别形成第一源极层611和第二源极层612，在栅极导电多晶硅层320上形成栅极层620。
在本实施例中，第一源极层611和第二源极层612分别通过第一N型源区510、第二N型源区520上的通孔与第一P阱410、第二P阱420接触，栅极层620与栅极导电多晶硅层320接触。
本申请实施例还提供了一种芯片，该芯片包括如上述实施例所述的SGTMOS器件的制备方法所制备的SGTMOS器件。
在本实施例中，芯片包括芯片衬底，衬底上设置有一个或者多个SGTMOS器件，该SGTMOS器件可以由上述任一项实施例中的制备方法制备，也可以在芯片衬底上设置上述任一项实施例中的SGTMOS器件。
在一个具体应用实施例中，芯片衬底上还可以集成其他相关的半导体器件，以和SGTMOS器件组成集成电路。
在一个具体应用实施例中，该芯片可以为开关芯片或者驱动芯片。
本申请实施例的有益效果：通过在N型漂移层的凹槽底部形成P型重掺杂层，并在其两侧分别形成第一N型掺杂区和第二N型掺杂区，屏蔽栅多晶硅层形成于N型漂移层的凹槽内，且与第一N型掺杂区、第二N型掺杂区之间由栅极介质层隔离，同时在N型漂移层的两侧部上方分别形成第一P阱和第二P阱，在第一P阱和第二P阱之间形成由栅极介质层隔离的栅极导电多晶硅层，可以去除屏蔽栅下方圆角位置的峰值电场，提升器件的击穿电压，并通过N型掺杂区的引入减小耗尽区的宽度，达到减小导通电阻、提升器件的性能的目的。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区、器件的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的掺杂区、器件完成，即将器件置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。实施例中的各掺杂区、器件可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
另外，各掺杂区、器件的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
另外，在本申请各个实施例中的各掺杂区可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种SGTMOS器件，其特征在于，所述SGTMOS器件包括：漏极层、N型衬底层、N型漂移层、P型重掺杂层、第一N型掺杂区、第二N型掺杂区、屏蔽栅多晶硅层、栅极导电多晶硅层、第一P阱、第二P阱、第一N型源区、第二N型源区、第一源极层、第二源极层、栅极层、栅极介质层；
所述漏极层、所述N型衬底层以及所述N型漂移层层叠设置，且所述N型漂移层为凹形结构，所述P型重掺杂层形成于所述N型漂移层的凹槽底部，所述第一N型掺杂区和所述第二N型掺杂区分别形成于所述N型漂移层的凹槽两侧壁；所述屏蔽栅多晶硅层形成于所述N型漂移层的凹槽内，且与所述第一N型掺杂区、所述第二N型掺杂区之间由所述栅极介质层隔离；
所述第一P阱和所述第二P阱分别设于所述N型漂移层的两侧部上方，所述第一N型源区、所述第二N型源区分别设于所述第一P阱和所述第二P阱上；
所述栅极导电多晶硅层形成于所述屏蔽栅多晶硅层上方，且与所述屏蔽栅多晶硅层、所述第一P阱、所述第二P阱、所述第一N型源区、所述第二N型源区之间由所述栅极介质层隔离；
所述第一源极层和所述第二源极层分别通过所述第一N型源区、所述第二N型源区上的通孔与所述第一P阱、所述第二P阱接触，所述栅极层与所述栅极导电多晶硅层接触。
2.如权利要求1所述的SGTMOS器件，其特征在于，所述第一N型掺杂区、所述第二N型掺杂区的高度相同。
3.如权利要求1所述的SGTMOS器件，其特征在于，所述屏蔽栅多晶硅层的高度小于所述第一N型掺杂区、所述第二N型掺杂区的高度。
4.如权利要求1所述的SGTMOS器件，其特征在于，所述第一N型掺杂区、所述第二N型掺杂区的宽度由底部向顶部逐渐增加。
5.如权利要求1所述的SGTMOS器件，其特征在于，所述第一N型掺杂区、所述第二N型掺杂区为梯形结构。
6.如权利要求1所述的SGTMOS器件，其特征在于，所述第一N型掺杂区、所述第二N型掺杂区分别与所述P型重掺杂层的两端的接触。
7.如权利要求1-6任一项所述的SGTMOS器件，其特征在于，所述第一源极层通过所述第一N型源区中的通孔深入至所述第一P阱；
所述第二源极层通过所述第二N型源区中的通孔深入至所述第二P阱。
8.如权利要求1-6任一项所述的SGTMOS器件，其特征在于，所述栅极导电多晶硅层的宽度大于所述屏蔽栅多晶硅层的宽度。
9.一种SGTMOS器件的制备方法，其特征在于，包括：
在N型衬底层的正面形成凹形结构的N型漂移层，并在所述N型衬底层的背面形成漏极层；
在所述N型漂移层的凹槽底部形成P型重掺杂层，并在所述N型漂移层的凹槽两侧壁分别形成第一N型掺杂区和第二N型掺杂区；
在所述N型漂移层的凹槽内填充介质材料并刻蚀形成栅极介质层，并在所述栅极介质层内形成屏蔽栅多晶硅层；其中，所述屏蔽栅多晶硅层与所述第一N型掺杂区、所述第二N型掺杂区之间由所述栅极介质层隔离；
所述N型漂移层的两侧部上方形成第一P阱、第二P阱，并分别在所述第一P阱和所述第二P阱上形成第一N型源区、第二N型源区；
继续在所述N型漂移层的凹槽内填充介质材料并刻蚀处理后形成栅极导电多晶硅层；其中，所述栅极导电多晶硅层与所述屏蔽栅多晶硅层、所述第一P阱、所述第二P阱、所述第一N型源区、所述第二N型源区之间由所述栅极介质层隔离；
所述第一N型源区、所述第二N型源区上分别形成第一源极层和第二源极层，在所述栅极导电多晶硅层上形成栅极层；其中，所述第一源极层和所述第二源极层分别通过所述第一N型源区、所述第二N型源区上的通孔与所述第一P阱、所述第二P阱接触，所述栅极层与所述栅极导电多晶硅层接触。
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的SGTMOS器件；或者包括如权利要求9所述的SGTMOS器件的制备方法制备的SGTMOS器件。
CN202311811232.0A 2023-12-27 2023-12-27 一种sgtmos器件及其制备方法、芯片 Active CN117497567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311811232.0A CN117497567B (zh) 2023-12-27 2023-12-27 一种sgtmos器件及其制备方法、芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311811232.0A CN117497567B (zh) 2023-12-27 2023-12-27 一种sgtmos器件及其制备方法、芯片

Publications (2)

Publication Number Publication Date
CN117497567A true CN117497567A (zh) 2024-02-02
CN117497567B CN117497567B (zh) 2024-04-19

Family

ID=89671161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311811232.0A Active CN117497567B (zh) 2023-12-27 2023-12-27 一种sgtmos器件及其制备方法、芯片

Country Status (1)

Country Link
CN (1) CN117497567B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855282A (zh) * 2024-02-22 2024-04-09 深圳天狼芯半导体有限公司 低压屏蔽栅mosfet及其制备方法、芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110303925A1 (en) * 2010-06-10 2011-12-15 Fuji Electric Co., Ltd. Semiconductor device and the method of manufacturing the same
CN107996003A (zh) * 2015-06-11 2018-05-04 丰田自动车株式会社 绝缘栅开关器件及其制造方法
CN108172517A (zh) * 2017-12-29 2018-06-15 中航（重庆）微电子有限公司 一种屏蔽栅沟槽mosfet制造方法
US20180366574A1 (en) * 2017-06-16 2018-12-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN110366782A (zh) * 2017-03-06 2019-10-22 三菱电机株式会社 碳化硅半导体装置、电力变换装置、碳化硅半导体装置的制造方法以及电力变换装置的制造方法
CN115347038A (zh) * 2022-08-26 2022-11-15 绍兴中芯集成电路制造股份有限公司 半导体器件结构及其制备方法
US20230253491A1 (en) * 2022-02-07 2023-08-10 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110303925A1 (en) * 2010-06-10 2011-12-15 Fuji Electric Co., Ltd. Semiconductor device and the method of manufacturing the same
CN107996003A (zh) * 2015-06-11 2018-05-04 丰田自动车株式会社 绝缘栅开关器件及其制造方法
CN110366782A (zh) * 2017-03-06 2019-10-22 三菱电机株式会社 碳化硅半导体装置、电力变换装置、碳化硅半导体装置的制造方法以及电力变换装置的制造方法
US20180366574A1 (en) * 2017-06-16 2018-12-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN108172517A (zh) * 2017-12-29 2018-06-15 中航（重庆）微电子有限公司 一种屏蔽栅沟槽mosfet制造方法
US20230253491A1 (en) * 2022-02-07 2023-08-10 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN115347038A (zh) * 2022-08-26 2022-11-15 绍兴中芯集成电路制造股份有限公司 半导体器件结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855282A (zh) * 2024-02-22 2024-04-09 深圳天狼芯半导体有限公司 低压屏蔽栅mosfet及其制备方法、芯片
CN117855282B (zh) * 2024-02-22 2024-05-24 深圳天狼芯半导体有限公司 低压屏蔽栅mosfet及其制备方法、芯片

Also Published As

Publication number Publication date
CN117497567B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
EP1066652B1 (en) Trench-gate semiconductor devices and their manufacture
JP3954493B2 (ja) パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。
US6621107B2 (en) Trench DMOS transistor with embedded trench schottky rectifier
KR100306342B1 (ko) 고밀도트렌치dmos트랜지스터
US20010010385A1 (en) Trenched schottky rectifiers
CN117497567B (zh) 一种sgtmos器件及其制备方法、芯片
CN117476746B (zh) 一种屏蔽栅沟槽mos器件及其制备方法、芯片
CN115831759B (zh) 一种集成sbd结构的sgt mosfet及其制作方法
CN114050184A (zh) 低米勒电容功率器件及其制造方法
CN116598358A (zh) 一种沟槽型功率mosfet器件及工艺流程
CN115020240B (zh) 一种低压超结沟槽mos器件的制备方法及结构
CN115528115A (zh) 一种ldmos功率器件及其制备方法
CN116936626A (zh) Igbt器件及其制造方法
CN104916686A (zh) 一种vdmos器件及其制造方法
CN117497568B (zh) 具有左右栅结构的sgtmos器件及其制备方法、芯片
CN117497602B (zh) 一种分离栅沟槽型mosfet及其制备方法、芯片
CN117855253B (zh) 屏蔽栅mos器件及其制备方法、芯片
CN117673163B (zh) 高短路耐量的超结mosfet及其制备方法、芯片
CN117855282B (zh) 低压屏蔽栅mosfet及其制备方法、芯片
CN117577691B (zh) 一种具有终端结构的半导体器件及其制造方法
CN117497421B (zh) 具有隔绝结构的超结mosfet及其制备方法、芯片
KR101096579B1 (ko) 전력용 반도체 소자 및 그의 제조 방법
CN118231468A (zh) 一种功率半导体器件
CN117673164A (zh) 屏蔽栅超结mosfet及其制备方法、芯片
CN115799310A (zh) 槽型绝缘栅双极型晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant