CN117475824A - 驱动电路以及显示面板 - Google Patents

驱动电路以及显示面板 Download PDF

Info

Publication number
CN117475824A
CN117475824A CN202310458676.4A CN202310458676A CN117475824A CN 117475824 A CN117475824 A CN 117475824A CN 202310458676 A CN202310458676 A CN 202310458676A CN 117475824 A CN117475824 A CN 117475824A
Authority
CN
China
Prior art keywords
transistor
electrically connected
node
pulse width
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310458676.4A
Other languages
English (en)
Inventor
吴雁艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202310458676.4A priority Critical patent/CN117475824A/zh
Publication of CN117475824A publication Critical patent/CN117475824A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种驱动电路以及显示面板，驱动电路包括：驱动晶体管，驱动晶体管的栅极与第一节点电连接，驱动晶体管的源极与第一电源端电连接，驱动晶体管的漏极与第二节点电连接；发光模块分别与所述第二节点以及第二电源端电连接；阈值电压补偿模块分别与第一节点以及补偿信号端电连接，用于将补偿信号端的补偿信号提供至第一节点，以对驱动晶体管的阈值电压进行补偿；存储模块分别与第一节点、第二节点以及第一电源端电连接；脉幅调制模块与第一节点电连接，用于调整流经发光模块的驱动电流的脉冲幅度。通过阈值电压补偿模块以及存储模块与驱动晶体管电连接，对驱动晶体管进行阈值电压内部补偿，提高发光的均一性。

Description

驱动电路以及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种驱动电路以及显示面板。
背景技术
目前，显示面板常见的像素驱动方式有两种，即脉冲幅度调制(Pulse AmplitudeModulation，PAM)驱动以及脉冲宽度调制(Pulse Width Modulation，PWM)驱动。其中，PAM驱动是通过控制每个像素单元中的发光器件的驱动电流大小来实现不同亮度显示，但是，PAM驱动方式在低灰阶下存在色点漂移的问题，从而影响显示效果；PWM驱动是通过控制每个素单元中的发光器件的发光时间来实现不同亮度显示，但是，PWM驱动方式对栅极驱动芯片(Gate IC)的要求较高。
为此，结合PWM驱动方式以及PAM驱动方式的优点，本领域技术人员开发出了二者结合的混合驱动电路，低灰阶时采用PWM驱动，高灰阶时采用PAM驱动，以解决低灰阶均匀性不佳的问题。但是由于制程波动导致的面内性能差异，以及面内驱动晶体管的阈值电压随着长时间驱动而发生变化，最终也会出现导致显示面板的面内发光不均。
相关技术中结合外部补偿电路来解决面内发光不均问题，但是，外部补偿电路功耗高，而且不能实时补偿。
发明内容
本申请提供一种驱动电路以及显示面板，将PAM驱动与内部补偿相结合，以对PAM驱动电路中的驱动晶体管进行阈值电压补偿，提高发光的均一性。
第一方面，本申请提供一种驱动电路，其包括：
驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的源极与第一电源端电连接，所述驱动晶体管的漏极与第二节点电连接；
发光模块，所述发光模块分别与所述第二节点以及第二电源端电连接；
阈值电压补偿模块，所述阈值电压补偿模块分别与所述第一节点以及补偿信号端电连接，所述阈值补偿模块用于将所述补偿信号端的补偿信号提供至所述第一节点，以对所述驱动晶体管的阈值电压进行补偿；
存储模块，所述存储模块分别与所述第一节点、所述第二节点以及所述第一电源端电连接，所述存储模块用于存储所述第一节点以及所述第二节点的电压；
脉幅调制模块，所述脉幅调制模块与所述第一节点电连接，所述脉幅调制模块用于调整流经所述发光模块的驱动电流的脉冲幅度。
在本申请提供的驱动电路中，所述存储模块包括第一电容以及第二电容；
第一电容，所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述第二节点电连接；
第二电容，所述第二电容的第一端与所述第二节点电连接，所述第二电容的第二端与所述第一电源端电连接。
在本申请提供的驱动电路中，所述阈值电压补偿模块包括第一晶体管；
所述第一晶体管的栅极与补偿信号控制端电连接，所述第一晶体管的源极与所述补偿信号端电连接，所述第一晶体管的漏极与所述第一节点电连接。
在本申请提供的驱动电路中，所述脉幅调制模块包括第二晶体管；
所述第二晶体管的栅极与脉幅控制端电连接，所述第二晶体管的源极与脉幅调制信号端电连接，所述第二晶体管的漏极与所述第一节点电连接。
在本申请提供的驱动电路中，所述发光模块包括第三晶体管以及发光器件；
所述第三晶体管的栅极与发光控制端电连接，所述第三晶体管的源极与所述第二节点电连接，所述第三晶体管的漏极与所述发光器件的第一端电连接；所述发光器件的第二端与第二电源端电连接；
或，
所述第三晶体管的栅极与发光控制端电连接，所述第三晶体管的源极与所述发光器件的第一端电连接，所述第三晶体管的漏极与第二电源端电连接；所述发光器件的第二端与所述第二节点电连接。
在本申请提供的驱动电路中，所述驱动电路还包括第四晶体管；
所述第四晶体管的栅极与复位控制端电连接，所述第四晶体管的源极与复位信号端电连接，所述第四晶体管的漏极与所述第二节点电连接。
在本申请提供的驱动电路中，所述补偿信号端与所述复位信号端之间的压差大于所述驱动晶体管的阈值电压。
在本申请提供的驱动电路中，所述驱动电路还包括脉宽调制模块；
所述脉宽调制模块与所述第一节点电连接，所述脉宽调制模块用于调整流经所述发光模块的驱动电流的脉冲宽度。
在本申请提供的驱动电路中，所述脉宽调制模块包括第五晶体管、第六晶体管以及第三电容；
所述第五晶体管的栅极与脉宽控制端电连接，所述第五晶体管的源极与第一脉宽调制信号端电连接，所述第五晶体管的漏极与所述第六晶体管的栅极电连接；
所述第六晶体管的源极与第二脉宽调制信号端电连接，第六晶体管的漏极与所述第一节点电连接；
所述第三电容的第一端与扫频信号端电连接，所述第三电容的第二端与所述第六晶体管的栅极电连接。
在本申请提供的驱动电路中，所述脉宽调制模块还与开关控制端电连接，所述脉宽调制模块包括第五晶体管、第六晶体管、第七晶体管以及第三电容；
所述第五晶体管的栅极与脉宽控制端电连接，所述第五晶体管的源极与第一脉宽调制信号端电连接，所述第五晶体管的漏极与所述第六晶体管的栅极电连接；
所述第六晶体管的源极与第二脉宽调制信号端电连接，第六晶体管的漏极与所述第七晶体管的源极电连接；
所述第七晶体管的栅极与所述开关控制端电连接，所述第七晶体管的漏极与所述第一节点电连接；
所述第三电容的第一端与扫频信号端电连接，所述第三电容的第二端与所述第六晶体管的栅极电连接。
在本申请提供的驱动电路中，所述驱动电路还包括选通模块；
所述驱动电路还包括选通模块；
所述选通模块分别与所述补偿信号端、所述第一脉宽调制信号端、所述脉宽控制端以及所述第六晶体管的源极电连接，所述选通模块用于分时将所述补偿信号端、第一脉宽调制信号端、所述脉宽控制端中的一者的信号提供至所述第六晶体管的源极。
第二方面，本申请还提供一种显示面板，其包括上述的任一种驱动电路。
本申请提供的驱动电路以及显示面板，使阈值电压补偿模块通过第一节点与驱动晶体管的栅极电连接，存储模块分别通过第一节点与驱动晶体管的栅极以及通过第二节点与驱动晶体管的漏极电连接，以采用源跟随内部补偿的方式对驱动晶体管进行阈值电压补偿，提高发光的均一性。
附图说明
图1为本申请实施例提供的驱动电路的第一种结构示意图；
图2为本申请实施例提供的驱动电路的第一种电路示意图；
图3为本申请实施例提供的驱动电路的第二种电路示意图；
图4为本申请实施例提供的驱动电路的第三种电路示意图；
图5为本申请实施例提供的驱动电路的第四种电路示意图；
图6为本申请实施例提供的驱动电路的第五种电路示意图；
图7为本申请实施例提供的驱动电路的第六种电路示意图；
图8为本申请实施例提供的驱动电路的第二种结构示意图；
图9为本申请实施例提供的驱动电路的第七种电路示意图；
图10为本申请实施例提供的驱动电路的第八种电路示意图；
图11为本申请实施例提供的驱动电路的第九种电路示意图；
图12为本申请实施例提供的驱动电路的第十种电路示意图；
图13为本申请实施例提供的驱动电路的第十一种电路示意图；
图14为本申请实施例提供的驱动电路的第十二种电路示意图；
图15为图12至图14所示的驱动电路的时序示意图；
图16为本申请实施例提供的驱动电路的第十三种电路示意图；
图17为图16所示的驱动电路的时序示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种驱动电路及显示面板，通过阈值电压补偿模块对驱动电路中驱动晶体管的阈值电压进行内部补偿，达到发光的均一性。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本申请的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件。由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。
此外本申请实施例所采用的晶体管可以包括P型晶体管和/或N型晶体管两种，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
请参阅图1，图1为本申请实施例提供的驱动电路的第一种结构示意图。如图1所示，本申请实施例提供的驱动电路100包括驱动晶体管DT、发光模块10、阈值电压补偿模块20、存储模块30以及脉幅调制模块40。
其中，驱动晶体管DT的栅极与第一节点Q电连接，驱动晶体管DT的源极与第一电源端VDD电连接，驱动晶体管DT的漏极与第二节点S电连接。驱动晶体管DT用于提供驱动电流。
其中，发光模块10的一端与第二节点S电连接，发光模块10的另一端与第二电源端VSS电连接。发光模块10用于根据驱动晶体管DT提供的驱动电流进行发光。换言之，驱动晶体管DT可将驱动电流提供至发光模块10，以控制发光模块10发光。
其中，阈值电压补偿模块20分别与第一节点Q以及补偿信号端V1电连接。阈值电压补偿模块20用于将补偿信号端V1提供的补偿信号提供至第一节点Q，以对驱动晶体管DT的阈值电压进行补偿。
其中，存储模块30分别与第一节点Q、第二节点S以及第一电源端VDD电连接。存储模块30用于存储第一节点Q以及第二节点S的电压。即，存储模块30可存储驱动晶体管DT栅极处的电压以及驱动晶体管DT漏极处的电压。
其中，脉幅调制模块40与第一节点Q电连接。脉幅调制模块40用于调整流经发光模块10的驱动电流的脉冲幅度。
本申请提供的驱动电路100可以通过阈值电压补偿模块20以及存储模块30对驱动晶体管DT的阈值电压进行源跟随(Source Follow)内部补偿，避免驱动晶体管DT的阈值电压由于长时间驱动而产生偏移，进而避免出现面内发光不均的问题。
在一些实施例中，请参阅图2，图2为本申请实施例提供的驱动电路的第一种电路示意图。结合图1、图2所示，阈值电压补偿模块20包括第一晶体管T1。其中，第一晶体管T1的栅极与补偿信号控制端Comp电连接，第一晶体管T1的源极与补偿信号端V1电连接，第一晶体管T1的漏极与第一节点Q电连接。
在一些实施例中，请参阅图3，图3为本申请实施例提供的驱动电路的第二种电路示意图。结合图1、图3所示，存储模块30包括第一电容C1以及第二电容C2。其中，第一电容C1的第一端与第一节点Q电连接，第一电容C1的第二端与第二节点S电连接。第二电容C2的第一端与第二节点S电连接，第二电容C2的第二端与第一电源端VDD电连接。
在一些实施例中，请参阅图4，图4为本申请实施例提供的驱动电路的第三种电路示意图。结合图1、图4所示，脉幅调制模块40包括第二晶体管T2。第二晶体管T2的栅极与脉幅控制端SPAM电连接，第二晶体管T2的源极与脉幅调制信号端D1电连接，第二晶体管T2的漏极与第一节点Q电连接。应当理解，驱动电流的脉冲幅度大小取决于脉幅调制模块40的脉幅调制信号端D1提供的脉幅调制信号。
在一些实施例中，请参阅图5，图5为本申请实施例提供的驱动电路的第四种电路示意图。结合图1、图5所示，发光模块10包括第三晶体管T3以及发光器件L。其中，第三晶体管T3的栅极与发光控制端EM电连接，第三晶体管T3的源极与第二节点S电连接，第三晶体管T3的漏极与发光器件L的第一端电连接。发光器件L的第二端与第二电源端VSS电连接。基于第三晶体管T3的设置，可有利阻隔驱动晶体管DT在非发光阶段漏电至发光器件L，避免漏电影响发光器件L的发光效果。
需要说明的是，发光器件L可以是微型发光二极管(Micro Light EmittingDiode，Micro LED)、迷你发光二极管(Mini Light Emitting Diode，Mini LED)或有机发光二极管(Organic Light Emitting Diode，OLED)。在一些实施方式中，该发光器件L可以包括一个Micro LED、一个Mini LED或者一个OLED。在另一些实施方式中，该发光器件L可以包括多个Micro LED、多个Mini LED或者多个OLED，多个Micro LED可以串联设置或者并联设置，多个Mini LED，多个OLED可以串联设置或者并联设置。
在一些实施例中，请参阅图6，图6为本申请实施例提供的驱动电路的第五种电路示意图。结合图5、图6可知，本实施例与前述实施的区别在于：发光器件L的第一端与第二节点S电连接，发光器件L的第二端与第三晶体管T3的源极电连接。第三晶体管T3的漏极与第二电源端VSS电连接。
也就是说，只要保证第三晶体管T3和发光器件L串联连接于第二节点S和第二电源端VSS即可。
在一些实施例中，请参阅图7，图7为本申请实施例提供的驱动电路的第六种电路示意图。如图7所示，本实施例中的驱动电路相较于图1中的驱动电路，区别在于：本实施例中的驱动电路100还包括第四晶体管T4。
其中，第四晶体管T4的栅极与复位控制端Res电连接，第四晶体管T4的源极与复位信号端V2电连接，第四晶体管T4的漏极与第二节点S电连接。
需要强调的是，第四晶体管T4在本驱动电路100中作为对第二节点S发挥复位作用的晶体管，避免上一帧第二节点S处的电压对当前帧第二节点S处的电压产生影响。
值得一提的是，在一些实施中，请继续参阅图7，补偿信号端V1与复位信号端V2之间压差大于驱动晶体管DT的阈值电压，以保证第四晶体管T4导通使得第二节点S为复位信号端V2提供的复位信号后，阈值电压补偿模块20将补偿信号端V1提供的补偿信号输出至驱动晶体管DT的栅极时，驱动晶体管DT能够处于导通状态，从而第一电源端VDD提供的第一电源信号能够输出至第二节点Q，以拉高第二节点Q的电压。
在一些具体的实施例中，补偿信号端V1和第二电源端VSS可为同一信号端，也即阈值电压补偿模块20与第二电源端VSS电连接，将第二电源端VSS提供的第二电源信号输出至第一节点Q，以对驱动晶体管DT进行阈值电压补偿。
在一些具体的实施例中，补偿信号端V1和第一电源信号端VDD可为同一信号端，也即阈值电压补偿模块20与第一电源端VDD电连接，将第一电源端VDD提供的第一电源信号输出至第一节点Q，以对驱动晶体管DT进行阈值电压补偿。为保证驱动晶体管的阈值电压补偿范围，还应当对复位信号端V2的电压范围进行调整。
在一些实施中，请参阅图8，图8为本申请实施例提供的驱动电路的第二种结构示意图。本实施例与图1中的驱动电路相比，区别在于：本实施例中的驱动电路100还包括脉宽调制模块50。
其中，脉宽调制模块50分别与第一脉宽调制信号端D2、第二脉宽调制信号端D3、脉宽控制端SPWM、扫频信号端SWEEP以及第一节点Q电连接。
脉宽调制模块50用于基于脉宽控制端SPWM的脉宽控制信号以及扫频信号端SWEEP提供的扫频信号，调整流经发光模块10的驱动电流的脉冲宽度。
基于增设脉宽调制模块50，本驱动电路100为结合PAM驱动、PWM驱动以及内部补偿于一体的电路。本驱动电路100可在低灰阶下通过脉宽调制模块50以PWM驱动方式改变发光模块10的发光时间，调控灰阶大小；可在高灰阶下通过脉幅调制模块40以PAM驱动方式改变驱动电流的大小进而改变发光模块10的发光强度；并且，还通过阈值电压补偿模块20以及存储模块30以源跟随内部补偿的方式对驱动晶体管DT进行阈值电压补偿，从而保证在高灰阶下以PAM驱动方式进行驱动的发光均一性。
在一些实施例中，请参阅图9，图9为本申请实施例提供的驱动电路的第七种电路示意图。结合图8、图9所示，脉宽调制模块50包括第五晶体管T5、第六晶体管T6以及第三电容C3。
其中，第五晶体管T5的栅极与脉宽控制端SPWM电连接，第五晶体管T5的源极与第一脉宽调制信号端D2电连接，所述第五晶体管T5的漏极与第六晶体管T6的栅极电连接。
其中，第六晶体管T6的源极与第二脉宽调制信号端D3电连接，第六晶体管T6的漏极与第一节点Q电连接。
其中，第三电容C3的第一端与扫频信号端SWEEP电连接，第三电容C3的第二端与第六晶体管T6的栅极电连接，从而扫频信号端SWEEP提供的扫频信号通过第三电容C3调整第六晶体管T6的栅极电压，来控制第六晶体管T6的通断状态，进一步实现对驱动晶体管DT通断状态的控制。
在一些实施例中，请参阅图10，图10为本申请实施例提供的驱动电路的第八种电路示意图。结合图9以及图10所示，本实施例与图9示出的驱动电路的区别在于，脉宽调制模块50还与开关控制端EM2电连接，且脉宽调制模块50包括第五晶体管T5、第六晶体管T6、第七晶体管T7以及第三电容C3。
其中，第五晶体管T5的栅极与脉宽控制端SPWM电连接，第五晶体管T5的源极与第一脉宽调制信号端D2电连接，第五晶体管T5的漏极与第六晶体管T6的栅极电连接。
其中，第六晶体管T6的源极与第二脉宽调制信号端D3电连接，第六晶体管T6的漏极与第七晶体管T7的源极电连接；
其中，第七晶体管T7的栅极与开关控制端EM2电连接，第七晶体管T7的漏极与第一节点Q电连接；
其中，第三电容C3的第一端与扫频信号端SWEEP电连接，第三电容C3的第二端与第六晶体管T6的栅极电连接。
值得一提的是，设置第七晶体管T7的目的在于，控制第六晶体管T6将第二脉宽调制信号端D3的第二脉宽调制信号在特定阶段提供至第一节点Q，避免脉宽调制模块50和脉幅调制模块40之间的相互影响。
在一些实施例中，请参阅图11，图11为本申请实施例提供的驱动电路的第九种电路示意图。结合图9、图10以及图11所示，本实施例与图9示出的驱动电路的区别在于，驱动电路100还包括选通模块60。
其中，选通模块60分别与补偿信号端V1、第一脉宽调制信号端D2、脉宽控制端SPWM以及第六晶体管T6的源极电连接。选通模块60用于分时将补偿信号端V1、第一脉宽调制信号端D2以及脉宽控制端SPWM中的一者的信号提供至第六晶体管T6的源极。较于图9以及图10示出的驱动电路，本实施例可省去第二脉宽调制信号的使用，从而减少一路信号。
进一步的，本申请实施例将对该驱动电路的多种完整电路进行说明。请参阅图12至图14，图12为本申请实施例提供的驱动电路的第十种电路示意图；
图13为本申请实施例提供的驱动电路的第十一种电路示意图；图14为本申请实施例提供的驱动电路的第十二种电路示意图。
结合图8以及图12可知，驱动电路100包括驱动晶体管DT、第四晶体管T4、发光模块10、阈值电压补偿模块20、存储模块30、脉幅调制模块40以及脉宽调制模块50。
其中，发光模块10包括第三晶体管T3以及发光器件L。阈值电压补偿模块20包括第一晶体管T1。存储模块30包括第一电容C1以及第二电容C2。脉幅调制模块40包括第二晶体管T2。脉宽调制模块50包括第五晶体管T5、第六晶体管T6以及第三电容C3。
具体的，驱动晶体管DT的栅极与第一节点Q电连接，驱动晶体管DT的源极与第一电源端VDD电连接，驱动晶体管DT的漏极与第二节点S电连接。
第一晶体管T1的栅极与补偿信号控制端Comp电连接，第一晶体管T1的源极与补偿信号端V1电连接，第一晶体管T1的漏极与第一节点Q电连接。
第二晶体管T2的栅极与脉幅控制端SPAM电连接，第二晶体管T2的源极与脉幅调制信号端D1电连接，第二晶体管T2的漏极与第一节点Q电连接。
第一电容C1的第一端与第一节点Q电连接，第一电容C1的第二端与第二节点S电连接。
第二电容C2的第一端与第二节点S电连接，第二电容C2的第二端与第一电源端VDD电连接。
发光器件L的第一端与第二节点S电连接，发光器件L的第二端与第三晶体管T3的源极电连接。
第三晶体管T3的漏极与第二电源端VSS电连接。
第四晶体管T4的栅极与复位控制端Res电连接，第四晶体管T4的源极与复位信号端V2电连接，第四晶体管T4的漏极与第二节点S电连接。
第五晶体管T5的栅极与脉宽控制端SPWM电连接，第五晶体管T5的源极与第一脉宽调制信号端D2电连接，第五晶体管T5的漏极与第六晶体管T6的栅极电连接。
第六晶体管T6的源极与第二脉宽调制信号端D3电连接，第六晶体管T6的漏极与第一节点Q电连接。
第三电容C3的第一端与扫频信号端SWEEP电连接，第三电容C3的第二端与第六晶体管T6的栅极电连接。
需要说明的是，第一节点Q、第二节点S表示为与相应器件电性连接的节点，在此仅仅表示为电性连接关系，此处第一节点Q以及第二节点S并不表示为端子。
值得一提的是，为节省驱动电路的布置空间，本实施例中，将第二晶体管T2的源极以及第五晶体管T5的源极与同一数据信号线电连接。换言之，脉幅调制信号端D1以及第一脉宽调制信号端D2与同一数据信号线电连接。
结合图12以及图13可知，图13示出的驱动电路与图12示出的驱动电路的区别在于，第三晶体管T3的源极与第二节点S电连接，第三晶体管T3的漏极与发光器件L的第一端电连接，发光器件L的第二端与第二电源端VSS电连接。
结合图12以及图14可知，图14示出的驱动电路与图12示出的驱动电路的区别在于，第六晶体管T6的源极接入的是低电平信号VGL，从而可省去第二脉宽调制信号端D3所提供的第二脉宽控制信号的设置。而低电平信号VGL由选通模块60提供，选通模块60可分时将补偿信号端V1、第一脉宽调制信号端D2以及脉宽控制端SPWM中的一者的信号提供至第六晶体管T6的源极。
请参阅图15，图15为图12至图14所示的驱动电路的时序示意图。如图15所示，本申请实施例提供的驱动电路的驱动时序包括复位阶段t1、补偿阶段t2、写入阶段t3以及发光阶段t4。其中，写入阶段t3可包括第一写入阶段t31以及第二写入阶段t32。
在复位阶段t1，复位控制端Res处为高电平，第四晶体管T4打开，第四晶体管T4将复位信号端V2处的电压提供至第二节点S。此阶段，第二节点S的电压为V2。值得一提的是，此阶段，补偿信号控制端Comp、发光控制端EM1、脉幅控制端SPAM、脉宽控制端SPWM以及扫频信号端SWEEP处为低电平。
在补偿阶段t2，补偿信号控制端Comp处为高电平，第一晶体管T1打开，第一晶体管T1将补偿信号端V1处的电压提供至第一节点Q。此阶段，第一节点Q的电压为V1。而由于第一节点Q和第二节点S之间的压差大于驱动晶体管DT的阈值电压Vth，故驱动晶体管DT打开，第二节点S处的电压受第一电源端VDD影响而上升，直至第二节点S的电压等于V1-Vth，就此驱动晶体管DT完成补偿。值得一提的是，此阶段，复位控制端Res、发光控制端EM1、脉幅控制端SPAM、脉宽控制端SPWM以及扫频信号端SWEEP处为低电平。
第一写入阶段t31，脉宽控制端SPWM处先为高电平，第五晶体管T5打开，第五晶体管T5将数据信号线提供数据电压data提供至第六晶体管T6的栅极，此时数据信号线提供的数据电压data的大小为VPWM，因此，第六晶体管T6的栅极处的电压为VPWM。并且此时，扫频信号端SWEEP处的电压为Vsweep_0，故第三电容C3两边的电势差为VPWM-Vsweep_0。接着，脉宽控制端SPWM处转为低电平，第五晶体管T5关闭。故在第一写入阶段t31，第六晶体管T6仍处于截止状态。
第二写入阶段t32，脉幅控制端SPAM处为高电平，第二晶体管T2打开，第二晶体管T2将数据信号线提供数据电压data提供至第一节点Q，此时，数据信号线提供的数据电压data的大小为VPAM，因此，第一节点Q处的电压为VPAM，故第一节点Q处的电压变化值为VPAM-V1。在第一电容C1以及第二电容C2的耦合分压作用下，第二节点S的电压受抬升至V1-Vth+C1*(VPAM-V1)/(C1+C2)，即第二节点S的电压受抬升至(C1*VPAM+C2*V1)/(C1+C2)-Vth。
发光阶段t4，发光控制端EM1处为高电平，第三晶体管T3打开，发光器件L发光，由于第一电源端VDD提供的信号为高压信号，故使驱动晶体管DT工作在饱和区。而根据晶体管饱和电流公式：I＝1/2μCox(W/L)(V_g-V_s-Vth)2可知：流经驱动晶体管DT的电流大小为：
1/2μCox(W/L)[(C2*VPAM)/(C1+C2)-V1)]2；
可知，流经驱动晶体管DT的电流与驱动晶体管DT的阈值电压Vth无关。
而发光器件L结束发光是由第六晶体管T6控制的，在本阶段，扫频信号端SWEEP处的电压逐渐提高，从而第六晶体管T6的栅极处电压也会被抬升，当第六晶体管T6打开，第一节点Q的电压就会被下拉至第二脉宽调制信号端D3的电压，从而驱动晶体管DT关闭，发光结束。
值得一提的是，请参阅图14以及图15，选通模块60可分时将补偿信号端V1、第一脉宽调制信号端D2以及脉宽控制端SPWM中的一者的信号提供至第六晶体管T6的源极指：在复位阶段t1，选通模块60可将补偿信号端V1以及脉宽控制端SPWM中的一者的低电平输出至第六晶体管T6的源极；在补偿阶段t2，选通模块60可将补偿信号端V1以及第一脉宽调制信号端D2中的一者的低电平输出至第六晶体管T6的源极；在写入阶段t3，选通模块60可将补偿信号端V1以及脉宽控制端SPWM中的一者的低电平输出至第六晶体管T6的源极；在发光阶段t4，补偿信号端V1、第一脉宽调制信号端D2以及脉宽控制端SPWM中的一者的低电平输出至第六晶体管T6的源极。
请参阅图16，图16为本申请实施例提供的驱动电路的第十三种电路示意图。如图16所示，本实施例与前述实施的区别在于，本实施例的脉宽调制模块50还包括第七晶体管T7。第七晶体管T7的栅极与开关控制端EM2电连接，第七晶体管T7的漏极与第一节点Q电连接，第七晶体管T7的源极与第六晶体管T6的漏极电连接。
请参阅图17，图17为图16所示的驱动电路的时序示意图。如图17所示，
开关控制端EM2在发光阶段t4为高电平，在复位阶段t1、补偿阶段t2以及写入阶段t3为低电平。即第七晶体管T7在发光阶段t4打开，以下拉第一节点Q的电压，使驱动晶体管DT关闭。
值得一提的是，发光控制端EM1也在发光阶段t4为高电平，在复位阶段t1、补偿阶段t2以及写入阶段t3为低电平。故发光控制端EM1和开关控制端EM2可与同一控制信号线电连接，从而减少驱动电路的布线空间。
本申请实施例还提供一种显示面板，包括以上一种或者几种驱动电路。该显示面板可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。本申请提供的显示面板，通过在驱动电路中设置阈值电压补偿模块20电连接于驱动晶体管DT的栅极，实现对驱动晶体管DT的阈值电压进行内部补偿，保证画面的显示均一性，提高显示面板的显示效果。
以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (12)

1.一种驱动电路，其特征在于，包括：
驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的源极与第一电源端电连接，所述驱动晶体管的漏极与第二节点电连接；
发光模块，所述发光模块分别与所述第二节点以及第二电源端电连接；
阈值电压补偿模块，所述阈值电压补偿模块分别与所述第一节点以及补偿信号端电连接，所述阈值电压补偿模块用于将所述补偿信号端的补偿信号提供至所述第一节点，以对所述驱动晶体管的阈值电压进行补偿；
存储模块，所述存储模块分别与所述第一节点、所述第二节点以及所述第一电源端电连接，所述存储模块用于存储所述第一节点以及所述第二节点的电压；
脉幅调制模块，所述脉幅调制模块与所述第一节点电连接，所述脉幅调制模块用于调整流经所述发光模块的驱动电流的脉冲幅度。
2.根据权利要求1所述的驱动电路，其特征在于，所述存储模块包括第一电容以及第二电容；
第一电容，所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述第二节点电连接；
第二电容，所述第二电容的第一端与所述第二节点电连接，所述第二电容的第二端与所述第一电源端电连接。
3.根据权利要求1所述的驱动电路，其特征在于，所述阈值电压补偿模块包括第一晶体管；
所述第一晶体管的栅极与补偿信号控制端电连接，所述第一晶体管的源极与所述补偿信号端电连接，所述第一晶体管的漏极与所述第一节点电连接。
4.根据权利要求1所述的驱动电路，其特征在于，所述脉幅调制模块包括第二晶体管；
所述第二晶体管的栅极与脉幅控制端电连接，所述第二晶体管的源极与脉幅调制信号端电连接，所述第二晶体管的漏极与所述第一节点电连接。
5.根据权利要求1所述的驱动电路，其特征在于，所述发光模块包括第三晶体管以及发光器件；
所述第三晶体管的栅极与发光控制端电连接，所述第三晶体管的源极与所述第二节点电连接，所述第三晶体管的漏极与所述发光器件的第一端电连接；所述发光器件的第二端与所述第二电源端电连接；
或，
所述第三晶体管的栅极与发光控制端电连接，所述第三晶体管的源极与所述发光器件的第一端电连接，所述第三晶体管的漏极与所述第二电源端电连接；所述发光器件的第二端与所述第二节点电连接。
6.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括第四晶体管；
所述第四晶体管的栅极与复位控制端电连接，所述第四晶体管的源极与复位信号端电连接，所述第四晶体管的漏极与所述第二节点电连接。
7.根据权利要求6所述的驱动电路，其特征在于，所述补偿信号端与所述复位信号端之间的压差大于所述驱动晶体管的阈值电压。
8.根据权利要求1-7任一项所述的驱动电路，其特征在于，所述驱动电路还包括脉宽调制模块；
所述脉宽调制模块分别与第一脉宽调制信号端、脉宽控制端、扫频信号端以及所述第一节点电连接，所述脉宽调制模块用于基于所述脉宽控制端的脉宽控制信号以及所述扫频信号端的扫频信号的控制下，调整流经所述发光模块的驱动电流的脉冲宽度。
9.根据权利要求8所述的驱动电路，其特征在于，所述脉宽调制模块包括第五晶体管、第六晶体管以及第三电容；
所述第五晶体管的栅极与所述脉宽控制端电连接，所述第五晶体管的源极与所述第一脉宽调制信号端电连接，所述第五晶体管的漏极与所述第六晶体管的栅极电连接；
所述第六晶体管的源极与第二脉宽调制信号端电连接，第六晶体管的漏极与所述第一节点电连接；
所述第三电容的第一端与扫频信号端电连接，所述第三电容的第二端与所述第六晶体管的栅极电连接。
10.根据权利要求8所述的驱动电路，其特征在于，所述脉宽调制模块还与开关控制端电连接，所述脉宽调制模块包括第五晶体管、第六晶体管、第七晶体管以及第三电容；
所述第五晶体管的栅极与所述脉宽控制端电连接，所述第五晶体管的源极与所述第一脉宽调制信号端电连接，所述第五晶体管的漏极与所述第六晶体管的栅极电连接；
所述第六晶体管的源极与第二脉宽调制信号端电连接，第六晶体管的漏极与所述第七晶体管的源极电连接；
所述第七晶体管的栅极与所述开关控制端电连接，所述第七晶体管的漏极与所述第一节点电连接；
所述第三电容的第一端与扫频信号端电连接，所述第三电容的第二端与所述第六晶体管的栅极电连接。
11.根据权利要求9或10所述的驱动电路，其特征在于，所述驱动电路还包括选通模块；
所述选通模块分别与所述补偿信号端、所述第一脉宽调制信号端、所述脉宽控制端以及所述第六晶体管的源极电连接，所述选通模块用于分时将所述补偿信号端、第一脉宽调制信号端以及所述脉宽控制端中的一者的信号提供至所述第六晶体管的源极。
12.一种显示面板，其特征在于，包括权利要求1-11任一项所述的驱动电路。
CN202310458676.4A 2023-04-19 2023-04-19 驱动电路以及显示面板 Pending CN117475824A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310458676.4A CN117475824A (zh) 2023-04-19 2023-04-19 驱动电路以及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310458676.4A CN117475824A (zh) 2023-04-19 2023-04-19 驱动电路以及显示面板

Publications (1)

Publication Number Publication Date
CN117475824A true CN117475824A (zh) 2024-01-30

Family

ID=89633662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310458676.4A Pending CN117475824A (zh) 2023-04-19 2023-04-19 驱动电路以及显示面板

Country Status (1)

Country Link
CN (1) CN117475824A (zh)

Similar Documents

Publication Publication Date Title
CN106558287B (zh) 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN114758619A (zh) 一种像素电路及其驱动方法、显示面板及显示装置
CN109272940B (zh) 像素驱动电路及其驱动方法、显示基板
KR20200057785A (ko) 구동 회로 및 그 구동 방법, 및 디스플레이 장치
WO2018214419A1 (zh) 像素电路、像素驱动方法和显示装置
CN109686314B (zh) 像素电路、显示基板和显示装置
WO2017031909A1 (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
CN109509433A (zh) 像素电路、显示装置和像素驱动方法
US20150206476A1 (en) Pixel circuit, display panel and display apparatus
CN112927651A (zh) 一种像素驱动电路、有源电致发光显示器及驱动方法
CN112581902A (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
US20190279573A1 (en) Pixel circuits and driving methods thereof, display devices
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
US10902776B2 (en) Pixel circuit, driving method thereof and display device thereof
CN114023260A (zh) 像素驱动电路
US20220319432A1 (en) Pixel circuit, method for driving the same, display panel and display device
CN113851082B (zh) 像素驱动电路及其驱动方法、显示面板
KR20180089917A (ko) 화소 및 이를 포함하는 표시 장치
CN114299864A (zh) 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN113077751A (zh) 像素驱动电路及其驱动方法、显示面板
CN107945740B (zh) 像素电路的驱动方法
WO2022170700A1 (zh) 像素驱动电路及显示面板
CN114203103B (zh) 发光电路、背光模组以及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination