CN117461405A - 膜构造体以及电子器件 - Google Patents

膜构造体以及电子器件 Download PDF

Info

Publication number
CN117461405A
CN117461405A CN202180087656.XA CN202180087656A CN117461405A CN 117461405 A CN117461405 A CN 117461405A CN 202180087656 A CN202180087656 A CN 202180087656A CN 117461405 A CN117461405 A CN 117461405A
Authority
CN
China
Prior art keywords
film
electronic device
substrate
piezoelectric film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180087656.XA
Other languages
English (en)
Inventor
小西晃雄
金森广晃
安藤阳
本多祐二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Aibo Piezoelectric Strategy Co ltd
Original Assignee
Nissan Aibo Piezoelectric Strategy Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Aibo Piezoelectric Strategy Co ltd filed Critical Nissan Aibo Piezoelectric Strategy Co ltd
Publication of CN117461405A publication Critical patent/CN117461405A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02102—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

膜构造体(10)具有：基板，为Si基板或SOI基板；缓冲膜，形成于基板上的包含ZrO2；和压电体膜(11)，形成于缓冲膜上，压电体膜(11)的极化方向优先取向为与基板平行。

Description

膜构造体以及电子器件
技术领域
本发明涉及膜构造体以及电子器件。
背景技术
已知具有基板和在基板上制膜的压电体膜的膜构造体、以及由该膜构造体制成的电子器件。
在特开2003-198319号公报(专利文献1)中公开了如下技术：薄膜压电谐振器具备：具有振动空间的包含半导体或绝缘体的基板；和在面对基板的振动空间的位置将下部电极、压电体薄膜以及上部电极按照该顺序层叠的层叠构造体，在该薄膜压电谐振器中，压电体薄膜是示出c轴取向的氮化铝薄膜。
在先技术文献
专利文献
专利文献1：JP特开2003-198319号公报
非专利文献
非专利文献1：金近幸博、“半导体元件用高散热AlN基板的技术动向”、电子器件安装学会杂志、2012年、第15卷、第3号、p.185-189
发明内容
-发明所要解决的课题-
在上述专利文献1所记载的技术中，作为压电体膜的氮化铝膜c轴取向，压电体膜的极化方向与基板垂直地取向。如此地，容易使压电体膜的极化方向对齐于与基板垂直的方向。另一方面，为了使介电常数特性以及耐电压特性提升，也存在优选使压电体膜的极化方向对齐于与基板垂直的方向以外的方向的情况，但难以使压电体膜的极化方向对齐于与基板垂直的方向以外的方向。根据器件，有时通过使极化方向与基板水平的方向对齐能制成有利的器件。
本发明是为了解决上述那样的现有技术的问题点而提出的，其目的在于，提供一种膜构造体，在具有在基板上制膜的压电体膜的膜构造体中，使压电体膜的极化方向对齐于与基板水平的方向的膜构造体。
-用于解决课题的手段-
若简单说明本申请中公开的发明当中的代表性的方案的概要，则如下那样。
作为本发明的一方式的膜构造体具有：为Si基板或SOI基板的基板；形成于基板上的包含ZrO2的缓冲膜；和形成于缓冲膜上的压电体膜，压电体膜的极化方向优先取向为与基板平行。
此外，作为另一方式，也可以，该膜构造体在缓冲膜上还具备金属膜。此外，作为另一方式，也可以，金属膜为Pt膜、Mo膜、W膜、Ru膜或Cu膜。此外，也可以，该膜构造体在金属膜上还具备SRO膜。
此外，作为另一方式，也可以，压电体膜由氮化物构成。此外，作为另一方式，也可以，氮化物是AlN。此外，作为另一方式，也可以在氮化物中掺杂Sc。
作为本发明的一方式的电子器件是由该膜构造体制成的电子器件。
作为本发明的一方式的电子器件在该膜构造体中在压电体膜的上表面或下表面具备梳齿电极，由该膜构造体制成。
此外，作为另一方式，压电体膜的极化方向也可以是梳齿电极的梳齿的方向。此外，作为另一方式，该电子器件在基板上也可以具有匹配层。
此外，作为另一方式，在压电体膜的下部也可以设有中空部。
此外，作为另一方式，该电子器件在压电体膜的上部以及下部也可以具备上部电极以及下部电极。此外，作为另一方式，上部电极与下部电极的重叠部分的面积也可以比中空部的面积小。此外，作为另一方式，上部电极与下部电极的重叠部分的面积也可以为中空部的面积的1/2以下。此外，作为另一方式，该电子器件在基板上也可以具有匹配层。
此外，作为另一方式，匹配层也可以是随着温度的上升而硬度增加的材料。此外，作为另一方式，材料也可以是Si化合物。
此外，作为另一方式，压电体膜的上下的任意一方也可以被固定。
此外，作为另一方式，也可以压电体膜由氮化物构成。此外，作为另一方式，氮化物也可以是AlN。
-发明效果-
通过应用本发明的一方式，在具有在基板上制膜的压电体膜的膜构造体中，能实现使压电体膜的极化方向对齐于与基板水平的方向的膜构造体。
附图说明
图1是实施方式1的膜构造体的截面图。
图2是实施方式1的膜构造体的截面图。
图3是实施方式1的膜构造体的截面图。
图4是实施方式1的膜构造体的截面图。
图5是实施方式2的电子器件的截面图。
图6是实施方式2的电子器件的截面图。
图7是实施方式2的电子器件的截面图。
图8是实施方式2的电子器件的截面图。
图9是实施方式2的电子器件的截面图。
图10是实施方式2的电子器件的截面图。
图11是实施方式2的电子器件的截面图。
图12是实施方式2的电子器件的截面图。
图13是实施方式3的电子器件的立体图。
图14是实施方式3的电子器件的立体图。
图15是实施方式3的电子器件的立体图。
图16是表示形成至SRO层的实施例1的膜构造体的XRD法的θ-2θ谱的示例的图表。
图17是表示a轴取向的AlN的结晶构造的图。
图18是表示c轴取向的AlN的结晶构造的图。
图19是表示实施例1的膜构造体的离面测定的结果的图表。
图20是表示实施例2的膜构造体的离面测定的结果的图表。
图21是表示实施例1的膜构造体的倒易晶格图谱测定的结果的图表。
图22是表示实施例3的膜构造体的XRD法的θ-2θ谱的示例的图表。
图23是实施例3的膜构造体的具有悬臂形状的样品的俯视图。
图24是实施例3的膜构造体的具有悬臂形状的样品的截面图。
图25是实施例3的膜构造体的具有衬垫形状的样品的俯视图。
图26是实施例3的膜构造体的具有衬垫形状的样品的截面图。
具体实施方式
以下，参照附图来说明本发明的各实施方式。
另外，公开只是一例，关于对本领域技术人员来说能对保持发明的主旨的适当变更容易想到的方案，当然含有在本发明的范围内。此外，附图为了使说明更加明确，有时与实施方式相比而关于各部的宽度、厚度、形状等进行示意性的表征，但这只是一例，并不限定本发明的解释。
此外，在本说明书和各图中，关于已经出现过的图，对与前述的要素同样的要素标注相同的附图标记，有时适当省略详细的说明。
进而，在实施方式中所用的附图中，有时也根据附图省略为了区别构造物而附带的阴影(hatching)。
另外，在以下的实施方式中，在设为A～B来示出范围的情况下，除了特别明示的情况以外，都表示A以上且B以下。
(实施方式1)
首先，说明本发明的一实施方式的实施方式1的膜构造体。图1到图4是实施方式1的膜构造体的截面图。
如图1所示那样，本实施方式1的膜构造体10是具有压电体膜11以及基板12的膜构造体，其特征在于，压电体膜11即压电体膜部分的极化方向优先取向为与基板12平行。在图1中，通过极化方向DP1示出极化方向(在图2以及图5到图15中也同样)。通过压电体膜11的极化方向优先取向为与基板12平行，能实现使压电体膜的极化方向对齐于与基板水平的方向的膜构造体。
或者，如图2所示那样，本实施方式1的膜构造体10是具有压电体膜11、电极13以及基板12的膜构造体，其特征在于，压电体膜11即压电体膜部分的极化方向优先取向为与基板12平行。如前述那样，通过压电体膜11的极化方向优先取向为与基板12平行，能实现使压电体膜的极化方向对齐于与基板水平的方向的膜构造体。
另外，在本申请说明书中，所谓压电体膜11的极化方向优先取向为与基板12平行，意味着压电体膜11当中的极化方向取向为与基板12平行的部分例如以体积分数计超过压电体膜11的整体的50％，例如意味着在测定X射线衍射(X-Ray Diffraction：XRD)法的θ-2θ谱时，在所测定的θ-2θ谱中，表示极化方向取向为与基板12平行的部分的最大峰值的峰值强度比表示极化方向未取向为与基板12平行的部分的最大峰值的峰值强度高。此外，所谓在极化方向与基板12平行的情况，不仅包含极化方向与基板12的上表面完全平行的情况，还包含将极化方向投影到基板12的上表面的方向与极化方向所成的角度为20°以下的情况。
适合地，压电体膜11的材料是氮化物。即，压电体膜11由氮化物构成。在压电体膜11的材料是氮化物的情况下，能使用是无铅材料且压电特性卓越的作为压电材料的氮化铝(AlN)或氮化镓(GaN)等。
压电体膜11的材料优选是进行a轴取向的AlN系的压电材料、即以AlN为主成分的压电材料。即，氮化物是AlN。在压电体膜11的材料以AlN为主成分的情况下，能使用是无铅材料、含有克拉克数高而地球上丰富存在的元素且压电特性卓越的压电材料。此外，通过AlN进行a轴取向，能使AlN取向，以使得AlN的极化方向即c轴方向与基板12平行。另外，AlN具有六方晶构造的纤锌矿构造，极化成c轴方向。GaN也具有纤锌矿构造。
另外，在本申请说明书中，所谓以AlN为主成分的压电材料，意味着压电材料中的AlN的含有量超过50重量％，或者压电材料中的AlN的含有量超过50mol％。
适合地，在氮化物中掺杂即添加钪(Sc)。在作为氮化物的材料而使用例如AlN或iGaN的情况下，通过在氮化物添加Sc，能使压电特性提升。
适合地，压电体膜11的极化率为80％以上。由此，能实现使压电体膜的极化方向对齐于与基板水平的方向的膜构造体。
适合地，如图3所示那样，基板12具有将Si层、ZrO2层按该顺序层叠的构造。Si表征硅，ZrO2表征氧化锆。ZrO2起到作为缓冲膜的作用，对结晶性良好地形成在其上形成的压电材料做出贡献。适合地，基板12包含(100)取向的Si层12a和形成于Si层12a上的ZrO2层12b。ZrO2层12b适合地包含(200)取向的ZrO2以及(002)取向的ZrO2。作为基板12的Si层12a，能使用(100)取向的Si基板。在这样的情况下，能将以a轴取向的AlN系的压电材料为主成分的压电材料等、压电体膜11的极化方向取向成与基板12平行的压电体膜11容易地形成在基板12上。此外，作为基板12的Si层12a，由于能使用(100)取向的Si基板，因此，能在廉价的半导体基板上形成使压电体膜11的极化方向对齐于与基板水平的方向的电子器件。
如图3所示那样，电极13具有将Pt(200)层、SrRuO3(100)层按照该顺序层叠的构造。Pt表征铂，SrRuQ3(SRO)表征钌酸锶。换言之，适合地，电极13包含：形成于基板12上且(200)取向的Pt层13a；和形成于Pt层13a上且(100)取向的SRO层13b。在这样的情况下，能将以a轴取向的AlN系的压电材料为主成分的压电材料等、压电体膜11的极化方向取向为与基板12平行的压电体膜11隔着作为下部电极的电极13容易地形成在基板12上。
另外，并不限定于Si层12a(100)取向的情况，并不限定于ZrO2层12b(200)取向或(002)取向的情况，并不限定于Pt层13a(200)取向的情况，并不限定于电极13包含形成于Pt层13a上且(100)取向的SRO层13b的情况。此外，能将基板12的Si层12a视作基板。在这样的情况下，本实施方式1的膜构造体10是如下那样的膜构造体，具有：作为Si基板的基板(Si层12a)；形成于基板(Si层12a)上的包含ZrO2的缓冲膜(ZrO2层12b)；和隔着金属膜(Pt层13a)形成于缓冲膜(ZrO2层12b)上的压电体膜11，压电体膜11的极化方向优先取向为与基板12的上表面平行。此外，压电体膜11是在Pt/ZrO2/Si上制膜的压电体膜。另外，在电极13包含Pt层13a和SRO层13b的情况下，即，在膜构造体10还在缓冲膜(ZrO2层12b)上具备金属膜(Pt层13a)且在金属膜(Pt层13a)上还具备SRO膜(SRO层13b)的情况下，压电体膜11是在作为Si基板的基板(Si层12a)上从下起依次隔着ZrO2膜(ZrO2层12b)、Pt膜(Pt层13a)以及SRO膜(SRO层13b)而制膜的压电体膜。
如图4所示那样，作为基板12的Si层12a，还能取代Si基板，使用半导体基板的SOI(Silicon On Insulator，绝缘衬底上的硅)基板。在作为基板12而使用SOI基板的情况下，基板12包含：包含Si的基体12c；形成于基体12c上的埋入氧化膜即BOX(Buried Oxide)层12d；和形成于BOX层12d上的SOI(Silicon On Insulator，绝缘衬底上的硅)层的Si层12a。由此，能将压电体膜的介电常数特性以及耐电压特性卓越的膜构造体形成在SOI基板上，且能在SOI基板上容易地形成包含具有形状精度良好地形成的多个压电元件的微机电系统(Micro Electro Mechanical Systems：MEMS)的电子器件。
另外，能将基板12的Si层12a视作基板。在这样的情况下，本实施方式1的膜构造体10是如下那样的膜构造体，具有：作为SOI基板的基板(Si层12a)；形成于基板(Si层12a)上的包含ZrO2的缓冲膜(ZrO2层12b)；和隔着金属膜(Pt层13a)形成于缓冲膜(ZrO2层12b)上的压电体膜11，压电体膜11的极化方向优先取向为与基板12的上表面平行。此外，压电体膜11是在SOI上的Pt/ZrO2/Si上制膜的压电体膜。另外，在电极13包含Pt层13a和SRO层13b的情况下，即，在膜构造体10在缓冲膜(ZrO2层12b)上还具备金属膜(Pt层13a)且在金属膜(Pt层13a)上还具备SRO膜(SRO层13b)的情况下，压电体膜11是在作为SOI基板的基板(Si层12a)上从下起依次隔着ZrO2膜(ZrO2层12b)、Pt膜(Pt层13a)以及SRO膜(SRO层13b)而制膜的压电体膜。
此外，电极13还能取代Pt层13a而包含Mo层13c或W层13d。在这样的情况下，电极13包含形成于Mo层13c或W层13d上的SRO层13b。此外，在这样的情况下，本实施方式1的膜构造体10具有在作为Si基板或SOI基板的基板(Si层12a)上从下起依次隔着ZrO2膜(ZrO2层12b)以及Mo膜(Mo层13c)或W膜(W层13d)而制膜的压电体膜11。此外，在这样的情况下，也与电极13包含Pt层13a的情况同样地，能将以a轴取向的A1N系的压电材料为主成分的压电材料等、压电体膜11的极化方向取向为与基板12平行的压电体膜11隔着作为下部电极的电极13容易地形成在基板12上。另外，作为电极即13a、13c或13d的材料，除了上述以外，也可以使用Ru层、Cu层。这些材料一般作为电极材料。
压电体膜11的膜厚优选为100nm以上。在压电体膜11的膜厚为100nm以上的情况下，与压电体膜11的膜厚不足100nm的情况相比，由于能使压电体膜11的膜厚足够大，因此，能将使压电体膜的极化方向对齐于与基板水平的方向的电子器件形成在基板上。
(实施方式2)
接下来，说明本发明的一实施方式的实施方式2的电子器件。本实施方式2的电子器件是具备实施方式1的膜构造体的体声波(Bulk Acoustic Wave：BAW)滤波器或压电薄膜谐振器(Film Bulk Acoustic Resonator：FBAR)。图5到图12是实施方式2的电子器件的截面图。
如图5所示那样，本实施方式2的电子器件20是具备具有压电体膜11、2个电极以及基板12的膜构造体10的电子器件，其特征在于，压电体膜11的极化方向优先取向为与基板12平行。
关于本实施方式2的电子器件20中所具备的膜构造体10，也与实施方式1的膜构造体10同样，能具有压电体膜11、电极13以及基板12。即，本实施方式2的电子器件20具有基板12上的电极13以及压电体膜11。为此，关于膜构造体10所具有的压电体膜11、电极13以及基板12当中的与实施方式1的膜构造体10所具有的压电体膜11、电极13以及基板12同样的部分，有时省略其说明。
另一方面，本实施方式2的电子器件20由于是具备实施方式1的膜构造体10的BAW滤波器或FBAR，因此，在基板12中，在压电体膜11的下部设置中空部分即中空部21。在这样的情况下，由于压电体膜11的位于中空部21上的部分当中的至少中央部分不被基板12约束，能自由振动，因此，能在该中央部分使体声波容易地产生。
此外，在本实施方式2的电子器件20中所具备的膜构造体10中，设置有形成于压电体膜11上的作为上侧电极或上部电极的电极22。在这样的情况下，电极13是形成于压电体膜11下的作为下侧电极或下部电极的电极。即，电极22以及电极13是形成于压电体膜11的上部以及下部的上部电极以及下部电极。在图5所示的示例中，与压电体膜11相接地在上下形成电极。此外，膜构造体10是具有压电体膜11、2个电极即电极13以及电极22、和基板12的膜构造体，其特征在于，压电体膜11即压电体膜部分的极化方向优先取向为与基板12平行。在这样的情况下，通过对电极13与电极22之间施加交流电压等电压，能容易地对压电体膜11施加压电体膜11的厚度方向的交流电场等电场，能使压电体膜11容易地产生体声波。此外，由于能使具有对应于压电体膜11的弹性特性等而确定的谐振频率的体声波产生或通过，因此，能作为谐振器或滤波器发挥功能。
另外，在本实施方式2中，也与实施方式1同样地，作为基板12，能使用包含(100)取向的Si层12a(参照图3)和形成于Si层12a上的ZrO2层12b(参照图3)的基板。ZrO2层12b适合地包含(200)取向的ZrO2以及(002)取向的ZrO2。在这样的情况下，能将基板12的Si层12a视作基板，本实施方式2的电子器件20是如下电子器件，具有作为Si基板的基板(Si层12a)上的电极13以及压电体膜11，压电体膜11的极化方向优先取向为与基板12平行，在压电体膜11的下部设有中空部21。
适合地，上下的电极的重叠部分的面积A比在中空部分露出的压电体膜11以及下侧电极的面积B小。即，上部电极即电极22与下部电极即电极13的重叠部分的面积比中空部21的面积小。在这样的情况下，通过对电极22与电极13之间施加电压，能使压电体膜11当中的被施加厚度方向的电场的部分从基板12可靠地离开。为此，压电体膜11当中的被施加厚度方向的电场的部分不受基板12约束，能自由地振动，能使体声波更容易地产生。
适合地，上下的电极的重叠部分的面积A的相对于在中空部分露出的压电体膜11以及下侧电极的面积B的面积比、即A/B比1/2小或为1/2以下。即，上部电极即电极22与下部电极即电极13的重叠部分的面积为中空部21的面积的1/2以下。在这样的情况下，通过对电极22与电极13之间施加电压，能使压电体膜11的被施加厚度方向的电场的部分从基板12更可靠地离开。为此，压电体膜11当中的被施加厚度方向的电场的部分更加不受基板12约束，能更加自由地振动，能使体声波更加容易地产生。
另外，如前述那样，关于本实施方式2的电子器件20中所具备的膜构造体10，也能与实施方式1的膜构造体10同样地具有压电体膜11、电极13以及基板12。为此，关于本实施方式2的电子器件20中所具备的膜构造体10，也与实施方式1的膜构造体10同样地，作为基板12的Si层12a(参照图4)，能取代Si基板而使用作为半导体基板的SOI基板，电极13还能取代Pt层13a(参照图3)而包含Mo层13c(参照图3)或W层13d(参照图3)。另外，作为电极即13a、13c或13d的材料，除了上述以外，还可以使用Ru层、Cu层。这些材料一般作为电极材料。此外，关于本实施方式2的电子器件20中所具备的膜构造体10，也与实施方式1的膜构造体10同样，压电体膜11的材料优选是氮化物，压电体膜11的材料优选是a轴取向的AlN系的压电材料，即，氮化物为AlN，优选在氮化物中掺杂Sc，压电体膜11的极化率优选为80％以上，压电体膜的膜厚优选为100nm以上。
如图6所示那样，优选在基板12与压电体膜11之间设置作为介电层或匹配层的介电层23。即，图6所示的电子器件20除了图5所示的电子器件20所具有的部分以外，还具有基板12上且下部电极下即电极13下的作为匹配层的介电层23。例如，在电子器件20当中介电层23以外的部分包含具有伴随温度上升而变得柔软的性质的材料、介电层23包含具有伴随温度上升而变硬的性质的材料的情况下，能使电子器件20的介电常数特性或压电特性的温度依赖性、即温度特性稳定化或进行调整。
适合地，介电层23是Si化合物，例如是二氧化硅(SiO2)。在这样的情况下，由于介电层23是包含与半导体装置的制造工序亲和性高的材料的介电层，因此，能容易地形成介电层23。
如图7所示那样，优选在压电体膜11上设置作为上侧介电层的介电层24。即，图7所示的电子器件20除了图5所示的电子器件20所具有的部分以外，还在压电体膜11上具有作为上侧介电层的介电层24。例如，在电子器件20当中的介电层24以外的部分包含具有随着温度上升而变得柔软的性质的材料、介电层24包含具有随着温度上升而变硬的性质的材料的情况下，能使电子器件20的介电常数特性或压电特性的温度依赖性、即温度特性稳定化，或进行调整。
适合地，介电层24是Si化合物，例如是SiO2。在这样的情况下，由于介电层24是包含与半导体装置的制造工序亲和性高的材料的介电层，因此，能容易地形成介电层24。
另外，在图5到图7所示的示例中，例如在图5所示的示例中，能使压电体膜11的上下任意一方未被固定(在使用后述的图13到图15说明的实施方式3中也同样)。由此，能实现有效利用滑移方向的位移的电子器件。
此外，在图5到图7所示的示例中，例如在图6以及图7所示的示例中，压电体膜11的任意一方被固定，相反侧利用根据温度而硬度发生变化的材料被比该一方弱地固定。即，能使得压电体膜11的上下的任意一方被固定，压电体膜11的与上下的一方相反侧利用通过温度而硬度发生变化的材料被较弱地固定(在使用后述的图13到图15说明的实施方式3中也同样)。由此，能实现有效利用滑移方向的位移且能进行温度特性的补偿的电子器件。
如图8所示那样，优选在基板12与压电体膜11之间设置作为下侧介电层的介电层23，并且在压电体膜11上设置作为上侧介电层的介电层24。即，图8所示的电子器件20除了图5所示的电子器件20所具有的部分以外，还具有：基板12上且下部电极下即电极13下的作为匹配层的介电层23；和压电体膜11上的作为上侧介电层的介电层24。此外，在图8所示的示例中，介电层24设于上部电极即电极22上。即，在图8所示的示例中，也与压电体膜11相接地在上下形成电极。例如，在电子器件20当中的介电层23以及介电层24以外的部分包含具有随着温度上升而变得柔软的性质的材料、介电层23以及介电层24包含具有随着温度上升而变硬的性质的材料的情况下，能使电子器件20的介电常数特性或压电特性的温度依赖性、即温度特性稳定化，或进行调整。如前述那样，介电层23以及介电层24是Si化合物，例如是SiO2。
如图9所示那样，优选在基板12与压电体膜11之间设置作为下侧介电层的介电层23，并且在压电体膜11上设置作为上侧介电层的介电层24，在作为上侧介电层的介电层24上设置作为上侧电极的电极22。即，图9所示的电子器件20使得在图8所示的电子器件20中将电极22和介电层24的上下方向上的层叠顺序颠倒。此外，图9所示的构造并非与压电体膜11相接地在上下形成电极的构造。在这样的情况下，也能具有与图8所示的电子器件20同样的效果。此外，如前述那样，介电层23以及介电层24是Si化合物，例如是SiO2。
如图10所示那样，优选通过上部或下部的电极13或电极22的任意一方有多个，在面内具有2种类以上的电场方向。在图10所示的示例中，电子器件20具有2个作为上部电极的电极22。在图10中，2个电极22示出为电极22a以及电极22b。由此，能更加容易实现有效利用滑移方向的位移的电子器件。另外，在图10中示意地示出压电体膜11具有2种类的滑移方向的位移的情况。
如图11所示那样，优选压电体膜11的极化方向(极化方向DP1)优先取向为与基板12平行且多个方向，在压电体的上部以及下部有电极22以及电极13。在这样的情况下，也能更容易地实现有效利用滑移方向的位移的电子器件。
如图12所示那样，优选在压电体膜11的上部或下部有多个电极。在图12所示的示例中，不设下部电极，作为上部电极而设有2个电极22、即电极22a以及电极22b。在这样的情况下，也能更加容易地实现有效利用滑移方向的位移的电子器件。
(实施方式3)
接下来，说明本发明的一实施方式的实施方式3的电子器件。本实施方式3的电子器件是具备实施方式1的膜构造体的表面声波(Surface Acoustic Wave：SAW)滤波器。图13到图15是实施方式3的电子器件的立体图。
如图13所示那样，本实施方式3的电子器件30是具备具有压电体膜11、梳型电极以及基板12的膜构造体10的电子器件，其特征在于，压电体膜11的极化方向优先取向为与基板12平行。
关于本实施方式3的电子器件30中所具备的膜构造体10，也与实施方式1的膜构造体10同样地，能具有压电体膜11以及基板12。为此，关于膜构造体10所具有的压电体膜11以及基板12当中的与实施方式1的膜构造体10所具有的压电体膜11以及基板12同样的部分，有时省略其说明。
另一方面，本实施方式3的电子器件30由于是具备实施方式1的膜构造体10的SAW滤波器，因此，在压电体膜11即压电体部分的上表面或下表面形成作为梳型电极(梳齿电极)的电极31以及电极32。即，本实施方式3的电子器件30具有基板12上的电极31以及电极32和压电体膜11。在这样的情况下，通过对电极31与电极32之间施加交流电压，能在压电体膜11使表面声波容易地产生。此外，由于能使具有对应于基板12、压电体膜11和电极31以及电极32的弹性特性等而确定的谐振频率的表面声波产生或通过，因此，能作为谐振器或滤波器发挥功能。
另外，在本实施方式3中，也与实施方式1同样地，作为基板12，能使用包含(100)取向的Si层12a(参照图3)和形成于Si层12a上的ZrO2层12b(参照图3)的基板。ZrO2层12b适合地包含(200)取向的ZrO2以及(002)取向的ZrO2。在这样的情况下，能将基板12的Si层12a视作基板，本实施方式3的电子器件30是如下电子器件，具有作为Si基板的基板(Si层12a)上的压电体膜11，压电体膜11的极化方向优先取向为与基板12平行。
在图13所示的示例中，在压电体膜11的上表面形成作为梳型电极的电极31以及电极32。即，在图13所示的示例中，电极31以及电极32是形成于压电体膜11的上表面的梳齿电极。另一方面，虽省略图示，但也可以在压电体膜11的下表面形成作为梳型电极的电极31以及电极32。即，电极31以及电极32还能是形成于压电体膜11的下表面的梳齿电极。
适合地，能将压电体膜11的极化方向和梳型电极的方向平行作为特征。即，适合地，压电体膜11的极化方向是梳齿电极即电极31以及电极32的梳齿的方向。
在此，作为梳型电极即梳齿电极的电极31包含：主体31a，其在俯视观察下向方向DR1延伸；和多个梳齿31b，其主体31a向俯视观察下与方向DR1交叉适合正交的方向DR2分别突出，在俯视观察下向方向DR2分别延伸且在方向DR1上排列。此外，作为梳型电极即梳齿电极的电极32包含：俯视观察下向方向DR1延伸的主体32a；和多个梳齿32b，其从主体32a向俯视观察下与方向DR1交叉适合正交的方向DR2分别突出，在俯视观察下向方向DR2分别延伸且且在方向DR1上排列。此外，梳齿31b和梳齿32b沿着方向DR1交替配置。在这样的情况下，所谓梳型电极的方向，是梳齿31b以及梳齿32b所延伸的方向即方向DR2，压电体膜11的极化方向DP1是与梳齿31b以及梳齿32b所延伸的方向即方向DR2相同的方向。
通过压电体膜11的极化方向和梳型电极的方向平行，能进行与SV波相比机电耦合系数更高的SH波的激振，能使SAW滤波器的特性提升。
另外，如前述那样，关于本实施方式3的电子器件30中所具备的膜构造体10，也与实施方式1的膜构造体10同样地，能具有压电体膜11以及基板12。为此，关于本实施方式3的电子器件30中所具备的膜构造体10，也与实施方式1的膜构造体10同样地，基板12能具有将Si层、ZrO2层按该顺序层叠的构造，作为基板12的Si层12a(参照图4)，能取代Si基板而使用作为半导体基板的SOI基板，电极13还能取代Pt层13a(参照图3)而包含Mo层13c(参照图3)或W层13d(参照图3)。另外，作为电极即13a、13c或13d的材料，除了上述以外，也可以使用Ru层、Cu层。此外，关于本实施方式3的电子器件30中所具备的膜构造体10，与实施方式1的膜构造体10同样，压电体膜11的材料优选是氮化物，压电体膜11的材料优选a轴取向的AlN系的压电材料，即，氮化物是AlN，优选在氮化物中掺杂Sc，压电体膜11的极化率优选为80％以上，压电体膜11的膜厚优选为100nm以上。
如图14所示那样，优选在基板12与压电体膜11之间设置作为介电层或匹配层的介电层33。即，图14所示的电子器件30除了图13所示的电子器件30所具有的部分以外，还具有基板12上且压电体膜11下的作为匹配层的介电层33。由此，能取基板12与压电体膜11之间的声匹配。此外，例如，在电子器件30当中的介电层33以外的部分包含具有随着温度上升而变得柔软的性质的材料、介电层33包含具有随着温度上升而变硬的性质的材料的情况下，能使电子器件30的介电常数特性或压电特性的温度依赖性、即温度特性稳定化，或进行调整。
适合地，介电层33是Si化合物，例如是SiO2。在这样的情况下，由于介电层33是包含与半导体装置的制造工序亲和性高的材料的介电层，因此，能容易形成介电层33。
如图15所示那样，优选在压电体膜11上设置介电层34。即，图15所示的电子器件30除了图13所示的电子器件30所具有的部分以外，还具有压电体膜11上的作为匹配层的介电层34。由此，能取基板12与压电体膜11之间的声匹配。此外，例如，在电子器件30当中的介电层34以外的部分包含具有随着温度上升而变得柔软的性质的材料、介电层34包含具有随着温度上升而变硬的性质的材料的情况下，能使电子器件30的介电常数特性或压电特性的温度依赖性、即温度特性稳定化，或进行调整。
适合地，介电层34是Si化合物，例如是SiO2。在这样的情况下，由于介电层34是包含与半导体装置的制造工序亲和性高的材料的介电层，因此，能容易地形成介电层34。
【实施例】
以下，基于实施例来更详细地说明本实施方式。另外，本发明并不被以下的实施例限定。
(实施例1以及实施例2)
以下，形成实施方式1中使用图2以及图3说明的膜构造体10z，作为1的膜构造体，实施在包含a轴取向的SRO(100)的基板上制成AlN膜的试验。此外，形成将从实施方式1中使用图3说明的膜构造体除去Pt层13a以及SRO层13b的膜构造体，作为实施例2的膜构造体。
[基板的形成]
说明实施例1的膜构造体当中的基板的形成方法。首先，作为Si层12a(参照图3)，准备具有包含(100)面的上表面、包含6英寸的硅单晶的晶片。
接下来，在作为Si层12a(参照图3)的晶片上通过电子束蒸镀法形成ZrO2层12b(参照图3)。以下示出这时的条件。
装置：电子束蒸镀装置
压力：7.00×10-5Pa
蒸镀源：Zr+O2
加速电压/发射电流：7.5kV/1.80mA
厚度：60nm
基板温度：500℃
接下来，在ZrO2层12b(参照图3)上通过溅射法形成Pt层13a(参照图3)。以下示出这时的条件。
装置：DC溅射装置
压力：1.20×10-1Pa
蒸镀源：Pt
功率：100W
厚度：150nm
基板温度：450～600℃
接下来，在Pt层13a(参照图3)上通过溅射法形成SRO层13b(参照图3)。以下示出这时的条件。
装置：RF磁控管溅射装置
功率：300W
气体：Ar
压力：1.8pa
基板温度：600℃
厚度：40nm
另一方面，将未在ZrO2层12b(参照图3)上形成Pt层13a(参照图3)以及SRO层13b(参照图3)的结构设为实施例2的膜构造体的基板。
[基板的θ-2θ谱]
关于实施例1，测定形成至SRO层13b(参照图3)的膜构造体的XRD法的θ-2θ谱。即，对形成至SRO层13b的实施例1的膜构造体进行θ-2θ法的X射线衍射测定。另外，本实施例的XRD数据是利用了理学公司制X射线衍射装置SmartLab的数据。
图16是表示形成至SRO层的实施例1的膜构造体的XRD法的θ-2θ谱的示例的图表。图16的图表的横轴表示角度2θ，图16的图表的纵轴表示X射线的强度(在后述的图19、图20以及图22中也同样)。图16示出20°≤2θ≤50°的范围。
在图16所示的示例(实施例1)中，在θ-2θ谱中观测到相当于ZrO2的(002)面以及(200)面、Pt的(200)面、和SRO的(100)面的峰值。
[压电体膜的形成]
在实施例1中，接下来，在SRO层13b(参照图3)上通过溅射法形成包含AlN的压电体膜11(参照图3)。以下示出这时的条件。
装置：DC溅射装置
压力：2Pa
蒸镀源(靶材)：Al
气体：Ar/N2
功率：450W
基板温度：450℃
厚度：600nm
另一方面，在实施例2中，在ZrO2层12b(参照图3)上直接通过溅射法形成包含AlN的压电体膜11。这以外的条件与实施例1同样。
[离面测定]
关于实施例1，对在形成至压电体膜11(参照图3)的膜构造体、即形成至SRO层13b(参照图3)的上述膜构造体上成膜AlN的样品利用X射线衍射装置(XRD)进行结晶性的评价(离面测定以及倒易晶格图谱测定)。另外，关于实施例2，也通过离面测定来进行结晶性的评价。
首先，进行离面测定以及倒易晶格图谱测定当中的离面测定。离面测定通过将X射线从表面入射即与表面大致平行地入射来掌握结晶构造。由此，确认AlN的取向的朝向。参照地，在图17以及图18示出a轴取向和c轴取向的面的定义。图17是表示a轴取向的AlN的结晶构造的图，图18是表示c轴取向的AlN的结晶构造的图。如前述那样，AlN具有六方晶构造的纤锌矿构造，极化成c轴方向。在图17中，斜线部分表征a面，a轴表征a1(100)轴。在图18中，斜线部分表征c面，轴表征c(001)轴。
图19是表示实施例1的膜构造体的离面测定的结果的图表。图20是表示实施例2的膜构造体的离面测定的结果的图表。图19示出20°≤2θ≤80°的范围，图20示出20°≤2θ≤100°的范围。
如图19所示那样，在实施例1的膜构造体中，在2θ＝69.5°附近确认到AlN(200)峰值。未确认到在2θ＝33.1°附近显示的AlN(100)峰值。认为AlN(100)峰值由于强度低，因此被ZrO2(002)的上升缓慢区域挡住。
另一方面，如图20所示那样，在实施例2的膜构造体的情况下，即，在ZrO2正上方成膜AlN的情况下，虽然与在SRO上成膜的情况相比峰值强度低了1个数量级，但在2θ＝69.5°附近确认到AlN(200)峰值。据此，能说在ZrO2的正上方，AlN也进行a轴取向。
[例易晶格图谱测定]
接下来，对实施例1进行倒易晶格图谱测定。倒易晶格图谱测定立体地观测所测定的膜，来确认晶格常数的波动、格子面的倾斜度。
图21是表示实施例1的膜构造体的倒易晶格图谱测定的结果的图表。如图21所示那样，AlN(010)的a轴方向的峰值确认成纵一列，面一致。此外，由于结晶顶点清晰，因此能说波动也少。另外，AlN(010)是与AlN(100)相同的a轴取向。
根据以上的结果可知，在实施例1的膜构造体上成膜的A1N成为a轴取向。此外，也获知在AlN中没有结晶的波动，格子面也一致。根据以上可知，成膜于SRO/Pt/ZrO2/Si上、适合是SRO(100)/Pt(100)/ZrO2(200)以及ZrO2(002)上的AlN是a轴取向且单晶化。此外，关于实施例2也得到同样的结果。
一般认为AlN(氮化铝)进行c轴取向。在实施例1中，实施在包含a轴取向的SRO(100)的基板上制成A1N膜的试验。作为结果可知，能得到a轴取向的A1N膜，也没有结晶的波动，格子面一致。根据这些可知，在上述膜构造体中，若在Pt/ZrO2/Si上成膜AlN，则外延生长，AlN也是a轴取向且单晶化。
(实施例3)
接下来，形成实施方式1中使用图2以及图3说明的膜构造体10，作为实施例3的膜构造体，进行测定电特性的试验。
[基板的形成]
关于实施例3的膜构造体，使用与实施例1的膜构造体同样的方法来形成基板。
[压电体膜的形成]
关于实施例3的膜构造体，通过与实施例1的膜构造体同样的方法形成压电体膜。但压力为0.26Pa，功率为500W。
[膜构造体的θ-2θ谱]
实对施例3的膜构造体进行θ-2θ法的X射线衍射测定。图22是表示实施例3的膜构造体的XRD法的θ-2θ谱的示例的图表。图22示出20°≤2θ≤80°的范围。
如图22所示那样，可知，成膜于SRO(100)基板上、即SRO(100)/Pt(100)/ZrO2(200)以及ZrO2(002)上的AlN膜能确认到AlN(200)，AlN进行a轴取向。
[位移量]
关于实施例3的膜构造体，在AlN膜上成膜上部电极(Pt：100nm)来测定制成具有悬臂形状以及衬垫形状的样品，实施例3的膜构造体的电特性。将其构造在图23到图26示出。
图23是实施例3的膜构造体的具有悬臂形状的样品的俯视图。图24是实施例3的膜构造体的具有悬臂形状的样品的截面图。图25是实施例3的膜构造体的具有衬垫形状的样品的俯视图。图26是实施例3的膜构造体的具有衬垫形状的样品的截面图。
如图24以及图26所示那样，具有悬臂形状的样品以及具有衬垫形状的样品均是在作为Si层12a的Si基板上依次层叠作为ZrO2层12b的ZrO2(60nm)、作为Pt层13a的Pt(150nm)、作为SRO层13b的SRO(40nm)、作为压电体膜11的AlN(600nm)以及作为电极22的Pt(100nm)的结构。图24以及图26中的各层的括弧内的数值表示膜厚。此外，如图24以及图26所示那样，具有如下结构：在侧面形成作为Pt层13a的Pt，来使在上下的Pt电极间使导通，作为下部电极的Pt层13a被引出到压电体膜11的上表面。此外，在将8个衬垫设为衬垫PD1到衬垫PD8时，衬垫PD1到衬垫PD8的直径为1mm。
使用图23以及图24所示的具有悬臂形状的样品来测定对上部电极与下部电极之间施加电压时的位移量。这时的测定条件以及样品的尺寸如以下那样。
施加电压：20Vpp，offset＝-10V，Fr＝700Hz，Sin波
样品：20×2×0.725mm
在表1中示出将上部电极与下部电极之间的电压设为35V时的位移量的测定结果。
【表1】
如表1所示那样，在第1次测定中，在35V下得到0.16μm的位移量，在第2次测定中，在35V下得到0.14μm的位移量。虽然该位移量与例如非专利文献1等作为文献值而报告的值即35V下的位移量的约0.51μm相比成为约1/3，但考虑到认为今后能通过进行成膜条件的调整来达成高的位移量、以及、在AlN为滤波器用途的情况下位移量并不是要求很高的参数、即本身AlN自体的位移量低，则判断为没有问题。
[介电常数]
使用图23所示的悬臂以及图25所示的衬垫PD7以及衬垫PD8，来测定对上部电极与下部电极之间施加电压时的介电常数。这时的测定条件如以下那样。
测定条件：Cp-Rp，Fr＝1kHz，Vpp＝1V
将其结果在表2示出。
【表2】
如表2所示那样，相对介电常数例如是非专利文献1等作为文献值而报告的值即约9的一半以下，能说是做出了特性良好的膜。
[耐电压]
使用图25所示的衬垫PD1到衬垫PD6来测定对上部电极与下部电极之间施加电压时的耐电压。这时的测定条件如以下那样。另外，本实施例的耐电压使用吉时利公司制源表Mode12450。
条件：电压0V→-200V、步：5V/step或4V/step
考虑各个膜厚，根据电场强度来设定同等地划刻度的步电压。
保持时间5sec
极限电流105μA
此外，作为击穿的定义，在PZT膜绝缘击穿的定时停止测定，将极限电流设为105μA，在这以上判断为击穿。此外，将击穿电压的前1设为耐电压。
将其结果在表3示出。
【表3】
如表3所示那样，耐电压在6处中的5处超过装置的最大电压。此外，例如能确认到与非专利文献1等中作为文献值而报告的约60V/μm相比好5倍以上耐电压。为此，能说成膜于SRO(100)基板上、即SRO(100)/Pt(100)/ZrO2(200)以及ZrO2(002)上的AlN的耐电压特性良好。
若将以上的结果汇总，则作为成膜于SRO(100)基板上的AlN(a轴取向)的特性，得到以下的结果。另外，Vp-p表征电压波形的从最大到最小的振幅。
位移量：0.14～0.16μm@35Vp-p换算(文献值：0.51μm)
相对介电常数：＜3.93(文献值：约9)
耐电压：350V/μm以上(文献值：60V/μm)
如设为实施例1的膜构造体所示的那样，能确认到，若在包含a轴取向的SRO(100)的基板上制成AlN膜，就成为a轴取向的单晶。在实施例3中，关于a轴取向的单晶AlN的电特性(位移量、介电常数以及耐电压)实施了试验。作为结果，虽然关于位移量，与上述非专利文献1等中作为文献值而报告的值差，但关于介电常数以及耐电压，示出比上述非专利文献1等中作为文献值而报告的值更加特性良好的特性。
以上对由本发明者做出的发明基于其实施方式具体进行了说明，但本发明并不限定于所述实施方式，当然能在不脱离其主旨的范围内进行变更。
应当明白，在本发明的思想的范畴，只要是本领域技术人员，能想到各种变更例以及修正例，关于这些变更例以及修正例也属于本发明的范围。
例如，本领域技术人员对前述的各实施方式适当进行构成要素的追加、删除或设计变更而得到的方案、或进行工序的追加、省略或条件变更而得到的方案也只要是具备本发明的主旨，则含在本发明的范围中。
此外，以下记载上述实施方式记载的内容的一部分。
[附记1]
一种膜构造体，具有在Pt/ZrO2/Si上制膜的压电体膜，所述压电体膜的极化方向优先取向为与基板平行。
[附记2]
在附记1所记载膜构造体的基础上，所述压电体膜由氮化物构成。
[附记3]
在附记2所记载膜构造体的基础上，所述氮化物是AlN。
[附记4]
一种膜构造体，具有在SOI上的Pt/ZrO2/Si上制膜的压电体膜，所述压电体膜的极化方向优先取向为与基板平行。
[附记5]
在附记4所记载的膜构造体的基础上，所述压电体膜由氮化物构成。
[附记6]
在附记5所记载的膜构造体的基础上，所述氮化物是AlN。
[附记7]
在附记1～6中任一项所述的膜构造体的基础上，极化率为80％以上。
[附记8]
在附记3或6所记载的膜构造体的基础上，AlN的膜厚为100nm以上。
[附记9]
在附记1～8中任一项所述的膜构造体的基础上，具有形成于所述压电体膜上的第2电极。
[附记10]
在附记2或5所记载的膜构造体的基础上，具有在所述氮化物中掺杂了Sc的所述压电体膜。
[附记11]
在附记1～10中任一项所述的膜构造体的基础上，具有在基底的Pt上有SRO的构造。
[附记12]
在附记3或6所记载的膜构造体的基础上，取代Pt而具有利用了Mo或W的基底膜上的AlN。
[附记13]
在附记1～12中任一项所述的膜构造体的基础上，所述压电体膜是单晶。
[附记14]
一种电子器件，包含电极以及压电体膜，所述压电体膜的极化方向优先取向为与基板平行。
[附记15]
在附记14所记载的电子器件的基础上，在所述压电体膜的上表面或下表面形成梳齿电极。
[附记16]
在附记14或15所记载的电子器件的基础上，所述压电体膜由氮化物构成。
[附记17]
在附记14～16中任一项所述的电子器件的基础上，所述氮化物为AlN。
[附记18]
在附记14～17中任一项所述的电子器件的基础上，极化率为80％以上。
[附记19]
一种电子器件，包含电极、压电体膜以及匹配层，所述压电体膜的极化方向优先取向为与基板平行。
[附记20]
在附记19所记载的电子器件的基础上，所述匹配层是Si化合物。
[附记21]
在附记14～20中任一项所述的电子器件的基础上，所述压电体膜的极化方向是梳齿电极的梳齿的方向。
[附记22]
一种电子器件，包含电极以及压电体膜，所述压电体膜的极化方向优先取向为与基板平行，在所述压电体膜的下部设有中空部。
[附记23]
一种电子器，包含电极以及压电体膜，所述压电体膜的极化方向优先取向为与基板平行，在所述压电体膜的上部以及下部形成电极，在所述压电体膜的下部设有中空部。
[附记24]
一种电子器件，包含电极以及压电体膜，所述压电体膜的极化方向优先取向为与基板平行，与所述压电体膜相接地在上下形成电极，在所述压电体膜的下部设有中空部。
[附记25]
一种电子器件，包含电极以及压电体膜，所述压电体膜的极化方向优先取向为与基板平行，在所述压电体膜的上下形成电极，在所述压电体膜的下部设有中空部，所述上下的电极的重叠的面积比所述中空部的面积小。
[附记26]
在附记23～25中任一项所述的电子器件的基础上，上下电极的重叠部分的面积是所述中空部的面积的1/2以下。
[附记27]
在附记22～26中任一项所述的电子器件的基础上，所述压电体膜由氮化物构成。
[附记28]
在附记27所记载的电子器件的基础上，所述氮化物为AlN。
[附记29]
在附记22～28中任一项所述的电子器件哦基础上，极化率为80％以上。
[附记30]
在附记23～26中任一项所述的电子器件的基础上，在下部电极的下方设置匹配层。
[附记31]
在附记30所记载的电子器件基础上，所述匹配层是Si化合物。
[附记32]
在附记28所记载的电子器件基础上，AlN的膜厚为100nm以上。
[附记33]
一种电子器件，包含电极以及压电体膜，所述压电体膜的极化方向优先取向为与基板平行，所述压电体膜的上下的任意一方未被固定。
[附记34]
在附记33所记载的电子器件的基础上，所述压电体膜由氮化物构成。
[附记35]
在附记34所记载的电子器件的基础上，所述氮化物是AlN。
[附记36]
在附记33～35中任一项所述的电子器件的基础上，极化率为80％以上。
[附记37]
一种电子器件，包含电极以及压电体膜，所述压电体膜的极化方向优先取向为与基板平行，所述压电体膜的任意一方被固定，相反侧利用根据温度而硬度发生变化的材料被较弱地固定。
[附记38]
一种电子器件，包含电极以及压电体膜，所述压电体膜的极化方向优先取向为与基板平行，在所述压电体膜的上部以及下部有电极，通过上部或下部的电极的任意一方有多个，在面内具有2种类以上的电场方向。
[附记39]
一种电子器件，包含电极以及压电体膜，所述压电体膜的极化方向与基板平行且优先取向为多个方向，在所述压电体膜的上部以及下部有电极。
[附记40]
一种电子器件，包含电极以及压电体膜，所述压电体膜的极化方向优先取向为与基板平行，在所述压电体膜的上部或下部有多个电极。
-符号说明-
10 膜构造体
11 压电体膜
12 基板
12a Si层
12b ZrO2层
12c 基体
12d BOX层
13 电极
13a Pt层
13b SRO层
13c Mo层
13d W层
20、30 电子器件
21 中空部
22、22a、22b、31、32 电极
23、24、33、34 介电层
31a、32a 主体
31b、32b 梳齿
DP1 极化方向
DR1、DR2 方向
PD1～PD8 衬垫。

Claims (20)

1.一种膜构造体，其特征在于，具有：
基板，其为Si基板或SOI基板；
缓冲膜，其形成于所述基板上，包含ZrO2；和
压电体膜，其形成于所述缓冲膜上，
所述压电体膜的极化方向优先取向为与所述基板平行。
2.根据权利要求1所述的膜构造体，其特征在于，
在所述缓冲膜上还具备金属膜。
3.根据权利要求2所述的膜构造体，其特征在于，
所述金属膜是Pt膜、Mo膜、W膜、Ru膜或Cu膜。
4.根据权利要求2或3所述的膜构造体，其特征在于，
在所述金属膜上还具备SRO膜。
5.根据权利要求1～4中任一项所述的膜构造体，其特征在于，
所述压电体膜由氮化物构成。
6.根据权利要求5所述的膜构造体，其特征在于，
所述氮化物是AlN。
7.根据权利要求5或6所述的膜构造体，其特征在于，
在所述氮化物中掺杂Sc。
8.一种电子器件，其特征在于，
由权利要求1～7中任一项所述的膜构造体制成。
9.一种电子器件，其特征在于，
在权利要求1所述的膜构造体中，在所述压电体膜的上表面或下表面具备梳齿电极。
10.根据权利要求9所述的电子器件，其特征在于，
所述压电体膜的极化方向是所述梳齿电极的梳齿的方向。
11.根据权利要求9或10所述的电子器件，其特征在于，
在所述基板上具有匹配层。
12.根据权利要求8所述的电子器件，其特征在于，
在所述压电体膜的下部设有中空部。
13.根据权利要求12所述的电子器件，其特征在于，
在所述压电体膜的上部以及下部具备上部电极以及下部电极。
14.根据权利要求13所述的电子器件，其特征在于，
所述上部电极与所述下部电极的重叠部分的面积比所述中空部的面积小。
15.根据权利要求13所述的电子器件，其特征在于，
所述上部电极与所述下部电极的重叠部分的面积为所述中空部的面积的1/2以下。
16.根据权利要求12～15中任一项所述的电子器件，其特征在于，
在所述基板上具有匹配层。
17.根据权利要求11或16所述的电子器件，其特征在于，
所述匹配层由随着温度的上升而硬度增加的材料构成。
18.根据权利要求17所述的电子器件，其特征在于，
所述材料是Si化合物。
19.根据权利要求8所述的电子器件，其特征在于，
所述压电体膜的上下的任意一方被固定。
20.根据权利要求8～19中任一项所述的电子器件，其特征在于，
所述压电体膜由氮化物构成。
CN202180087656.XA 2020-12-28 2021-03-26 膜构造体以及电子器件 Pending CN117461405A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063131078P 2020-12-28 2020-12-28
US63/131,078 2020-12-28
PCT/JP2021/012854 WO2022145059A1 (ja) 2020-12-28 2021-03-26 膜構造体及び電子デバイス

Publications (1)

Publication Number Publication Date
CN117461405A true CN117461405A (zh) 2024-01-26

Family

ID=82259208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180087656.XA Pending CN117461405A (zh) 2020-12-28 2021-03-26 膜构造体以及电子器件

Country Status (6)

Country Link
US (1) US20240048121A1 (zh)
EP (1) EP4270505A1 (zh)
JP (1) JPWO2022145059A1 (zh)
CN (1) CN117461405A (zh)
TW (1) TW202240943A (zh)
WO (1) WO2022145059A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529993B2 (ja) * 1996-11-07 2004-05-24 日本碍子株式会社 圧電素子
JP3953315B2 (ja) 2001-12-26 2007-08-08 宇部興産株式会社 窒化アルミニウム薄膜−金属電極積層体およびそれを用いた薄膜圧電共振子
JP5770344B2 (ja) * 2008-01-30 2015-08-26 日本碍子株式会社 圧電／電歪膜型素子の製造方法
JP5848131B2 (ja) * 2008-12-17 2016-01-27 アナログ デバイシス， インコーポレイテッド 機械共振構造体を備える機器
JP5760172B2 (ja) * 2011-02-01 2015-08-05 パナソニックＩｐマネジメント株式会社 発電デバイスおよびそれを用いた発電モジュール
JP7447372B2 (ja) * 2018-05-17 2024-03-12 サムソン エレクトロ－メカニックス カンパニーリミテッド． バルク音響共振器及びその製造方法

Also Published As

Publication number Publication date
JPWO2022145059A1 (zh) 2022-07-07
US20240048121A1 (en) 2024-02-08
WO2022145059A1 (ja) 2022-07-07
TW202240943A (zh) 2022-10-16
EP4270505A1 (en) 2023-11-01

Similar Documents

Publication Publication Date Title
CN100490318C (zh) 压电薄膜器件及其制造方法
US7902730B2 (en) Piezoelectric thin film device
US8148878B2 (en) Piezoelectric element and gyroscope
US8035281B2 (en) Physical quantity detecting sensor and actuator
US20170288121A1 (en) Acoustic resonator including composite polarity piezoelectric layer having opposite polarities
CN111244263B (zh) 压电薄膜元件
US11495726B2 (en) Piezoelectric element, and resonator using piezoelectric element
US20170288122A1 (en) Baw resonator having thin seed layer
US9620703B2 (en) Piezoelectric thin-film element, piezoelectric sensor and vibration generator
JP7307302B2 (ja) 膜構造体及びその製造方法
CN117461405A (zh) 膜构造体以及电子器件
JP2019169612A (ja) 圧電体薄膜、圧電素子および圧電発電装置
Kakimoto et al. Control of crystal orientation and piezoelectric response of lead zirconate titanate thin films near the morphotropic phase boundary
JP5019274B2 (ja) 共振アクチュエータ
JP5869439B2 (ja) ウルツァイト型複合酸化物及びそれを備えた圧電素子
TW202406176A (zh) 膜構造體及電子裝置
WO2017149675A1 (ja) 圧電膜、その製造方法、及び圧電膜を用いた圧電部品
JP7428961B2 (ja) 電子デバイス用素子
WO2024158022A1 (ja) 膜構造体及び電子デバイス
CN113165865A (zh) 压电体以及使用其的mems器件
TW202408159A (zh) 膜構造體及電子裝置
JP2001250995A (ja) 圧電体薄膜素子
WO2023190869A1 (ja) 窒化アルミニウムスカンジウム膜及び強誘電体素子
JP6666994B2 (ja) 圧電素子、及び圧電素子の製造方法
Isarakorn et al. Energy harvesting MEMS device based on an epitaxial PZT thin film: fabrication and characterization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination