TW202406176A - 膜構造體及電子裝置 - Google Patents

膜構造體及電子裝置 Download PDF

Info

Publication number
TW202406176A
TW202406176A TW112101994A TW112101994A TW202406176A TW 202406176 A TW202406176 A TW 202406176A TW 112101994 A TW112101994 A TW 112101994A TW 112101994 A TW112101994 A TW 112101994A TW 202406176 A TW202406176 A TW 202406176A
Authority
TW
Taiwan
Prior art keywords
film
substrate
layer
electronic device
piezoelectric film
Prior art date
Application number
TW112101994A
Other languages
English (en)
Inventor
小西晃雄
金森広晃
飯猛
Original Assignee
日商微新創研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商微新創研究所股份有限公司 filed Critical 日商微新創研究所股份有限公司
Publication of TW202406176A publication Critical patent/TW202406176A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本發明的課題係在具有成膜在基板上的壓電體膜的膜構造體中，提供能够使壓電體膜的分極方向在與基板垂直的方向對齊、且使壓電體膜的配向方向在沿著基板之上面的面內方向亦對齊的膜結構體。 作為解決手段，膜構造體(10)係具有Si層(12a)、和包含形成在Si層(12a)上ZrO 2的緩衝膜的ZrO 2層(12b)、和形成在ZrO 2層(12b)上的壓電體膜(11)，Si層(12a)係包含Si基板、或由Si基板所成的基體、和基體上的絕緣層、和由絕緣層上的Si膜所成的SOI層的SOI基板之SOI層壓電體膜(11)的分極方向係優先配向垂直於基板。

Description

膜構造體及電子裝置
本發明係有關膜構造體及電子裝置。
已知有具有基板、和成膜於基板上之壓電體膜的膜構造體，以及具備該膜構造體之電子裝置。
於日本特開2003-198319號公報(專利文獻1)中，揭示具備具有振動空間之半導體或絕緣體所成基板、和面向於基板之振動空間之位置，順序層積下部電極、壓電體薄膜及上部電極的層積構造體的薄膜壓電共振子中，壓電體薄膜顯示c軸配向之氮化鋁薄膜之技術。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2003-198319號公報 [非專利文獻]
[非專利文獻1]金近幸博、「半導體元件用高散熱AlN基板之技術動向」，electronics實裝學會誌、2012年、第15卷、第3號、p.185-189
[發明欲解決之課題]
記載於上述專利文獻1之技術中，壓電體膜之氮化鋁膜係c軸配向，壓電體膜之分極方向則垂直配向於基板。如此，壓電體膜之分極方向可對齊於垂直於基板之方向。另一方面，為了提高電容率特性及耐電壓特性，除了壓電體膜之分極方向垂直於基板配向之外，雖還可以使壓電體膜的配向方向在垂直於基板上面的方向以外的方向，例如沿著基板上面的面內方向對齊即，使壓電體膜磊晶成長為佳之情況，但難以使壓電體膜的配向方向在沿著基板上面的面內方向亦進行對齊。又，由於裝置的不同，除了壓電體膜的分極方向垂直於基板配向之外，有經由使壓電體膜的配向方向沿著基板的上面的面內方向也進行對齊，而可製作有利的裝置之情形。
本發明是為了解决上述以往技術的問題而提出的，提供在具有成膜於基板上的壓電體膜的膜構造體中，令壓電體膜的分極方向與垂直於基板的方向對齊，且令壓電體膜的配向方向也與沿著基板上面的面內方向對齊之膜構造體為目的。 [為解決課題之手段]
本案所揭示之發明中，就代表性之概要者進行簡單說明時，則如下所述。
作為本發明一形態的膜構造體係具有基板、包含於形成在基板上之ZrO 2之緩衝膜、形成在緩衝膜上的壓電體膜，基板係包含Si基板或由Si基板所成的基體、和基體上的絕緣層、和由絕緣層上的Si膜所成之SOI層之SOI基板，壓電膜的分極方向則優先配向垂直於基板。
又，作為其他之一形態，該膜構造體係可具有形成於緩衝膜上之金屬膜。又，作為其他之一形態，金屬膜係可為Pt膜、Mo膜、W膜、Ru膜或Cu膜。又，作為其他之一形態，該膜構造體係可具有形成於金屬膜上之SRO膜。
又，作作為其他之一形態，壓電體膜係由氮化物所成亦可。又，作為其他之一形態，氮化物係可為AlN。又，作為其他之一形態，於氮化物可摻雜Sc。
又，作為其他之一形態，Si基板係可為Si(100)基板，或者SOI層係可由Si(100)膜所成。又，作為其他之一形態，Si基板係可為Si(111)基板，或者SOI層係可由Si(111)膜所成。
作為本發明之一形態之電子裝置，係具備該膜構造體之電子裝置。
作為本發明之一形態之電子裝置，係具備該膜構造體之電子裝置，該膜構造體係具有形成於壓電體膜之上面或下面之梳齒電極。
又，作為其他之一形態，該膜構造體係可具有形成於基板上之整合層。
又，作為其他之一形態，於壓電體膜之下部，設置中空部亦可。
又，作為其他之一形態，該膜構造體係具有形成於壓電體膜之上部之上部電極，及形成於壓電體膜之下部之下部電極亦可。又，作為其他之一形態，上部電極與下部電極之重疊部分之面積係較中空部之面積為小亦可。又，作為其他之一形態，上部電極與下部電極之重疊部分之面積係中空部之面積之1/2以下亦可。又，作為其他之一形態，該膜構造體係可具有形成於基板上之整合層。
又，作為其他之一形態，整合層係由根據溫度之上昇硬度會增加之材料所成亦可。又，作為其他之一形態，材料係Si化合物亦可。
又，作作為其他之一形態，壓電體膜係由氮化物所成亦可。 [發明效果]
經由適用本發明的一形態，在具有成膜在基板上的壓電體膜的膜結構體中，能够實現使壓電體膜的分極方向在與基板垂直的方向對齊、且使壓電體膜的取向方向在沿著基板之上面的面內方向也對齊的膜結構體。
以下，對於本發明之各實施形態，參照圖面加以說明。
然而，揭示部分僅為一例，於該業者中，保有發明之主旨之適當變更而可容易思名者，當然包含於本發明之範圍。又，圖面係為了將說明更為明確，相較實施之形態，有模式性顯示各部之寬度、厚度、形狀等之情形，僅為其中一例，非限定本發明之解釋。
又，於本說明書與各圖中，對於已表之圖面，與前述者同樣之要素，有附上相同符號，適切省略詳細說明之情形。
更且，實施形態所使用之圖面中，有將為區別構造物附上之剖面線(掛網)，對應於圖面加以省略之情形。
然而，以下之實施形態中，就A~B而言顯示範圍之時，除了特別加以明示之外，係表示A以上B以下。
(實施形態1) 首先，對於本發明之一實施形態之實施形態1之膜構造體加以說明。圖1乃至圖4係實施形態1之膜構造體之剖面圖。
如圖1所示，本實施形態1之膜構造體10係具有壓電體膜11及基板12之膜構造體中，壓電體膜11，即壓電體膜部分之分極方向係優先配向垂直於基板12為特徵。圖1中，將分極方向經由分極方向DP1加以顯示(圖2及圖5乃至圖15亦相同)。藉由壓電體膜11之分極方向係優先配向垂直於基板12，可實現將壓電體膜之分極方向，對齊垂直方向於基板之膜構造體。
或，如圖2所示，本實施形態1之膜構造體10係具有壓電體膜11、電極13及基板12之膜構造體中，壓電體膜11，即壓電體膜部分之分極方向係優先配向垂直於基板12為特徵。如前所述，藉由壓電體膜11之分極方向係優先配向垂直於基板12，可實現將壓電體膜之分極方向，對齊垂直方向於基板之膜構造體。
然而，本案說明書中，壓電體膜11之分極方向係優先配向垂直於基板12係意味壓電體膜11中，分極方向係垂直於基板12而配向之部分，例如就體積分率而言，超過壓電體膜11之整體之50%，意味例如測定X線繞射(X-Ray Diffraction:XRD)法所成θ-2θ光譜時，測定之θ-2θ光譜中，顯示分極方向係垂直於基板12而配向之部分最大尖峰之尖峰強度，較顯示分極方向係未垂直於基板12而配向之部分最大尖峰之尖峰強度為高。又，分極方向係垂直於基板12之時，不僅是完全垂直於基板12之上面之情形。亦包含垂直於基板12之上面之方向與分極方向所成角度為20°以下之情形。
適切而言，壓電體膜11之材料係氮化物。即，壓電體膜11係由氮化物所成。壓電體膜11之材料為氮化物之時，為無鉛材料，且可使用壓電特性優異之壓電材料之氮化鋁(AlN)或氮化鎵(GaN)等。
壓電體膜11之材料係較佳為c軸配向之AlN系之壓電材料，即AlN為主成分之壓電材料。即，氮化物為AlN。壓電體膜11之材料為以AlN為主成分之時，為無鉛材料，且克拉克數高，含有豐富存在於地球上之元素，且可使用壓電特性優異之壓電材料。又，藉由AlN成為c軸配向，可使AlN之分極方向之c軸方向垂直於基板12，配向AlN。然而，AlN係具有六方晶構造之閃鋅礦構造，分極於c軸方向。GaN亦具有閃鋅礦構造。
然而，本案說明書中，AlN為主成分之壓電材料係意味壓電材料中之AlN之含有量超過50重量%，或壓電材料中之AlN之含有量超過50mol%。
適切而言，於氮化物摻雜，即添加鈧(Sc)。作為氮化物之材料，例如使用AlN或GaN之時，經於氮化物添加Sc，可提升壓電特性。又，亦可使用鎂、鈮、鉿、氧化釔、硼、鈦等作為摻雜物質。
適切而言，壓電體膜11之分極率係80%以上。由此，可實現將壓電體膜之分極方向，對齊於垂直於基板之方向之膜構造體。
適切而言，如圖3所示，基板12係具有依Si層、ZrO 2層之順序所層積之構造。Si係表示矽，ZrO 2係表示氧化鋯。ZrO 2係達成作為緩衝膜之功能，將形成於此上之壓電材料，可有助於結晶性佳之形成。即，經由緩衝膜為包含形成於Si層上的ZrO 2，可以使壓電體膜的分極方向在垂直於基板的方向對齊，且，也亦可使壓電體膜的配向方向在沿著基板之上面的面內方向對齊。適切而言、基板12係包含(100)配向之Si層12a、和形成於Si層12a上ZrO 2層12b。ZrO 2層12b係適切而言，包含(200)配向之ZrO 2及(002)配向之ZrO 2。作為基板12之Si層12a，可使用(100)配向之Si基板，即使用Si(100)基板。如此之時，可將c軸配向之AlN系之壓電材料為主成分之壓電材料等、壓電體膜11之分極方向垂直配向於基板12，且磊晶成長之壓電體膜11，容易形成於基板12上。又，作為基板12之Si層12a，可使用(100)配向之Si基板之故，可將壓電體膜11之分極方向，垂直方向對齊於基板，且使壓電體膜之配向方向亦在沿著基板之上面之面內方向對齊之電子裝置，形成於便宜之半導體基板上。
如圖3所示，電極13係具有依Pt(200)層、SrRuO 3(100)層之順序層積之構造。Pt係表示白金，SrRuO 3(SRO)係表示釕酸鍶。換言之，適切而言，電極13係包含形成於基板12上，且(200)配向之Pt層13a、和形成於Pt層13a上，且(100)配向之SRO層13b。如此之時，可將c軸配向之AlN系之壓電材料為主成分之壓電材料等、壓電體膜11之分極方向垂直配向於基板12，且磊晶成長之壓電體膜11，隔著作為下部電極之電極13容易形成於基板12上。
然而，Si層12a係不限於(100)配向之情形，ZrO 2層12b係不限於(200)配向或(002)配向之情形，Pt層13a係不限於(200)配向之情形，電極13則不限於形成於Pt層13a上且包含(100)配向之SRO層13b之情形。
例如、基板12係包含(111)配向之Si層12a、和形成於Si層12a上ZrO 2層12b。ZrO 2層12b係適切而言，包含(111)配向之ZrO 2。作為基板12之Si層12a，可使用(111)配向之Si基板，即使用Si(111)基板。如此之時，亦可將c軸配向之AlN系之壓電材料為主成分之壓電材料等、壓電體膜11之分極方向垂直配向於基板12，且磊晶成長之壓電體膜11，容易形成於基板12上。又，電極13係包含形成在基板12上，且(111)配向的Pt層13a。
又，可將基板12之Si層12a，視為基板。如此之時，本實施形態1之膜構造體10係具有Si基板之基板(Si層12a)、和包含形成於基板(Si層12a)上之ZrO 2之緩衝膜(ZrO 2層12b)、和於緩衝膜(ZrO 2層12b)上，隔著金屬膜(Pt層13a)所成壓電體膜11，壓電體膜11之分極方向係優先配向垂直於基板12之上面之膜構造體。又，壓電體膜11係成膜於Pt/ZrO 2/Si上之壓電體膜。然而，電極13包含Pt層13a和SRO層13b之時，即膜構造體10係於緩衝膜(ZrO 2層12b)上，更具備金屬膜(Pt層13a)，於金屬膜(Pt層13a)上更具備SRO膜(SRO層13b)之時，壓電體膜11係於Si基板之基板(Si層12a)上，從下順隔著ZrO 2膜(ZrO 2層12b)、Pt膜(Pt層13a)及SRO膜(SRO層13b)加以成膜之壓電體膜。
如圖4所示，作為基板12之Si層12a，可代替Si基板，使用半導體基板之SOI(Silicon On Insulator)基板。作為基板12使用SOI基板之時，基板12係包含Si所成基體12c、和作為形成於基體12c上之埋入氧化膜之絕緣層之BOX(Buried Oxide)層12d、和形成於BOX層12d上之由Si膜所成SOI(Silicon On Insulator)層之Si層12a。由此，可將壓電體膜之電容率特性及耐電壓特性優異之膜構造體膜形成於SOI基板上，且於SOI基板上，容易形成具有形狀精度佳而形成之複數之壓電元件之微機電系統(Micro Electro Mechanical Systems:MEMS)所成電子裝置。又，在使用SOI基板代替Si基板的情况下，作為基板12的(100)配向之Si層12a，可以使用由Si(100)膜所成的SOI層，或作為基板12的(111)配向的Si層12a，可以使用由Si(111)膜所成的SOI層。
然而，可將基板12之Si層12a，視為基板。如此之時，本實施形態1之膜構造體10係具有SOI基板之基板(Si層12a)、和包含形成於基板(Si層12a)上之ZrO 2之緩衝膜(ZrO 2層12b)、和於緩衝膜(ZrO 2層12b)上，隔著金屬膜(Pt層13a)所成壓電體膜11，壓電體膜11之分極方向係優先配向垂直於基板12之上面之膜構造體。又，壓電體膜11係成膜於SOI上之Pt/ZrO 2/Si上之壓電體膜。然而，電極13包含Pt層13a和SRO層13b之時，即膜構造體10係於緩衝膜(ZrO 2層12b)上，更具備金屬膜(Pt層13a)，於金屬膜(Pt層13a)上更具備SRO膜(SRO層13b)之時，壓電體膜11係於SOI基板之基板(Si層12a)上，從下順隔著ZrO 2膜(ZrO 2層12b)、Pt膜(Pt層13a)及SRO膜(SRO層13b)加以成膜之壓電體膜。
又，電極13係代替Pt層13a，可含有Mo層13c或W層13d。如此之時，電極13係包含形成於Mo層13c或W層13d上之SRO層13b。又，此時，本實施形態1之膜構造體10係於Si基板或SOI基板之基板(Si層12a)上，具有依從下順序隔著ZrO 2膜(ZrO 2層12b)及Mo膜(Mo層13c)或W膜(W層13d)而成膜之壓電體膜11。又，如此之時，與電極13包含Pt層13a之情況相同，可將c軸配向之AlN系之壓電材料為主成分之壓電材料等、壓電體膜11之分極方向垂直配向於基板12，且磊晶成長之壓電體膜11，隔著作為下部電極之電極13容易形成於基板12上。然而，作為電極13a、13c或13d之材料，除了上述者之外，可使用Ru層或Cu層。此等材料係作為電極材料而言為一般的。
壓電體膜11之膜厚係較佳為100nm以上。相較在壓電體膜11膜厚為100nm以上的情况下，相較壓電體膜11的膜厚不足100nm的情况下，能够充分增大壓電體膜11的膜厚之故，能够使壓電體膜的分極方向方向與基板垂直的方向一致，且可以在基板上形成使壓電體膜的配向方向方向沿基板的上面的面內方向也一致的電子裝置。
(實施形態2) 接著，對於本發明之一實施形態之實施形態2之電子裝置加以說明。本實施形態2之電子裝置係具備實施形態1之膜構造體之體彈性波(Bulk Acoustic Wave:BAW)濾波器或壓電薄膜共振子(Film Bulk Acoustic Resonator:FBAR)。圖5乃至圖12係實施形態2之電子裝置之剖面圖。
如圖5所示，本實施形態2之膜構造體20係具有壓電體膜11、2個電極及基板12之膜構造體10之電子裝置中，壓電體膜11之分極方向係優先配向垂直於基板12為特徵。
對於備於本實施形態2之電子裝置20之膜構造體10，亦與實施形態1之膜構造體10相同，可具有壓電體膜11、電極13及基板12。即，本實施形態2之電子裝置20係具有基板12上之電極13及壓電體膜11。為此，具有膜構造體10之壓電體膜11、電極13及基板12中，對於與具有實施形態1之膜構造體10之壓電體膜11、電極13及基板12同樣之部分，有省略該說明之情形。
另一方面，本實施形態2之電子裝置20係具備實施形態1之膜構造體10之BAW濾波器或FBAR之故，於基板12，在壓電體膜11之下部，設置中空部分，即中空部21。此時，壓電體膜11中，位於中空部21上之部分之至少中央部分，係不被基板12拘束，可自由振動之故，可於該中央部分，容易產生體彈性波。然而，由於在壓電體膜11下部設置中空部分之故，在從背面蝕刻基板12時，基板12中所含的Si層12a(參照圖3及圖4)雖被蝕刻而除去，但基板12中所含的ZrO 2層12b(參照圖3及圖4)則未被蝕刻而殘留，可以作為蝕刻阻擋膜發揮功能。又，在圖5至圖12中，對於ZrO 2層12b(參照圖3及圖4)未被蝕刻而殘留的情况，則省略圖示。
又，備於本實施形態2之電子裝置20之膜構造體10中，設置形成於壓電體膜11上之上側電極或作為上部電極之電極22。此時，電極13係形成於壓電體膜11下之下側電極或作為下部電極之電極。即，電極22及電極13係形成於壓電體膜11之上部之上部電極及形成於壓電體膜11之下部之下部電極。圖5所示例中，接觸於壓電體膜11，於上下形成電極。又，膜構造體10係具有壓電體膜11、2個電極之電極13及電極22、以及基板12之膜構造體中，壓電體膜11即壓電體膜部分之分極方向係優先配向垂直於基板12為特徵。此時，於電極13與電極22之間，經由施加交流電壓等之電壓，可將壓電體膜11之厚度方向之交流電場等之電場，容易施加於壓電體膜11，可於壓電體膜11容易產生體彈性波。又，可產生或通過具有對應於壓電體膜11之彈性特性等所訂定之共振頻率之體彈性波之故，可作為共振子或濾波器加以工作。
然而，本實施形態2中，與實施形態1相同，作為基板12，可使用包含(100)配向或(111)配向之Si層12a(參照圖3)、和形成於Si層12a上之ZrO 2層12b(參照圖3)之基板。ZrO 2層12b係適切而言，包含(200)配向之ZrO 2及(002)配向之ZrO 2，或(111)配向之ZrO 2。如此之時，可將基板12之Si層12a視為基板，本實施形態2之電子裝置20係具有Si基板之基板(Si層12a)上之電極13及壓電體膜11，壓電體膜11之分極方向係優先配向垂直於基板12，於壓電體膜11之下部設置中空部21之電子裝置。
適切而言，上下之電極之重疊部分之面積A係相較在中空部分露出之壓電體膜11及下側電極之面積B為小。即，上部電極之電極22與下部電極之電極13之重疊部分之面積係較中空部21之面積為小。此時，經由於電極22與電極13之間施加電壓，可將施加壓電體膜11中之厚度方向之電場之部分，可從基板12確實脫離。此時，施加壓電體膜11中之厚度方向之電場之部分，係不被基板12拘束，可自由振動，可更容易產生體彈性波。
適切而言，上下之電極之重疊部分之面積A之中空部分所露出之壓電體膜11及對於下側電極之電極B之面積比，即A/B係較1/2為小或1/2以下。即，上部電極之電極22與下部電極之電極13之重疊部分之面積係中空部21之面積之1/2以下。此時，經由於電極22與電極13之間施加電壓，可將施加壓電體膜11中之厚度方向之電場之部分，可從基板12確實脫離。此時，施加壓電體膜11中之厚度方向之電場之部分，係不被基板12拘束，更可自由振動，可更容易產生體彈性波。
然而，如前所述，對於備於本實施形態2之電子裝置20之膜構造體10，亦與實施形態1之膜構造體10相同，可具有壓電體膜11、電極13及基板12。為此，對於備於本實施形態2之電子裝置20之膜構造體10，亦與實施形態1之膜構造體10相同，作為基板12之Si層12a(參照圖4)，代替Si基板，可使用半導體基板之SOI基板，電極13係代替Pt層13a(參照圖3)，可包含Mo層13c(參照圖3)或W層13d(參照圖3)。然而，作為電極13a、13c或13d之材料，除了上述者之外，可使用Ru層或Cu層。此等材料係作為電極材料而言為一般的。又，對備於本實施形態2之電子裝置20之膜構造體10，亦與實施形態1之膜構造體10相同，壓電體膜之材料係氮化物為佳，壓電體膜11之材料係c軸配向之AlN系之壓電材料，即氮化物為AlN為佳，於氮化物摻雜Sc者為佳，壓電體膜11之分極率係80%以上為佳，壓電體膜11之膜厚係100nm以上為佳。
如圖6所示，於基板12與壓電體膜11之間，設置介電層或作為整合層之介電層23為佳。即，圖6所示電子裝置20係除了具有圖5所示電子裝置20之部分之外，具有基板12上且下部電極下，即作為電極13下之整合層之介電層23。例如，電子裝置20中之介電層23以外之部分則由具有伴隨溫度上昇軟化之性質之材料所成，介電層23則具有伴隨溫度上昇硬化性質之材料所成之時，可安定化或調整電子裝置20之電容率特性或壓電特性之溫度關連性，即溫度特性。
適切而言、介電層23係Si化合物，例如為二氧化矽(SiO 2)。此時，介電層23係由與半導體裝置之製造工程親和性高之材料所成介電層之故，可容易形成介電層23。
如圖7所示，於壓電體膜11上，設置作為上側介電層之介電層24為佳。即，圖7所示電子裝置20係除了具有圖5所示電子裝置20之部分之外，於壓電體膜11上具有作為上側介電層之介電層24。例如，電子裝置20中之介電層24以外之部分則由具有伴隨溫度上昇軟化之性質之材料所成，介電層24則具有伴隨溫度上昇硬化性質之材料所成之時，可安定化或調整電子裝置20之電容率特性或壓電特性之溫度關連性，即溫度特性。
適切而言、介電層24係Si化合物，例如為(SiO 2)。此時，介電層24係由與半導體裝置之製造工程親和性高之材料所成介電層之故，可容易形成介電層24。
然而，圖5乃至圖7所示例中，例如圖5所示例中，可使壓電體膜11之上下之任一方不被加以固定(使用後述之圖13乃至圖15說明之實施形態3中亦相同)。
又，圖5乃至圖7所示例中，例如圖6及圖7所示例中，壓電體膜11之任一方被固定，相反側則可經由溫度改變硬度之材料，較該一方為弱地固定。即，壓電體膜11之上下之任一方被固定，與壓電體膜11之上下之一方相反側，則以經由溫度改變硬度材料較弱地固定(在使用後述之圖13乃至圖15說明之實施形態3中亦相同)。由此，可實現活化滑移方向之變位之電子裝置，且實現進行溫度特性之補償之電子裝置。
如圖8示，於基板12與壓電體膜11之間，設置作為下側介電層之介電層23的同時，於壓電體膜11上設置作為上側介電層之介電層24為佳。即，圖8所示電子裝置20係除了具有圖5所示電子裝置20之部分之外，具有基板12上且下部電極下，即作為電極13下之整合層之介電層23、和作為壓電體膜11上之上側介電層之介電層24。又，圖8所示例中，介電層24係設於上部電極，即設於電極22上。即，圖8所示例中，接觸於壓電體膜11，於上下形成電極。例如，電子裝置20中之介電層23及介電層24以外之部分則由具有伴隨溫度上昇軟化之性質之材料所成，介電層23及介電層24則具有伴隨溫度上昇硬化性質之材料(伴隨溫度之上昇增加硬度之材料)所成之時，可安定化或調整電子裝置20之電容率特性或壓電特性之溫度關連性，即溫度特性。如前所述，介電層23及介電層24係Si化合物，例如為SiO 2。
如圖9示，於基板12與壓電體膜11之間，設置作為下側介電層之介電層23的同時，於壓電體膜11上設置作為上側介電層之介電層24，於作為上側介電層之介電層24上，設置作為上側電極之電極22為佳。即，圖9所示電子裝置20係於圖8所示電子裝置20中，將電極22和介電層24之上下方向之層積順序顛倒者。又，圖9所示構造係非接觸於壓電體膜11，於上下形成電極之構造。於此之時，可具有與圖8所示之電子裝置20相同之效果。又，如前所述，介電層23及介電層24係Si化合物，例如為SiO 2。
如圖10所示，上部或下部之電極13或電極22之任一方為複數者，在面內具有2種類以上之電場方向為佳。圖10所示例中，電子裝置20係具有2個作為上部電極之電極22。圖10中，將2個電極22顯示為電極22a及電極22b。由此，更可容易實現活化滑移方向之變位之電子裝置。然而，圖10中，模式性顯示壓電體膜11具有2種類之滑移方向之變位之情形。
如圖11所示，壓電體膜11之分極方向(分極方向DP1)則垂直於基板12，且優先配向於複數之方向，於壓電體之上部及下部，有電極22及電極13為佳。如此之時，亦更可容易實現活化滑移方向之變位之電子裝置。
如圖12所示，於壓電體膜11之上部及下部，有複數之電極為佳。圖12所示例中，未設置下部電極，作為上部電極，設置2個電極22，即電極22a及電極22b。如此之時，亦更可容易實現活化滑移方向之變位之電子裝置。
(實施形態3) 接著，對於本發明之一實施形態之實施形態3之電子裝置加以說明。本實施形態3之電子裝置係具備實施形態1之膜構造體之表面彈性波(Surface Acoustic Wave:SAW)濾波器。圖13乃至圖15係實施形態3之電子裝置之斜視圖。
如圖13所示，本實施形態3之膜構造體30係具備具有壓電體膜11、梳型電極及基板12之膜構造體10之電子裝置中，壓電體膜11之分極方向係優先配向垂直於基板12為特徵。
對於備於本實施形態3之電子裝置30之膜構造體10，亦與實施形態1之膜構造體10相同，可具有壓電體膜11及基板12。為此，具有膜構造體10之壓電體膜11及基板12中，對於與具有實施形態1之膜構造體10之壓電體膜11及基板12同樣之部分，有省略該說明之情形。
另一方面，本實施形態3之電子裝置30係具備實施形態1之膜構造體10之SAW濾波器之故，在壓電體膜11，即在壓電體部分之上面或下面，形成作為梳型電極(梳齒電極)之電極31及電極32。即，本實施形態3之電子裝置30係具有基板12上之電極31及電極32以及壓電體膜11。此時，於電極31與電極32之間，經由施加交流電壓，可於壓電體膜11容易產生表面彈性波。又，可產生或通過具有對應於基板12、壓電體膜11以及電極31及電極32之彈性特性等所訂定之共振頻率之表面彈性波之故，可作為共振子或濾波器加以工作。
然而，本實施形態3中，與實施形態1相同，作為基板12，可使用包含(100)配向或(111)配向之Si層12a(參照圖3)、和形成於Si層12a上之ZrO 2層12b(參照圖3)之基板。ZrO 2層12b係適切而言，包含(200)配向之ZrO 2及(002)配向之ZrO 2，或(111)配向之ZrO 2。如此之時，可將基板12之Si層12a視為基板，本實施形態3之電子裝置30係具有Si基板之基板(Si層12a)上之壓電體膜11，壓電體膜11之分極方向係優先配向垂直於基板12之電子裝置。
圖13所示例中，接觸於壓電體膜11之上面，形成作為梳型電極之電極31及電極32。即，圖13所示例中，電極31及電極32係形成於壓電體膜11之上面之梳齒電極。另一方面，圖示雖被省略，於壓電體膜11之下面，形成作為梳型電極之電極31及電極32亦可。即，電極31及電極32係可為形成於壓電體膜11之下面之梳齒電極。
壓電體膜11的分極方向係垂直優先配向於基板12之故，因此壓電體膜11的分極方向與梳型電極的方向係相互交叉，適切而言為正交。
在此，梳型電極即作為梳齒電極之電極31係包含平面視之，延伸存在於方向DR1之本體31a、和從本體31a平面視之，向與方向DR1交叉，適切而言為向正交之方向DR2各別突出，平面視之，各別延伸存在於方向DR2，且排列於方向DR1之複數之梳齒31b。又，梳型電極即作為梳齒電極之電極32係包含平面視之，延伸存在於方向DR1之本體32a、和從本體32a平面視之，向與方向DR1交叉，適切而言為向正交之方向DR2各別突出，平面視之，各別延伸存在於方向DR2，且排列於方向DR1之複數之梳齒32b。又，梳齒31b與梳齒32b係沿方向DR1交互配置者。如此之時，梳型電極之方向係梳齒31b及梳齒32b延伸存在之方向之方向DR2，壓電體膜11之分極方向DP1係與梳齒31b及梳齒32b延伸存在之方向之方向DR2為交叉，適切而言為正交之方向。
然而，如前所述，對於備於本實施形態3之電子裝置30之膜構造體10，亦與實施形態1之膜構造體10相同，可具有壓電體膜11及基板12。為此，對於備於本實施形態3之電子裝置30之膜構造體10，亦與實施形態1之膜構造體10相同，基板12係可具有依Si層、ZrO 2層之順序層積之構造，作為基板12之Si層12a(參照圖4)，代替Si基板，可使用半導體基板之SOI基板，電極13係代替Pt層13a(參照圖3)，可包含Mo層13c(參照圖3)或W層13d(參照圖3)。然而，作為電極13a、13c或13d之材料，除了上述者之外，可使用Ru層或Cu層。又，對備於本實施形態3之電子裝置30之膜構造體10，亦與實施形態1之膜構造體10相同，壓電體膜11之材料係氮化物為佳，壓電體膜11之材料係c軸配向之AlN系之壓電材料，即氮化物為AlN為佳，於氮化物摻雜Sc者為佳，壓電體膜11之分極率係80%以上為佳，壓電體膜11之膜厚係100nm以上為佳。
如圖14所示，於基板12與壓電體膜11之間，設置介電層或作為整合層之介電層33為佳。即，圖14所示電子裝置30係除了具有圖13所示電子裝置30之部分之外，具有基板12上且作為形成於壓電體膜11下之整合層之介電層33。由此，可取得基板12和壓電體膜11間之音響整合。又，例如，電子裝置30中之介電層33以外之部分則由具有伴隨溫度上昇軟化之性質之材料所成，介電層33則具有伴隨溫度上昇硬化性質之材料所成之時，可安定化或調整電子裝置30之電容率特性或壓電特性之溫度關連性，即溫度特性。
適切而言、介電層33係Si化合物，例如為(SiO 2)。此時，介電層33係由與半導體裝置之製造工程親和性高之材料所成介電層之故，可容易形成介電層33。
如圖15所示，於壓電體膜11上，設置介電層34為佳。即，圖15所示電子裝置30係除了具有圖13所示電子裝置30之部分之外，具有作為壓電體膜11上之整合層之介電層34。由此，可取得基板12和壓電體膜11間之音響整合。又，例如，電子裝置30中之介電層34以外之部分則由具有伴隨溫度上昇軟化之性質之材料所成，介電層34則具有伴隨溫度上昇硬化性質之材料所成之時，可安定化或調整電子裝置30之電容率特性或壓電特性之溫度關連性，即溫度特性。
適切而言、介電層34係Si化合物，例如為(SiO 2)。此時，介電層34係由與半導體裝置之製造工程親和性高之材料所成介電層之故，可容易形成介電層34。 [實施例]
以下，根據實施例，更詳細說明本實施形態。然而，本發明乃非經由以下之實施例加以限定。
(實施例1及實施例2) 以下，實施了將實施形態1中使用圖2及圖3說明的膜構造體10，形成作為實施例1的膜結構體，在由Si基板所成的Si層12a上，藉由ZrO 2層12b及Pt層13a，作成由c軸配向的AlN所成的壓電體膜11的試驗。
[膜構造體之形成] 對於實施例1之膜構造體之形成方法加以說明。首先，作為由Si(100)基板所成Si層12a(參照圖3)，具有(100)面所成上面，準備6英吋之矽單結晶所成晶圓。
接著，於作為Si層12a(參照圖3)之晶圓上，將ZrO 2層12b(參照圖3)，經由電子束沉積法加以形成。將此時條件，示於以下。 裝置：電子光束蒸鍍裝置 壓力：7.00×10 -5Pa 蒸鍍源：Zr+O 2加速電壓/放射電流：7.5kV/1.80mA 厚度：60nm 基板溫度：500℃
接著，於ZrO 2層12b(參照圖3)上，將Pt層13a(參照圖3)，經由濺鍍法加以形成。將此時條件，示於以下。 裝置：DC濺鍍裝置 壓力：1.20×10 -1Pa 蒸鍍源：Pt 電力：100W 厚度：150nm 基板溫度：450~600℃
接著，於Pt層13a(參照圖3)上，將AlN所成壓電體膜11(參照圖3)，經由濺鍍法加以形成。將此時條件，示於以下。 裝置：AC濺鍍裝置 壓力：2Pa 蒸鍍源(標靶)：Al 氣體：Ar/N 2電力：250W 基板溫度：450℃ 厚度：600nm
另一方面，將代替由Si(100)基板所成的Si層12a，在由Si(111)基板所成的Si層12a上，藉由ZrO 2層12b和Pt層13a，作成由c軸配向的AlN所成的壓電體膜11，作為實施例2的膜構造體加以形成。
[面外測定] 對於實施例1及實施例2之膜構造體，測定XRD法所成ω-2θ光譜(面外X線繞射圖案)。即，對於形成至壓電體膜11之實施例1及實施例2之膜構造體，進行ω-2θ掃瞄所成X線繞射折測定(面外測定)。面外測定係相當於測定面與基板表面之間之角度不足90°之情形。然而，實施例1及實施例2之XRD資料係使用Rigaku公司製X線繞射裝置SmartLab。
於圖16，顯示c軸配向之面之定義。圖16係顯示c軸配向之AlN之結晶構造圖。如前所述，AlN係具有六方晶構造之閃鋅礦構造，分極於c軸方向。圖16中、斜線部分表示c面，c軸係表示c(001)軸。
圖17係顯示實施例1之膜構造體之XRD法所成ω-2θ光譜之例之圖表，圖18係顯示實施例2之膜構造體之XRD法所成ω-2θ光譜之例之圖表。圖17及18之圖表之橫軸係顯示ω-2θ掃瞄之角度2θ，圖17及圖18之圖表之縱軸係顯示檢出之X線之強度。圖17及圖18係顯示20°≦2θ≦90°之範圍。
圖17所示例(實施例1)中，於ω-2θ光譜中，觀測到相當於Si之(400)面、Pt之(200)面、以及AlN之(002)面及(004)面之尖峰。又，圖18所示例(實施例2)中，於ω-2θ光譜中，觀測到相當於Si(111)面、Pt(111)面及Pt(222)面、以及AlN(002)面及AlN(004)面之尖峰。
因此，在實施例1的膜構造體中，確認在由Si(100)基板所成的Si層12a上，Pt層13a為(200)配向，在Pt層13a上形成由c軸配向的AlN所成的壓電體膜11。因此，在實施例2的膜構造體中，確認在由Si(111)基板所成的Si層12a上，Pt層13a為(111)配向，在Pt層13a上形成由c軸配向的AlN所成的壓電體膜11。
[逆晶格圖譜測定] 接著，對於實施例1及實施例2之膜構造體，進行逆晶格圖譜測定。逆晶格圖譜測定係將測定之膜立體地加以觀測，確認晶格常數之搖擺或晶格面之傾斜。
圖19係顯示實施例1之膜構造體之逆晶格圖譜測定之結果圖表，圖20係顯示實施例2之膜構造體之逆晶格圖譜測定之結果圖表。在圖19所示之例(實施例1)及圖20所示之例(實施例2)中，AlN(002)及AlN(004)的尖峰被縱向確認成一列，面為對齊。即，在實施例1和實施例2的膜構造體的任一X光倒易空間圖譜中，分別表示由AlN所成的壓電體膜11的AlN(002)面及AlN(004)面的2個逆晶格點則沿Qz方向排列。又，逆晶格點鮮明之故，搖擺較少。
從以上結果可知，在實施例1的膜構造體中，在由Si(100)基板所成的Si層12a上，AlN係c軸配向，且進行磊晶成長。又，於AlN沒有結晶之搖擺，可知晶格面為整齊的。即，可知在Pt(100)/ZrO 2/Si(100)上成膜的AlN係呈現c軸配向且大致單結晶化。又，在實施例2的膜構造體中，在由Si(111)基板所成的Si層12a上，AlN係c軸配向，且進行磊晶成長。又，於AlN沒有結晶之搖擺，可知晶格面為整齊的。即，可知在Pt(111)/ZrO 2/Si(111)上成膜的AlN係呈現c軸配向且大致單結晶化。
[面內測定] 接著，對於實施例1及實施例2之膜構造體，測定XRD法所成φ掃瞄光譜(面內X線繞射圖案)。即，對於形成至壓電體膜11之實施例1及實施例2之膜構造體，進行φ掃瞄所成X線繞射折測定(面內測定)。面內測定係相當於測定面與基板表面之間之角度等於90°之情形。
圖21係顯示實施例1之膜構造體之XRD法所成φ掃瞄光譜之例之圖表，圖22係顯示實施例2之膜構造體之XRD法所成φ掃瞄光譜之例之圖表。圖21及22之圖表之橫軸係顯示φ掃瞄之角度φ，圖21及圖22之圖表之縱軸係顯示檢出之X線之強度。又，圖21及圖22係顯示0°≦φ≦360°之範圍。
圖21及圖22所示例中，測定面與基板表面之間之角度在90°附近(面內測定)，在調整成2θ對應於等於AlN(110)面之繞射尖峰之角度(59.35°)之狀態，進行φ掃瞄。
在圖21所示例(實施例1)中，在φ掃瞄中，在φ方向(橫軸方向)，隔開30°的間隔加以配置，並且觀測到分別表示AlN(110)面的12個繞射尖峰。因此，在實施例1的膜構造體中，在由Si(100)基板所成的Si層12a上，藉由ZrO 2層12b和Pt層13a，磊晶成長由AlN所成的壓電體膜11。另一方面，AlN的結晶構造係以c軸為中心具有6次對稱性。為此，具有實施例1的膜構造體的壓電體膜11係由在AlN(001)面內一方相對於另一方旋轉30°的不同的2個區域(旋轉成分)所成。
在圖22所示例(實施例2)中，在φ掃瞄中，在φ方向(橫軸方向)，隔開60°的間隔加以配置，並且觀測到分別表示AlN(110)面的6個繞射尖峰。因此，在實施例2的膜構造體中，在由Si(111)基板所成的Si層12a上，藉由ZrO 2層12b和Pt層13a，磊晶成長由AlN所成的壓電體膜11。又，如前所述，AlN的結晶構造係以c軸為中心具有6次對稱性。為此，具有實施例2的膜構造體的壓電體膜11係由單一之區域(旋轉成分)所成。
圖23係說明實施例1的膜構造體之AlN(001)面和Pt(100)面的晶格匹配之圖。圖23(a)係表示AlN(001)面上的Al原子的二維排列，圖23(b)係表示Pt(100)面上的Pt原子的二維排列。圖24係係說明實施例2的膜構造體之AlN(001)面和Pt(111)面的晶格匹配之圖。圖24(a)係表示AlN(001)面上的Al原子的二維排列，圖24(b)係表示Pt(111)面上的Pt原子的二維排列。
在實施例1中，令壓電體膜11具有的2個不同的旋轉成分為部分DM1及部分DM2。又，從c軸方向觀察時，如圖23(a)所示，部分DM2相對於部分DM1而言，向逆時針旋轉30°。此時，如圖23(a)所示，沿著AlN(001)面的線段LN1的方向AlN＜1-10＞方向(AlN＜1,-1,0＞方向或AlN＜1,-1,0,0＞方向)的Al原子的間隔為0.539nm，如圖23(b)所示，Pt(100)面的晶格的對角方向之Pt＜011＞方向的Pt原子的間隔(0.277nm)之2倍係0.557nm，接近上述0.539nm。
為此，部分DM1係沿著AlN(001)面的線段LN1的方向(AlN＜1-10＞方向)則以與圖23(b)所示的Pt(100)面的晶格的對角方向之Pt＜011＞方向平行的狀態，進行磊晶成長，部分DM2係沿著AlN(001)面的線段LN1的方向(AlN＜1-10＞方向)則以與圖23(b)所示的Pt(100)面的晶格的對角方向之Pt＜011＞方向平行的狀態下，進行磊晶成長。又，部分DM1及部分DM2以彼此相等的比例存在。
經由部分DM1及部分DM2以彼此相等比例存在，如圖21所示，在φ掃瞄中，經由6個分別具有6次對稱性的繞射尖峰所成的2組相互錯開30°重疊，由此觀察到具有12次對稱性的12個繞射尖峰。在此，部分DM1可為0°旋轉成分，部分DM2可為30°旋轉成分。
另一方面，在實施例2中，Pt(111)面係Pt為如圖24(b)所示，二維排列Pt原子，具有6次對稱性，在Pt(111)面之內部，可以發現由Pt原子構成的六角形。又，如圖24(a)所示，在AlN(001)面，經由Al原子形成的六角形的1邊的長度為0.311nm，如圖24(b)所示，在Pt(111)面，由6個Pt原子形成的六角形的1邊的長度為0.277nm，接近上述的0.311nm。
為此，AlN膜係磊晶成長，使得在AlN(001)面經由Al原子形成的六角形與在Pt(111)面上經由6個Pt原子形成的六角形加以匹配。因此，在實施例2中，與實施例1不同，不具有2個旋轉成分，僅具有單一的旋轉成分。
以上結果總結如下。作為Si層12a的Si基板係Si(100)基板，或作為Si層12a的SOI層係經由Si(100)膜所成，電極13係Pt(100)膜，壓電體膜11係由AlN所成的AlN膜。如此之時，適切而言，AlN膜係具有磊晶成長的部分DM1及部分DM2，部分DM2中沿著AlN的基板的上面的AlN＜110＞方向(AlN＜1,1,0＞方向或AlN＜1,1,2,0＞方向)係相對於部分DM1中沿著AlN的基板的上面的AlN＜110＞方向，平面視之向順時針或逆時針旋轉30°。
而，更適切而言更，部分DM1係沿著AlN膜基板的上面的AlN＜110＞方向係相對於沿著Pt(100)膜的電極13的基板的上面的Pt＜010＞方向，平面視之向順時針旋轉15°，部分DM2係沿著AlN膜的基板的上面的AlN＜110＞方向係相對於沿著Pt(100)膜的電極13的基板的上面的Pt＜010＞方向，平面視之向逆時針旋轉15°。
另一方面，作為Si層12a的Si基板係Si(111)基板，或作為Si層12a的SOI層係經由Si(111)膜所成，電極13係Pt(111)膜，壓電體膜11係由AlN所成的AlN膜。在如此之時，適切而言，沿著AlN膜的基板的上表面的AlN＜110＞方向以與沿著Pt膜的基板的上面的Pt＜110＞方向平行的狀態，進行磊晶成長。
以上，雖將本發明人所成發明根據該實施形態具體做了說明，但本發明非限定於前述實施形態，在不超脫該要點之範圍下，當然可進行種種之變更。
於本發明之思想範疇中，只要是該業者，可想到的各種變更例及修正例，對於此等之變更例及修正例，亦屬於本發明之範圍。
例如，對於前述之各實施形而言，該業者進行適切構成要素之追加、刪除或設計變更者，或進行工程之追加、省略或條件變更者，只要具備本發明之要點，則含於本發明之範圍。
10:膜構造體 11:壓電體膜 12:基板 12a:Si層 12b:ZrO 2層 12c:基體 12d:BOX層 13:電極 13a:Pt層 13b:SRO層 13c:Mo層 13d:W層 20,30:電子裝置 21:中空部 22,22a,22b,31,32:電極 23,24,33,34:介電層 31a,32a:本體 31b,32b:梳齒 DM1,DM2:部分 DP1:分極方向 DR1,DR2:方向 LN1:線分
[圖1]實施形態1之膜構造體之剖面圖。 [圖2]實施形態1之膜構造體之剖面圖。 [圖3]實施形態1之膜構造體之剖面圖。 [圖4]實施形態1之膜構造體之剖面圖。 [圖5]實施形態2之電子裝置之剖面圖。 [圖6]實施形態2之電子裝置之剖面圖。 [圖7]實施形態2之電子裝置之剖面圖。 [圖8]實施形態2之電子裝置之剖面圖。 [圖9]實施形態2之電子裝置之剖面圖。 [圖10]實施形態2之電子裝置之剖面圖。 [圖11]實施形態2之電子裝置之剖面圖。 [圖12]實施形態2之電子裝置之剖面圖。 [圖13]實施形態3之電子裝置之斜視圖。 [圖14]實施形態3之電子裝置之斜視圖。 [圖15]實施形態3之電子裝置之斜視圖。 [圖16]顯示c軸配向之AlN之結晶構造圖。 [圖17]顯示實施例1之膜構造體之XRD法所成ω-2θ光譜之例之圖表。 [圖18]顯示實施例2之膜構造體之XRD法所成ω-2θ光譜之例之圖表。 [圖19]顯示實施例1之膜構造體之逆晶格圖譜測定之結果圖表。 [圖20]顯示實施例2之膜構造體之逆晶格圖譜測定之結果圖表。 [圖21]顯示實施例1之膜構造體之XRD法所成φ掃瞄光譜之例之圖表。 [圖22]顯示實施例2之膜構造體之XRD法所成φ掃瞄光譜之例之圖表。 [圖23]係說明實施例1的膜構造體之AlN(001)面和Pt(100)面的晶格匹配之圖。 [圖24]係說明實施例2的膜構造體之AlN(001)面和Pt(111)面的晶格匹配之圖。
10:膜構造體
11:壓電體膜
12:基板
13:電極
12a:Si層
12b:ZrO2層
13a:Pt層
13b:SRO層
13c:Mo層
13d:W層

Claims (20)

  1. 一種膜構造體，其特徵係具有：基板、 和包含形成於前述基板上之ZrO 2之緩衝膜、 和形成於前述緩衝膜上之壓電體膜； 前述基板為包含Si基板、或Si基板所成之基體、和前述基體上之絕緣層、和前述絕緣層上之Si膜所成之SOI層之SOI基板， 前述壓電體膜之分極方向垂直地優先配向於前述基板。
  2. 如請求項1記載之膜構造體，其中，具有形成於前述緩衝膜上之金屬膜。
  3. 如請求項2記載之膜構造體，其中，前述金屬膜為Pt膜、Mo膜、W膜、Ru膜或Cu膜。
  4. 如請求項2或3記載之膜構造體，其中，具有形成於前述金屬膜上之SRO膜。
  5. 如請求項1~4之任一項記載之膜構造體，其中，前述壓電體膜由氮化物所成。
  6. 如請求項5記載之膜構造體，其中，前述氮化物為AlN。
  7. 如請求項5或6記載之膜構造體，其中，於前述氮化物摻雜Sc。
  8. 如請求項1~7之任一項記載之膜構造體，其中，前述Si基板為Si(100)基板，或前述SOI層係由Si(100)所成。
  9. 如請求項1~7之任一項記載之膜構造體，其中，前述Si基板為Si(111)基板，或前述SOI層係由Si(111)所成。
  10. 一種電子裝置，其特徵係具備如請求項1~9之任一項記載之膜構造體。
  11. 一種電子裝置，具備如請求項1記載之膜構造體之電子裝置，其特徵係 前述膜構造體係具有形成於前述壓電體膜之上面或下面之梳齒電極。
  12. 如請求項11記載之電子裝置，其中，前述膜構造體係具有形成於前述基板上之整合層。
  13. 如請求項10記載之電子裝置，其中，於前述壓電體膜之下部，設置中空部。
  14. 如請求項13記載之電子裝置，其中，前述膜構造體係具有形成於前述壓電體膜之上部之上部電極，及形成於前述壓電體膜之下部之下部電極。
  15. 如請求項14記載之電子裝置，其中，前述上部電極和前述下部電極之重疊部分之面積較前述中空部之面積更小。
  16. 如請求項14記載之電子裝置，其中，前述上部電極和前述下部電極之重疊部分之面積為前述中空部之面積之1/2以下。
  17. 如請求項13~16記載之任一項之電子裝置，其中，前述膜構造體係具有形成於前述基板上之整合層。
  18. 如請求項12或17記載之電子裝置，其中，前述整合層係由伴隨溫度之上昇而硬度增加之材料所成。
  19. 如請求項18記載之電子裝置，其中，前述材料為Si化合物。
  20. 如請求項11或12記載之電子裝置，其中，前述壓電體膜由氮化物所成。
TW112101994A 2022-03-09 2023-01-17 膜構造體及電子裝置 TW202406176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022036575 2022-03-09
JP2022-036575 2022-03-09

Publications (1)

Publication Number Publication Date
TW202406176A true TW202406176A (zh) 2024-02-01

Family

ID=87936666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101994A TW202406176A (zh) 2022-03-09 2023-01-17 膜構造體及電子裝置

Country Status (2)

Country Link
TW (1) TW202406176A (zh)
WO (1) WO2023171108A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815922B2 (ja) * 2005-07-26 2011-11-16 Ｔｄｋ株式会社 圧電薄膜振動子およびそれを用いた駆動装置および圧電モータ
JP2017201050A (ja) * 2016-05-06 2017-11-09 学校法人早稲田大学 圧電体薄膜及びそれを用いた圧電素子
JP6858370B2 (ja) * 2017-04-03 2021-04-14 国立研究開発法人産業技術総合研究所 発電素子
JP6498821B1 (ja) * 2018-06-13 2019-04-10 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法
CN113574690A (zh) * 2019-03-07 2021-10-29 前进材料科技株式会社 膜结构体、压电体膜及超导体膜
JP7373301B2 (ja) * 2019-05-08 2023-11-02 太陽誘電株式会社 弾性波デバイス、フィルタおよびマルチプレクサ

Also Published As

Publication number Publication date
WO2023171108A1 (ja) 2023-09-14

Similar Documents

Publication Publication Date Title
JP5311787B2 (ja) 圧電素子及び液体吐出ヘッド
CN105556840B (zh) 振动装置及其制造方法
US9136819B2 (en) Bulk acoustic wave resonator having piezoelectric layer with multiple dopants
US9225313B2 (en) Bulk acoustic wave resonator having doped piezoelectric layer with improved piezoelectric characteristics
JP6498821B1 (ja) 膜構造体及びその製造方法
US9497551B2 (en) Electroacoustic transducer
US9553561B2 (en) Vibrating device and manufacturing method therfor
US7015628B2 (en) Piezoelectric single crystal device and fabrication method thereof
WO2020179210A1 (ja) 膜構造体、圧電体膜及び超伝導体膜
Niu et al. Integration-friendly, chemically stoichiometric BiFeO3 films with a piezoelectric performance challenging that of PZT
JP6882722B2 (ja) 圧電素子、及び圧電素子を用いた共振子
TW201907030A (zh) 膜構造體及其製造方法
JP7307302B2 (ja) 膜構造体及びその製造方法
WO2019093471A1 (ja) 膜構造体及びその製造方法
TW202406176A (zh) 膜構造體及電子裝置
Wang et al. High performance LaNiO3-buffered,(001)-oriented PZT piezoelectric films integrated on (111) Si
WO2022145059A1 (ja) 膜構造体及び電子デバイス
WO2018008651A1 (ja) 圧電膜及びその製造方法並びに圧電膜を用いた圧電部品
WO2023210309A1 (ja) 膜構造体及び電子デバイス
JP2017017211A (ja) 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子
JPWO2018216227A1 (ja) 膜構造体及びその製造方法
JPWO2018180276A1 (ja) 圧電体膜、圧電素子、及び、圧電素子の製造方法
Kanda et al. Characteristics of Sputtered Lead Zirconate Titanate Thin Films with Different Layer Configurations and Large Thickness
WO2023042704A1 (ja) 圧電素子、圧電アクチュエーター、液滴吐出ヘッド、液滴吐出装置、及び強誘電体メモリ
US20230309409A1 (en) Piezoelectric element and mems mirror