CN117457576A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN117457576A
CN117457576A CN202210820735.3A CN202210820735A CN117457576A CN 117457576 A CN117457576 A CN 117457576A CN 202210820735 A CN202210820735 A CN 202210820735A CN 117457576 A CN117457576 A CN 117457576A
Authority
CN
China
Prior art keywords
contact
forming
contact structure
layer
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210820735.3A
Other languages
English (en)
Inventor
金成镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210820735.3A priority Critical patent/CN117457576A/zh
Priority to PCT/CN2022/124005 priority patent/WO2024011767A1/zh
Publication of CN117457576A publication Critical patent/CN117457576A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成基底，所述基底包括衬底、以及位于所述衬底上方的栅极结构，所述栅极结构两侧分别设置有第一接触结构和第二接触结构、以及位于所述第一接触结构和所述第二接触结构之间的第一沟槽；在所述第一沟槽内、以及所述第一接触结构和所述第二接触结构上方形成牺牲层；在所述牺牲层上方形成绝缘覆盖层；去除所述牺牲层，在所述第一沟槽内形成第一气隙结构。本公开减少了位于栅极结构两侧的第一接触结构与第二接触结构之间的寄生电容效应，且提高了第一气隙结构形成的可控性。

Description

半导体结构及其形成方法
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路技术的不断发展，半导体结构的尺寸进一步微缩，半导体结构内部的栅极结构的尺寸也随着进一步微缩。所述栅极结构的微缩导致位于所述栅极结构相对两侧的导电接触结构的尺寸、以及距离不断的缩小，这不仅会使得所述栅极结构相对两侧的导电接触结构之间的寄生电容越来越大，而且还容易造成所述栅极结构相对两侧的所述导电接触结构之间的漏电。虽然通过形成气隙结构可以降低相邻导电元件之间的寄生电容效应，但是，一方面，气隙结构的位置具有不可控性；另一方面，气隙结构通常是采用特定的沉积工艺形成，这就导致气隙结构是否形成具有随机性。另外，导电元件之间的间距不同，会导致形成的气隙结构的大小、位置等不同，不利于半导体器件的标准化生产。
因此，如何减小栅极结构两侧的导电接触结构之间的寄生电容效应，同时提高气隙结构位置和尺寸的可控性，从而改善半导体结构的电性能，是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供的半导体结构及其形成方法，用于减小栅极结构两侧的导电接触结构之间的寄生电容效应，同时提高气隙结构位置和尺寸的可控性，从而改善半导体结构的电性能。
根据一些实施例，本公开提供了一种半导体结构的形成方法，包括如下步骤：
形成基底，所述基底包括衬底、以及位于所述衬底上方的栅极结构，所述栅极结构两侧分别设置有第一接触结构和第二接触结构、以及位于所述第一接触结构和所述第二接触结构之间的第一沟槽；
在所述第一沟槽内、以及所述第一接触结构和所述第二接触结构上方形成牺牲层；
在所述牺牲层上方形成绝缘覆盖层；
去除所述牺牲层，在所述第一沟槽内形成第一气隙结构。
在一些实施例中，形成基底的具体步骤包括：
提供所述衬底，并于所述衬底中定义沟道区、以及分布于所述沟道区相对两侧的源极区和漏极区；
于所述衬底的所述沟道区上方形成所述栅极结构；
形成覆盖所述衬底和所述栅极结构的介质层；
形成均贯穿所述介质层、并分别与所述源极区电接触连接的第一接触结构和与所述漏极区电接触连接的第二接触结构，所述第一接触结构暴露于所述介质层顶面的部分与所述第二接触结构暴露于所述介质层顶面的部分之间的间隙作为所述第一沟槽。
在一些实施例中，形成均贯穿所述介质层、并分别与所述源极区电接触连接的第一接触结构和与所述漏极区电接触连接的第二接触结构的具体步骤包括：
刻蚀所述介质层，形成贯穿所述介质层并暴露所述源极区的第一接触孔、并同时形成贯穿所述介质层并暴露所述漏极区的第二接触孔；
沉积导电材料于所述第一接触孔内、所述第二接触孔内和部分所述介质层的表面，形成包括第一接触柱和位于所述第一接触柱顶面的第一接触层的所述第一接触结构、并同时形成包括第二接触柱和位于所述第二接触柱顶面的第二接触层的所述第二接触结构，所述第一接触层的宽度大于所述第一接触柱的宽度，所述第二接触层的宽度大于所述第二接触柱的宽度。
在一些实施例中，在所述第一沟槽内、以及所述第一接触结构和所述第二接触结构上方形成牺牲层的具体步骤包括：
形成连续覆盖所述第一沟槽的内壁、所述第一接触结构的顶面、以及所述第二接触结构的顶面的隔离层；
形成填充满所述第一沟槽、且覆盖所述隔离层表面的所述牺牲层。
在一些实施例中，在所述第一沟槽内、以及所述第一接触结构和所述第二接触结构上方形成牺牲层的具体步骤包括：
形成连续覆盖所述第一沟槽的内壁、所述第一接触结构的顶面、以及所述第二接触结构的顶面的隔离层，所述隔离层包括位于所述第一沟槽上方、且与所述第一沟槽连通的凹陷，所述凹陷的宽度大于所述第一沟槽内未被所述隔离层覆盖的区域的宽度；
形成填充满所述第一沟槽和所述凹陷、并覆盖所述隔离层的顶面的所述牺牲层；
去除所述第一接触结构上方、所述第二接触结构上方和所述第一沟槽上方的所述隔离层和所述牺牲层，残留的所述牺牲层的顶面与所述第一接触结构的顶面和所述第二接触结构的顶面平齐，或者，残留的所述牺牲层的顶面与所述第一接触结构和所述第二接触结构上方残留的所述隔离层的顶面平齐。
在一些实施例中，在所述牺牲层上方形成绝缘覆盖层的具体步骤包括：
形成连续覆盖所述牺牲层和所述隔离层、并延伸至第一接触结构和所述第二接触结构上方的所述绝缘覆盖层。
在一些实施例中，所述第一接触结构和所述第二接触结构沿第一方向排布于所述栅极结构的相对两侧，所述第一方向为平行于所述衬底的顶面的方向；在所述第一沟槽内形成第一气隙结构的具体步骤包括：
采用侧向刻蚀工艺沿第二方向去除所述牺牲层，形成位于所述第一沟槽内的所述第一气隙结构，所述第二方向为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向相交。
在一些实施例中于，在所述第一沟槽内、以及所述第一接触结构和所述第二接触结构上方形成牺牲层的具体步骤包括：
形成连续覆盖所述第一接触结构的顶面、所述第二接触结构的顶面、以及所述第一沟槽的内壁的所述牺牲层。
在一些实施例中，在所述牺牲层上方形成绝缘覆盖层的具体步骤包括：
形成覆盖于所述牺牲层表面、并填充满所述第一沟槽的绝缘覆盖层。
在一些实施例中，所述第一接触结构和所述第二接触结构沿第一方向排布于所述栅极结构的相对两侧，所述第一方向为平行于所述衬底的顶面的方向；在所述第一沟槽内形成第一气隙结构的具体步骤包括：
采用侧向刻蚀工艺沿所述第一方向去除所述牺牲层，形成所述第一气隙结构，所述第一气隙结构连续分布于所述第一接触结构上方、所述第二接触结构上方、以及所述第一沟槽内。
在一些实施例中，所述衬底上包括沿第一方向间隔排布的多个所述栅极结构，每个所述栅极结构沿所述第一方向的相对两侧分别设置有所述第一接触结构和所述第二接触结构，对于相邻的两个所述栅极结构，位于其中一个所述栅极结构一侧的所述第一接触结构与位于另一个所述栅极结构一侧的所述第二接触结构之间具有第二沟槽，所述第一方向为平行于所述衬底的顶面的方向；所述半导体结构的形成方法还包括：
在所述第一沟槽内、所述第二沟槽内、以及每个所述第一接触结构上方和每个所述第二接触结构上方形成牺牲层；
在所述牺牲层上方形成绝缘覆盖层；
去除所述牺牲层，在所述第一沟槽内形成第一气隙结构、并同时在所述第二沟槽内形成第二气隙结构。
在一些实施例中，所述第一沟槽沿所述第一方向的宽度小于所述第二沟槽沿所述第一方向的宽度，所述第一气隙结构沿所述第一方向的宽度小于所述第二气隙结构沿所述第一方向的宽度。
在一些实施例中，所述牺牲层的填充能力强于所述绝缘覆盖层的填充能力。
在一些实施例中，所述牺牲层的材料为含碳材料或者氧化物材料。
根据另一些实施例，本公开还提供了一种半导体结构，采用如上任一项所述的半导体结构的形成方法形成。
本公开一些实施例提供的半导体结构及其形成方法，通过在栅极结构相对两侧的第一接触结构和第二接触结构之间形成第一气隙结构，利用空气的低介电常数来增强所述第一接触结构和所述第二接触结构之间的电性隔离效果，从而降低相邻所述栅极结构相对两侧的所述第一接触结构和所述第二接触结构之间的电容寄生效应，减少了相邻两个所述导电元件之间发生电性击穿的概率，并降低了所述栅极结构相对两侧的所述第一接触结构与所述第二接触结构之间发生漏电的概率，实现了对半导体结构电性能的改善。而且，本公开的一些实施例是在所述栅极结构相对两侧的所述第一接触结构和所述第二接触结构之间填充牺牲层、且形成至少位于所述牺牲层上方的绝缘覆盖层之后，再去除所述牺牲层来形成所述第一气隙结构，一方面，即便是半导体结构的尺寸不断微缩，也能确保在所述栅极结构相对两侧的所述第一接触结构和所述第二接触结构之间形成所述第一气隙结构，且能够通过所述牺牲层限定所述第一气隙结构的具体位置和具体尺寸，提高了所述半导体结构性能的可控性；另一方面，工艺简单，无需使用复杂的填充工艺或者填充设备，极大的降低了半导体结构的制造难度。
附图说明
附图1是本公开具体实施方式中半导体结构的形成方法流程图；
附图2A-2D是本公开具体实施方式第一实施例在形成半导体结构的过程中主要的工艺截面示意图；
附图3A-3D是本公开具体实施方式第二实施例在形成半导体结构的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本公开提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本公开具体实施方式中半导体结构的形成方法流程图，附图2A-2D是本公开具体实施方式第一实施例在形成半导体结构的过程中主要的工艺截面示意图，附图3A-3D是本公开具体实施方式第二实施例在形成半导体结构的过程中主要的工艺截面示意图。如图1、图2A-图2D和图3A-图3D所示，所述半导体结构的形成方法，包括如下步骤：
步骤S11，形成基底，所述基底包括衬底20、以及位于所述衬底20上方的栅极结构26，所述栅结构26两侧分别设置有第一接触结构25和第二接触结构23、以及位于所述第一接触结构25和所述第二接触结构23之间的第一沟槽24，如图2A和图3A；
步骤S12，在所述第一沟槽24内、以及所述第一接触结构25和所述第二接触结构23上方形成牺牲层31，如图2C和图3B所示；
步骤S13，在所述牺牲层31上方形成绝缘覆盖层32，如图2D和图3C所示；
步骤S14，去除所述牺牲层31，在所述第一沟槽24内形成第一气隙结构33，如图2D和图3D所示。
在一些实施例中，形成基底的具体步骤包括：
提供所述衬底20，并于所述衬底20中定义沟道区、以及分布于所述沟道区相对两侧的源极区和漏极区；
于所述衬底20的所述沟道区上方形成所述栅极结构26；
形成覆盖所述衬底20和所述栅极结构26的介质层；
形成均贯穿所述介质层、并分别与所述源极区电接触连接的所述第一接触结构25和与所述漏极区电接触连接的所述第二接触结构23，所述第一接触结构25暴露于所述介质层顶面的部分与所述第二接触结构23暴露于所述介质层顶面的部分之间的间隙作为所述第一沟槽24，如图2A和图3A所示。
在一些实施例中，形成均贯穿所述介质层、并分别与所述源极区电接触连接的第一接触结构25和与所述漏极区电接触连接的第二接触结构23的具体步骤包括：
刻蚀所述介质层，形成贯穿所述介质层并暴露所述源极区的第一接触孔、并同时形成贯穿所述介质层并暴露所述漏极区的第二接触孔；
沉积导电材料于所述第一接触孔内、所述第二接触孔内和部分所述介质层的表面，形成包括第一接触柱和位于所述第一接触柱顶面的第一接触层的所述第一接触结构25、并同时形成包括第二接触柱和位于所述第二接触柱顶面的第二接触层的所述第二接触结构23，所述第一接触层的宽度大于所述第一接触柱的宽度，所述第二接触层的宽度大于所述第二接触柱的宽度。
具体来说，所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他实施例中，所述衬底20还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底20用于支撑在其上的器件结构。所述衬底20包括沟道区、以及沿第一方向D1分布于所述沟道区相对两侧的所述源极区和所述漏极区，其中，所述第一方向D1为平行于所述衬底20的顶面的方向。所述栅极结构包括覆盖于所述沟道区表面的栅极介质层261、覆盖于所述栅极介质层261表面的栅极接触层262、以及覆盖于所述栅极接触层262表面的栅极导电层263。其中，所述栅极介质层261的材料可以是但不限于氧化物材料，例如二氧化硅；所述栅极接触层262的材料可以是但不限于多晶硅；所述栅极导电层263的材料可以是但不限于金属钨。在形成所述栅极结构26之后，还可以形成包覆所述栅极结构26的栅极隔离层28。所述栅极隔离层28可以为单层结构，也可以为多层结构。在一示例中，所述栅极隔离层28包括包覆所述栅极结构26的第一子栅极隔离层、覆盖所述第一子栅极隔离层的第二子栅极隔离层、以及覆盖所述第二子栅极隔离层的第三子栅极隔离层。其中，所述第一子栅极隔离层和所述第三子栅极隔离层的材料可以均为氮化物材料(例如氮化硅)，所述第二子栅极隔离层的材料可以为氧化物材料(例如二氧化硅)。
之后，可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺形成所述介质层于所述衬底20的表面，以用于隔离所述衬底20与后续在所述介质层上方形成的导电器件结构。在一实施例中，所述介质层可以为单层结构，以简化所述半导体结构的制造工艺，降低所述半导体结构的制造成本。在另一实施例中，所述介质层可以为多层结构，在更好的降低所述衬底20上方的导电器件结构与所述衬底20之间的漏电的同时，减少所述半导体结构内部的寄生电容效应。举例来说，所述介质层包括覆盖于所述衬底20的顶面的第一介质层21、以及覆盖于所述第一介质层21顶面的第二介质层22，且所述第一介质层21的材料与所述第二介质层22的材料不同，例如，所述第一介质层21的材料为氧化物材料(例如二氧化硅)，所述第二介质层22的材料为氮化物材料(例如氮化硅)。在本具体实施方式中，所述衬底20的顶面是指所述衬底20朝向所述介质层的表面，所述介质层的顶面是指所述介质层背离所述衬底20的表面。本具体实施方式中形成的半导体结构可以是但不限于DRAM。
在形成所述介质层之后，可以采用光刻工艺沿垂直于所述衬底20的顶面的方向(例如图2A和图3A中的第三方向D3)向下刻蚀所述介质层和部分的所述衬底20，以形成沿所述第三方向D3贯穿所述介质层并延伸至所述衬底20内部的所述源极区的所述第一接触孔、并同时形成沿所述第三方向D3贯穿所述介质层并延伸至所述衬底20内部的所述漏极区的所述第二接触孔。之后，可以采用原子层沉积工艺沉积金属钨或者TiN等导电材料于所述第一接触孔内、所述第二接触孔内和所述介质层的顶面，以同时形成所述第一接触结构25和所述第二接触结构23。所述第一接触结构25包括位于所述第一接触孔中的所述第一接触柱、以及与所述第一接触柱直接接触电连接且位于所述介质层的顶面的所述第一接触层，为了增大所述第一接触结构25与其上方的其他导电结构之间的接触面积，所述第一接触层至少沿所述第一方向D1的宽度大于所述第一接触柱沿所述第一方向D1的宽度。所述第二接触结构23包括位于所述第二接触孔中的所述第二接触柱、以及与所述第二接触柱直接接触电连接且位于所述介质层的顶面的所述第二接触层，为了增大所述第二接触结构23与其上方的其他导电结构之间的接触面积，所述第二接触层至少沿所述第一方向D1的宽度大于所述第二接触柱沿所述第一方向D1的宽度。
在一些实施例中，在所述第一沟槽24内、以及所述第一接触结构25和所述第二接触结构23上方形成牺牲层31的具体步骤包括：
形成连续覆盖所述第一沟槽24的内壁、所述第一接触结构25的顶面、以及所述第二接触结构23的顶面的隔离层30，如图2B所示；
形成填充满所述第一沟槽24、且覆盖所述隔离层30表面的所述牺牲层31。
在一些实施例中，在所述第一沟槽24内、以及所述第一接触结构25和所述第二接触结构23上方形成牺牲层31的具体步骤包括：
形成连续覆盖所述第一沟槽24的内壁、所述第一接触结构25的顶面、以及所述第二接触结构23的顶面的隔离层30，所述隔离层30包括位于所述第一沟槽24上方、且与所述第一沟槽24连通的凹陷29，所述凹陷29的宽度大于所述第一沟槽24未被所述隔离层30覆盖的区域的宽度；
形成填充满所述第一沟槽24和所述凹陷29、并覆盖所述隔离层30的顶面的所述牺牲层31；
去除所述第一接触结构25上方、所述第二接触结构23上方和所述第一沟槽24上方的所述隔离层30和所述牺牲层31，残留的所述牺牲层31的顶面与所述第一接触结构25和所述第二接触结构23的顶面平齐，或者，残留的所述牺牲层31的顶面与所述第一接触结构25和所述第二接触结构23上方残留的所述隔离层30的顶面平齐。
在一些实施例中，在所述牺牲层31上方形成绝缘覆盖层32的具体步骤包括：
形成连续覆盖所述牺牲层31和所述隔离层30、并延伸至所述第一接触结构25和所述第二接触结构23上方的所述绝缘覆盖层32。
在一些实施例中，所述第一接触结构25和所述第二接触结构23沿第一方向D1排布于所述栅极结构26的相对两侧，所述第一方向D1为平行于所述衬底20的顶面的方向；在所述第一沟槽内24形成第一气隙结构33的具体步骤包括：
采用侧向刻蚀工艺沿第二方向去除所述牺牲层31，形成位于所述第一沟槽24内的所述第一气隙结构33，所述第二方向为平行于所述衬底20的顶面的方向，且所述第一方向D1与所述第二方向相交。
举例来说，在形成所述第一接触结构25和所述第二接触结构23之后，可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺先沉积氮化物(例如氮化硅)等绝缘介质材料于所述第一沟槽24的内壁(包括所述第一沟槽24的侧壁和所述第一沟槽24的底壁)、所述第一接触结构25的上方和所述第二接触结构23的上方，形成所述隔离层30。在一实施例中，为了增大后续形成的所述第一气隙结构33的尺寸，从而进一步增强所述第一接触结构25与所述第二接触结构23之间的电性隔离效果，可以通过调整沉积参数、或者通过沉积后刻蚀工艺、或者通过选择性沉积工艺，调整所述隔离层30的位置和厚度。所述隔离层30一方面可以保护所述所述第一接触结构25和所述第二接触结构23的侧壁，避免后续沉积或者刻蚀工艺对所述第一接触结构25和所述第二接触结构23造成损伤；另一方面，通过形成覆盖所述第一沟槽24的内壁的所述隔离层30，可以缩小所述第一沟槽24的尺寸(例如所述第一沟槽24沿所述第一方向D1的宽度)，避免后续在去除所述牺牲层31之后、所述绝缘覆盖层32从宽度较大的所述凹陷29进入形成的所述第一气隙结构33内，从而进一步提高所述第一气隙结构33形成的可控性。另外，通过调整所述隔离层30的厚度，还能够调整后续形成的所述第一气隙结构33的位置和尺寸，以满足不同的应用需求，提高所述半导体结构的制造灵活性。由于所述隔离层30仅覆盖所述第一沟槽24的内壁、并未填充满所述第一沟槽24，即所述隔离层30并未封闭所述第一沟槽24顶部的开口，且由于沉积工艺本身的限制，使得形成的所述隔离层30中包括位于所述第一沟槽24上方的所述凹陷29，所述凹陷29与所述第一沟槽24连通，如图2B所示。以所述第一接触结构25和所述第二接触结构23位于所述栅极结构26沿所述第一方向D1的相对两侧为例，所述凹陷29至少沿所述第一方向D1的宽度大于所述第一沟槽24沿所述第一方向D1的宽度，其中，所述第一方向D1为平行于所述衬底20的顶面的方向。在一实施例中，所述凹陷29的截面呈倒梯形，且所述凹陷29的底面的宽度与所述第一沟槽24顶面的宽度相等，且所述凹陷29顶面的宽度大于所述凹陷29底面的宽度。
接着，将碳、含碳有机材料或者氧化物材料(例如二氧化硅)等流动性较好的材料沉积或者旋涂于所述第一沟槽24内、所述凹陷29内和所述隔离层30的表面，形成填充满所述第一沟槽24和所述凹陷29、并覆盖所述隔离层30的顶面的所述牺牲层31，如图2C所示。由于本实施例中需要在尺寸较小的所述第一沟槽24内形成所述牺牲层31，因此，所述牺牲层31的材料应为流动性较好或者填孔能力(或者填充能力)较强的碳、含碳有机材料或者氧化物材料(例如二氧化硅)等材料，从而确保所述牺牲层31能够填充满尺寸较小的所述第一沟槽24，进而确保后续形成的所述第一气隙结构33的位置。
然后，可以采用化学机械研磨等平坦化工艺、通过控制研磨时间等研磨参数，去除所述第一沟槽24上方的所述隔离层30和所述牺牲层31、以及所述第一接触结构25和所述第二接触结构23上方的部分或者全部的所述隔离层30，使得残留的所述牺牲层31的顶面与所述第一接触结构25和所述第二接触结构23的顶面平齐，或者使得残留的所述牺牲层31的顶面与所述第一接触结构25和所述第二接触结构23上方残留的所述隔离层30的顶面平齐，从而确保所述凹陷29、以及所述凹陷29内的所述牺牲层31均被完全去除，从而避免后续在去除所述第一沟槽24内的所述牺牲层31之后、所述绝缘覆盖层32从宽度较大的所述凹陷29进入形成的所述第一气隙结构33内。
之后，可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺沉积氮化物(例如氮化硅)等绝缘介质材料，形成连续覆盖所述牺牲层31和所述隔离层30、并延伸至所述第一接触结构25和所述第二接触结构23上方的所述绝缘覆盖层32。所述绝缘覆盖层32与所述牺牲层31之间应具有较高的刻蚀选择比(例如所述绝缘覆盖层32与所述牺牲层31之间的刻蚀选择比大于3)，以便于后续通过选择性刻蚀工艺去除所述牺牲层31。接着，可以采用侧向湿法刻蚀工艺沿第二方向去除所述牺牲层31，形成位于所述第一沟槽24内的所述第一气隙结构33，如图2D所示。本具体实施方式中所述的相交可以是垂直相交(即正交)，也可以是倾斜相交。
本实施例通过先形成所述牺牲层31，限定后续将要形成的所述第一气隙结构33的位置，之后通过刻蚀工艺去除所述牺牲层31来形成所述第一气隙结构33，从而使得所述第一气隙结构33能够在预定的位置形成，在确保所述第一气隙结构33能够形成的同时，提高了对所述第一气隙结构33位置的可控性。另外，本具体实施方式的所述第一气隙结构33位于所述第一接触结构25和所述第二接触结构23之间、且所述第一气隙结构33未暴露所述所述第一接触结构25和所述第二接触结构23，从而在提高所述第一接触结构25和所述第二接触结构23之间的电性隔离效果、减小寄生电容效应的同时，也能对所述第一接触结构25和所述第二接触结构23进行了保护。而且，本实施例通过调整所述隔离层30的厚度和位置，还能实现对所述第一气隙结构33位置和尺寸的调整，极大的提高了所述半导体结构制造的灵活性。
在另一些实施例中，在所述第一沟槽24内、以及所述第一接触结构25和所述第二接触结构23上方形成牺牲层31的具体步骤包括：
形成连续覆盖所述第一接触结构25的顶面、所述第二接触结构23的顶面、以及所述第一沟槽24的内壁的所述牺牲层31，如图3B所示。
在一些实施例中，在所述牺牲层31上方形成绝缘覆盖层32的具体步骤包括：
形成覆盖于所述牺牲层31表面、并填充满所述第一沟槽24的绝缘覆盖层32，如图3C所示。
在一些实施例中，所述第一接触结构25和所述第二接触结构23沿第一方向D1排布于所述栅极结构26的相对两侧，所述第一方向D1为平行于所述衬底20的顶面的方向；在所述第一沟槽24内形成第一气隙结构33的具体步骤包括：
采用侧向刻蚀工艺沿所述第一方向D1去除所述牺牲层31，形成所述第一气隙结构33，所述第一气隙结构33连续分布于所述第一接触结构25上方、所述第二接触结构23上方、以及所述第一沟槽24内，如图3D所示。
举例来说，在形成所述第一接触结构25和所述第二接触结构23之后，可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺沉积氧化物(例如二氧化硅)等绝缘介质材料于所述第一沟槽24的内壁、所述第一接触结构25的顶面和所述第二接触结构23的顶面，形成连续覆盖所述第一接触结构25的顶面、所述第二接触结构23的顶面、以及所述第一沟槽24的内壁的所述牺牲层31，如图3B所示。之后，沉积氮化物(例如氮化硅)等绝缘介质材料于所述牺牲层31的表面和所述第一沟槽24内，形成覆盖于所述牺牲层31表面、并填充满所述第一沟槽24的所述绝缘覆盖层32，如图3C所示。所述绝缘覆盖层32与所述牺牲层31之间应具有较高的刻蚀选择比(例如所述绝缘覆盖层32与所述牺牲层31之间的刻蚀选择比大于3)，以便于后续通过选择性刻蚀工艺去除所述牺牲层31。接着，可以采用侧向湿法刻蚀工艺沿所述第一方向D1去除全部的所述牺牲层31，形成沿所述第一方向D1延伸的所述第一气隙结构33，且所述第一气隙结构33连续分布于所述第一接触结构25上方、所述第二接触结构23上方、以及所述第一沟槽24内。所述绝缘覆盖层32沿所述第二方向覆盖于所述介质层的顶面或者沿所述第二方向与其他支撑结构连接。
本实施例通过先形成所述牺牲层31，限定后续将要形成的所述第一气隙结构33的位置，之后通过刻蚀工艺去除所述牺牲层31来形成所述第一气隙结构338，从而使得所述第一气隙结构33能够在预定的位置形成，在确保所述第一气隙结构33能够形成的同时，提高了对所述第一气隙结构33位置的可控性。本实施例通过调整所述牺牲层31的厚度和位置，可以实现对所述第一气隙结构33尺寸和位置的调整，从而提高了所述半导体结构制程工艺的灵活性，以满足不同的应用需求。另外，本实施例中的所述第一气隙结构33连续分布于所述第一接触结构25上方、所述第二接触结构23上方、以及所述第一沟槽24内，一方面，能够增大位于所述栅极结构26两侧的所述第一接触结构25和所述第二接触结构23之间的第一气隙结构33尺寸，从而进一步增强所述第一接触结构25和所述第二接触结构23之间的电性隔离效果；另一方面，还能够增强所述第一接触结构25和所述第二接触结构23与后续在所述绝缘覆盖层32上方形成的其他导电器件结构之间的电性隔离效果。
在一些实施例中，所述衬底20上包括沿第一方向D1间隔排布的多个所述栅极结构26，每个所述栅极结构26沿所述第一方向D1的相对两侧分别设置有所述第一接触结构25和所述第二接触结构23，对于相邻的两个所述栅极结构26，位于其中一个所述栅极结构26一侧的所述第一接触结构25与位于另一个所述栅极结构26一侧的所述第二接触结构23之间具有第二沟槽27，所述第一方向D1为平行于所述衬底20的顶面的方向；所述半导体结构的形成方法还包括：
在所述第一沟槽24内、所述第二沟槽27内、以及每个所述第一接触结构25上方和每个所述第二接触结构23上方形成牺牲层31；
在所述牺牲层31上方形成绝缘覆盖层32；
去除所述牺牲层31，在所述第一沟槽24内形成第一气隙结构33、并同时在所述第二沟槽27内形成第二气隙结构34。
在一些实施例中，所述第一沟槽24沿所述第一方向D1的宽度小于所述第二沟槽27沿所述第一方向D1的宽度，所述第一气隙结构33沿所述第一方向D1的宽度小于所述第二气隙结构34沿所述第一方向D1的宽度。
具体来说，如图2A和图3A所示，所述半导体结构可以包括沿所述第一方向D1间隔排布的多个晶体管结构，每个所述晶体管结构包括所述栅极结构26、以及沿所述第一方向D1分布于所述栅极结构26相对两侧的所述第一接触结构25和所述第二接触结构23。对于任意相邻的两个所述晶体管结构，其中一个所述晶体管结构中的所述第一接触结构25与另一个所述晶体管结构中的所述第二接触结构23相邻，即：对于任意相邻的两个所述栅极结构26，位于其中一个所述栅极结构26一侧的所述第一接触结构25与位于另一个所述栅极结构26一侧的所述第二接触结构23相邻。相邻的两个所述晶体管结构之间具有所述第二沟槽27。为了进一步降低所述半导体结构内部的寄生电容效应，并减少所述半导体结构内部的漏电，本具体实施方式可以在一个所述晶体管结构内部的所述第一接触结构25与所述第二接触结构23之间形成所述第一气隙结构33的同时，也在相邻的两个所述晶体管结构之间形成所述第二气隙结构，从而能够减少相邻两个所述晶体管结构之间的寄生电容效应，并减少相邻两个所述晶体管结构之间的漏电。
本具体实施方式通过使得所述第二沟槽27至少沿所述第一方向D1的宽度大于所述第一沟槽24沿所述第一方向D1的宽度，所述第二气隙结构34至少沿所述第一方向D1的宽度大于所述第一气隙结构33沿所述第一方向D1的宽度，可以更好的避免相邻的两个所述晶体管结构之间的信号串扰。
为了使得所述牺牲层31能够形成于尺寸较小的所述第一沟槽24内，且避免在去除所述牺牲层31之后所述绝缘覆盖层32进入所述第一气隙结构33，在一些实施例中，所述牺牲层31的填充能力强于所述绝缘覆盖层32的填充能力。
在一些实施例中，所述牺牲层31的材料为含碳材料或者氧化物材料。在另一些实施例中，所述牺牲层31的材料还可以是碳。
本具体实施方式还提供了一种半导体结构，采用如上任一项所述的半导体结构的形成方法形成。本具体实施方式形成的半导体结构的示意图可以参见图2D或者图3D。本具体实施方式中所述的半导体结构可以是但不限于DRAM。
本具体实施方式一些实施例提供的半导体结构及其形成方法，通过在栅极结构相对两侧的第一接触结构和第二接触结构之间形成第一气隙结构，利用空气的低介电常数来增强所述第一接触结构和所述第二接触结构之间的电性隔离效果，从而降低相邻所述栅极结构相对两侧的所述第一接触结构和所述第二接触结构之间的电容寄生效应，减少了相邻两个所述导电元件之间发生电性击穿的概率，并降低了所述栅极结构相对两侧的所述第一接触结构与所述第二接触结构之间发生漏电的概率，实现了对半导体结构电性能的改善。而且，本公开的一些实施例是在所述栅极结构相对两侧的所述第一接触结构和所述第二接触结构之间填充牺牲层、且形成至少位于所述牺牲层上方的绝缘覆盖层之后，再去除所述牺牲层来形成所述第一气隙结构，一方面，即便是半导体结构的尺寸不断微缩，也能确保在所述栅极结构相对两侧的所述第一接触结构和所述第二接触结构之间形成所述第一气隙结构，且能够通过所述牺牲层限定所述第一气隙结构的具体位置和具体尺寸，提高了所述半导体结构性能的可控性；另一方面，工艺简单，无需使用复杂的填充工艺或者填充设备，极大的降低了半导体结构的制造难度。
以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
形成基底，所述基底包括衬底、以及位于所述衬底上方的栅极结构，所述栅极结构两侧分别设置有第一接触结构和第二接触结构、以及位于所述第一接触结构和所述第二接触结构之间的第一沟槽；
在所述第一沟槽内、以及所述第一接触结构和所述第二接触结构上方形成牺牲层；
在所述牺牲层上方形成绝缘覆盖层；
去除所述牺牲层，在所述第一沟槽内形成第一气隙结构。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成基底的具体步骤包括：
提供所述衬底，并于所述衬底中定义沟道区、以及分布于所述沟道区相对两侧的源极区和漏极区；
于所述衬底的所述沟道区上方形成所述栅极结构；
形成覆盖所述衬底和所述栅极结构的介质层；
形成均贯穿所述介质层、并分别与所述源极区电接触连接的第一接触结构和与所述漏极区电接触连接的第二接触结构，所述第一接触结构暴露于所述介质层顶面的部分与所述第二接触结构暴露于所述介质层顶面的部分之间的间隙作为所述第一沟槽。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成均贯穿所述介质层、并分别与所述源极区电接触连接的第一接触结构和与所述漏极区电接触连接的第二接触结构的具体步骤包括：
刻蚀所述介质层，形成贯穿所述介质层并暴露所述源极区的第一接触孔、并同时形成贯穿所述介质层并暴露所述漏极区的第二接触孔；
沉积导电材料于所述第一接触孔内、所述第二接触孔内和部分所述介质层的表面，形成包括第一接触柱和位于所述第一接触柱顶面的第一接触层的所述第一接触结构、并同时形成包括第二接触柱和位于所述第二接触柱顶面的第二接触层的所述第二接触结构，所述第一接触层的宽度大于所述第一接触柱的宽度，所述第二接触层的宽度大于所述第二接触柱的宽度。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，在所述第一沟槽内、以及所述第一接触结构和所述第二接触结构上方形成牺牲层的具体步骤包括：
形成连续覆盖所述第一沟槽的内壁、所述第一接触结构的顶面、以及所述第二接触结构的顶面的隔离层；
形成填充满所述第一沟槽、且覆盖所述隔离层表面的所述牺牲层。
5.根据权利要求2所述的半导体结构的形成方法，其特征在于，在所述第一沟槽内、以及所述第一接触结构和所述第二接触结构上方形成牺牲层的具体步骤包括：
形成连续覆盖所述第一沟槽的内壁、所述第一接触结构的顶面、以及所述第二接触结构的顶面的隔离层，所述隔离层包括位于所述第一沟槽上方、且与所述第一沟槽连通的凹陷，所述凹陷的宽度大于所述第一沟槽内未被所述隔离层覆盖的区域的宽度；
形成填充满所述第一沟槽和所述凹陷、并覆盖所述隔离层的顶面的所述牺牲层；
去除所述第一接触结构上方、所述第二接触结构上方和所述第一沟槽上方的所述隔离层和所述牺牲层，残留的所述牺牲层的顶面与所述第一接触结构的顶面和所述第二接触结构的顶面平齐，或者，残留的所述牺牲层的顶面与所述第一接触结构和所述第二接触结构上方残留的所述隔离层的顶面平齐。
6.根据权利要求4或5所述的半导体结构的形成方法，其特征在于，在所述牺牲层上方形成绝缘覆盖层的具体步骤包括：
形成连续覆盖所述牺牲层和所述隔离层、并延伸至第一接触结构和所述第二接触结构上方的所述绝缘覆盖层。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述第一接触结构和所述第二接触结构沿第一方向排布于所述栅极结构的相对两侧，所述第一方向为平行于所述衬底的顶面的方向；在所述第一沟槽内形成第一气隙结构的具体步骤包括：
采用侧向刻蚀工艺沿第二方向去除所述牺牲层，形成位于所述第一沟槽内的所述第一气隙结构，所述第二方向为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向相交。
8.根据权利要求2所述的半导体结构的形成方法，其特征在于，在所述第一沟槽内、以及所述第一接触结构和所述第二接触结构上方形成牺牲层的具体步骤包括：
形成连续覆盖所述第一接触结构的顶面、所述第二接触结构的顶面、以及所述第一沟槽的内壁的所述牺牲层。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，在所述牺牲层上方形成绝缘覆盖层的具体步骤包括：
形成覆盖于所述牺牲层表面、并填充满所述第一沟槽的绝缘覆盖层。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述第一接触结构和所述第二接触结构沿第一方向排布于所述栅极结构的相对两侧，所述第一方向为平行于所述衬底的顶面的方向；在所述第一沟槽内形成第一气隙结构的具体步骤包括：
采用侧向刻蚀工艺沿所述第一方向去除所述牺牲层，形成所述第一气隙结构，所述第一气隙结构连续分布于所述第一接触结构上方、所述第二接触结构上方、以及所述第一沟槽内。
11.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底上包括沿第一方向间隔排布的多个所述栅极结构，每个所述栅极结构沿所述第一方向的相对两侧分别设置有所述第一接触结构和所述第二接触结构，对于相邻的两个所述栅极结构，位于其中一个所述栅极结构一侧的所述第一接触结构与位于另一个所述栅极结构一侧的所述第二接触结构之间具有第二沟槽，所述第一方向为平行于所述衬底的顶面的方向；所述半导体结构的形成方法还包括：
在所述第一沟槽内、所述第二沟槽内、以及每个所述第一接触结构上方和每个所述第二接触结构上方形成牺牲层；
在所述牺牲层上方形成绝缘覆盖层；
去除所述牺牲层，在所述第一沟槽内形成第一气隙结构、并同时在所述第二沟槽内形成第二气隙结构。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述第一沟槽沿所述第一方向的宽度小于所述第二沟槽沿所述第一方向的宽度，所述第一气隙结构沿所述第一方向的宽度小于所述第二气隙结构沿所述第一方向的宽度。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的填充能力强于所述绝缘覆盖层的填充能力。
14.根据权利要求13所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为含碳材料或者氧化物材料。
15.一种半导体结构，其特征在于，采用如权利要求1-14中任一项所述的半导体结构的形成方法形成。
CN202210820735.3A 2022-07-13 2022-07-13 半导体结构及其形成方法 Pending CN117457576A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210820735.3A CN117457576A (zh) 2022-07-13 2022-07-13 半导体结构及其形成方法
PCT/CN2022/124005 WO2024011767A1 (zh) 2022-07-13 2022-10-09 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210820735.3A CN117457576A (zh) 2022-07-13 2022-07-13 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117457576A true CN117457576A (zh) 2024-01-26

Family

ID=89535360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210820735.3A Pending CN117457576A (zh) 2022-07-13 2022-07-13 半导体结构及其形成方法

Country Status (2)

Country Link
CN (1) CN117457576A (zh)
WO (1) WO2024011767A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232618B2 (en) * 2010-08-11 2012-07-31 International Business Machines Corporation Semiconductor structure having a contact-level air gap within the interlayer dielectrics above a semiconductor device and a method of forming the semiconductor structure using a self-assembly approach
JP2013229503A (ja) * 2012-04-26 2013-11-07 Ps4 Luxco S A R L 半導体装置及びその製造方法
CN107230658B (zh) * 2016-03-25 2019-11-01 中芯国际集成电路制造(上海)有限公司 形成具有扩展空气间隙的半导体器件的方法
US10157778B2 (en) * 2016-05-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US11335638B2 (en) * 2020-04-15 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing RC delay in semiconductor devices

Also Published As

Publication number Publication date
WO2024011767A1 (zh) 2024-01-18

Similar Documents

Publication Publication Date Title
US8421077B2 (en) Replacement gate MOSFET with self-aligned diffusion contact
KR20190087843A (ko) 반도체 장치
CN112992775B (zh) 半导体存储器及其形成方法
KR20190087718A (ko) 반도체 소자 제조 방법 및 이에 의한 반도체 소자
CN112349720B (zh) 半导体存储装置
KR20190013402A (ko) 반도체 디바이스 및 제조 방법
KR20120012593A (ko) 반도체 소자 및 그 제조 방법
KR101159985B1 (ko) 반도체 소자 및 그 제조 방법
CN109411536B (zh) 具有周围有基础绝缘结构的有源柱的半导体装置
CN117457576A (zh) 半导体结构及其形成方法
US20130164909A1 (en) Method of manufacturing semiconductor device
CN112582413B (zh) 半导体元件及其制造方法
CN212810271U (zh) 半导体结构
CN111640703A (zh) 半导体结构及其形成方法
CN117529105B (zh) 半导体结构及其形成方法
CN110970351B (zh) 半导体存储器电容接点结构及制备方法
US11825644B2 (en) Semiconductor memory device
CN113782429B (zh) 用于掺杂区的导电通道的制造方法、沟槽型mosfet器件及其制造方法
CN115910795B (zh) 一种屏蔽栅功率器件及其制备方法
US11949009B2 (en) Semiconductor die and method of manufacturing the same
CN113793850B (zh) 半导体存储装置及其形成方法
JPH0319362A (ja) 半導体メモリ及びその製造方法
CN115863411B (zh) 一种屏蔽栅功率器件及其制备方法
US20240196599A1 (en) Semiconductor device
US20230274941A1 (en) Method for manufacturing semiconductor power device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination